CN104217990A - 一种形成接触孔的方法 - Google Patents
一种形成接触孔的方法 Download PDFInfo
- Publication number
- CN104217990A CN104217990A CN201310220139.2A CN201310220139A CN104217990A CN 104217990 A CN104217990 A CN 104217990A CN 201310220139 A CN201310220139 A CN 201310220139A CN 104217990 A CN104217990 A CN 104217990A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- interlayer dielectric
- opening
- dielectric layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种形成接触孔的方法,涉及半导体技术领域。该方法包括:步骤S101:提供前端器件,所述前端器件包括半导体衬底、栅极、有源区、接触孔刻蚀阻挡层及层间介电层;步骤S102:对层间介电层进行刻蚀形成层间介电层的开口;步骤S103:对前端器件进行湿法清洗;步骤S104:采用氩溅射法对前端器件进行处理,形成接触孔刻蚀阻挡层的开口并去除栅极表面的氧化物层,其中接触孔刻蚀阻挡层的开口与层间介电层的开口构成接触孔。该方法由于在采用氩溅射法对前端器件处理前在拟形成接触孔的位置保留至少一部分接触孔刻蚀阻挡层,在采用氩溅射法对前端器件处理以去除金属栅极表面氧化物层时不会对半导体衬底造成不当刻蚀,可以避免漏电流。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种形成接触孔的方法。
背景技术
在半导体技术领域中,半导体集成电路的制造是极其复杂的过程,目的在于将特定电路所需的电子组件和线路,缩小制作在小面积的晶片上。其中,各个组件必须通过适当的内连导线来进行电连接,才能发挥所期望的功能。
由于集成电路的制造向超大规模集成电路发展,其内部的电路密度越来越大,随着芯片中所含元件数量的不断增加,实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计,利用多层绝缘层和导电层相互叠加的多层连接,这其中就需要制作大量的接触孔。比如,现有的MOS晶体管工艺中,需要在有源区(源极和漏极)以及栅极(包括多晶硅栅极、金属栅极等)上形成接触孔。为改善导通性能,现有技术中一般在有源区以及栅极的表面形成金属硅化物,刻蚀接触孔时,应避免对金属硅化物以及半导体衬底(材料主要是硅)等造成影响。
共享接触孔(share contact)是接触孔的一种,因该接触孔同时作为两个以上部件(例如栅极和源极或栅极和漏极)共用的接触孔而得名。在现有技术中,在形成共享接触孔时,如果造成栅极侧壁下方的半导体衬底被不当刻蚀(即,造成硅损失),将导致器件产生严重的漏电流问题。
在应用高k金属栅极技术的半导体器件制程中,金属栅极很容易在空气中氧化而在其上表面形成一层氧化物层(一般为氧化铝)。由于该氧化层导电性很差,因此在形成接触孔时,必须去除金属栅顶端由于自氧化而形成的氧化物层,以防止该氧化物层导致接触孔断开。在现有技术中,通常在形成贯穿层间介电层和接触孔刻蚀阻挡层的共享接触孔之后,采用氩溅射法去除金属栅顶端由于自氧化而形成的氧化物层,在这一过程中往往导致半导体衬底位于形成的共享接触孔底部的部分会被不当刻蚀,并且很容易导致半导体衬底位于栅极侧壁下方的部分被不当刻蚀(即造成位于栅极侧壁下方的硅损失),这就造成了半导体器件会产生严重的漏电流问题。
在应用高k金属栅极技术的半导体器件制程中,现有技术中常用的形成接触孔的方法,如图1A所示,一般包括如下步骤:
步骤E1、提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的金属栅极和有源区、以及覆盖所述金属栅极和所述有源区的接触孔刻蚀阻挡层(CESL)和位于所述接触孔刻蚀阻挡层之上的层间介电层(ILD)。
其中,有源区包括源极和漏极。接触孔刻蚀阻挡层一般为氮化物(即氮化硅),层间介电层一般为氧化物(即氧化硅)。
本领域的技术人员可以理解,除了上述各部件外,前端器件通常还可以包括栅绝缘层、栅极侧壁、浅沟槽隔离(STI)、金属硅化物(如NiSi)、锗硅层等。
步骤E2、对层间介电层进行刻蚀,在所述层间介电层中拟形成接触孔的位置形成开口,其中,所述开口贯穿所述层间介电层。
其中,拟形成接触孔的位置,可以为栅极上方、可以为源极或漏极上方(拟形成的为普通接触孔),也可为栅极和源极(或漏极)共同的上方(拟形成的为共享接触孔)。下面,均以拟形成的接触孔为共享接触孔为例进行说明。
示例性的,步骤E2包括如下步骤:
步骤E21:对所述层间介电层进行刻蚀(一般采用高速率刻蚀),形成层间介电层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿层间介电层。
其中,在步骤E21中,可以不需要考虑层间介电层(一般为氧化物)与其下方的接触孔刻蚀阻挡层(一般为氮化物)的刻蚀选择比,而使用可以对ILD(氧化物)进行高速率刻蚀的刻蚀条件。
步骤E22:继续对所述层间介电层进行刻蚀处理,形成层间介电层的开口的第二部分。其中,层间介电层的开口的第一部分和第二部分共同构成层间介电层的开口,所述开口贯穿所述层间介电层。
其中,在继续刻蚀处理时,需要采用对层间介电层(一般为氧化物)与接触孔刻蚀阻挡层(一般为氮化物)具有较高的刻蚀选择比的刻蚀条件(例如,选择对ILD与CESL具有高的刻蚀选择比的刻蚀液等)。
步骤E3、对接触孔刻蚀阻挡层进行刻蚀,在所述层间介电层的开口的下方形成贯穿所述接触孔刻蚀阻挡层的开口(即,形成了接触孔刻蚀阻挡层的开口)。其中,所述接触孔刻蚀阻挡层的开口和所述层间介电层的开口共同构成了接触孔。
示例性的,步骤E3包括如下步骤:
步骤E31:对所述接触孔刻蚀阻挡层进行刻蚀(一般采用高速率刻蚀),形成触孔刻蚀阻挡层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿触孔刻蚀阻挡层。
其中,步骤E31中可以不需要考虑触孔刻蚀阻挡层(一般为氮化物)与其下方的半导体衬底(一般为硅)及有源区(例如金属硅化物)的刻蚀选择比,而使用可以对触孔刻蚀阻挡层进行高速率刻蚀的刻蚀条件。
步骤E32:继续对触孔刻蚀阻挡层进行刻蚀处理,形成触孔刻蚀阻挡层的开口的第二部分。其中,触孔刻蚀阻挡层的开口的第一部分和第二部分共同构成触孔刻蚀阻挡层的开口,所述触孔刻蚀阻挡层的开口贯穿所述层间介电层。
其中,在继续刻蚀处理时,需要采用对触孔刻蚀阻挡层(一般为氮化物)与半导体衬底及有源区具有较高的刻蚀选择比的刻蚀条件(例如,选择具有高的刻蚀选择比的刻蚀液等)。
步骤E4、对所述接触孔进行湿法清洗(wet clean)。
其中,通过湿法清洗可以去除之前刻蚀过程(例如,刻蚀形成层间介电层的开口以及接触孔刻蚀阻挡层的开口的过程)中产生的聚合物(主要是含氟聚合物)。
步骤E5、采用氩溅射法(Ar Sputtering)对金属栅极进行处理,以去除所述金属栅极表面由于自氧化而形成的氧化物层。
在高k金属栅极技术中,金属栅极很容易在空气中氧化而在其上表面形成一层氧化物层(一般为氧化铝)。由于该氧化层的导电性很差,因此在形成接触孔时,必须去除该金属栅极表面的由于自氧化而形成的氧化物层,以防止该氧化物层导致接触孔断开。通过采用氩溅射法(Ar Sputtering)对金属栅极进行处理,可以去除金属栅极表面由于自氧化而形成的氧化物层。然而,在采用氩溅射法(Ar Sputtering)对金属栅极进行处理的过程中,由于接触孔位置处的接触孔刻蚀阻挡层已经完全被去除,往往很容易导致半导体衬底位于形成的共享接触孔底部的部分被不当刻蚀,并且很容易导致半导体衬底位于栅极侧壁下方的部分被不当刻蚀(即造成位于栅极侧壁下方的硅损失),这就造成了半导体器件会产生严重的漏电流问题。这一问题,严重地影响了最终制得的半导体器件的性能。
其中,图1B示出了利用现有技术中上述形成接触孔的方法形成的接触孔结构的示意图。该接触孔结构形成于前端器件之上,该前端器件包括:半导体衬底100、位于半导体衬底100上的金属栅极101、栅极侧壁102、有源区103、接触孔刻蚀阻挡层(CESL)104以及位于接触孔刻蚀阻挡层104之上的层间介电层(ILD)105,还包括形成的位于金属栅极101和有源区103之上的接触孔(具体地,为共享接触孔)106。显然,在形成接触孔结构之后,半导体衬底位于形成的共享接触孔106底部的部分以及位于栅极侧壁102下方的部分均在一定程度上被不当刻蚀,如图1B中1001所示。这往往会造成半导体器件产生严重的漏电流问题,将严重影响最终制得的半导体器件的性能。
因此,有必要提出一种新的形成接触孔的方法,以提高半导体器件的性能。
发明内容
针对现有技术的不足,本发明提供一种形成接触孔的方法,包括:
步骤S101:提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的栅极和有源区、覆盖所述栅极与所述有源区的接触孔刻蚀阻挡层、以及位于所述接触孔刻蚀阻挡层之上的层间介电层;
步骤S102:对所述层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,所述层间介电层的开口贯穿所述层间介电层;
步骤S103:对所述前端器件进行湿法清洗;
步骤S104:采用氩溅射法对所述前端器件进行处理,以在层间介电层的开口下方形成接触孔刻蚀阻挡层的开口并去除所述栅极表面由于自氧化而形成的氧化物层,其中,所述接触孔刻蚀阻挡层的开口贯穿接所述触孔刻蚀阻挡层并与所述层间介电层的开口共同构成所述接触孔。
其中,在所述步骤S102与所述步骤S103之间还包括如下步骤:
对所述接触孔刻蚀阻挡层进行刻蚀,去除所述接触孔刻蚀阻挡层位于所述层间介电层的开口下方的部分的一部分。
其中,在所述对所述接触孔刻蚀阻挡层进行刻蚀的步骤之后、所述步骤S103之前还包括如下步骤:
对所述前端器件进行刻蚀后处理,以去除刻蚀过程中产生的聚合物。
其中,所述对所述前端器件进行刻蚀后处理,所采用的方法包括:采用氮气或氮气和氢气的混合气体对所述前端器件进行吹扫。
其中,在所述步骤S102与所述步骤S103之间还包括如下步骤:
对所述前端器件进行刻蚀后处理,以去除刻蚀过程中产生的聚合物。
其中,所述对所述前端器件进行刻蚀后处理,所采用的方法包括:采用氮气和一氧化碳对所述前端器件进行处理。
其中,所述前端器件采用高k金属栅极技术制得。
其中,所述氧化物层为氧化铝。
其中,所述接触孔为共享接触孔。
其中,所述有源区采用嵌入式锗硅工艺形成,作为所述有源区的锗硅层的顶端高于所述半导体衬底
本发明的形成接触孔的方法,由于在采用氩溅射法对前端器件处理前在拟形成接触孔的位置仍保留有至少一部分接触孔刻蚀阻挡层,因此,在采用氩溅射法对前端器件处理以去除金属栅极表面的氧化物层时,不会对半导体衬底位于形成的共享接触孔底部的部分造成不当刻蚀,可以在一定程度上避免制得的半导体器件易产生漏电流的问题,提高半导体器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A为现有技术中的一种形成接触孔的方法的流程图;
图1B为根据现有技术中的形成接触孔的方法形成的接触孔结构的示意图;
图2为本发明实施例一的形成接触孔的方法的一种典型的示意性流程图;
图3为本发明实施例二的形成接触孔的方法的一种典型的示意性流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的形成接触孔的方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面,参照图2来描述本发明实施例提出的形成接触孔的方法一个示例性方法的详细步骤。其中,图2为本发明实施例的形成接触孔的方法的一种典型的示意性流程图。本发明实施例的形成接触孔的方法,包括如下步骤:
步骤A1、提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的金属栅极和有源区、以及覆盖所述金属栅极和所述有源区的接触孔刻蚀阻挡层(CESL)和位于所述接触孔刻蚀阻挡层之上的层间介电层(ILD)。
其中,有源区包括源极和漏极。接触孔刻蚀阻挡层一般为氮化物(即氮化硅),层间介电层一般为氧化物(即氧化硅)。
本领域的技术人员可以理解,除了上述各部件外,前端器件通常还可以包括栅绝缘层、栅极侧壁、浅沟槽隔离(STI)、金属硅化物(如NiSi)、锗硅层等。
需要解释的是,本发明实施例的形成接触孔的方法主要应用于使用高k金属栅极技术的半导体器件的制程中,但是,也可以应用于使用普通栅极(例如多晶硅栅极)的半导体器件的制程中,为了简要,本实施例以在使用高k金属栅极技术的半导体器件的制程中形成接触孔为例进行说明。
步骤A2、对层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,其中,所述开口贯穿所述层间介电层。
其中,拟形成接触孔的位置,可以为栅极上方、可以为源极或漏极上方(拟形成的为普通接触孔),也可为栅极和源极(或漏极)共同的上方(拟形成的为共享接触孔)。在本实施例中,均以拟形成的接触孔为位于栅极和源极上方的共享接触孔为例进行说明。
示例性的,步骤A2可以包括如下步骤:
步骤A21:对所述层间介电层进行刻蚀(一般采用高速率刻蚀),形成层间介电层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿层间介电层。
其中,在步骤A21中,可以不需要考虑层间介电层(一般为氧化物)与其下方的接触孔刻蚀阻挡层(一般为氮化物)的刻蚀选择比,而使用可以对ILD(氧化物)进行高速率刻蚀的刻蚀条件。
步骤A22:继续对所述层间介电层进行刻蚀处理,形成层间介电层的开口的第二部分。其中,层间介电层的开口的第一部分和第二部分共同构成层间介电层的开口,所述开口贯穿所述层间介电层。即,刻蚀掉了拟形成接触孔的位置的剩余的层间介电层。
其中,在继续刻蚀处理时,需要采用对层间介电层(一般为氧化物)与接触孔刻蚀阻挡层(一般为氮化物)具有较高的刻蚀选择比的刻蚀条件(例如,选择对ILD与CESL具有高的刻蚀选择比的刻蚀液等)。
优选的,在步骤A21中去除掉的拟形成接触孔的位置的层间介电层的厚度应远大于在步骤A22中去除掉的拟形成接触孔的位置的层间介电层的厚度。
步骤A3、对接触孔刻蚀阻挡层进行刻蚀,去除接触孔刻蚀阻挡层位于层间介电层的开口下方的部分的一部分。也就是说,接触孔刻蚀阻挡层位于层间介电层的开口下方的部分并未被完全去除,接触孔刻蚀阻挡层上对应层间介电层的开口的位置形成了一个凹槽结构,而非贯穿接触孔刻蚀阻挡层的开口。
由于接触孔刻蚀阻挡层位于层间介电层的开口下方的部分被保留了一部分,因此可以在后续工艺中对半导体衬底进行保护,在一定程度上避免形成的接触孔位置处的半导体衬底被不当刻蚀。现有技术中的形成接触孔的方法,由于在本步骤中接触孔刻蚀阻挡层位于层间介电层的开口下方的部分被完全去除,因此不具有这一技术效果。
其中,接触孔刻蚀阻挡层位于层间介电层的开口下方的部分被去除的厚度,可以根据实际需要进行设定。
步骤A4、对前端器件进行刻蚀后处理(post etch treatment,即PET),以去除刻蚀过程中产生的聚合物。
其中,刻蚀后处理的目的在于,去除之前的刻蚀过程(例如,刻蚀层间介电层形成层间介电层的开口以及刻蚀接触孔刻蚀阻挡层的过程)中产生的聚合物(主要是含氟聚合物)。本发明实施例在现有技术中的“湿法清洗”的步骤之前,增加该“刻蚀后处理”的步骤,目的在于使得之前的刻蚀过程中产生的聚合物的去除更彻底。如果后续的湿法去除工艺可以保证达到去除聚合物的预定效果,则本步骤可以省略。
在本实施例中,刻蚀后处理的方法可以为:采用氮气(N2)或氮气(N2)和氢气(H2)的混合气体对前端器件(主要是被刻蚀的区域)进行吹扫(flush)。这种刻蚀后处理的方法,与普通的清洗相比,具有更好的聚合物去除效果。
步骤A5、对前端器件进行湿法清洗(wet clean)。
其中,通过湿法清洗的目的与现有技术相同,仍是去除之前的刻蚀过程(例如,刻蚀形成层间介电层的开口以及刻蚀接触孔刻蚀阻挡层的过程)中产生的聚合物(主要是含氟聚合物)。本领域的技术人员可以理解,如果采用了“刻蚀后处理”的步骤(即步骤A4)且该步骤可以保证达到去除聚合物的预定效果,则本步骤可以省略。
步骤A6、采用氩溅射法对前端器件进行处理,以在层间介电层的开口下方形成接触孔刻蚀阻挡层的开口并去除金属栅极表面由于自氧化而形成的氧化物层,其中,接触孔刻蚀阻挡层的开口贯穿接触孔刻蚀阻挡层并与层间介电层的开口共同构成接触孔。
在本步骤中,通过采用氩溅射法对前端器件进行处理,在去除金属栅极表面由于自氧化而形成的氧化物层(一般为氧化铝)的同时,去除接触孔刻蚀阻挡层位于层间介电层的开口下方的部分(即,在层间介电层的开口下方形成接触孔刻蚀阻挡层的开口),形成了最终的接触孔。其中,接触孔刻蚀阻挡层的开口贯穿接触孔刻蚀阻挡层并与层间介电层的开口共同构成接触孔。在本实施例中,所采用的氩溅射法与现有技术中的氩溅射法相同,具体工艺条件可以根据实际需要进行设定,此处不再赘述。
与现有技术相比,本步骤不会造成半导体衬底位于形成的共享接触孔底部的部分被不当刻蚀,因此可以避免最终制得的半导体器件易产生漏电流的问题。
在本实施例中,为了使最终制得的半导体器件具有更好的性能,前端器件的有源区(源极和漏极)优选采用嵌入式锗硅工艺。并且,优选的,作为源极和漏极的锗硅(SiGe)的顶端高于所述半导体衬底。进一步的优选的,作为有源区(源极和漏极)的锗硅(SiGe)层的顶端高于所述半导体衬底
至此,完成了本发明实施例一的形成接触孔(具体地,为共享接触孔)的方法的整个工艺流程的介绍。本领域的技术人员可以发现,本实施例与现有技术的区别主要在于:(1)在“刻蚀形成层间介电层的开口”与“对前端器件进行湿法清洗”两个步骤之间,对接触孔刻蚀阻挡层进行刻蚀的步骤仅去除了接触孔刻蚀阻挡层位于层间介电层的开口下方的部分的一部分,并未形成接触孔刻蚀阻挡层的开口,将最终形成接触孔刻蚀阻挡层的开口的工艺集成到“采用氩溅射法去除金属栅极表面的氧化物层”的步骤之中;(2)增加了“对前端器件进行刻蚀后处理”的步骤(步骤A4)。本领域的技术人员可以理解,在本实施例的在步骤A6之后,一般为形成扩散阻挡层和种子层的步骤以及其他后续步骤,此处不再赘述。
本发明实施例的形成接触孔的方法,由于对接触孔刻蚀阻挡层进行刻蚀时仅去除其位于层间介电层的开口下方部分的一部分,而在采用氩溅射法对前端器件进行处理的步骤中在去除金属栅极表面由于自氧化而形成的氧化物层的同时去除接触孔刻蚀阻挡层位于层间介电层的开口下方部分,不会对半导体衬底位于形成的共享接触孔底部的部分造成不当刻蚀,因而可以避免制得的半导体器件易产生漏电流的问题,提高了半导体器件的性能。
实施例二
下面,参照图3来简要介绍本发明实施例提出的形成接触孔的方法一个示例性方法。其中,图3为本发明实施例的形成接触孔的方法的一种典型的示意性流程图。本发明实施例的形成接触孔的方法,包括如下步骤:
步骤B1、提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的金属栅极和有源区、以及覆盖所述金属栅极和所述有源区的接触孔刻蚀阻挡层(CESL)和位于所述接触孔刻蚀阻挡层之上的层间介电层(ILD)。
其中,有源区包括源极和漏极。接触孔刻蚀阻挡层一般为氮化物(即氮化硅),层间介电层一般为氧化物(即氧化硅)。
本领域的技术人员可以理解,除了上述各部件外,前端器件通常还可以包括栅绝缘层、栅极侧壁、浅沟槽隔离(STI)、金属硅化物(如NiSi)、锗硅层等。
需要解释的是,本发明实施例的形成接触孔的方法主要应用于使用高k金属栅极技术的半导体器件的制程中,但是,也可以应用于使用普通栅极(例如多晶硅栅极)的半导体器件的制程中,为了简要,本实施例以在使用高k金属栅极技术的半导体器件的制程中形成接触孔为例进行说明。
步骤B2、对层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,其中,所述开口贯穿所述层间介电层。
其中,拟形成接触孔的位置,可以为栅极上方、可以为源极或漏极上方(拟形成的为普通接触孔),也可为栅极和源极(或漏极)共同的上方(拟形成的为共享接触孔)。在本实施例中,均以拟形成的接触孔为位于栅极和源极上方的共享接触孔为例进行说明。
示例性的,步骤B2可以包括如下步骤:
步骤B21:对所述层间介电层进行刻蚀(一般采用高速率刻蚀),形成层间介电层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿层间介电层。
其中,在步骤B21中,可以不需要考虑层间介电层(一般为氧化物)与其下方的接触孔刻蚀阻挡层(一般为氮化物)的刻蚀选择比,而使用可以对ILD(氧化物)进行高速率刻蚀的刻蚀条件。
步骤B22:继续对所述层间介电层进行刻蚀处理,形成层间介电层的开口的第二部分。其中,层间介电层的开口的第一部分和第二部分共同构成层间介电层的开口,所述开口贯穿所述层间介电层。即,刻蚀掉了拟形成接触孔的位置的剩余的层间介电层。
其中,在继续刻蚀处理时,需要采用对层间介电层(一般为氧化物)与接触孔刻蚀阻挡层(一般为氮化物)具有较高的刻蚀选择比的刻蚀条件(例如,选择对ILD与CESL具有高的刻蚀选择比的刻蚀液等)。
优选的,在步骤B21中去除掉的拟形成接触孔的位置的层间介电层的厚度应远大于在步骤B22中去除掉的拟形成接触孔的位置的层间介电层的厚度。
步骤B3、对前端器件进行刻蚀后处理(post etch treatment,即PET),以去除刻蚀过程中产生的聚合物。
其中,刻蚀后处理的目的在于,去除之前的刻蚀过程(即,刻蚀层间介电层形成层间介电层的开口的过程)中产生的聚合物(主要是含氟聚合物)。本发明实施例在现有技术中的“湿法清洗”的步骤之前,增加该“刻蚀后处理”的步骤,目的在于使得之前的刻蚀过程中产生的聚合物的去除更彻底。如果后续的湿法去除工艺可以保证达到去除聚合物的预定效果,则本步骤可以省略。
在本实施例中,刻蚀后处理的方法可以为:采用氮气(N2)和一氧化碳(CO)对前端器件进行处理。其中,具体的处理的方式一般为:将经过步骤B2的前端器件置于反应室中,向反应室内通入适量的反应气体(如氮气和一氧化碳)。这一刻蚀后处理的方法,比普通的清洗具有更好的聚合物去除效果。
步骤B4、对前端器件进行湿法清洗(wet clean)。
其中,通过湿法清洗的目的与现有技术相同,仍是去除之前的刻蚀过程(即,刻蚀形成层间介电层的开口的过程)中产生的聚合物(主要是含氟聚合物)。本领域的技术人员可以理解,如果采用了“刻蚀后处理”的步骤(即步骤B3)且该步骤可以保证达到去除聚合物的预定效果,则本步骤可以省略。
步骤B5、采用氩溅射法对前端器件进行处理,以在层间介电层的开口下方形成接触孔刻蚀阻挡层的开口并去除金属栅极表面由于自氧化而形成的氧化物层,其中,接触孔刻蚀阻挡层的开口贯穿接触孔刻蚀阻挡层并与层间介电层的开口共同构成接触孔。
在本步骤中,通过采用氩溅射法对前端器件进行处理,在去除金属栅极表面由于自氧化而形成的氧化物层的同时,去除接触孔刻蚀阻挡层位于层间介电层的开口下方的部分(即,在层间介电层的开口下方形成接触孔刻蚀阻挡层的开口),形成了最终的接触孔。其中,接触孔刻蚀阻挡层的开口贯穿接触孔刻蚀阻挡层并与层间介电层的开口共同构成接触孔。在本实施例中,所采用的氩溅射法与现有技术中的氩溅射法相同,具体工艺条件可以根据实际需要进行设定,此处不再赘述。
与现有技术相比,本步骤不会造成半导体衬底位于形成的共享接触孔底部的部分被不当刻蚀,因此可以避免最终制得的半导体器件易产生漏电流的问题。
在本实施例中,为了使最终制得的半导体器件具有更好的性能,前端器件的有源区(源极和漏极)优选采用嵌入式锗硅工艺。并且,优选的,作为源极和漏极的锗硅(SiGe)的顶端高于所述半导体衬底。进一步的优选的,作为有源区(源极和漏极)的锗硅(SiGe)层的顶端高于所述半导体衬底
至此,完成了本发明实施例二的形成接触孔(具体地,为共享接触孔)的方法的整个工艺流程的介绍。本领域的技术人员可以发现,本实施例与现有技术的区别主要在于:(1)省略了位于“刻蚀形成层间介电层的开口”与“对前端器件进行湿法清洗”两个步骤之间的对接触孔刻蚀阻挡层进行刻蚀形成接触孔刻蚀阻挡层的开口的步骤,形成接触孔刻蚀阻挡层的开口的工艺集成到“采用氩溅射法去除金属栅极表面的氧化物层”的步骤之中;(2)增加了“对前端器件进行刻蚀后处理”的步骤(步骤B3)。本领域的技术人员可以理解,在本实施例的步骤B5之后,一般为形成扩散阻挡层和种子层的步骤以及其他后续步骤,此处不再赘述。
本发明实施例的形成接触孔的方法,由于省略了对接触孔刻蚀阻挡层进行刻蚀的步骤,在采用氩溅射法对前端器件进行处理的步骤中,在去除金属栅极表面由于自氧化而形成的氧化物层的同时,去除接触孔刻蚀阻挡层位于层间介电层的开口下方的部分,因此,不会对半导体衬底位于形成的共享接触孔底部的部分造成不当刻蚀,可以避免制得的半导体器件易产生漏电流的问题,提高半导体器件的性能。
本发明实施例一与实施例二的一个共同点在于,在“刻蚀形成层间介电层的开口的步骤”与“对前端器件进行湿法清洗的步骤”之间,不再如现有技术那样在接触孔刻蚀阻挡层中形成贯穿其的开口(即,接触孔刻蚀阻挡层的开口),而是在“采用氩溅射法去除金属栅极表面的氧化物层的步骤”中同时形成接触孔刻蚀阻挡层的开口。也就是说,本发明的形成接触孔的方法,在采用氩溅射法对前端器件处理前在拟形成接触孔的位置仍保留有至少一部分接触孔刻蚀阻挡层。因此,在采用氩溅射法去除金属栅极表面的氧化物层时,不会对半导体衬底位于形成的共享接触孔底部的部分造成不当刻蚀(即,不会产生现有技术中图1B所示的问题),可以避免制得的半导体器件易产生漏电流的问题,提高半导体器件的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种形成接触孔的方法,其特征在于,所述方法包括:
步骤S101:提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的栅极和有源区、覆盖所述栅极与所述有源区的接触孔刻蚀阻挡层、以及位于所述接触孔刻蚀阻挡层之上的层间介电层;
步骤S102:对所述层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,所述层间介电层的开口贯穿所述层间介电层;
步骤S103:对所述前端器件进行湿法清洗;
步骤S104:采用氩溅射法对所述前端器件进行处理,以在层间介电层的开口下方形成接触孔刻蚀阻挡层的开口并去除所述栅极表面由于自氧化而形成的氧化物层,其中,所述接触孔刻蚀阻挡层的开口贯穿接所述触孔刻蚀阻挡层并与所述层间介电层的开口共同构成所述接触孔。
2.如权利要求1所述的形成接触孔的方法,其特征在于,在所述步骤S102与所述步骤S103之间还包括如下步骤:
对所述接触孔刻蚀阻挡层进行刻蚀,去除所述接触孔刻蚀阻挡层位于所述层间介电层的开口下方的部分的一部分。
3.如权利要求2所述的形成接触孔的方法,其特征在于,在所述对所述接触孔刻蚀阻挡层进行刻蚀的步骤之后、所述步骤S103之前还包括如下步骤:
对所述前端器件进行刻蚀后处理,以去除刻蚀过程中产生的聚合物。
4.如权利要求3所述的形成接触孔的方法,其特征在于,所述对所述前端器件进行刻蚀后处理,所采用的方法包括:采用氮气或氮气和氢气的混合气体对所述前端器件进行吹扫。
5.如权利要求1所述的形成接触孔的方法,其特征在于,在所述步骤S102与所述步骤S103之间还包括如下步骤:
对所述前端器件进行刻蚀后处理,以去除刻蚀过程中产生的聚合物。
6.如权利要求5所述的形成接触孔的方法,其特征在于,所述对所述前端器件进行刻蚀后处理,所采用的方法包括:采用氮气和一氧化碳对所述前端器件进行处理。
7.如权利要求1至6任一项所述的形成接触孔的方法,其特征在于,所述前端器件采用高k金属栅极技术制得。
8.如权利要求7所述的形成接触孔的方法,其特征在于,所述氧化物层为氧化铝。
9.如权利要求1至6任一项所述的形成接触孔的方法,其特征在于,所述接触孔为共享接触孔。
10.如权利要求1至6任一项所述的形成接触孔的方法,其特征在于,所述有源区采用嵌入式锗硅工艺形成,作为所述有源区的锗硅层的顶端高于所述半导体衬底
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310220139.2A CN104217990A (zh) | 2013-06-04 | 2013-06-04 | 一种形成接触孔的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310220139.2A CN104217990A (zh) | 2013-06-04 | 2013-06-04 | 一种形成接触孔的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104217990A true CN104217990A (zh) | 2014-12-17 |
Family
ID=52099352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310220139.2A Pending CN104217990A (zh) | 2013-06-04 | 2013-06-04 | 一种形成接触孔的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104217990A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870050A (zh) * | 2015-01-19 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105914134A (zh) * | 2016-05-27 | 2016-08-31 | 京东方科技集团股份有限公司 | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 |
CN106024617A (zh) * | 2015-03-31 | 2016-10-12 | 台湾积体电路制造股份有限公司 | 制造半导体器件的干蚀刻气体和方法 |
CN106033732A (zh) * | 2015-03-10 | 2016-10-19 | 无锡华润上华科技有限公司 | 接触孔侧壁金属元素含量监测方法及晶圆 |
CN107731738A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN108695236A (zh) * | 2017-04-05 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100378A (ja) * | 2004-09-28 | 2006-04-13 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US20080230917A1 (en) * | 2007-03-15 | 2008-09-25 | United Microelectronics Corp. | method of fabricating two-step self-aligned contact |
CN102969231A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅的制作方法 |
CN102983097A (zh) * | 2011-09-05 | 2013-03-20 | 中芯国际集成电路制造(上海)有限公司 | 制作金属栅极的金属塞方法 |
CN103066011A (zh) * | 2011-10-20 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2013
- 2013-06-04 CN CN201310220139.2A patent/CN104217990A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100378A (ja) * | 2004-09-28 | 2006-04-13 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US20080230917A1 (en) * | 2007-03-15 | 2008-09-25 | United Microelectronics Corp. | method of fabricating two-step self-aligned contact |
CN102969231A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅的制作方法 |
CN102983097A (zh) * | 2011-09-05 | 2013-03-20 | 中芯国际集成电路制造(上海)有限公司 | 制作金属栅极的金属塞方法 |
CN103066011A (zh) * | 2011-10-20 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870050A (zh) * | 2015-01-19 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105870050B (zh) * | 2015-01-19 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN106033732A (zh) * | 2015-03-10 | 2016-10-19 | 无锡华润上华科技有限公司 | 接触孔侧壁金属元素含量监测方法及晶圆 |
CN106033732B (zh) * | 2015-03-10 | 2019-01-22 | 无锡华润上华科技有限公司 | 接触孔侧壁金属元素含量监测方法及晶圆 |
CN106024617A (zh) * | 2015-03-31 | 2016-10-12 | 台湾积体电路制造股份有限公司 | 制造半导体器件的干蚀刻气体和方法 |
CN106024617B (zh) * | 2015-03-31 | 2019-08-09 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法 |
CN105914134A (zh) * | 2016-05-27 | 2016-08-31 | 京东方科技集团股份有限公司 | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 |
CN105914134B (zh) * | 2016-05-27 | 2017-07-04 | 京东方科技集团股份有限公司 | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 |
WO2017202057A1 (zh) * | 2016-05-27 | 2017-11-30 | 京东方科技集团股份有限公司 | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 |
US10510558B2 (en) | 2016-05-27 | 2019-12-17 | Boe Technology Group Co., Ltd. | Electronic device, thin film transistor, array substrate and manufacturing method thereof |
CN107731738A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN108695236A (zh) * | 2017-04-05 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7867867B2 (en) | Methods of manufacturing semiconductor devices | |
TWI484567B (zh) | 半導體結構與其製造方法 | |
CN104217990A (zh) | 一种形成接触孔的方法 | |
KR100970282B1 (ko) | 트렌치 mosfet 및 그 제조방법 | |
TWI656639B (zh) | 半導體器件及其形成方法 | |
US11721757B2 (en) | Semiconductor device | |
CN104701150A (zh) | 晶体管的形成方法 | |
JP4836416B2 (ja) | 半導体装置の製造方法 | |
KR101035615B1 (ko) | 수평형 디모스 트랜지스터 및 그의 제조 방법 | |
JP4791723B2 (ja) | 半導体装置及びその製造方法 | |
US20190096819A1 (en) | Metal interconnect structure and method for fabricating the same | |
US10529854B1 (en) | Semiconductor device and method for fabricating the same | |
CN104752421A (zh) | 一种集成电路及其制造方法 | |
US20140061805A1 (en) | Semiconductor device and method for manufacturing | |
CN105449007A (zh) | 一种叠加电容及其制作方法 | |
CN104347486A (zh) | 一种形成接触孔的方法 | |
CN105097695A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN106558610A (zh) | 一种半导体器件及其制备方法、电子装置 | |
TW201403702A (zh) | 藉由在應力襯墊中實施額外清洗程序增加電晶體效能 | |
CN110277454B (zh) | 负电容场效应晶体管及其工艺方法 | |
CN111384160B (zh) | 场效应晶体管的制作方法、场效应晶体管及栅极结构 | |
JP2007214161A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5928566B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
CN103730365A (zh) | 晶体管的结构及其制作方法 | |
JP5685344B2 (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141217 |
|
RJ01 | Rejection of invention patent application after publication |