CN103066011A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103066011A
CN103066011A CN2011103205090A CN201110320509A CN103066011A CN 103066011 A CN103066011 A CN 103066011A CN 2011103205090 A CN2011103205090 A CN 2011103205090A CN 201110320509 A CN201110320509 A CN 201110320509A CN 103066011 A CN103066011 A CN 103066011A
Authority
CN
China
Prior art keywords
contact hole
semiconductor substrate
etching
grid structure
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103205090A
Other languages
English (en)
Other versions
CN103066011B (zh
Inventor
符雅丽
黄怡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110320509.0A priority Critical patent/CN103066011B/zh
Publication of CN103066011A publication Critical patent/CN103066011A/zh
Application granted granted Critical
Publication of CN103066011B publication Critical patent/CN103066011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述栅极结构的顶部以及所述半导体衬底的源/漏区分别形成有自对准硅化物；在所述半导体衬底上形成一接触孔蚀刻停止层，以至少覆盖所述栅极结构；蚀刻所述接触孔蚀刻停止层，以形成接触孔；对所述接触孔进行蚀刻后处理，采用CO/N2进行所述蚀刻后处理；对所述接触孔进行湿法清洗，并填充金属塞于所述接触孔中。根据本发明，可以将接触孔的突出现象减小到最低程度，从而不影响接触孔与多晶硅栅极之间的间距的特征尺寸。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种接触孔蚀刻后处理方法。
背景技术
当半导体制造工艺来到45nm及以下节点时，作为位线（BL）的接触孔与作为字线（WL）的多晶硅栅极之间的间距变得更窄。如此窄的间距将迫近半导体制造工艺的边际，当接触孔的特征尺寸（CD）随机变大或者图形转移过程发生时，这一问题变得尤为突出。
传统的接触孔制造工艺是在已形成栅极结构和自对准硅化物的半导体衬底上形成一接触孔蚀刻停止层（CESL），其材料通常为氮化硅；然后蚀刻所述氮化硅，以露出形成在所述半导体衬底上的自对准硅化物；接下来，采用湿法清洗工艺去除蚀刻所述氮化硅过程中残留在形成的所述接触孔侧壁上的含氟物质，其来源于所述蚀刻工艺所采用的蚀刻等离子体。在所述湿法清洗过程中，具有高应力的氮化硅会受到所述含氟物质以及湿法腐蚀液中含有的氢离子的联合攻击，即使在不含有所述含氟物质的情况下，所述湿法腐蚀液也会对所述氮化硅造成破坏，由此造成所述接触孔的侧壁局部出现向内收缩的尖刺。随后，在所述接触孔中沉积氮化钛阻挡层时，会在上述出现尖刺的部位出现缺失；接下来，填充在所述接触孔中的钨（W）会通过所述尖刺部位进一步攻击所述氮化硅，造成所述接触孔的突出现象，如图1所示，进一步加大接触孔与多晶硅栅极之间的间距迫近工艺边际的风险。
所述接触孔的突出现象是所述接触孔蚀刻与所述湿法清洗联合引起的，只有在所述湿法清洗结束以后才能被发现。为了解决这一问题，传统的接触孔蚀刻后处理采用O2或者N2/H2，其中存在的问题是：采用O2时，会造成暴露出的自对准硅化物NiSi的氧化，进而影响电性合格测试（WAT）；采用N2/H2时，虽不会影响自对准硅化物NiSi，但其中的氢会攻击所述氮化硅。
因此，需要提出一种方法，在解决上述问题的同时，将产生的负效应减小到最低程度。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述栅极结构的顶部以及所述半导体衬底的源/漏区分别形成有自对准硅化物；在所述半导体衬底上形成一接触孔蚀刻停止层，以至少覆盖所述栅极结构；蚀刻所述接触孔蚀刻停止层，以形成接触孔；对所述接触孔进行蚀刻后处理，采用CO/N2进行所述蚀刻后处理。
进一步，在所述蚀刻后处理之后，对所述接触孔进行湿法清洗，并填充金属塞于所述接触孔中。
进一步，所述接触孔蚀刻停止层的材料为氮化硅。
进一步，所述蚀刻为干法蚀刻。
进一步，所述CO的流量为20-200sccm。
进一步，所述N2的流量为20-100sccm。
进一步，所述蚀刻后处理是在压力20-100mTorr，功率100-300W的条件下进行的。
进一步，所述蚀刻后处理的持续时间为10-30s。
进一步，在所述金属塞与所述接触孔的侧壁和底部之间还形成有一层阻挡层金属。
根据本发明，可以将所述接触孔的突出现象减小到最低程度，从而不影响接触孔与多晶硅栅极之间的间距的特征尺寸。 
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为接触孔的突出现象的示意图；
图2A-图2D为本发明提出的接触孔蚀刻后处理方法的各步骤的示意性剖面图；
图3为本发明提出的接触孔蚀刻后处理方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的接触孔蚀刻后处理方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，仅以PMOS晶体管为例，参照图2A-图2D和图3来描述本发明提出的接触孔蚀刻后处理方法的详细步骤。
参照图2A-图2D，其中示出了本发明提出的接触孔蚀刻后处理方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中还可以形成有隔离槽、埋层（图中未示出）等。此外，对于PMOS晶体管而言，所述半导体衬底200中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS晶体管的阈值电压Vth。
在所述半导体衬底200上形成有栅极结构，作为一个示例，所述栅极结构可包括依次层叠的栅极介电层201和栅极材料层202。栅极介电层201的材料可包括氧化物，如，二氧化硅（SiO2）。栅极材料层202的材料可包括多晶硅。作为另一示例，所述栅极结构可以是半导体-氧化物-氮化物-氧化物-半导体（SONOS）层叠栅结构。
此外，作为示例，在所述半导体衬底200上还可以形成有位于栅极结构两侧且紧靠栅极结构的间隙壁结构203。其中，间隙壁结构203可以包括至少一层氧化物层和/或至少一层氮化物层。
在所述栅极结构的顶部以及所述半导体衬底200的源/漏区分别形成有自对准硅化物204和205。所述自对准硅化物204和205通常为NiSi。
接着，如图2B所示，在所述半导体衬底200上形成接触孔蚀刻停止层（CESL）206，至少覆盖所述栅极结构。所述接触孔蚀刻停止层的材料通常为氮化硅（SiN）。形成所述接触孔蚀刻停止层206的工艺可以采用本领域技术人员所公知的工艺方法，在此不再加以赘述。
接下来，蚀刻所述接触孔蚀刻停止层206，以形成接触孔207，用于后续填充与所述自对准硅化物204和205接触的金属塞。所述蚀刻采用干法蚀刻工艺，向蚀刻反应室中通入包括含氟气体、氯气、氦气等的混合气体作为蚀刻气体，以及惰性气体（例如氩气、氖气等）作为保护气体，完成所述蚀刻过程。
接着，如图2C所示，采用CO/N2对形成的所述接触孔207进行蚀刻后处理208。CO可以去除所述蚀刻过程中残留在形成的所述接触孔207侧壁上的含氟物质，N2可以在所述接触孔蚀刻停止层206的表面形成保护层。所述蚀刻后处理208的工艺条件为：压力20-100mTorr，功率100-300W，CO的流量20-200sccm，N2的流量20-100sccm，持续时间10-30s。
接下来，采用湿法清洗工艺去除所述蚀刻过程留下的污染物及残渣。由于经过所述蚀刻后处理208的所述接触孔207的侧壁不再含有含氟物质，所述接触孔蚀刻停止层206的表面形成了一层保护层，因此可以最大限度地避免所述湿法清洗工艺对所述接触孔蚀刻停止层206以及所述接触孔207的破坏。
接着，如图2D所示，在所述接触孔207中填充金属塞209，完成整个欧姆接触的制作。所述金属塞209的材料通常为钨。在所述金属塞209与所述接触孔207的侧壁和底部之间有一层钛/钛钽阻挡层金属，图中未予示出。形成所述阻挡层金属以及金属塞的工艺可以采用本领域技术人员所公知的工艺方法，在此不再加以赘述。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤。接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，可以将所述接触孔的突出现象减小到最低程度，从而不影响接触孔与多晶硅栅极之间的间距的特征尺寸。
参照图3，其中示出了本发明提出的接触孔蚀刻后处理方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述栅极结构的顶部以及所述半导体衬底的源/漏区分别形成有自对准硅化物；
在步骤302中，在所述半导体衬底上形成一接触孔蚀刻停止层，以至少覆盖所述栅极结构；
在步骤303中，蚀刻所述接触孔蚀刻停止层，以形成接触孔；
在步骤304中，对所述接触孔进行蚀刻后处理，采用CO/N2进行所述蚀刻后处理；
在步骤305中，对所述接触孔进行湿法清洗，并填充金属塞于所述接触孔中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。 

Claims (9)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述栅极结构的顶部以及所述半导体衬底的源/漏区分别形成有自对准硅化物；
在所述半导体衬底上形成一接触孔蚀刻停止层，以至少覆盖所述栅极结构；
蚀刻所述接触孔蚀刻停止层，以形成接触孔；
对所述接触孔进行蚀刻后处理，采用CO/N2进行所述蚀刻后处理。
2.根据权利要求1所述的方法，其特征在于，还包括：在所述蚀刻后处理之后，对所述接触孔进行湿法清洗，并填充金属塞于所述接触孔中。
3.根据权利要求1所述的方法，其特征在于，所述接触孔蚀刻停止层的材料为氮化硅。
4.根据权利要求1所述的方法，其特征在于，所述蚀刻为干法蚀刻。
5.根据权利要求1所述的方法，其特征在于，所述CO的流量为20-200sccm。
6.根据权利要求1所述的方法，其特征在于，所述N2的流量为20-100sccm。
7.根据权利要求1所述的方法，其特征在于，所述蚀刻后处理是在压力20-100mTorr，功率100-300W的条件下进行的。
8.根据权利要求1所述的方法，其特征在于，所述蚀刻后处理的持续时间为10-30s。
9.根据权利要求2所述的方法，其特征在于，在所述金属塞与所述接触孔的侧壁和底部之间还形成有一层阻挡层金属。
CN201110320509.0A 2011-10-20 2011-10-20 一种半导体器件的制造方法 Active CN103066011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110320509.0A CN103066011B (zh) 2011-10-20 2011-10-20 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110320509.0A CN103066011B (zh) 2011-10-20 2011-10-20 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103066011A true CN103066011A (zh) 2013-04-24
CN103066011B CN103066011B (zh) 2015-07-08

Family

ID=48108578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110320509.0A Active CN103066011B (zh) 2011-10-20 2011-10-20 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103066011B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN104347486A (zh) * 2013-08-06 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN105084299A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108695236A (zh) * 2017-04-05 2018-10-23 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265271B1 (en) * 2000-01-24 2001-07-24 Taiwan Semiconductor Manufacturing Company Integration of the borderless contact salicide process
CN1512546A (zh) * 2002-12-26 2004-07-14 ̨������·����ɷ����޹�˾ 栅极接触窗的形成方法
CN101197319A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 自对准接触孔的制造方法
CN101330042A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 导电插塞及其制作方法
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN102097360A (zh) * 2009-12-10 2011-06-15 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265271B1 (en) * 2000-01-24 2001-07-24 Taiwan Semiconductor Manufacturing Company Integration of the borderless contact salicide process
CN1512546A (zh) * 2002-12-26 2004-07-14 ̨������·����ɷ����޹�˾ 栅极接触窗的形成方法
CN101197319A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 自对准接触孔的制造方法
CN101330042A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 导电插塞及其制作方法
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN102097360A (zh) * 2009-12-10 2011-06-15 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN104347486A (zh) * 2013-08-06 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN104347486B (zh) * 2013-08-06 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN105084299A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105084299B (zh) * 2014-05-12 2017-02-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108695236A (zh) * 2017-04-05 2018-10-23 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制作方法

Also Published As

Publication number Publication date
CN103066011B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
US8901632B1 (en) Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology
CN102569050B (zh) 一种金属栅极的形成方法
US9368605B2 (en) Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof
KR101055747B1 (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치의 제조방법
CN108573927B (zh) 半导体结构及其形成方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN103779278A (zh) Cmos管的形成方法
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
CN103594370B (zh) 一种半导体器件的制造方法
CN103066011B (zh) 一种半导体器件的制造方法
CN104517901B (zh) Cmos晶体管的形成方法
CN110544617B (zh) 周边电路区内的氧化层的制作方法
CN104425373A (zh) Cmos结构的形成方法
CN107919285B (zh) 半导体结构的形成方法
US9847347B1 (en) Semiconductor structure including a first transistor at a semiconductor-on-insulator region and a second transistor at a bulk region and method for the formation thereof
KR100724572B1 (ko) 리세스된 게이트 전극을 갖는 트랜지스터의 제조방법
KR20070056749A (ko) 개선된 리프레쉬 특성을 가지는 리세스 채널 트랜지스터제조 방법
CN106847682A (zh) 一种半导体器件的制造方法
CN104157577A (zh) 半导体器件的形成方法
US20140308807A1 (en) Method for fabricating a semiconductor memory
KR20110076507A (ko) 반도체 소자의 매립 게이트 전극 형성방법
CN105355600A (zh) 闪存的制作方法
CN103137451A (zh) 一种半导体器件的制造方法
CN103531541B (zh) Cmos管的形成方法
CN102856178B (zh) 金属栅极和mos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant