CN104347486B - 一种形成接触孔的方法 - Google Patents
一种形成接触孔的方法 Download PDFInfo
- Publication number
- CN104347486B CN104347486B CN201310340567.9A CN201310340567A CN104347486B CN 104347486 B CN104347486 B CN 104347486B CN 201310340567 A CN201310340567 A CN 201310340567A CN 104347486 B CN104347486 B CN 104347486B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- etching
- interlayer dielectric
- opening
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种形成接触孔的方法,涉及半导体技术领域。该方法包括:步骤S101:提供前端器件,所述前端器件包括半导体衬底、位于半导体衬底上的栅极和有源区、接触孔刻蚀阻挡层、以及层间介电层;步骤S102:对层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口;步骤S103:对接触孔刻蚀阻挡层进行刻蚀,形成接触孔刻蚀阻挡层的开口,其中,接触孔刻蚀阻挡层的开口和层间介电层的开口共同构成所述接触孔;步骤S104:采用基于氯气的反应气体对栅极进行处理,去除栅极表面的氧化物层。该方法由于采用基于氯气的反应气体对栅极进行处理来去除栅极表面的氧化物层,不会对半导体衬底位于接触孔底部的部分造成不当刻蚀,因而可以避免产生漏电流。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种形成接触孔的方法。
背景技术
在半导体技术领域中,半导体集成电路的制造是极其复杂的过程,目的在于将特定电路所需的电子组件和线路,缩小制作在小面积的晶片上。其中,各个组件必须通过适当的内连导线来进行电连接,才能发挥所期望的功能。
由于集成电路的制造向超大规模集成电路发展,其内部的电路密度越来越大,随着芯片中所含元件数量的不断增加,实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计,利用多层绝缘层和导电层相互叠加的多层连接,这其中就需要制作大量的接触孔。比如,现有的MOS晶体管工艺中,需要在有源区(源极和漏极)以及栅极(包括多晶硅栅极、金属栅极等)上形成接触孔。为改善导通性能,现有技术中一般在有源区以及栅极的表面形成金属硅化物,刻蚀接触孔时,应避免对金属硅化物以及半导体衬底(材料主要是硅)等造成影响。
共享接触孔(share contact)是接触孔的一种,因该接触孔同时作为两个以上部件(例如栅极和源极或栅极和漏极)共用的接触孔而得名。在现有技术中,在形成共享接触孔时,如果造成栅极侧壁下方的半导体衬底被不当刻蚀(即,造成硅损失),将导致器件产生严重的漏电流问题。
在应用高k金属栅极技术的半导体器件制程中,金属栅极很容易在空气中氧化而在其上表面形成一层氧化物层(一般为氧化铝)。由于该氧化层导电性很差,因此在形成接触孔时,必须去除金属栅顶端由于自氧化而形成的氧化物层,以防止该氧化物层导致接触孔断开。在现有技术中,通常采用氩溅射法去除金属栅顶端由于自氧化而形成的氧化物层,在这一过程中往往导致半导体衬底位于形成的共享接触孔底部的部分会被不当刻蚀,并且很容易导致半导体衬底位于栅极侧壁下方的部分被不当刻蚀(即造成位于栅极侧壁下方的硅损失),这就造成了半导体器件会产生严重的漏电流问题。
在应用高k金属栅极技术的半导体器件制程中,现有技术中常用的形成接触孔的方法,如图1A所示,一般包括如下步骤:
步骤E1、提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的金属栅极和有源区、以及覆盖所述金属栅极和所述有源区的接触孔刻蚀阻挡层(CESL)和位于所述接触孔刻蚀阻挡层之上的层间介电层(ILD)。
其中,有源区包括源极和漏极。接触孔刻蚀阻挡层一般为氮化物(即氮化硅),层间介电层一般为氧化物(即氧化硅)。
本领域的技术人员可以理解,除了上述各部件外,前端器件通常还可以包括栅绝缘层、栅极侧壁、浅沟槽隔离(STI)、金属硅化物(如NiSi)、锗硅层等。
步骤E2、对层间介电层进行刻蚀,在所述层间介电层中拟形成接触孔的位置形成开口,其中,所述开口贯穿所述层间介电层。
其中,拟形成接触孔的位置,可以为栅极上方、可以为源极或漏极上方(拟形成的为普通接触孔),也可为栅极和源极(或漏极)共同的上方(拟形成的为共享接触孔)。下面,均以拟形成的接触孔为共享接触孔为例进行说明。
示例性的,步骤E2包括如下步骤:
步骤E21:对所述层间介电层进行刻蚀(一般采用高速率刻蚀),形成层间介电层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿层间介电层。
其中,在步骤E21中,可以不需要考虑层间介电层(一般为氧化物)与其下方的接触孔刻蚀阻挡层(一般为氮化物)的刻蚀选择比,而使用可以对ILD(氧化物)进行高速率刻蚀的刻蚀条件。
步骤E22:继续对所述层间介电层进行刻蚀处理,形成层间介电层的开口的第二部分。其中,层间介电层的开口的第一部分和第二部分共同构成层间介电层的开口,所述开口贯穿所述层间介电层。
其中,在继续刻蚀处理时,需要采用对层间介电层(一般为氧化物)与接触孔刻蚀阻挡层(一般为氮化物)具有较高的刻蚀选择比的刻蚀条件(例如,选择对ILD与CESL具有高的刻蚀选择比的刻蚀液等)。
步骤E3、对接触孔刻蚀阻挡层进行刻蚀,在所述层间介电层的开口的下方形成贯穿所述接触孔刻蚀阻挡层的开口(即,形成了接触孔刻蚀阻挡层的开口)。其中,所述接触孔刻蚀阻挡层的开口和所述层间介电层的开口共同构成了接触孔。
示例性的,步骤E3包括如下步骤:
步骤E31:对所述接触孔刻蚀阻挡层进行刻蚀(一般采用高速率刻蚀),形成触孔刻蚀阻挡层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿触孔刻蚀阻挡层。
其中,步骤E31中可以不需要考虑触孔刻蚀阻挡层(一般为氮化物)与其下方的半导体衬底(一般为硅)及有源区(例如金属硅化物)的刻蚀选择比,而使用可以对触孔刻蚀阻挡层进行高速率刻蚀的刻蚀条件。
步骤E32:继续对触孔刻蚀阻挡层进行刻蚀处理,形成触孔刻蚀阻挡层的开口的第二部分。其中,触孔刻蚀阻挡层的开口的第一部分和第二部分共同构成触孔刻蚀阻挡层的开口,所述触孔刻蚀阻挡层的开口贯穿所述层间介电层。
其中,在继续刻蚀处理时,需要采用对触孔刻蚀阻挡层(一般为氮化物)与半导体衬底及有源区具有较高的刻蚀选择比的刻蚀条件(例如,选择具有高的刻蚀选择比的刻蚀液等)。
步骤E4、对所述接触孔进行湿法清洗(wet clean)。
其中,通过湿法清洗可以去除之前刻蚀过程(例如,刻蚀形成层间介电层的开口以及接触孔刻蚀阻挡层的开口的过程)中产生的聚合物(主要是含氟聚合物)。
步骤E5、采用氩溅射法(Ar Sputtering)对金属栅极进行处理,以去除所述金属栅极表面由于自氧化而形成的氧化物层。
在高k金属栅极技术中,金属栅极很容易在空气中氧化而在其上表面形成一层氧化物层(一般为氧化铝)。由于该氧化层的导电性很差,因此在形成接触孔时,必须去除该金属栅极表面的由于自氧化而形成的氧化物层,以防止该氧化物层导致接触孔断开。通过采用氩溅射法(Ar Sputtering)对金属栅极进行处理,可以去除金属栅极表面由于自氧化而形成的氧化物层。然而,在采用氩溅射法(Ar Sputtering)对金属栅极进行处理的过程中,往往导致半导体衬底位于形成的共享接触孔底部的部分被不当刻蚀,并且很容易导致半导体衬底位于栅极侧壁下方的部分被不当刻蚀(即造成位于栅极侧壁下方的硅损失),这就造成了半导体器件会产生严重的漏电流问题。这一问题,严重地影响了最终制得的半导体器件的性能。
其中,图1B示出了利用现有技术中上述形成接触孔的方法形成的接触孔结构的示意图。该接触孔结构形成于前端器件之上,该前端器件包括:半导体衬底100、位于半导体衬底100上的金属栅极101、栅极侧壁102、有源区103、接触孔刻蚀阻挡层(CESL)104以及位于接触孔刻蚀阻挡层104之上的层间介电层(ILD)105,还包括形成的位于金属栅极101和有源区103之上的接触孔(具体地,为共享接触孔)106。显然,在形成接触孔结构之后,半导体衬底位于形成的共享接触孔106底部的部分以及位于栅极侧壁102下方的部分均在一定程度上被不当刻蚀,如图1B中1001所示。这往往会造成半导体器件产生严重的漏电流问题,将严重影响最终制得的半导体器件的性能。
因此,有必要提出一种新的形成接触孔的方法,以提高半导体器件的性能。
发明内容
针对现有技术的不足,本发明提供一种形成接触孔的方法,包括:
步骤S101:提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的栅极和有源区、覆盖所述栅极与所述有源区的接触孔刻蚀阻挡层、以及位于所述接触孔刻蚀阻挡层之上的层间介电层;
步骤S102:对所述层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,所述层间介电层的开口贯穿所述层间介电层;
步骤S103:对所述接触孔刻蚀阻挡层进行刻蚀,在所述层间介电层的开口的下方形成接触孔刻蚀阻挡层的开口,所述接触孔刻蚀阻挡层的开口贯穿所述接触孔刻蚀阻挡层,其中,所述接触孔刻蚀阻挡层的开口和所述层间介电层的开口共同构成了所述接触孔;
步骤S104:采用基于氯气的反应气体对所述栅极进行处理,去除所述栅极表面由于自氧化而形成的氧化物层。
其中,所述步骤S104包括:
将所述前端器件置于反应室中,向所述反应室内通入基于氯气的反应气体,直至所述栅极表面由于自氧化而形成的氧化物层被完全去除。
其中,在所述步骤S103与所述步骤S104之间还包括如下步骤:
对所述接触孔进行刻蚀后处理,以去除刻蚀形成所述接触孔的过程中产生的聚合物。
其中,所述对所述接触孔进行刻蚀后处理,所采用的方法包括:采用氮气和一氧化碳对所述接触孔进行处理。
进一步的,在所述步骤S104之后还包括步骤S105:对所述接触孔进行湿法清洗。
进一步的,在所述步骤S105之后还包括步骤S106:去除位于所述接触孔底部的所述有源区表面的氧化物层。
其中,在所述步骤S103与所述步骤S104之间还包括如下步骤:
对所述接触孔进行刻蚀后处理,以去除刻蚀形成所述接触孔的过程中产生的聚合物;以及,
对所述接触孔进行湿法清洗。
其中,所述对所述接触孔进行刻蚀后处理,所采用的方法包括:采用氮气和一氧化碳对所述接触孔进行处理,或者,采用氨气对所述接触孔进行处理。
进一步的,在所述步骤S104之后还包括步骤S105’:去除位于所述接触孔底部的所述有源区表面的氧化物层。
其中,所述去除位于所述接触孔底部的所述有源区表面的氧化物层,所采用的方法为:采用SiCoNi清洗工艺对位于所述接触孔底部的所述有源区进行处理。
其中,所述前端器件采用高k金属栅极技术制得。
其中,所述接触孔为共享接触孔。
其中,所述有源区采用嵌入式锗硅工艺形成,作为所述有源区的锗硅层的顶端高于所述半导体衬底
本发明的形成接触孔的方法,由于采用基于氯气(Cl2)的反应气体对栅极进行处理来去除栅极表面由于自氧化而形成的氧化物层,不会对半导体衬底位于形成的接触孔底部的部分造成不当刻蚀,因而可以避免最终制得的半导体器件易产生漏电流的问题,提高半导体器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A为现有技术中的一种形成接触孔的方法的流程图;
图1B为根据现有技术中的形成接触孔的方法形成的接触孔结构的示意图;
图2为本发明实施例一的形成接触孔的方法的一种典型的示意性流程图;
图3为本发明实施例二的形成接触孔的方法的一种典型的示意性流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的形成接触孔的方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面,参照图2来描述本发明实施例提出的形成接触孔的方法一个示例性方法的详细步骤。其中,图2为本发明实施例的形成接触孔的方法的一种典型的示意性流程图。本发明实施例的形成接触孔的方法,包括如下步骤:
步骤A1、提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的金属栅极和有源区、以及覆盖所述金属栅极和所述有源区的接触孔刻蚀阻挡层(CESL)和位于所述接触孔刻蚀阻挡层之上的层间介电层(ILD)。
其中,有源区包括源极和漏极。接触孔刻蚀阻挡层一般为氮化物(即氮化硅),层间介电层一般为氧化物(即氧化硅)。
本领域的技术人员可以理解,除了上述各部件外,前端器件通常还可以包括栅绝缘层、栅极侧壁、浅沟槽隔离(STI)、金属硅化物(如NiSi)、锗硅层等。
需要解释的是,本发明实施例的形成接触孔的方法主要应用于使用高k金属栅极技术的半导体器件的制程中,但是,也可以应用于使用普通栅极(例如多晶硅栅极)的半导体器件的制程中,为了简要,本实施例以在使用高k金属栅极技术的半导体器件的制程中形成接触孔为例进行说明。
步骤A2、对层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,其中,所述开口贯穿所述层间介电层。
其中,拟形成接触孔的位置,可以为栅极上方、可以为源极或漏极上方(拟形成的为普通接触孔),也可为栅极和源极(或漏极)共同的上方(拟形成的为共享接触孔)。在本实施例中,均以拟形成的接触孔为位于栅极和源极上方的共享接触孔为例进行说明。
示例性的,步骤A2可以包括如下步骤:
步骤A21:对所述层间介电层进行刻蚀(一般采用高速率刻蚀),形成层间介电层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿层间介电层。
其中,在步骤A21中,可以不需要考虑层间介电层(一般为氧化物)与其下方的接触孔刻蚀阻挡层(一般为氮化物)的刻蚀选择比,而使用可以对ILD(氧化物)进行高速率刻蚀的刻蚀条件。
步骤A22:继续对所述层间介电层进行刻蚀处理,形成层间介电层的开口的第二部分。其中,层间介电层的开口的第一部分和第二部分共同构成层间介电层的开口,所述开口贯穿所述层间介电层。即,刻蚀掉了拟形成接触孔的位置的剩余的层间介电层。
其中,在继续刻蚀处理时,需要采用对层间介电层(一般为氧化物)与接触孔刻蚀阻挡层(一般为氮化物)具有较高的刻蚀选择比的刻蚀条件(例如,选择对ILD与CESL具有高的刻蚀选择比的刻蚀液等)。
优选的,在步骤A21中去除掉的拟形成接触孔的位置的层间介电层的厚度应远大于在步骤A22中去除掉的拟形成接触孔的位置的层间介电层的厚度。
步骤A3、对接触孔刻蚀阻挡层进行刻蚀,在所述层间介电层的开口的下方形成接触孔刻蚀阻挡层的开口,所述开口贯穿所述接触孔刻蚀阻挡层。其中,所述接触孔刻蚀阻挡层的开口和所述层间介电层的开口共同构成了接触孔。
示例性的,步骤A3包括如下步骤:
步骤A31:对所述接触孔刻蚀阻挡层进行刻蚀(一般采用高速率刻蚀),形成触孔刻蚀阻挡层的开口的第一部分。其中,开口的第一部分具体而言指开口的上部分,此时开口并未贯穿触孔刻蚀阻挡层。
其中,步骤A31中可以不需要考虑触孔刻蚀阻挡层(一般为氮化物)与其下方的半导体衬底(一般为硅)及有源区(例如金属硅化物)的刻蚀选择比,而使用可以对触孔刻蚀阻挡层进行高速率刻蚀的刻蚀条件。
步骤A32:继续对触孔刻蚀阻挡层进行刻蚀处理,形成触孔刻蚀阻挡层的开口的第二部分。其中,触孔刻蚀阻挡层的开口的第一部分和第二部分共同构成触孔刻蚀阻挡层的开口,所述触孔刻蚀阻挡层的开口贯穿所述层间介电层。
其中,在继续刻蚀处理时,需要采用对接触孔刻蚀阻挡层(一般为氮化物)与半导体衬底及有源区具有较高的刻蚀选择比的刻蚀条件(例如,选择具有高的刻蚀选择比的刻蚀液等)。
优选的,在步骤A31中去除掉的拟形成接触孔的位置的接触孔刻蚀阻挡层的厚度应远大于在步骤A32中去除掉的拟形成接触孔的位置的接触孔刻蚀阻挡层的厚度。
步骤A4、对形成的接触孔进行刻蚀后处理(post etch treatment,即PET),以去除刻蚀形成接触孔的过程中产生的聚合物。
其中,刻蚀后处理的目的在于,去除之前形成接触孔的刻蚀过程(例如,刻蚀形成层间介电层的开口以及接触孔刻蚀阻挡层的开口的过程)中产生的聚合物(主要是含氟聚合物)。本发明实施例在现有技术中的“湿法清洗”的步骤之前,增加该“刻蚀后处理”的步骤,目的在于使得之前的刻蚀过程中产生的聚合物的去除更彻底。如果后续的湿法去除工艺可以保证达到去除聚合物的预定效果,则本步骤可以省略。
在本实施例中,刻蚀后处理的方法可以为:采用氮气(N2)和一氧化碳(CO)对接触孔进行处理。其中,具体的处理的方式一般为:将形成了接触孔的前端器件置于反应室中,向反应室内通入适量的反应气体(如氮气和一氧化碳)。这一刻蚀后处理的方法,比普通的清洗具有更好的聚合物去除效果。
步骤A5、采用基于氯气(Cl2)的反应气体对金属栅极进行处理,去除所述金属栅极表面由于自氧化而形成的氧化物层。
示例性的,步骤A5具体可以包括:将形成了接触孔的前端器件置于反应室中,向反应室内通入适量的反应气体,直至所述金属栅极表面由于自氧化而形成的氧化物层被完全去除。其中,所述反应气体为基于氯气(Cl2)的反应气体,具体地,该反应气体可以为氯气,也可以主要为氯气但同时还包括其他辅助气体。在本实施例中,步骤A5可以与步骤A4在同一反应室中完成,即在完成步骤A4后,在反应室中继续通入基于氯气(Cl2)的反应气体以去除金属栅极表面的氧化物层。当然,在步骤A4完成之后,步骤A5开始之前,还可以包括在反应室中通入惰性气体进行吹扫以排空步骤A4的反应气体的过程,以避免步骤A5的反应气体与步骤A4残留的反应气体发生反应。
与现有技术中的采用氩溅射法对金属栅极进行处理的方法相比,本步骤不会造成半导体衬底位于形成的共享接触孔底部的部分被不当刻蚀,因此可以避免最终制得的半导体器件易产生漏电流的问题。
步骤A6、对所述接触孔进行湿法清洗(wet clean)。
其中,通过湿法清洗的目的与现有技术相同,仍是去除之前接触孔刻蚀过程(例如,刻蚀形成层间介电层的开口以及接触孔刻蚀阻挡层的开口的过程)中产生的聚合物(主要是含氟聚合物)。本领域的技术人员可以理解,如果采用了“刻蚀后处理”的步骤(即步骤A4)且该步骤可以保证达到去除聚合物的预定效果,则本步骤可以省略。
步骤A7、去除位于接触孔底部的有源区表面的氧化物层。
其中,有源区表面的氧化物层(主要是氧化硅),主要是在刻蚀形成接触孔的过程以及进行湿法清洗的过程中产生的。当有源区形成有金属硅化物(即,源极和漏极的上方形成有金属硅化物,例如硅化镍)时,更容易在刻蚀形成接触孔的过程以及进行湿法清洗的过程中,在有源区的表面形成氧化物层。通常的,该氧化物层由于自身导电性较差会造成后续形成于接触孔中的导电插塞与有源区的导电性较差。
在本实施例中,为了提高后续形成于接触孔中的导电插塞与有源区的导电性,增加了去除位于接触孔底部的有源区表面的氧化物层的步骤,该步骤提高有源区的导电性,进而保证导电插塞与有源区形成良好的电接触。
其中,去除位于接触孔底部的有源区表面的氧化物层的方法,可以采用各种现有的各种去除氧化物的方法,比如氢氟酸沉浸工艺等。优选的,本实施例采用SiCoNi清洗工艺对位于接触孔底部的有源区进行处理的方法。其中,SiCoNi清洗工艺是一种低强度的干法化学刻蚀方法,对于氧化物层具有非常好的选择性,可以降低半导体衬底的损失。
本领域的技术人员可以理解,本实施例的步骤A7也可以省略。
在本实施例中,为了使最终制得的半导体器件具有更好的性能,前端器件的有源区(源极和漏极)优选采用嵌入式锗硅工艺。并且,优选的,作为源极和漏极的锗硅(SiGe)的顶端高于所述半导体衬底。进一步的优选的,作为有源区(源极和漏极)的锗硅(SiGe)层的顶端高于所述半导体衬底
至此,完成了本发明实施例一的形成接触孔(具体地,为共享接触孔)的方法的整个工艺流程的介绍。在步骤A7之后,一般为形成扩散阻挡层和种子层的步骤以及其他后续步骤,此处不再赘述。
本发明实施例的形成接触孔的方法,采用基于氯气(Cl2)的反应气体对金属栅极进行处理来去除所述金属栅极表面由于自氧化而形成的氧化物层,与现有技术中的采用氩溅射法对金属栅极进行处理的方法相比,不会造成半导体衬底位于形成的共享接触孔底部的部分被不当刻蚀,因而可以避免制得的半导体器件易产生漏电流的问题,提高了半导体器件的性能。并且,本发明实施例增加了去除位于接触孔底部的有源区表面的氧化物层的步骤,可以保证后续形成的导电插塞与有源区形成良好的电接触,进一步提高了半导体器件的性能。此外,本发明实施例通过增加对形成的接触孔进行刻蚀后处理(post etchtreatment,即PET)的步骤,可以更为彻底地去除刻蚀形成接触孔的过程中产生的聚合物,进一步提高了半导体器件的性能。
实施例二
下面,参照图3来简要介绍本发明实施例提出的形成接触孔的方法一个示例性方法。其中,图3为本发明实施例的形成接触孔的方法的一种典型的示意性流程图。
本发明实施例的形成接触孔的方法与实施例一所述的形成接触孔的方法的各个步骤基本相同,其不同之处在于,本实施例对形成接触孔的整个工艺流程中的某些步骤所处的位置进行了调整。具体的,本实施例将实施例一中的步骤A5调整至了原步骤A6与步骤A7之间。
本实施例的形成接触孔的方法,包括如下步骤:
步骤B1、提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的金属栅极和有源区、以及覆盖所述栅极结构和所述有源区的接触孔刻蚀阻挡层(CESL)和位于所述接触孔刻蚀阻挡层之上的层间介电层(ILD)。
其中,步骤B1与实施例一的步骤A1完全相同,此处不再赘述。
步骤B2、对层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,其中,所述开口贯穿所述层间介电层。
其中,步骤B2与实施例一的步骤A2完全相同,此处不再赘述。
步骤B3、对接触孔刻蚀阻挡层进行刻蚀,在所述层间介电层的开口的下方形成接触孔刻蚀阻挡层的开口,所述开口贯穿所述接触孔刻蚀阻挡层。其中,所述接触孔刻蚀阻挡层的开口和所述层间介电层的开口共同构成了接触孔。
其中,步骤B3与实施例一的步骤A3完全相同,此处不再赘述。
步骤B4、对形成的接触孔进行刻蚀后处理(post etch treatment,即PET),以去除刻蚀形成接触孔的过程中产生的聚合物。
其中,步骤B4可以与实施例一的步骤A4完全相同,关于具体内容,此处不再赘述。此外,在本实施例中,刻蚀后处理的方法除了采用氮气(N2)和一氧化碳(CO)对接触孔进行处理外,还可以采用氨气(NH3)对接触孔进行处理,具体实现方式与采用氮气(N2)和一氧化碳(CO)处理的方式相同,此处不再赘述。
步骤B5、对所述接触孔进行湿法清洗(wet clean)。
其中,步骤B5与实施例一的步骤A6完全相同,此处不再赘述。
步骤B6、采用基于氯气(Cl2)的反应气体对金属栅极进行处理,去除所述金属栅极表面由于自氧化而形成的氧化物层。
其中,步骤B6与实施例一的步骤A5完全相同,此处不再赘述。
步骤B7、去除位于接触孔底部的有源区表面的氧化物层。
其中,步骤B7与实施例一的步骤A7完全相同,此处不再赘述。
至此,完成了本发明实施例二的形成接触孔的方法的整个工艺流程的介绍。关于本实施例的步骤B1至B7的具体内容,可以参见实施例一,此处不再赘述。本领域的技术人员可以理解,在步骤B7之后,一般为形成扩散阻挡层和种子层的步骤以及其他后续步骤,此处亦不再赘述。
本发明实施例的形成接触孔的方法,采用基于氯气(Cl2)的反应气体对金属栅极进行处理来去除所述金属栅极表面由于自氧化而形成的氧化物层,与现有技术中的采用氩溅射法对金属栅极进行处理的方法相比,不会造成半导体衬底位于形成的共享接触孔底部的部分被不当刻蚀(即,不会产生现有技术中图1B所示的问题),因而可以避免制得的半导体器件易产生漏电流的问题,提高了半导体器件的性能。并且,本发明实施例增加了去除位于接触孔底部的有源区表面的氧化物层的步骤,可以保证后续形成的导电插塞与有源区形成良好的电接触,进一步提高了半导体器件的性能。此外,本发明实施例通过增加对形成的接触孔进行刻蚀后处理(post etch treatment,即PET)的步骤,可以更为彻底地去除刻蚀形成接触孔的过程中产生的聚合物,进一步提高了半导体器件的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种形成接触孔的方法,其特征在于,所述方法包括:
步骤S101:提供前端器件,所述前端器件包括半导体衬底、位于所述半导体衬底上的金属栅极和有源区、覆盖所述金属栅极与所述有源区的接触孔刻蚀阻挡层、以及位于所述接触孔刻蚀阻挡层之上的层间介电层;
步骤S102:对所述层间介电层进行刻蚀,在拟形成接触孔的位置形成层间介电层的开口,所述层间介电层的开口贯穿所述层间介电层;
步骤S103:对所述接触孔刻蚀阻挡层进行刻蚀,在所述层间介电层的开口的下方形成接触孔刻蚀阻挡层的开口,所述接触孔刻蚀阻挡层的开口贯穿所述接触孔刻蚀阻挡层,其中,所述接触孔刻蚀阻挡层的开口和所述层间介电层的开口共同构成了所述接触孔;
步骤S104:采用基于氯气的反应气体对所述金属栅极进行处理,去除所述金属栅极表面由于自氧化而形成的金属氧化物层。
2.如权利要求1所述的形成接触孔的方法,其特征在于,所述步骤S104包括:
将所述前端器件置于反应室中,向所述反应室内通入基于氯气的反应气体,直至所述金属栅极表面由于自氧化而形成的金属氧化物层被完全去除。
3.如权利要求1所述的形成接触孔的方法,其特征在于,在所述步骤S103与所述步骤S104之间还包括如下步骤:
对所述接触孔进行刻蚀后处理,以去除刻蚀形成所述接触孔的过程中产生的聚合物。
4.如权利要求3所述的形成接触孔的方法,其特征在于,所述对所述接触孔进行刻蚀后处理,所采用的方法包括:采用氮气和一氧化碳对所述接触孔进行处理。
5.如权利要求3所述的形成接触孔的方法,其特征在于,在所述步骤S104之后还包括步骤S105:对所述接触孔进行湿法清洗。
6.如权利要求5所述的形成接触孔的方法,其特征在于,在所述步骤S105之后还包括步骤S106:去除位于所述接触孔底部的所述有源区表面的氧化物层。
7.如权利要求1所述的形成接触孔的方法,其特征在于,在所述步骤S103与所述步骤S104之间还包括如下步骤:
对所述接触孔进行刻蚀后处理,以去除刻蚀形成所述接触孔的过程中产生的聚合物;以及,
对所述接触孔进行湿法清洗。
8.如权利要求7所述的形成接触孔的方法,其特征在于,所述对所述接触孔进行刻蚀后处理,所采用的方法包括:采用氮气和一氧化碳对所述接触孔进行处理,或者,采用氨气对所述接触孔进行处理。
9.如权利要求7所述的形成接触孔的方法,其特征在于,在所述步骤S104之后还包括步骤S105’:去除位于所述接触孔底部的所述有源区表面的氧化物层。
10.如权利要求6或9所述的形成接触孔的方法,其特征在于,所述去除位于所述接触孔底部的所述有源区表面的氧化物层,所采用的方法为:采用SiCoNi清洗工艺对位于所述接触孔底部的所述有源区进行处理。
11.如权利要求1至9任一项所述的形成接触孔的方法,其特征在于,所述前端器件采用高k金属栅极技术制得。
12.如权利要求1至9任一项所述的形成接触孔的方法,其特征在于,所述接触孔为共享接触孔。
13.如权利要求1所述的形成接触孔的方法,其特征在于,所述有源区采用嵌入式锗硅工艺形成,作为所述有源区的锗硅层的顶端高于所述半导体衬底
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310340567.9A CN104347486B (zh) | 2013-08-06 | 2013-08-06 | 一种形成接触孔的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310340567.9A CN104347486B (zh) | 2013-08-06 | 2013-08-06 | 一种形成接触孔的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104347486A CN104347486A (zh) | 2015-02-11 |
CN104347486B true CN104347486B (zh) | 2017-08-01 |
Family
ID=52502816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310340567.9A Active CN104347486B (zh) | 2013-08-06 | 2013-08-06 | 一种形成接触孔的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104347486B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113629007A (zh) * | 2021-07-28 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 接触孔的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165878A (en) * | 1998-08-07 | 2000-12-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
CN102376644A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102969231A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅的制作方法 |
CN102983097A (zh) * | 2011-09-05 | 2013-03-20 | 中芯国际集成电路制造(上海)有限公司 | 制作金属栅极的金属塞方法 |
CN103066011A (zh) * | 2011-10-20 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050106888A1 (en) * | 2003-11-14 | 2005-05-19 | Taiwan Semiconductor Manufacturing Co. | Method of in-situ damage removal - post O2 dry process |
US8129235B2 (en) * | 2007-03-15 | 2012-03-06 | United Microelectronics Corp. | Method of fabricating two-step self-aligned contact |
-
2013
- 2013-08-06 CN CN201310340567.9A patent/CN104347486B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165878A (en) * | 1998-08-07 | 2000-12-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
CN102376644A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102969231A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅的制作方法 |
CN102983097A (zh) * | 2011-09-05 | 2013-03-20 | 中芯国际集成电路制造(上海)有限公司 | 制作金属栅极的金属塞方法 |
CN103066011A (zh) * | 2011-10-20 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104347486A (zh) | 2015-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI246150B (en) | Semiconductor device with shallow trench isolation and its manufacture method | |
TWI291208B (en) | Method of manufacturing a capacitor and a metal gate on a semiconductor device | |
TWI376734B (en) | A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process | |
US8492803B2 (en) | Field effect device with reduced thickness gate | |
JP2002141420A (ja) | 半導体装置及びその製造方法 | |
CN102130171B (zh) | 半导体元件和用于制造半导体元件的方法 | |
TWI235495B (en) | Semiconductor device and its manufacturing method | |
US11004973B2 (en) | Semiconductor device with contamination improvement | |
JP2007251030A (ja) | 半導体装置の製造方法および半導体装置 | |
US7344978B2 (en) | Fabrication method of semiconductor device | |
WO2016182652A1 (en) | Etch stop region based fabrication of bonded semiconductor structures | |
CN104217990A (zh) | 一种形成接触孔的方法 | |
CN104347486B (zh) | 一种形成接触孔的方法 | |
CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN105336703B (zh) | 一种半导体器件的制作方法 | |
CN107481929A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN103681462B (zh) | 一种半导体器件的制造方法 | |
CN105789203A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105990237B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN105097695B (zh) | 一种半导体器件及其制造方法、电子装置 | |
TW463387B (en) | Semiconductor device and its manufacturing method | |
CN105632924B (zh) | 一种用于制造半导体器件的方法 | |
TWI527128B (zh) | 修整側壁子的方法和半導體結構 | |
CN105097469B (zh) | 一种半导体器件及其制造方法、电子装置 | |
US7595264B2 (en) | Fabrication method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |