CN105789203A - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN105789203A CN105789203A CN201410837905.4A CN201410837905A CN105789203A CN 105789203 A CN105789203 A CN 105789203A CN 201410837905 A CN201410837905 A CN 201410837905A CN 105789203 A CN105789203 A CN 105789203A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- hole opening
- semiconductor device
- reagent
- stripping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置，所述方法包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有接触孔开口；步骤S2：对所述接触孔开口进行预清洗；步骤S3：分别选用硫酸双氧水混合试剂和一号标准清洗试剂进行湿法剥离，以去除接触孔开口中的蚀刻聚合物。本发明所述方法中在形成接触孔开口之后，首先执行预清洗的步骤，例如选用水或者双氧水等进行预清洗，然后选用SPM和SC1进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物，由于执行了预清洗步骤，能够容易将粘度较大的硫酸双氧水混合试剂(SPM)滴入到所述接触孔开口中，使硫酸双氧水混合试剂(SPM)与蚀刻聚合物充分的反应，以更容易的去除所述蚀刻聚合物，避免接触孔缺失的问题。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将具有更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。目前半导体器件的制备工艺逐渐成熟。
在半导体器件制备过程中通常需要使用接触孔进行电连接，在接触孔的制备过程中，通常先蚀刻以形成接触孔开口，然后在所述接触孔开口中填充导电材料并进行平坦化，以形成接触孔。
随着半导体器件尺寸的不断缩小，半导体器件的稳定性成为影响器件性能的重要因素，目前通过上述方法制备得到的接触孔通常会发生接触孔缺失或者连接不稳定的情况，影响了半导体器件的性能和良率。
因此需要对目前所述接触孔的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有接触孔开口；
步骤S2：对所述接触孔开口进行预清洗；
步骤S3：分别选用硫酸双氧水混合试剂和一号标准清洗试剂进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物。
可选地，在所述步骤S2中，选用去离子水或H2O2对所述接触孔开口进行预清洗。
可选地，在所述步骤S3中，所述硫酸双氧水混合试剂中硫酸与双氧水的浓度比为H2SO4:H2O＝1:1～6:1。
可选地，在所述步骤S3中，选用所述硫酸双氧水混合试剂进行所述湿法剥离的时间大于60s。
可选地，在所述步骤S3中，选用所述硫酸双氧水混合试剂进行所述湿法剥离的温度为110℃～210℃。
可选地，在所述步骤S3中，所述一号标准清洗试剂中各组分的浓度比为NH4OH:H2O:H2O2＝1:2:100～1:1:5。
可选地，在所述步骤S3中，选用所述一号标准清洗试剂进行所述湿法剥离的时间大于60s。
可选地，在所述步骤S3中，选用所述一号标准清洗试剂进行所述湿法剥离的温度为25℃～50℃。
可选地，在所述步骤S3之后，所述方法还进一步包括：
步骤S4：选用导电材料填充所述接触孔开口，以形成接触孔。
可选地，所述方法用于制备28nm以及以下的半导体器件。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在形成接触孔开口之后，首先执行预清洗的步骤，例如选用水或者双氧水等进行预清洗，然后选用SPM和SC1进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物，由于执行了预清洗步骤，能够容易将粘度较大的硫酸双氧水混合试剂(SPM)滴入到所述接触孔开口中，使硫酸双氧水混合试剂(SPM)与蚀刻聚合物充分的反应，以更容易的去除所述蚀刻聚合物，避免接触孔缺失的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1b为本发明一具体地实施中所述半导体器件的制备过程示意图；
图2a-2b分别为没有执行预清洗和执行预清洗步骤制备得到的接触孔的SEM示意图；
图3为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前在接触孔的制备过程中，通常先蚀刻以形成接触孔开口，然后在所述接触孔开口中填充导电材料并进行平坦化，以形成接触孔。随着半导体器件尺寸的不断缩小，半导体器件的稳定性成为影响器件性能的重要因素，目前通过上述方法制备得到的接触孔通常会发生接触孔缺失或者连接不稳定的情况，影响了半导体器件的性能和良率。
为了改进所述接触孔的制备方法，发明人对接触孔缺失的原因进行了大量的实验和分析，发现导致接触孔缺失或者连接效果降低的原因是：通常在蚀刻形成接触孔开口之后(所述蚀刻通常选用干法蚀刻)，在所述接触孔开口的侧壁上以及所述开口中形成有干法蚀刻聚合物，由于半导体器件尺寸的不断缩小，所述聚合物填充所述接触孔开口，因此在填充导电材料之前必须去除所述干法蚀刻聚合物，通常选用湿法蚀刻，例如首先先用硫酸双氧水混合试剂(SPM)对所述聚合物进行湿法剥离，然后选用一号标准清洗试剂(SC1)进行湿法剥离，但是由于所述硫酸双氧水混合试剂(SPM)具有较大的粘度，而所述接触孔开口的关键尺寸较小，很难滴入所述开口与所述干法蚀刻聚合物充分的反应，从而导致干法蚀刻聚合物很难去除，因而不能够在所述接触孔开口中有效地填充导电材料，最终引起接触孔的缺失，如图2a所示。
在找到导致接触孔缺失的原因之后，发明人对接触孔的制备方法做了进一步的改进，下面结合实施例1做进一步的说明。
实施例1
本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图1a-1b对本发明的一具体地实施方式做进一步的说明。
执行步骤201，提供半导体衬底101，在所述半导体衬底101上形成有源区，包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构。
首先，参照图1a，提供半导体衬底101，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)等。
此外，半导体衬底101上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
然后在所述衬底上形成浅沟槽隔离，所述浅沟槽隔离的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底101上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。
在本发明中所述浅沟槽隔离可以将所述半导体衬底分为NMOS区域以及PMOS区域。
接着，在所述NMOS区域形成NMOS栅极，在所述PMOS区域形成PMOS栅极。
具体地，在所述半导体衬底上依次沉积氧化物绝缘层、栅极材料层，然后对所述的氧化物绝缘层、栅极材料层进行刻蚀得到栅极结构。其中，所述氧化物绝缘层可选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述半导体衬底来形成绝缘层，所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅化钛(TiSi)层。
可选地，所述方法还进一步包括在所述NMOS栅极以及PMOS栅极两侧形成偏移侧墙(offsetspacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺例如化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
执行步骤202，在所述NMOS栅极以及PMOS栅极两侧执行LDD离子注入步骤并活化。
具体地，参照图1a，形成轻掺杂源极/漏极(LDD)于NMOS栅极以及PMOS栅极两侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
可选地，执行完所述LDD之后，还进一步包含热退火的步骤，以激活所述LDD离子，所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体可选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，可选为1050℃，所述热退火步骤时间为1-300s。
执行步骤203，在所述NMOS栅极结构和所述PMOS栅极结构的偏移侧壁上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
在栅极的每个侧壁上形成间隙壁，包括氮化物、氧氮化物或它们的组合，是通过沉积和刻蚀形成的。间隙壁结构可以具有不同的厚度，但从底表面开始测量，间隙壁结构的厚度通常为10到30nm。需要说明的是，间隙壁是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
执行步骤204，在所述PMOS栅极结构两侧的所述半导体衬底中形成第一凹槽。
具体地，在所述NMOS区域上形成掩膜层，蚀刻所述PMOS栅极结构两侧的所述半导体衬底，形成第一凹槽，具体地，在所述NMOS栅极结构以及源漏区上形成光刻胶掩膜层，作为蚀刻保护层，然后蚀刻形成第一凹槽。
可选地，在本发明中形成“∑”形的第一凹槽，在该步骤中可以选用干法蚀刻所述PMOS源漏区，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，可选为5-60s。
执行步骤205，在所述第一凹槽中外延生长第一应力层，以形成PMOS源漏。
具体地，去除所述掩膜层，在所述PMOS区域形成的第一凹槽中以及NMOS源漏上外延生长第一应力层，并进行原位掺杂，在所述PMOS栅极两侧形成PMOS源漏，所述PMOS源漏为抬升源漏。
进一步，在本发明中的一具体实施方式中选用酸洗以及高温氧化、灰化的方法去除所述光刻胶，露出所第一凹槽中外延生长第一应力层，在本发明中所述第一应力层选择SiGe，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
其中，在PMOS区域进行P型掺杂，以形成P型晶体管，所述P型掺杂离子包括B和BF和In中的一种，同时进行F离子的掺杂。
可选地，所述方法还进一步包括沉积蚀刻停止层的步骤。
执行步骤206，沉积层间介电层102，以覆盖所述有源区。
具体地，在该步骤中，所述层间介电层可以选用本领域常用的材料，并不局限于某一种。
执行步骤207，图案化所述层间介电层102，以形成接触孔开口10.
具体地，图案化所述层间介电层102，以在所述NMOS源漏、NMOS栅极结构、PMOS源漏、PMOS栅极结构上形成接触孔开口10，以露出NMOS源漏、NMOS栅极结构、PMOS源漏和PMOS栅极结构。
其中，在该步骤中选用干法蚀刻以形成所述接触孔，其中所述半导体器件为28nm及以下的工艺步骤，因此在形成所述接触孔开口的过程中，会形成蚀刻聚合物填充在所述接触孔开口里面，从而造成接触孔填充时不能够填充导电材料，引起接触孔的缺失。
执行步骤208，对所述接触孔开口10进行预清洗。
在该步骤中，选用去离子水或H2O2对所述接触孔开口10进行预清洗。
通过执行预清洗步骤可以充分润湿所述接触孔开口，降低所述接触孔开口中蚀刻聚合物表面的张力，以保证在后续的步骤中能够容易的将粘度较大的硫酸双氧水混合试剂(SPM)滴入到所述接触孔开口中，使硫酸双氧水混合试剂(SPM)与蚀刻聚合物充分的反应，以更加容易去除所述蚀刻聚合物。
可选地，所述预处理的时间大于1分钟。
进一步，用去离子水或H2O2进行所述预处理的水洗方式为溢流方式(overflow，OF)、或为快速排空方式(quickdrainandrinse，QDR)。
执行步骤209，选用硫酸双氧水混合试剂进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物。
具体地，在该步骤中所述硫酸双氧水混合试剂中硫酸与双氧水的浓度比为H2SO4:H2O＝1:1～6:1。
进一步，选用所述硫酸双氧水混合试剂进行所述湿法剥离的时间大于60s。
进一步，选用所述硫酸双氧水混合试剂进行所述湿法剥离的温度为110℃～210℃。
在该步骤中由于执行了预清洗步骤，能够容易将粘度较大的硫酸双氧水混合试剂(SPM)滴入到所述接触孔开口中，使硫酸双氧水混合试剂(SPM)与蚀刻聚合物充分的反应。
执行步骤210，选用一号标准清洗试剂进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物。
具体地，一号标准清洗试剂(SC1)中各组分的浓度为NH4OH:H2O:H2O2＝1:2:100～1:1:5。
可选地，选用所述一号标准清洗试剂进行所述湿法剥离的时间大于60s。
可选地，选用所述一号标准清洗试剂进行所述湿法剥离的温度为25℃～50℃。
执行步骤211，选用导电材料填充所述接触孔开口，以形成接触孔11，如图2b所示。
具体地，如图1b所示，在该步骤中，所述导电材料可以选用本领域常用的材料，并不局限于某一种。
可选地，在沉积导电材料之后还可以进一步包括平坦化的步骤。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在步骤211之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在形成接触孔开口之后，首先执行预清洗的步骤，例如选用水或者双氧水等进行预清洗，然后选用SPM和SC1进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物，由于执行了预清洗步骤，能够容易将粘度较大的硫酸双氧水混合试剂(SPM)滴入到所述接触孔开口中，使硫酸双氧水混合试剂(SPM)与蚀刻聚合物充分的反应，可以更容易的去除所述蚀刻聚合物，避免接触孔缺失的问题。
参照图3，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程，包括：
步骤201：提供半导体衬底，在所述半导体衬底上形成有接触孔开口；
步骤202：对所述接触孔开口进行预清洗；
步骤203：分别选用硫酸双氧水混合试剂和一号标准清洗试剂进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过所述方法制备得到的半导体器件中接触孔开口中的蚀刻聚合物全部去除，因而避免了在后续步骤中导电材料不能有效的沉积，造成接触孔缺失的问题，以使制备得到的器件具有更好的性能和良率。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有接触孔开口；
步骤S2：对所述接触孔开口进行预清洗；
步骤S3：分别选用硫酸双氧水混合试剂和一号标准清洗试剂进行湿法剥离，以去除所述接触孔开口中的蚀刻聚合物。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，选用去离子水或H2O2对所述接触孔开口进行预清洗。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述硫酸双氧水混合试剂中硫酸与双氧水的浓度比为H2SO4:H2O＝1:1～6:1。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，选用所述硫酸双氧水混合试剂进行所述湿法剥离的时间大于60s。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，选用所述硫酸双氧水混合试剂进行所述湿法剥离的温度为110℃～210℃。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述一号标准清洗试剂中各组分的浓度比为NH4OH:H2O:H2O2＝1:2:100～1:1:5。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，选用所述一号标准清洗试剂进行所述湿法剥离的时间大于60s。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，选用所述一号标准清洗试剂进行所述湿法剥离的温度为25℃～50℃。
9.根据权利要求1所述的方法，其特征在于，在所述步骤S3之后，所述方法还进一步包括：
步骤S4：选用导电材料填充所述接触孔开口，以形成接触孔。
10.根据权利要求1至9之一所述的方法，其特征在于，所述方法用于制备28nm以及以下的半导体器件。
11.一种基于权利要求1至10之一所述的方法制备得到的半导体器件。
12.一种电子装置，包括权利要求11所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410837905.4A CN105789203B (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410837905.4A CN105789203B (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789203A true CN105789203A (zh) | 2016-07-20 |
| CN105789203B CN105789203B (zh) | 2020-05-12 |
Family
ID=56389670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410837905.4A Active CN105789203B (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789203B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653562A (zh) * | 2015-11-03 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 接触孔清洗的方法 |
| CN107393812A (zh) * | 2017-08-31 | 2017-11-24 | 长江存储科技有限责任公司 | 一种晶片清洗方法 |
| CN108962816A (zh) * | 2017-05-19 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979770A (zh) * | 2005-12-08 | 2007-06-13 | 上海华虹Nec电子有限公司 | 接触孔的清洗方法 |
| US20070269990A1 (en) * | 2006-05-18 | 2007-11-22 | Hynix Semiconductor Inc. | Method of removing ion implanted photoresist |
| CN102243997A (zh) * | 2010-05-12 | 2011-11-16 | 上海华虹Nec电子有限公司 | 外延生长前深沟槽中的氧化膜刻蚀和清洗工艺方法 |
| CN104190652A (zh) * | 2014-08-11 | 2014-12-10 | 厦门润晶光电有限公司 | 一种中大尺寸蓝宝石晶圆图案化制程蚀刻后清洗装置及方法 |
-
2014
- 2014-12-25 CN CN201410837905.4A patent/CN105789203B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979770A (zh) * | 2005-12-08 | 2007-06-13 | 上海华虹Nec电子有限公司 | 接触孔的清洗方法 |
| US20070269990A1 (en) * | 2006-05-18 | 2007-11-22 | Hynix Semiconductor Inc. | Method of removing ion implanted photoresist |
| CN102243997A (zh) * | 2010-05-12 | 2011-11-16 | 上海华虹Nec电子有限公司 | 外延生长前深沟槽中的氧化膜刻蚀和清洗工艺方法 |
| CN104190652A (zh) * | 2014-08-11 | 2014-12-10 | 厦门润晶光电有限公司 | 一种中大尺寸蓝宝石晶圆图案化制程蚀刻后清洗装置及方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653562A (zh) * | 2015-11-03 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 接触孔清洗的方法 |
| CN108962816A (zh) * | 2017-05-19 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US11127833B2 (en) | 2017-05-19 | 2021-09-21 | Semiconductor Manufacturing International (Shanghai) Corporation | Method to improve HKMG contact resistance |
| CN107393812A (zh) * | 2017-08-31 | 2017-11-24 | 长江存储科技有限责任公司 | 一种晶片清洗方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105789203B (zh) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100258869A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11404405B2 (en) | Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same | |
| KR20180036621A (ko) | 반도체 스트립 내에 도핑된 영역을 형성하는 방법 | |
| CN105405750A (zh) | 半导体元件、在其中增加表面掺杂浓度的方法及形成方法 | |
| US8828812B2 (en) | Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof | |
| CN109427677B (zh) | 半导体结构及其形成方法 | |
| CN105428238A (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105789203A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105448682A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108447823A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN109950205B (zh) | 半导体结构及其形成方法 | |
| CN105789131A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108172547B (zh) | 一种半导体器件的制造方法 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106558546B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| KR100639464B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN110581175A (zh) | 一种pmos晶体管、pmos晶体管的制备方法及电子设备 | |
| CN106935553B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106992143B (zh) | 一种半导体器件以及制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |