CN108962816A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108962816A
CN108962816A CN201710355766.5A CN201710355766A CN108962816A CN 108962816 A CN108962816 A CN 108962816A CN 201710355766 A CN201710355766 A CN 201710355766A CN 108962816 A CN108962816 A CN 108962816A
Authority
CN
China
Prior art keywords
layer
barrier layer
metal gates
gate structure
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710355766.5A
Other languages
English (en)
Inventor
陈林
雷强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710355766.5A priority Critical patent/CN108962816A/zh
Priority to US15/904,175 priority patent/US10510858B2/en
Publication of CN108962816A publication Critical patent/CN108962816A/zh
Priority to US16/695,123 priority patent/US11127833B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。所述装置包括在衬底上的栅极结构以及接触件。所述栅极结构包括金属栅极，所述接触件延伸至所述金属栅极。所述接触件包括第一区域和第二区域，所述第一区域在所述金属栅极的至少一部分上，所述第二区域在所述第一区域的一部分上。本申请可以减小接触件与金属栅极之间的接触电阻。

Description

半导体装置及其制造方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
随着半导体器件关键尺寸的减小，传统以二氧化硅作为栅极电介质层的方式不再继续能减小栅极电介质层的厚度，故提出了高K(电介质常数)绝缘层+金属栅极(HKMG)的制造工艺。
在形成金属栅极后，期望在金属栅极上的接触件与金属栅极之间的电阻越小越好。然而，本申请的发明人发现：现有的接触件与金属栅极之间的接触电阻比较大，并且，对于不同的器件来说，接触件与金属栅极之间的接触电阻的变化比较大。
发明内容
本申请的一个目的在于减小接触件与金属栅极之间的接触电阻。
本申请的另一个目的在于减小不同器件的接触件与金属栅极之间的接触电阻的变化。
根据本申请的一方面，提供了一种半导体装置，包括：在衬底上的栅极结构，包括金属栅极；以及接触件，延伸至所述金属栅极，包括：第一区域，在所述金属栅极的至少一部分上；和第二区域，在所述第一区域的一部分上。
在一个实施例中，所述栅极结构为用于PMOS器件的栅极结构；所述栅极结构包括：在所述衬底上的栅极电介质层；在所述栅极电介质层上的第一阻挡层；在所述第一阻挡层上的P型功函数调节层；在所述P型功函数调节层上的第二阻挡层；以及在所述第二阻挡层之上的所述金属栅极。
在一个实施例中，所述栅极结构为用于NMOS器件的栅极结构；所述栅极结构包括：在衬底上的栅极电介质层；在所述栅极电介质层上的第一阻挡层；在所述第一阻挡层上的N型功函数调节层；在所述N型功函数调节层上的第二阻挡层；以及在所述第二阻挡层之上的所述金属栅极。
在一个实施例中，所述栅极结构还包括：在所述第二阻挡层与所述金属栅极之间的粘合层。
在一个实施例中，所述粘合层包括TiAl。
在一个实施例中，所述第一阻挡层包括：在所述栅极电介质层上的TiN层；以及在所述TiN层上的TaN层。
在一个实施例中，所述第二阻挡层包括：在所述P型功函数调节层上的TiN层；以及在所述TiN层上的TaN层。
在一个实施例中，所述第二阻挡层包括TiN层。
根据本申请的另一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：在衬底上包括金属栅极的栅极结构；和在所述栅极结构上的层间电介质层，所述层间电介质层具有露出所述金属栅极的一部分的第一孔；执行湿法刻蚀，以去除所述金属栅极的一部分，从而形成第二孔，所述第二孔的尺寸大于所述第一孔的尺寸；其中，所述第一孔和所述第二孔作为接触孔。
在一个实施例中，所述方法还包括：在所述接触孔中填充金属材料，从而形成接触件。
在一个实施例中，所述湿法刻蚀的刻蚀剂包括：氧化剂、浓硫酸、水、缓冲剂和清洗液。
在一个实施例中，所述氧化剂包括：H2O2、HNO2、HNO3或O3；所述缓冲剂包括：CH3COOH；所述清洗液包括：稀释的氢氟酸或盐酸。
在一个实施例中，氧化剂和浓硫酸、水、缓冲剂的质量配比为(1-6)：(30-100)：(8-20)；稀释的氢氟酸的浓度为50-200ppm。
在一个实施例中，氧化剂和浓硫酸的质量配比为1：1至1：6。
在一个实施例中，所述湿法刻蚀的时间为20-120s。
在一个实施例中，所述栅极结构为用于PMOS器件的栅极结构；所述栅极结构包括：在所述衬底上的栅极电介质层；在所述栅极电介质层上的第一阻挡层；在所述第一阻挡层上的P型功函数调节层；在所述P型功函数调节层上的第二阻挡层；以及在所述第二阻挡层上的所述金属栅极。
在一个实施例中，所述栅极结构为用于NMOS器件的栅极结构；所述栅极结构包括：在所述衬底上的栅极电介质层；在所述栅极电介质层上的第一阻挡层；在所述第一阻挡层上的N型功函数调节层；在所述N型功函数调节层上的第二阻挡层；以及在所述第二阻挡层上的所述金属栅极。
在一个实施例中，所述栅极结构还包括：在所述第二阻挡层与所述金属栅极之间的粘合层。
在一个实施例中，所述粘合层包括TiAl。
在一个实施例中，所述第一阻挡层包括：在所述栅极电介质层上的TiN层；以及在所述TiN层上的TaN层。
在一个实施例中，所述第二阻挡层包括：在所述P型功函数调节层上的TiN层；以及在所述TiN层上的TaN层。
在一个实施例中，所述第二阻挡层包括TiN层。
本申请提供的半导体装置中，接触件包括第一区域和第二区域两个区域，第一区域在第二区域的一部分上，与现有技术的接触件只有第二区域相比，本申请的接触件与金属栅极的接触面积更大，接触电阻更小。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1是根据本申请一个实施例的半导体装置的制造方法的流程图；
图2A-图2C示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图；
图3示出了本申请与现有技术的不同器件的接触件与金属栅极之间的接触电阻的示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
本申请的发明人对上面提到的问题进行了深入研究，发现：现有的方式是通过干法刻蚀对层间电介质层进行刻蚀来形成延伸到金属栅极的表面或延伸到金属栅极中的接触孔，之后，在接触孔中填充金属材料形成接触件。如何进一步减小接触电阻成为一个有待解决的问题。
另外，对于不同的器件来说，干法刻蚀所形成的接触孔向金属栅极中延伸的位置不同，从而使得后续形成的接触件与剩余的金属栅极的接触面积不同，这使得不同器件的接触件与金属栅极之间的接触电阻的变化比较大。据此，发明人提出了如下解决方案。
图1是根据本申请一个实施例的半导体装置的制造方法的流程图。图2A-图2C示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图。
下面结合图1、图2A-图2C对根据本申请一个实施例的半导体装置的制造方法进行详细说明。
如图1所示，首先，在步骤102，提供衬底结构。
如图2A所示，衬底结构可以包括衬底201以及在衬底201上的栅极结构202。这里，栅极结构202包括金属栅极212。示例性地，衬底201例如可以是硅衬底、锗衬底等元素半导体衬底，或者可以是砷化镓等化合物半导体衬底等。金属栅极212例如可以是铝等金属栅极。
在一个实施例中，栅极结构202还可以包括在衬底上的栅极电介质层232(例如高K电介质层)，金属栅极232形成在栅极电介质层232上。优选地，栅极结构202还可以包括在衬底201上的界面层222，栅极电介质层232形成在界面层222上。界面层222有利于改善栅极电介质层232与衬底201之间的界面性能，从而增强二者之间的结合力。另外，应理解，栅极结构202还可以包括间隔物层242。
需要指出是，栅极结构202可以有不同的实现方式，本申请不限于上面给出的栅极结构202的例子。
继续参见图2A，衬底结构还可以包括在栅极结构202上的层间电介质层203，层间电介质层203具有露出金属栅极212的一部分的第一孔213。此外，栅极结构202两侧可以具有源区和漏区，源区和漏区的表面可以分别具有接触，也即，形成了诸如NiSi的金属硅化物。层间电介质层203还可以具有露出源区和漏区的接触的孔223。
这里，衬底结构可以包括以隔离结构204隔离开的NMOS区域和PMOS区域，NMOS区域和PMOS区域上分别具有如上所述的栅极结构202和第一孔213。
在一个实现方式中，可以通过如下方式形成上述衬底结构：首先，在金属栅极212上形成层间电介质层203后，在层间电介质层203上依次形成先进定形膜(APF)(例如非晶碳)、介电抗反射涂层(DARC)、底部抗反射涂层(BARC)以及图案化的光致抗蚀剂；然后，以图案化的光致抗蚀剂为掩模依次刻蚀BARC、DARC、APF和层间电介质层，从而形成延伸到金属栅极的第一孔213。这里，在形成第一孔213时，可以向下刻蚀一部分金属栅极212。另外，还可以同时形成延伸到源区和漏区的接触的孔223。
回到图1，在步骤104，执行湿法刻蚀，以去除金属栅极212的一部分，从而形成第二孔205，如图2B所示。这里，相互连通的第一孔213和第二孔205共同作为用于形成接触件的接触孔，并且，第二孔205的尺寸大于第一孔213的尺寸。应理解，这里提到的第一孔213/第二孔205的尺寸可以理解为沿着与衬底201的表面平行的方向的截面面积。
在一个实现方式中，第二孔205的周围可以包围有剩余的金属栅极212，也即，金属栅极212的上半部分在沿着衬底201的表面的方向被部分刻蚀掉。在另一个实现方式中，第二孔205的下部具有剩余的金属栅极212，也即，金属栅极212的上半部分在沿着衬底201的表面的方向被全部刻蚀掉。
优选地，湿法刻蚀的刻蚀剂可以包括氧化剂、浓硫酸、水、缓冲剂和清洗液。氧化剂可以包括H2O2、HNO2、HNO3或O3等。缓冲剂可以包括CH3COOH等。清洗液可以包括盐酸或稀释的氢氟酸(DHF)等。氧化剂可以对金属栅极212进行氧化，例如形成Al2O3，清洗液会将氧化形成的氧化物刻蚀掉。缓冲剂可以使得湿法刻蚀更为均匀，各向同性刻蚀更为明显。
优选地，氧化剂和浓硫酸、水、缓冲剂的质量配比优选可以为(1-6)：(30-100)：(8-20)，例如，(2、4或5)：(40、50或70)：(10、15或18)。在上述配比的情况下，所形成的孔102的尺寸更均匀。更优选地，氧化剂和浓硫酸的质量配比为1：1至1：6，例如1:2、1:3，1:5等，从而使得所形成的孔102的尺寸会进一步更均匀。
优选地，稀释的氢氟酸的浓度可以为50-200ppm，例如80ppm、100ppm、150ppm等。优选地，湿法刻蚀的时间可以为20-120s，例如50s、80s、100s等。
上述实施例的制造方法中，在形成第一孔213后，还进行湿法刻蚀。在执行湿法刻蚀时，刻蚀剂进入第一孔213，从而对金属栅极212进行各向同性刻蚀，也即在纵向和横向方向上均刻蚀金属栅极212，使得所形成的第二孔205的尺寸大于第一孔213的尺寸，从而使得后续填充金属形成的接触件与金属栅极212的接触面积更大，减小了接触电阻。另外，对于不同器件的金属栅极212来说，湿法刻蚀所形成的第二孔205的尺寸也更为收敛，也即不同的第二孔205之间的尺寸大小的差异更小，从而减小了后续填充金属形成的接触件与金属栅极212之间的接触电阻的变化。
之后，如上所述的，参见图1，在步骤106，还可以在接触孔(包括第一孔213和第二孔205)中填充金属材料，例如钨，从而形成接触件206，如图2C所示。这里，所形成的接触件206包括第一区域216和尺寸小于第一区域216的第二区域226。第一区域216位于剩余的金属栅极212的至少一部分上，而第二区域226位于第一区域216的一部分上。
本申请还提供了一种半导体装置，该半导体装置可以但不限于利用上述制造方法来制造。
参见图2C，半导体装置可以包括在衬底201上的栅极结构202，栅极结构202包括金属栅极212。半导体装置还可以包括延伸至金属栅极212的接触件206。接触件206包括在金属栅极212的至少一部分上的第一区域216和在第一区域216的一部分上的第二区域226。
这里，第一区域216可以在金属栅极212的一部分表面上或者在金属栅极212的全部表面上，这取决于孔205形成的形状。
需要说明的是，本申请提出的上述制造方法不仅适于PMOS器件，还适于NMOS器件。与PMOS器件和NMOS器件对应的栅极结构202可以有不同的实现方式，下面分别介绍一种优选的实现方式。
在一个实现方式中，栅极结构202为用于PMOS器件的栅极结构。该实现方式中，栅极结构202可以包括在衬底201上的栅极电介质层、在栅极电介质层上的第一阻挡层、在第一阻挡层上的P型功函数调节层(例如TiN等)、在P型功函数调节层上的第二阻挡层以及在第二阻挡层上的金属栅极。该实现方式中，优选地，第一阻挡层可以包括在栅极电介质层上的TiN层以及在该TiN层上的TaN层。优选地，第二阻挡层可以包括在P型功函数调节层上的TiN以及在该TiN层上的TaN层。优选地，栅极结构202还可以包括在第二阻挡层与金属栅极之间的粘合层，例如TiAl。
上面给出的用于PMOS器件的栅极结构202中，第一阻挡层可以防止P型功函数调节层中的金属元素扩散到栅极电介质层中，第二阻挡层可以防止金属栅极中的金属元素扩散到P型功函数调节层中。
在另一个实现方式中，栅极结构202为用于NMOS器件的栅极结构。在该实现方式中，栅极结构202可以包括在衬底201上的栅极电介质层；在栅极电介质层上的第一阻挡层、在第一阻挡层上的N型功函数调节层、在N型功函数调节层(例如TiAl等)上的第二阻挡层以及在第二阻挡层上的金属栅极。该实施例中，优选地，第一阻挡层可以包括在栅极电介质层上的TiN层以及在该TiN层上的TaN层。优选地，第二阻挡层可以包括TiN层。优选地，栅极结构202还可以包括在第二阻挡层与金属栅极之间的粘合层，例如TiAl。
上面给出的用于NMOS器件的栅极结构202中，第一阻挡层可以防止N型功函数调节层中的金属元素扩散到栅极电介质层中，第二阻挡层可以防止金属栅极中的金属元素扩散到N型功函数调节层中。
图3示出了本申请与现有技术的不同器件的接触件与金属栅极之间的接触电阻的示意图。从如图3可以看出，与现有技术相比，本申请的不同器件的接触件与金属栅极之间的接触电阻明显更小，并且，也更收敛。
至此，已经详细描述了根据本申请实施例的半导体装置及其制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。

Claims (22)

1.一种半导体装置，其特征在于，包括：
在衬底上的栅极结构，包括金属栅极；以及
接触件，延伸至所述金属栅极，包括：
第一区域，在所述金属栅极的至少一部分上；和
第二区域，在所述第一区域的一部分上。
2.根据权利要求1所述的装置，其特征在于，所述栅极结构为用于PMOS器件的栅极结构；
所述栅极结构包括：
在所述衬底上的栅极电介质层；
在所述栅极电介质层上的第一阻挡层；
在所述第一阻挡层上的P型功函数调节层；
在所述P型功函数调节层上的第二阻挡层；以及
在所述第二阻挡层之上的所述金属栅极。
3.根据权利要求1所述的装置，其特征在于，所述栅极结构为用于NMOS器件的栅极结构；
所述栅极结构包括：
在衬底上的栅极电介质层；
在所述栅极电介质层上的第一阻挡层；
在所述第一阻挡层上的N型功函数调节层；
在所述N型功函数调节层上的第二阻挡层；以及
在所述第二阻挡层之上的所述金属栅极。
4.根据权利要求2或3所述的装置，其特征在于，还包括：
在所述第二阻挡层与所述金属栅极之间的粘合层。
5.根据权利要求4所述的装置，其特征在于，所述粘合层包括TiAl。
6.根据权利要求2或3所述的装置，其特征在于，所述第一阻挡层包括：
在所述栅极电介质层上的TiN层；以及
在所述TiN层上的TaN层。
7.根据权利要求2所述的装置，其特征在于，所述第二阻挡层包括：
在所述P型功函数调节层上的TiN层；以及
在所述TiN层上的TaN层。
8.根据权利要求3所述的装置，其特征在于，所述第二阻挡层包括TiN层。
9.一种半导体装置的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括：
在衬底上包括金属栅极的栅极结构；和
在所述栅极结构上的层间电介质层，所述层间电介质层具有露出所述金属栅极的一部分的第一孔；
执行湿法刻蚀，以去除所述金属栅极的一部分，从而形成第二孔，所述第二孔的尺寸大于所述第一孔的尺寸；
其中，所述第一孔和所述第二孔作为接触孔。
10.根据权利要求9所述的方法，其特征在于，还包括：
在所述接触孔中填充金属材料，从而形成接触件。
11.根据权利要求9所述的方法，其特征在于，所述湿法刻蚀的刻蚀剂包括：氧化剂、浓硫酸、水、缓冲剂和清洗液。
12.根据权利要求11所述的方法，其特征在于，
所述氧化剂包括：H2O2、HNO2、HNO3或O3；
所述缓冲剂包括：CH3COOH；
所述清洗液包括：稀释的氢氟酸或盐酸。
13.根据权利要求11所述的方法，其特征在于，
氧化剂和浓硫酸、水、缓冲剂的质量配比为(1-6)：(30-100)：(8-20)；
稀释的氢氟酸的浓度为50-200ppm。
14.根据权利要求13所述的方法，其特征在于，氧化剂和浓硫酸的质量配比为1：1至1：6。
15.根据权利要求9所述的方法，其特征在于，所述湿法刻蚀的时间为20-120s。
16.根据权利要求9所述的方法，其特征在于，所述栅极结构为用于PMOS器件的栅极结构；
所述栅极结构包括：
在所述衬底上的栅极电介质层；
在所述栅极电介质层上的第一阻挡层；
在所述第一阻挡层上的P型功函数调节层；
在所述P型功函数调节层上的第二阻挡层；以及
在所述第二阻挡层上的所述金属栅极。
17.根据权利要求9所述的方法，其特征在于，所述栅极结构为用于NMOS器件的栅极结构；
所述栅极结构包括：
在所述衬底上的栅极电介质层；
在所述栅极电介质层上的第一阻挡层；
在所述第一阻挡层上的N型功函数调节层；
在所述N型功函数调节层上的第二阻挡层；以及
在所述第二阻挡层上的所述金属栅极。
18.根据权利要求16或17所述的方法，其特征在于，所述栅极结构还包括：
在所述第二阻挡层与所述金属栅极之间的粘合层。
19.根据权利要求18所述的方法，其特征在于，所述粘合层包括TiAl。
20.根据权利要求16或17所述的方法，其特征在于，所述第一阻挡层包括：
在所述栅极电介质层上的TiN层；以及
在所述TiN层上的TaN层。
21.根据权利要求16所述的方法，其特征在于，所述第二阻挡层包括：
在所述P型功函数调节层上的TiN层；以及
在所述TiN层上的TaN层。
22.根据权利要求17所述的方法，其特征在于，所述第二阻挡层包括TiN层。
CN201710355766.5A 2017-05-19 2017-05-19 半导体装置及其制造方法 Pending CN108962816A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710355766.5A CN108962816A (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法
US15/904,175 US10510858B2 (en) 2017-05-19 2018-02-23 Method to improve HKMG contact resistance
US16/695,123 US11127833B2 (en) 2017-05-19 2019-11-25 Method to improve HKMG contact resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710355766.5A CN108962816A (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN108962816A true CN108962816A (zh) 2018-12-07

Family

ID=64271911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710355766.5A Pending CN108962816A (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10510858B2 (zh)
CN (1) CN108962816A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962816A (zh) * 2017-05-19 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11075275B2 (en) * 2018-03-01 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate fill for short-channel and long-channel semiconductor devices
CN113675271A (zh) * 2020-05-13 2021-11-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021672A1 (en) * 2011-09-15 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
CN105789203A (zh) * 2014-12-25 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595477B2 (en) * 2011-01-20 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an epitaxy region
CN108962816A (zh) * 2017-05-19 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021672A1 (en) * 2011-09-15 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
CN105789203A (zh) * 2014-12-25 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Also Published As

Publication number Publication date
US20180337247A1 (en) 2018-11-22
US11127833B2 (en) 2021-09-21
US20200098884A1 (en) 2020-03-26
US10510858B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
TWI605518B (zh) 積體電路結構及其製造方法
US10825690B2 (en) Semiconductor structures
TWI529885B (zh) 積體電路結構及其製造方法
TWI656564B (zh) 半導體結構的製造方法
DE102014119164B4 (de) Verfahren zum Reinigen einer Metallgateoberfläche
DE102015112914A1 (de) Struktur eines Fin-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur
CN106206263B (zh) 半导体集成电路的制造方法
CN105448984B (zh) 一种FinFET及其制备方法
CN102856276B (zh) 半导体器件及其制造方法
CN108962816A (zh) 半导体装置及其制造方法
CN107017203B (zh) 半导体元件的制造方法
CN103730349A (zh) 一种形成接触孔的方法
CN107359111A (zh) 一种自对准双重图形化的方法
CN109427669A (zh) 减少半导体制造中接触件深度变化的方法
CN105280547B (zh) 形成隔离层的方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
US20090189242A1 (en) Method for non-selective shallow trench isolation reactive ion etch for patterning hybrid-oriented devices compatible with high-performance highly-integrated logic devices
CN103855021B (zh) 一种FinFET器件的制造方法
DE112007000751T5 (de) Graben-Isolationsstruktur mit einem erweiterten Abschnitt
CN101339902A (zh) 制造半导体高压器件的方法
CN104733373B (zh) 一种半导体器件的制造方法
CN103578917B (zh) 一种用于缩小金属硬掩膜层的关键尺寸的方法
CN104241114A (zh) 一种半导体器件的制造方法
CN103943559B (zh) 金属硬掩膜结构、制造方法及铜互连结构制造方法
CN103531454A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181207

RJ01 Rejection of invention patent application after publication