CN107359111A - 一种自对准双重图形化的方法 - Google Patents
一种自对准双重图形化的方法 Download PDFInfo
- Publication number
- CN107359111A CN107359111A CN201610304949.XA CN201610304949A CN107359111A CN 107359111 A CN107359111 A CN 107359111A CN 201610304949 A CN201610304949 A CN 201610304949A CN 107359111 A CN107359111 A CN 107359111A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- etched
- side wall
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种自对准双重图形化的方法。该方法包括：提供待刻蚀材料层，在待刻蚀材料层上形成牺牲层和光刻胶层；对光刻胶层进行曝光显影，形成光刻胶层图案，以光刻胶层图案为掩膜，对牺牲层进行刻蚀，形成第一牺牲层图案；去除光刻胶层图案，露出第一牺牲层图案；刻蚀第一牺牲层图案，形成第二牺牲层图案；在待刻蚀材料层和第二牺牲层图案表面形成掩膜层；对掩膜层进行回刻蚀，暴露出待刻蚀材料层表面和第二牺牲层图案表面，形成侧墙；去除第二牺牲层图案；刻蚀侧墙的开口区域；以侧墙作为掩膜，对待刻蚀材料层进行刻蚀。本发明提供的技术方案实现了改善侧墙的形貌，并以此侧墙为掩膜刻蚀待刻蚀材料层，消除了奇偶效应，降低工艺控制难度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种自对准双重图形化的方法。
背景技术
在闪存生产中，为了提高器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形工艺为其中重要的一种。自对准双重图形工艺通过在预先形成的光刻图形两侧形成侧墙，然后刻蚀去除之前形成的光刻图形，并将侧墙图形转印到下层材料，从而得到特征尺寸更小的图形，且获得的图形密度是之前光刻图形密度的两倍。
现有技术中通常在半导体衬底上沉淀待刻蚀材料层、牺牲层和光刻胶层，以光刻胶为掩膜对牺牲层进行刻蚀，之后去除光刻胶，沉淀形成掩膜层，对该掩膜层进行刻蚀形成侧墙，去除牺牲层并以此侧墙为掩膜刻蚀待刻蚀材料层得到所需刻蚀图形。
然而，在上述工艺中形成的侧墙会有严重的左右不对称；而这种不对称会导致后续以该侧墙为掩膜刻蚀下面待刻蚀材料层时会有严重的奇偶效应，增加工艺控制难度。
发明内容
有鉴于此，本发明提供一种自对准双重图形化的方法，以实现改善侧墙的形貌，提高侧墙的对称性，并以此侧墙为掩膜刻蚀待刻蚀材料层，消除了奇偶效应，降低工艺控制难度。
本发明实施例提供了一种自对准双重图形化的方法，包括：
提供待刻蚀材料层，在所述待刻蚀材料层上依次形成牺牲层和光刻胶层；
对所述光刻胶层进行曝光显影，形成光刻胶层图案，以所述光刻胶层图案为掩膜，对所述牺牲层进行刻蚀，形成第一牺牲层图案；
去除所述光刻胶层图案，露出所述第一牺牲层图案；
刻蚀所述第一牺牲层图案，形成第二牺牲层图案；
在所述待刻蚀材料层和所述第二牺牲层图案表面形成掩膜层；
对所述掩膜层进行回刻蚀，直到暴露出所述待刻蚀材料层表面和所述第二牺牲层图案顶部表面，形成侧墙；
去除所述第二牺牲层图案；
刻蚀所述侧墙的开口区域；
以所述侧墙作为掩膜，对所述待刻蚀材料层进行刻蚀。
进一步的，采用湿法去胶工艺或者灰化去胶工艺去除所述光刻胶层图案。
进一步的，所述湿法去胶工艺的溶液为溶解所述光刻胶层的有机溶液。
进一步的，所述灰化去胶工艺采用的气体为氧气。
进一步的，采用各向异性刻蚀所述第一牺牲层图案，形成第二牺牲层图案。
进一步的，采用化学气相沉积工艺或原子层沉积工艺在所述待刻蚀材料层和所述第二牺牲层图案表面形成掩膜层。
进一步的，所述掩膜层的材料为氧化硅、氮化硅和氮氧化硅中的至少一种。
进一步的，所述第二牺牲层图案邻近所述待刻蚀材料层一端的宽度等于所述侧墙邻近所述待刻蚀材料层一端的宽度。
进一步的，刻蚀所述侧墙的开口区域之后，所述侧墙的开口的宽度大于或者等于相邻所述第二牺牲层图案邻近所述待刻蚀材料层一端的宽度。
进一步的，所述侧墙邻近所述待刻蚀材料层一端的宽度为10nm-1000nm。
本发明的有益效果是，解决目前行业内利用自对准双重图形化工艺形成的侧墙严重不对称问题。这种不对称会导致后续以该侧墙为掩膜刻蚀下面待刻蚀材料层时会有严重的奇偶效应，增加工艺控制难度。本发明提供的方案达到了改善侧墙的形貌，提高了侧墙的对称性，改善后续刻蚀待刻蚀材料层的奇偶效应，降低工艺控制难度的效果。
附图说明
图1是本发明实施例提供的一种自对准双重图形化的方法的流程图；
图2至图10是本发明实施例提供的一种自对准双重图形的形成过程的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种自对准双重图形化的方法的流程图，该方法具体包括如下步骤：
S110、提供待刻蚀材料层，在所述待刻蚀材料层上依次形成牺牲层和光刻胶层。
具体的，请参考图2，首先提供半导体衬底10，在半导体衬底10表面形成待刻蚀材料层20，在待刻蚀材料层20表面形成牺牲层30。在牺牲层30表面形成光刻胶层40。半导体衬底10可以为硅衬底、锗衬底、硅锗衬底等其中的一种。待刻蚀材料层20可选氧化硅层、氮化硅层、氮氧化硅或者多晶硅等其中的一种，牺牲层30可选氮化硅、无定型碳等。光刻胶层40可以为正性光刻胶也可以为负性光刻胶。
优选的，在选择半导体衬底10、待刻蚀材料层20以及牺牲层30所用的材料时，应考虑各材料之间的刻蚀选择比。其中，牺牲层30比待刻蚀材料层20的刻蚀速率快。待刻蚀材料层20比半导体衬底10的刻蚀速率快。
S120、对所述光刻胶层进行曝光显影，形成光刻胶层图案，以所述光刻胶层图案为掩膜，对所述牺牲层进行刻蚀，形成第一牺牲层图案。
具体的，请参考图3，对光刻胶层40进行曝光显影，形成光刻胶层图案41，以光刻胶层图案41为掩膜，刻蚀未被光刻胶层图案41覆盖的牺牲层30，形成等间隔分布的第一牺牲层图案31。可利用干法刻蚀来去除未被光刻胶层图案41覆盖的牺牲层30，刻蚀气体可采用包括N2及H2的混合气体，或采用包括Cl2及O2的混合气体。
S130、去除所述光刻胶层图案，露出所述第一牺牲层图案。
具体的，请参考图4，可采用湿法去胶工艺或者灰化去胶工艺去除光刻胶层图案41，露出第一牺牲层图案31。其中，采用湿法去胶工艺的溶液可以为溶解光刻胶层的有机溶液；采用灰化去胶工艺所用的气体优选氧气。
S140、刻蚀所述第一牺牲层图案，形成第二牺牲层图案。
具体的，请参考图5，可采用各向异性刻蚀第一牺牲层图案31，形成第二牺牲层图案32。即沿第一牺牲层图案31的纵向进行刻蚀，由于牺牲层为同一中材料刻蚀选择比相同，虽采用各向异性刻蚀但难免会使得沿第一牺牲层图案31横向也会有一定的刻蚀。刻蚀后形成二牺牲层图案32。其中，第二牺牲层图案32邻近待刻蚀材料层20一端的宽度决定后续形成的相邻待刻蚀图案之间的距离。
S150、在所述待刻蚀材料层和所述第二牺牲层图案表面形成掩膜层。
具体的，请参考图6，可采用化学气相沉积工艺或原子层沉积工艺在待刻蚀材料层20和第二牺牲层图案32表面形成掩膜层50。其中，掩膜层50的材料为氧化硅、氮化硅和氮氧化硅中的至少一种。第二牺牲层图案32的刻蚀选择比高于掩膜层50的刻蚀选择比。
S160、对所述掩膜层进行回刻蚀，直到暴露出所述待刻蚀材料层表面和所述第二牺牲层图案顶部表面，形成侧墙。
具体的，请参考图7，对掩膜层50进行回刻蚀，直到暴露出待刻蚀材料层20表面和第二牺牲层图案32顶部表面，形成侧墙51。使得第二牺牲层图案32邻近待刻蚀材料层20一端的宽度等于侧墙51邻近待刻蚀材料层20一端的宽度。
其中，侧墙51邻近待刻蚀材料层20一端的宽度为10nm-1000nm。
S170、去除所述第二牺牲层图案。
具体的，请参考图8，采用湿法刻蚀去除第二牺牲层图案32，得到如图8所示的形貌。
S180、刻蚀所述侧墙的开口区域。
具体的，请参考图9，采用干法刻蚀所述侧墙51的开口区域，使得侧墙51的开口宽度大于或者等于相邻第二牺牲层图案32邻近待刻蚀材料层20一端的宽度。这样处理使得侧墙51形貌得到改善，提高了侧墙51的对称性。
S190、以所述侧墙作为掩膜，对所述待刻蚀材料层进行刻蚀。
具体的，请参考图10，以刻蚀后侧墙51作为掩膜，对待刻蚀材料层20进行刻蚀，得到形貌大小相同的均匀间隔分布的沟槽21，消除了奇偶效应。其中，奇偶效应是指以侧墙为掩膜刻蚀待刻蚀材料层得到的邻近两个刻蚀的沟槽会有形貌及深度的不一致。
本发明通过提供待刻蚀材料层，在待刻蚀材料层上依次形成牺牲层和光刻胶层，对光刻胶层进行曝光显影，形成光刻胶层图案，以光刻胶层图案为掩膜，对牺牲层进行刻蚀，形成第一牺牲层图案，去除光刻胶层图案，露出第一牺牲层图案，刻蚀第一牺牲层图案，形成第二牺牲层图案，在待刻蚀材料层和第二牺牲层图案表面形成掩膜层，对掩膜层进行回刻蚀，直到暴露出待刻蚀材料层表面和第二牺牲层图案顶部表面，形成侧墙，去除第二牺牲层图案，刻蚀侧墙的开口区域以侧墙作为掩膜，对待刻蚀材料层进行刻蚀。本发明提供的实施例解决了自对准双重图形化工艺形成的侧墙会有严重的不对称；而这种不对称会导致后续以该侧墙为掩膜刻蚀下面待刻蚀材料层时会有严重的奇偶效应，增加工艺控制难度的问题；达到了改善侧墙的形貌，提高了侧墙的对称性，改善后续刻蚀待刻蚀材料层的奇偶效应，降低工艺控制难度的效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种自对准双重图形化的方法，其特征在于，包括：
提供待刻蚀材料层，在所述待刻蚀材料层上依次形成牺牲层和光刻胶层；
对所述光刻胶层进行曝光显影，形成光刻胶层图案，以所述光刻胶层图案为掩膜，对所述牺牲层进行刻蚀，形成第一牺牲层图案；
去除所述光刻胶层图案，露出所述第一牺牲层图案；
刻蚀所述第一牺牲层图案，形成第二牺牲层图案；
在所述待刻蚀材料层和所述第二牺牲层图案表面形成掩膜层；
对所述掩膜层进行回刻蚀，直到暴露出所述待刻蚀材料层表面和所述第二牺牲层图案顶部表面，形成侧墙；
去除所述第二牺牲层图案；
刻蚀所述侧墙的开口区域；
以所述侧墙作为掩膜，对所述待刻蚀材料层进行刻蚀。
2.根据权利要求1所述的自对准双重图形化方法，其特征在于，采用湿法去胶工艺或者灰化去胶工艺去除所述光刻胶层图案。
3.根据权利要求2所述的自对准双重图形化方法，其特征在于，所述湿法去胶工艺的溶液为溶解所述光刻胶层的有机溶液。
4.根据权利要求2所述的自对准双重图形化方法，其特征在于，所述灰化去胶工艺采用的气体为氧气。
5.根据权利要求1所述的自对准双重图形化方法，其特征在于，采用各向异性刻蚀所述第一牺牲层图案，形成第二牺牲层图案。
6.根据权利要求1所述的自对准双重图形化方法，其特征在于，采用化学气相沉积工艺或原子层沉积工艺在所述待刻蚀材料层和所述第二牺牲层图案表面形成掩膜层。
7.根据权利要求6所述的自对准双重图形化方法，其特征在于，所述掩膜层的材料为氧化硅、氮化硅和氮氧化硅中的至少一种。
8.根据权利要求1所述的自对准双重图形化方法，其特征在于，所述第二牺牲层图案邻近所述待刻蚀材料层一端的宽度等于所述侧墙邻近所述待刻蚀材料层一端的宽度。
9.根据权利要求1所述的自对准双重图形化方法，其特征在于，刻蚀所述侧墙的开口区域之后，所述侧墙的开口的宽度大于或者等于相邻所述第二牺牲层图案邻近所述待刻蚀材料层一端的宽度。
10.根据权利要求1-9任一所述的自对准双重图形化方法，其特征在于，所述侧墙邻近所述待刻蚀材料层一端的宽度为10nm-1000nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610304949.XA CN107359111A (zh) | 2016-05-10 | 2016-05-10 | 一种自对准双重图形化的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610304949.XA CN107359111A (zh) | 2016-05-10 | 2016-05-10 | 一种自对准双重图形化的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107359111A true CN107359111A (zh) | 2017-11-17 |
Family
ID=60271848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610304949.XA Pending CN107359111A (zh) | 2016-05-10 | 2016-05-10 | 一种自对准双重图形化的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107359111A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003894A (zh) * | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| CN109950140A (zh) * | 2019-04-18 | 2019-06-28 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN111640668A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112053947A (zh) * | 2019-06-06 | 2020-12-08 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN112394428A (zh) * | 2020-11-16 | 2021-02-23 | 京东方科技集团股份有限公司 | 一种微透镜结构及其制作方法、显示器件 |
| CN112466900A (zh) * | 2020-12-23 | 2021-03-09 | 上海集成电路装备材料产业创新中心有限公司 | 图像传感器及其深沟槽的制作方法 |
| CN112614775A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090047001A (ko) * | 2007-11-07 | 2009-05-12 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 미세 패턴 형성방법 |
| TW201112310A (en) * | 2009-09-16 | 2011-04-01 | Tokyo Electron Ltd | Method for forming mask pattern and method for manufacturing semiconductor device |
| CN103578931A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 多重图形化的掩膜层及其形成方法 |
| CN103794490A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 自对准双图形的形成方法 |
| CN104900495A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 |
| US20150287612A1 (en) * | 2014-04-07 | 2015-10-08 | Applied Materials, Inc. | Spacer formation |
| CN105244259A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的结构及制作方法 |
-
2016
- 2016-05-10 CN CN201610304949.XA patent/CN107359111A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090047001A (ko) * | 2007-11-07 | 2009-05-12 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 미세 패턴 형성방법 |
| TW201112310A (en) * | 2009-09-16 | 2011-04-01 | Tokyo Electron Ltd | Method for forming mask pattern and method for manufacturing semiconductor device |
| CN103578931A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 多重图形化的掩膜层及其形成方法 |
| CN103794490A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 自对准双图形的形成方法 |
| CN104900495A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 |
| US20150287612A1 (en) * | 2014-04-07 | 2015-10-08 | Applied Materials, Inc. | Spacer formation |
| CN105244259A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种多重图形化掩膜层的结构及制作方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003894A (zh) * | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| CN111640668A (zh) * | 2019-03-01 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111640668B (zh) * | 2019-03-01 | 2023-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109950140A (zh) * | 2019-04-18 | 2019-06-28 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN109950140B (zh) * | 2019-04-18 | 2021-11-05 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN112053947A (zh) * | 2019-06-06 | 2020-12-08 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN112053947B (zh) * | 2019-06-06 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN112394428A (zh) * | 2020-11-16 | 2021-02-23 | 京东方科技集团股份有限公司 | 一种微透镜结构及其制作方法、显示器件 |
| CN112394428B (zh) * | 2020-11-16 | 2022-08-09 | 京东方科技集团股份有限公司 | 一种微透镜结构及其制作方法、显示器件 |
| CN112614775A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
| CN112466900A (zh) * | 2020-12-23 | 2021-03-09 | 上海集成电路装备材料产业创新中心有限公司 | 图像传感器及其深沟槽的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107359111A (zh) | 一种自对准双重图形化的方法 | |
| TWI601211B (zh) | 半導體元件及其製造方法 | |
| KR101879929B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR101287743B1 (ko) | 3차원 트랜지스터 응용제품에 대하여 플라즈마 도핑 및 에칭을 사용하는 선택적 핀 형상화 공정 | |
| CN105977141A (zh) | 一种自对准双重图形化的方法 | |
| US8236696B2 (en) | Transistor and method for fabricating the same | |
| US9589800B2 (en) | Method for integrated circuit patterning | |
| TWI656564B (zh) | 半導體結構的製造方法 | |
| JP4589983B2 (ja) | 微細パターンの形成方法 | |
| JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
| US20160233105A1 (en) | Method of forming a trench in a semiconductor device | |
| KR100744658B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US7345338B1 (en) | Bulb-shaped recess gate of a semiconductor device and method for fabricating the same | |
| US7829447B2 (en) | Semiconductor structure pattern formation | |
| CN106486365B (zh) | 半导体器件的形成方法 | |
| JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| US9748111B2 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
| JP2005244009A (ja) | 半導体装置及びその製造方法 | |
| US7060567B1 (en) | Method for fabricating trench power MOSFET | |
| JP2006128613A (ja) | 半導体素子の製造方法 | |
| JP2017157590A (ja) | パターン形成方法 | |
| KR20070014341A (ko) | 반도체 소자 제조 방법 | |
| JP2009111091A (ja) | 半導体装置の製造方法 | |
| TWI532096B (zh) | 於基底中形成狹縫的製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171117 |
|
| RJ01 | Rejection of invention patent application after publication |