CN109950140A - 一种自对准双层图形的形成方法 - Google Patents
一种自对准双层图形的形成方法 Download PDFInfo
- Publication number
- CN109950140A CN109950140A CN201910313973.3A CN201910313973A CN109950140A CN 109950140 A CN109950140 A CN 109950140A CN 201910313973 A CN201910313973 A CN 201910313973A CN 109950140 A CN109950140 A CN 109950140A
- Authority
- CN
- China
- Prior art keywords
- film
- layer
- core
- increase
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明公开了一种自对准双层图形的形成方法,包括:提供一半导体基底,且在基底上依次形成核心薄膜、第一增加薄膜、第二增加薄膜、传递薄膜、抗反射薄膜和定义了核心图形的光刻胶层;刻蚀抗反射薄膜、传递薄膜和第二增加薄膜,露出第一增加薄膜表面,形成第二增加层,刻蚀第二增加层,形成具有预定线宽尺寸的第二增加层;对第一增加薄膜进行刻蚀,暴露出核心薄膜表面,形成第一增加层;刻蚀核心薄膜,露出基底表面,形成核心层;在第一增加层和核心层以及基底的表面形成侧墙介质层,刻蚀侧墙介质层,在核心层两侧形成侧墙结构;去除核心层,形成自对准双层图形,本发明能够得到具有预定线宽尺寸以及垂直形貌的自对准双层图形。
Description
技术领域
本发明涉及半导体制造技术领域,尤其是涉及一种自对准双层图形的形成方法。
背景技术
随着集成电路技术的不断发展,半导体器件的尺寸越来越小,对工艺的要求也越来越高,常规的工艺已经无法满足器件的需求。而当所需制造的半导体器件的关键尺寸小于浸入式光刻机的极限曝光的关键尺寸时,就需要双层曝光技术,包括LELE(litho-etch-litho-etch)、LPLE(litho-process-litho-etch)和自对准双层图形(Self-AlignedDouble Patterning,SADP)工艺等。常规的SADP核心的工艺在于核心刻蚀,要求形貌垂直,并且线宽尺寸满足要求。
研究发现现有的SADP工艺一方面是不能调节半导体器件的关键尺寸,另一方面由于光刻胶在刻蚀的时候容易变形,使其往往很难得到垂直形貌。
发明内容
本发明的目的在于提供一种自对准双层图形的形成方法,用以解决自对准双层图形本身形貌不稳定,自对准双层图形的关键尺寸出现大小难以控制的问题。
为了解决以上问题,本发明通过以下技术方案实现:(权要定了再补充)
一种自对准双层图形的形成方法,包括:提供一半导体基底,且在所述半导体基底上依次形成核心薄膜、第一增加薄膜、第二增加薄膜、传递薄膜、抗反射薄膜和图案化的光刻胶层,所述图案化的光刻胶层定义了核心图形;所述核心薄膜、第一增加薄膜和第二增加薄膜具有不同的刻蚀速率。以所述图案化的光刻胶层为掩膜对所述抗反射薄膜和传递薄膜进行刻蚀,将所述核心图形的图案转移至所述传递薄膜上,形成传递层。以所述传递层为掩膜对所述第二增加薄膜进行刻蚀,暴露出所述第一增加薄膜表面,将所述核心图形的图案转移至所述第二增加薄膜上,形成第二增加层,并去除所述传递层。刻蚀所述第二增加层,减小所述第二增加层的线宽,形成第二增加层结构,所述第二增加层结构具有预定线宽尺寸。以所述具有预定线宽尺寸的第二增加层为掩膜对所述第一增加薄膜进行刻蚀,暴露出所述核心薄膜表面,形成具有预定线宽尺寸的第一增加层。以所述具有预定线宽尺寸的第一增加层为掩膜刻蚀所述核心薄膜,暴露出所述半导体基底表面,形成具有预定线宽尺寸的核心层。在所述核心层两侧形成侧墙结构。去除所述核心层,形成具有垂直形貌的自对准双层图形。
进一步的,所述第一增加薄膜与第二增加薄膜的刻蚀选择比大于等于3。
进一步的,所述核心薄膜与第一增加薄膜的刻蚀选择比大于等于3。
进一步的,所述侧墙介质层与所述第一增加薄膜的刻蚀选择比小于2。
进一步的,所述第一增加薄膜的材料的厚度范围为所述第二增加薄膜的厚度范围为所述传递层的厚度范围为
进一步的,所述形成侧墙结构进一步包括:在所述具有预定线宽尺寸的核心层和所述第一增加层上形成侧墙介质层,所述侧墙介质层覆盖所述具有预定线宽尺寸的第一增加层和核心层以及所述半导体基底的表面。进行刻蚀工艺,将所述半导体基底的表面、所述核心层上方的第一增加层以及侧墙介质层去除,在所述核心层两侧形成侧墙结构。
进一步的,所述第一增加薄膜的材料为无定型硅,所述第二增加薄膜的材料为氮氧化硅。
进一步的,所述传递薄膜的材料为无感光剂的树脂,去除所述传递层采用灰化法去除。
进一步的,所述核心薄膜的材料为氧化硅,采用湿法刻蚀工艺去除所述核心层。
进一步的,对所述核心薄膜刻蚀完后,所述第一增加层的厚度范围为
进一步的,所述侧墙介质层的材料为无定型硅。
本发明与现有技术相比,具有以下优点:
本发明提供一种自对准双层图形的形成方法,包括:提供一半导体基底,且在基底上依次形成核心薄膜、第一增加薄膜、第二增加薄膜、传递薄膜、抗反射薄膜和定义了核心图形的光刻胶层;所述核心薄膜、第一增加薄膜和第二增加薄膜具有不同的刻蚀速率;刻蚀抗反射薄膜、传递薄膜和第二增加薄膜,露出第一增加薄膜表面,形成第二增加层,刻蚀第二增加层,形成具有预定线宽尺寸的第二增加层;对第一增加薄膜进行刻蚀,暴露出核心薄膜表面,形成第一增加层;刻蚀核心薄膜,露出基底表面,形成核心层;在第一增加层和核心层以及基底的表面形成侧墙介质层,刻蚀侧墙介质层,在核心层两侧形成侧墙结构;去除核心层,形成自对准双层图形,本发明能够得到具有预定线宽尺寸以及垂直形貌的自对准双层图形。与现有技术相比,其通过所述的核心薄膜和传递薄膜之间增加第一增加薄膜和第二增加薄膜,所述第一增加薄膜和第二增加薄膜之间以及核心薄膜与所述第一增加薄膜之间具有一定的刻蚀选择比,且所述第一增加薄膜和第二增加薄膜的厚度小于传递薄膜的厚度,使得在刻蚀的过程中可以实现调节核心图形的线宽尺寸,解决现有技术中自对准双层图形的线宽尺寸不易调节的问题;由于所述第二增加薄膜和第一增加薄膜的厚度比较薄,因此,可以保证后续在所述核心薄膜中形成的核心图形的形貌垂直,用以解决现有技术中,所形成的自对准双层图形的形貌不垂直的问题。
附图说明
图1为本发明实施例提供的自对准双层图形的形成方法的流程示意图;
图2a~2i为本发明实施例提供的自对准双层图形的形成过程中的器件剖面结构示意图;
其中,附图标记说明如下:
100-半导体基底、200-核心薄膜、300-第一增加薄膜、400-第二增加薄膜、500-传递薄膜、600-抗反射薄膜、700-光刻胶层、500’-传递层、600’-抗反射层、400’-第二增加层、400”-第二增加层结构、300’-第一增加层、200’-核心层。
具体实施方式
承如背景技术所述,通过现有的自对准双层图形工艺形成的自对准双层图形本身形貌不不垂直,且自对准双层图形的关键尺寸出现大小难以控制的问题。经研究发现,这是因为现有的自对准双层图形工艺中,首先提供一半导体基底,且在所述半导体基底上依次形成有核心薄膜、传递薄膜、抗反射薄膜和光刻胶薄膜,并对所述光刻胶薄膜进行曝光显影,形成图案化的光刻胶层,所述光刻胶层定义了核心图形,通过刻蚀工艺依次对抗反射薄膜、传递薄膜(ODL)进行刻蚀,暴露所述核心薄膜表面,将所述核心图形转移到所述传递薄膜上,形成带有核心图形的传递层,对所述传递层进行刻蚀,即对所述传递层上的核心图形的线宽进行缩减处理,用以达到线宽尺寸(关键尺寸)要求,之后以满足线宽尺寸要求的所述传递层为掩膜对所述核心薄膜进行刻蚀,直到暴露出基底表面,形成图案化的核心层,之后在所述核心层的顶部、侧壁表面以及基底上表面形成氮化硅层;去除核心层顶部表面的氮化硅层,以及基底上表面的氮化硅层,形成氮化硅侧墙,去除核心层,形成自对准双层图形。
由此可知,在光刻线宽不满足要求的时候,即光刻胶所定义的图形不满足线宽尺寸的要求时,很难通过传递薄膜进行调整线宽尺寸,因为一般传递薄膜较厚,通过传递层进行调整线宽操作时,所述传递层的形貌也会变得非常倾斜,由此再以所述传递层为掩膜对所述核心薄膜进行刻蚀时,所述核心薄膜的形貌也会出现倾斜现象,而随后形成的侧墙结构也不是垂直的结构,得不到具有垂直形貌的自对准双层图形的另一个原因是因为光刻胶在刻蚀的时候容易变形,以所述变形的光刻胶为掩膜对所述传递薄膜进行刻蚀时,其就得到不具有垂直形貌的传递层,再以不是垂直形貌的传递层为掩膜刻蚀核心薄膜时,也会得到不具有垂直形貌的核心层,由此也就到不到具有垂直形貌的自对准双层图形。因此,通过现有的自对准双层图形的形成工艺所制造出的自对准双层图形本身会出现形貌不垂直,且自对准双层图形的线宽尺寸或关键尺寸出现难以控制的问题。
基于上述研究,本发明提供一种自对准双层图形的形成方法,通过在上面所述的核心薄膜和传递薄膜之间增加第一增加薄膜和第二增加薄膜,所述第一增加薄膜和第二增加薄膜之间以及核心薄膜与所述第一增加薄膜之间具有一定的刻蚀选择比,且所述第一增加薄膜和第二增加薄膜的厚度小于传递薄膜的厚度,使得在刻蚀的过程中可以实现调节核心图形的线宽尺寸,解决现有技术中自对准双层图形的线宽尺寸不易调节的问题;由于所述第二增加薄膜和第一增加薄膜的厚度比较薄,因此,可以保证后续在所述核心薄膜中形成的核心图形的形貌垂直,用以解决现有技术中,所形成的自对准双层图形的形貌不垂直的问题。
即,在后续从上向下依次对所述第二增加薄膜、第一增加薄膜和核心薄膜进行刻蚀时,在图案化的第二增加薄膜(即在所述第二增加薄膜中形成有核心图形)作为刻蚀第一增加薄膜的掩膜前,先对所述图案化的第二增加薄膜再次进行刻蚀,用以调节核心图形的线宽尺寸,之后,再以调节好线宽尺寸的图案化的第二增加薄膜作为刻蚀所述第一增加薄膜的掩模,图案化所述第一增加薄膜后,再以所述图案化的第一增加薄膜作为刻蚀所述核心薄膜的掩模,以在所述核心薄膜中形成所述核心图形,最终,所述图案化的第二增加薄膜在刻蚀核心薄膜的过程中完全去除,而第一增加薄膜在后续刻蚀侧墙介质层的时候完全去除,之后去除图案化的核心薄膜,得到具有垂直形貌和满足工艺要求的线宽尺寸的自对准双层图形。
下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选一实施例,应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际一实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中,必须作出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个一实施例改变为另一个一实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明一实施例的目的。
如图1所示,本实施例提供的一种自对准双层图形的形成方法包括如下过程:
步骤S1、提供一半导体基底,且在所述半导体基底上依次形成有核心薄膜、第一增加薄膜、第二增加薄膜、传递薄膜、抗反射薄膜和光刻胶薄膜,并对所述光刻胶薄膜进行曝光显影,形成图案化的光刻胶层,所述光刻胶层定义了核心图形;所述核心薄膜、第一增加薄膜、第二增加薄膜、传递薄膜、抗反射薄膜和光刻胶薄膜具有不同的刻蚀选择比。
步骤S2、以所述光刻胶层为掩膜对所述抗反射薄膜和传递薄膜进行刻蚀,将所述核心图形的图案转移至所述传递薄膜上,形成传递层。
步骤S3、以所述传递层为掩膜对所述第二增加薄膜进行刻蚀,暴露出所述第一增加薄膜表面,将所述核心图形的图案转移至所述第二增加薄膜上,形成第二增加层,并去除所述传递层。
步骤S4、刻蚀所述第二增加层,减小所述第二增加层的线宽,形成具有预定线宽尺寸的第二增加层。
步骤S5、以所述具有预定线宽尺寸的第二增加层为掩膜对所述第一增加薄膜进行刻蚀,暴露出所述核心薄膜表面,形成具有预定线宽尺寸的第一增加层。
步骤S6、以所述具有预定线宽尺寸的第一增加层为掩膜刻蚀所述核心薄膜,暴露出所述半导体基底表面,形成具有预定线宽尺寸的核心层。
步骤S7、在所述具有预定线宽尺寸的核心层和所述第一增加层上形成侧墙介质层,所述侧墙介质层覆盖所述具有预定线宽尺寸的第一增加层和核心层以及所述半导体基底的表面。
步骤S8、进行刻蚀工艺,将所述半导体基底的表面、所述核心层上方的第一增加层以及侧墙介质层去除;在所述核心层两侧形成侧墙结构。
步骤S9、去除所述核心层,形成具有垂直形貌的自对准双层图形。
在本实施例中通过在上面所述的核心薄膜和传递薄膜之间增加第一增加薄膜和第二增加薄膜,所述第一增加薄膜和第二增加薄膜之间以及核心薄膜与所述第一增加薄膜之间具有一定的刻蚀选择比,且所述第一增加薄膜和第二增加薄膜的厚度小于传递薄膜的厚度,使得在刻蚀的过程中可以实现调节核心图形的线宽尺寸,解决现有技术中自对准双层图形的线宽尺寸不易调节的问题;由于所述第二增加薄膜和第一增加薄膜的厚度比较薄,因此,可以保证后续在所述核心薄膜中形成的核心图形的形貌垂直,用以解决现有技术中,所形成的自对准双层图形的形貌不垂直的问题。
具体请参阅图2a~2i,其中示出了本发明实施例中自对准双层图形的形成方法各步骤对应的器件剖面结构示意图。
如图2a所示,提供一半导体基底100,且在所述半导体基底100上依次形成有核心薄膜200、第一增加薄膜300、第二增加薄膜400、传递薄膜500、抗反射薄膜600和光刻胶薄膜,并对所述光刻胶薄膜进行曝光显影,形成图案化的光刻胶层700,所述光刻胶层700定义了核心图形。
在本实施例中,所述半导体基底100包括:第一氮化硅(SiN)层,依次形成于氮化硅层之上的第一氧化硅层、第二氮化硅层,第二氧化硅层、第一钝化层(SiON)、金属硬质掩膜层和第二钝化层(SiON),在所述第一氧化硅层中形成多个连通第一氮化硅层和第二氮化硅层的通孔,该通孔内部可填充导电金属,例如铜,所述第一氧化硅层和第二氧化硅层均可以采用TEOS(正硅酸乙酯)通入氧气或臭氧淀积形成,所述金属硬质掩膜层的材料可以为氮化钛(TiN),上述半导体基底100所包括的具体材料层在图2a中未示出。
所述图案化的光刻胶层700和抗反射薄膜600利用现有的光刻工艺制作。抗反射薄膜600能有效消除光反射形成驻波的抗反射材料,增加曝光能力范围和聚焦,能够在更小线宽下得到较好的光刻图形。
如图2b所示,以所述光刻胶层700为掩膜对所述抗反射薄膜600和传递薄膜500进行刻蚀,将所述核心图形的图案转移至所述传递薄膜500上,所述抗反射薄膜600和所述传递薄膜500分别变为具有核心图形的抗反射结构600’和传递层500’。在本实施例中,对所述抗反射薄膜600和传递薄膜500的刻蚀采用干法刻蚀工艺。
如图2c所示,以所述传递层500’为掩膜对所述第二增加薄膜400进行刻蚀,暴露出所述第一增加薄膜300表面,将所述核心图形的图案转移至所述第二增加薄膜400上,所述第二增加薄膜400变为具有核心图形的第二增加层400’,并去除所述传递层500’。
在本实施例中,所述传递层500’的材料为无感光剂的树脂,其厚度范围为例如,和
所述第二增加薄膜400为介电抗反射涂层(Dielectric Anti ReflectieCoating,DARC),其材料可以为氮氧化硅,其厚度范围为例如:和
所述第一增加薄膜300的材料为无定型硅(a-Si),其厚度范围为例如:和
所述第一增加薄膜300的刻蚀速率小于核心薄膜200的刻蚀速率,但大于所述第二增加薄膜400的刻蚀速率,优选地,所述第一增加薄膜300和第二增加薄膜400之间的刻蚀选择比大于等于3,使得在刻蚀的过程中可以实现调节核心图形的线宽尺寸,解决现有技术中自对准双层图形的线宽尺寸不易调节的问题;且由于所述第一增加薄膜300和第二增加薄膜400之间的刻蚀选择比大于等于3,使得后续对所述第一增加薄膜300进行刻蚀的时候可以用第二增加薄膜400做掩模。
在本实施例中,去除所述传递层500’采用灰化法去除。具体的在250度氧气环境中进行干灰化,然后采用弱碱性的混合药液进行清洗。
如图2d所示,刻蚀所述第二增加层400’,减小所述第二增加层400’的线宽,形成第二增加层结构400”,所述第二增加层结构400”具有预定线宽尺寸的。
具体的,是对所述第二增加层400’进行有方向的刻蚀,其刻蚀方向为自上而下的竖直方向,最终得到保留在所述第一增加薄膜300上的具有预定的形貌的第二增加层。
之后对位于所述第一增加薄膜300上的且具有预定形貌的第二增加层进行缩减(trimming)处理,在本实施例中,所述trimming处理为对所述具有预定的形貌的第二增加层进行刻蚀,其刻蚀方向包括竖直方向和水平方向,得到最终保留于所述第一增加薄膜300上的第二增加层结构400”,所述第二增加层结构400”具有预定线宽尺寸的形貌(符合目标值的关键尺寸的形貌)。在本实施例中,对所述第二增加薄膜以及对所述第二增加层400’进行刻蚀的刻蚀工艺为干法刻蚀工艺。
如图2e所示,以所述第二增加层结构400”为掩膜对所述第一增加薄膜300进行刻蚀,暴露出所述核心薄膜200表面,形成具有预定线宽尺寸的第一增加层300’。
在本实施例中,由于所述第一增加薄膜300和第二增加薄膜400的厚度较薄,且其之间的刻蚀选择比大于等于3,当以所述第二增加层结构400”作为掩膜对所述第一增加薄膜300进行刻蚀时,由于刻蚀时间短,可以促使将具有预定线宽尺寸的形貌的核心图形很好的转移至所述第一增加薄膜300中,形成具有预定线宽尺寸以及垂直形貌的第一增加层300’。
如图2f所示,以所述具有预定线宽尺寸以及垂直形貌的第二增加层结构400”和第一增加层300’为掩膜刻蚀所述核心薄膜200,暴露出所述半导体基底100表面,形成具有预定线宽尺寸以及垂直形貌的核心层200’。刻蚀完成后,由于所述具有预定线宽尺寸以及垂直形貌的第二增加层结构400”的厚度较薄,且在对所述第一增加薄膜300进行刻蚀的时候会消耗一部分,因此,在对所述核心薄膜200进行刻蚀的过程中会完全被消耗掉,并会消耗部分所述第一增加层300’。
在本实施例中,所述核心薄膜200的材料为TEOS,所述核心薄膜的刻蚀速率大于第一增加薄膜的刻蚀速率,优选地,所述核心薄膜与所述第一增加薄膜之间的刻蚀选择比大于等于3,由此,可以保证对所述核心薄膜刻蚀完后,所述第一增加层300’的厚度剩余大于并且由于所述第一增加层的材质相对光刻胶硬,所述第一增加层300’的原始厚度(即第一增加薄膜300的厚度)很薄,其在刻蚀的过程中不容易消耗,因此,可以实心容易控制所述核心层形貌垂直。
如图2g所示,在所述具有预定线宽尺寸的核心层200’和所述第一增加层300’上形成侧墙介质层800,所述侧墙介质层800覆盖所述具有预定线宽尺寸的第一增加层300’和核心层200’以及所述半导体基底100的表面,所述侧墙介质层800的材料为无定型硅,其可以采用硅烷在炉管中高温分解反应生成。
如图2h所示,进行刻蚀工艺,将位于所述半导体基底100的表面的侧墙介质层800,以及位于所述核心层200’上方的第一增加层300’以及侧墙介质层800去除;在所述核心层200’两侧形成侧墙结构800’。所述侧墙介质层800刻蚀速率大于等于所述第一增加层300’的刻蚀速率,但其小于所述核心层200’的刻蚀速率,即,所述侧墙介质层800余所述第一增加介质薄膜300的刻蚀选择比需要尽量小,一般地其刻蚀选择比小于2,优选地,所述侧墙介质层800余所述第一增加介质薄膜300的刻蚀速率相同,即第一增加层300’和侧墙介质层材质相同,均为无定型硅,可以在侧墙刻蚀过程中消耗掉所述第一增加层300’,由此形成侧墙结构800’时,所述第一增加层300’正好被完全消耗掉。
如图2i所示,去除所述核心层200’,形成具有垂直形貌的自对准双层图形。所述核心层200’的材料可以为氧化硅,其可以采用TEOS通入氧气或臭氧淀积形成,在本实施例中,采用湿法刻蚀的方法去除所述核心层200’。
综上所述,本发明通过在上面所述的核心薄膜和传递薄膜之间增加第一增加薄膜和第二增加薄膜,所述第二增加薄膜用于控制线宽尺寸,所述第一增加薄膜用于提高对所述核心层的刻蚀选择比,可以得到垂直的核心图形的形貌。而第一增加薄膜和第二增加薄膜在刻蚀中会被去掉,最终的SADP结构容易满足工艺要求。
所述第一增加薄膜的刻蚀速率小于核心薄膜的刻蚀速率,但大于所述第二增加薄膜的刻蚀速率,所述侧墙介质层的刻蚀速率大于等于所述第一增加薄膜的刻蚀速率,但其小于所述核心薄膜的刻蚀速率。优选地,所述第一增加薄膜和第二增加薄膜之间的刻蚀选择比大于等于3,所述核心薄膜与所述第一增加薄膜之间的刻蚀选择比大于等于3,所述第一增加薄膜和第二增加薄膜的厚度小于传递薄膜的厚度,使得在刻蚀的过程中可以实现调节核心图形的线宽尺寸,解决现有技术中自对准双层图形的线宽尺寸不易调节的问题;且由于所述第一增加薄膜和第二增加薄膜之间的刻蚀选择比大于等于3,使得刻蚀第一增加薄膜的时候可以用第二增加薄膜做掩模。由于第一增加薄膜和核心薄膜之间的刻蚀选择比大于等于3,且所述第一增加薄膜的厚度比较薄,因此,可以保证后续在所述核心薄膜中形成的核心图形的形貌垂直,实现达到最终所形成的自对准双层图形具有垂直形貌的目的。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限形成用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (11)
1.一种自对准双层图形的形成方法,其特征在于,包括:
提供一半导体基底,且在所述半导体基底上依次形成核心薄膜、第一增加薄膜、第二增加薄膜、传递薄膜、抗反射薄膜和图案化的光刻胶层,所述图案化的光刻胶层定义了核心图形;所述核心薄膜、第一增加薄膜和第二增加薄膜具有不同的刻蚀速率;
以所述图案化的光刻胶层为掩膜对所述抗反射薄膜和传递薄膜进行刻蚀,将所述核心图形的图案转移至所述传递薄膜上,形成传递层;
以所述传递层为掩膜对所述第二增加薄膜进行刻蚀,暴露出所述第一增加薄膜表面,将所述核心图形的图案转移至所述第二增加薄膜上,形成第二增加层,并去除所述传递层;
刻蚀所述第二增加层,减小所述第二增加层的线宽,形成第二增加层结构,所述第二增加层结构具有预定线宽尺寸;
以所述具有预定线宽尺寸的第二增加层为掩膜对所述第一增加薄膜进行刻蚀,暴露出所述核心薄膜表面,形成具有预定线宽尺寸的第一增加层;
以所述具有预定线宽尺寸的第一增加层为掩膜刻蚀所述核心薄膜,暴露出所述半导体基底表面,形成具有预定线宽尺寸的核心层;
在所述核心层两侧形成侧墙结构;
去除所述核心层,形成具有垂直形貌的自对准双层图形。
2.如权利要求1所述的自对准双层图形的形成方法,其特征在于,所述第一增加薄膜与第二增加薄膜的刻蚀选择比大于等于3。
3.如权利要求2所述的自对准双层图形的形成方法,其特征在于,所述核心薄膜与第一增加薄膜的刻蚀选择比大于等于3。
4.如权利要求3所述的自对准双层图形的形成方法,其特征在于,所述侧墙介质层与所述第一增加薄膜的刻蚀选择比小于2。
5.如权利要求1~3中任意一项所述的自对准双层图形的形成方法,其特征在于,所述第一增加薄膜的材料的厚度范围为所述第二增加薄膜的厚度范围为所述传递层的厚度范围为
6.如权利要求5所述的自对准双层图形的形成方法,其特征在于,所述形成侧墙结构进一步包括:
在所述具有预定线宽尺寸的核心层和所述第一增加层上形成侧墙介质层,所述侧墙介质层覆盖所述具有预定线宽尺寸的第一增加层和核心层以及所述半导体基底的表面;
进行刻蚀工艺,将所述半导体基底的表面、所述核心层上方的第一增加层以及侧墙介质层去除,在所述核心层两侧形成侧墙结构。
7.如权利要求6所述的自对准双层图形的形成方法,其特征在于,所述第一增加薄膜的材料为无定型硅,所述第二增加薄膜的材料为氮氧化硅。
8.如权利要求7所述的自对准双层图形的形成方法,其特征在于,所述传递薄膜的材料为无感光剂的树脂,去除所述传递层采用灰化法去除。
9.如权利要求8所述的自对准双层图形的形成方法,其特征在于,所述核心薄膜的材料为氧化硅,采用湿法刻蚀工艺去除所述核心层。
10.如权利要求9所述的自对准双层图形的形成方法,其特征在于,对所述核心薄膜刻蚀完后,所述第一增加层的厚度范围为
11.如权利要求10所述的自对准双层图形的形成方法,其特征在于,所述侧墙介质层的材料为无定型硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910313973.3A CN109950140B (zh) | 2019-04-18 | 2019-04-18 | 一种自对准双层图形的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910313973.3A CN109950140B (zh) | 2019-04-18 | 2019-04-18 | 一种自对准双层图形的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109950140A true CN109950140A (zh) | 2019-06-28 |
CN109950140B CN109950140B (zh) | 2021-11-05 |
Family
ID=67015599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910313973.3A Active CN109950140B (zh) | 2019-04-18 | 2019-04-18 | 一种自对准双层图形的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109950140B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459465A (zh) * | 2019-08-30 | 2019-11-15 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
CN112670175A (zh) * | 2020-12-24 | 2021-04-16 | 长江先进存储产业创新中心有限责任公司 | 半导体结构的制作方法 |
CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6372651B1 (en) * | 1998-07-17 | 2002-04-16 | Advanced Micro Devices, Inc. | Method for trimming a photoresist pattern line for memory gate etching |
CN1906747A (zh) * | 2004-03-31 | 2007-01-31 | 东京毅力科创株式会社 | 用于刻蚀掩模的系统和方法 |
CN101421824A (zh) * | 2006-03-09 | 2009-04-29 | 美光科技公司 | 对集成电路进行临界尺寸控制的修整工艺 |
US20120220132A1 (en) * | 2011-02-25 | 2012-08-30 | Tokyo Electron Limited | Semiconductor device manufacturing method |
CN103928314A (zh) * | 2014-04-22 | 2014-07-16 | 上海华力微电子有限公司 | 一种底部无负载的自对准双层图形的制作方法 |
JP5703339B2 (ja) * | 2013-03-01 | 2015-04-15 | 華邦電子股▲ふん▼有限公司 | パターニング方法およびメモリ素子の形成方法 |
CN104701145A (zh) * | 2013-12-10 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105097442A (zh) * | 2014-05-09 | 2015-11-25 | 力晶科技股份有限公司 | 半导体制作工艺 |
US20160104613A1 (en) * | 2014-10-08 | 2016-04-14 | Applied Materials, Inc. | Precise Critical Dimension Control Using Bilayer ALD |
CN107359111A (zh) * | 2016-05-10 | 2017-11-17 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
CN208637425U (zh) * | 2018-06-22 | 2019-03-22 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备叠层结构 |
CN109585279A (zh) * | 2018-11-30 | 2019-04-05 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
-
2019
- 2019-04-18 CN CN201910313973.3A patent/CN109950140B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6372651B1 (en) * | 1998-07-17 | 2002-04-16 | Advanced Micro Devices, Inc. | Method for trimming a photoresist pattern line for memory gate etching |
CN1906747A (zh) * | 2004-03-31 | 2007-01-31 | 东京毅力科创株式会社 | 用于刻蚀掩模的系统和方法 |
CN101421824A (zh) * | 2006-03-09 | 2009-04-29 | 美光科技公司 | 对集成电路进行临界尺寸控制的修整工艺 |
US20120220132A1 (en) * | 2011-02-25 | 2012-08-30 | Tokyo Electron Limited | Semiconductor device manufacturing method |
JP5703339B2 (ja) * | 2013-03-01 | 2015-04-15 | 華邦電子股▲ふん▼有限公司 | パターニング方法およびメモリ素子の形成方法 |
CN104701145A (zh) * | 2013-12-10 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN103928314A (zh) * | 2014-04-22 | 2014-07-16 | 上海华力微电子有限公司 | 一种底部无负载的自对准双层图形的制作方法 |
CN105097442A (zh) * | 2014-05-09 | 2015-11-25 | 力晶科技股份有限公司 | 半导体制作工艺 |
US20160104613A1 (en) * | 2014-10-08 | 2016-04-14 | Applied Materials, Inc. | Precise Critical Dimension Control Using Bilayer ALD |
CN107359111A (zh) * | 2016-05-10 | 2017-11-17 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
CN208637425U (zh) * | 2018-06-22 | 2019-03-22 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备叠层结构 |
CN109585279A (zh) * | 2018-11-30 | 2019-04-05 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459465A (zh) * | 2019-08-30 | 2019-11-15 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
CN112670175A (zh) * | 2020-12-24 | 2021-04-16 | 长江先进存储产业创新中心有限责任公司 | 半导体结构的制作方法 |
CN112670175B (zh) * | 2020-12-24 | 2024-05-03 | 长江先进存储产业创新中心有限责任公司 | 半导体结构的制作方法 |
CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
CN113517188B (zh) * | 2021-06-29 | 2024-04-26 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109950140B (zh) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12027370B2 (en) | Method of forming an integrated circuit using a patterned mask layer | |
CN109950140A (zh) | 一种自对准双层图形的形成方法 | |
JP4755592B2 (ja) | 造形部分をパターン形成する方法 | |
TWI642101B (zh) | Plasma etching method and plasma etching device | |
US7977242B2 (en) | Double mask self-aligned double patterning technology (SADPT) process | |
US9589800B2 (en) | Method for integrated circuit patterning | |
CN101809723B (zh) | 蚀刻蚀刻层的方法和装置 | |
JP2008027978A (ja) | 半導体装置及びその製造方法 | |
JP2008511991A (ja) | マスク材料の変換 | |
WO2011102140A1 (ja) | 半導体装置の製造方法 | |
CN109585279A (zh) | 一种自对准双层图形的形成方法 | |
KR100415088B1 (ko) | 반도체장치의 제조방법 | |
US6395644B1 (en) | Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC | |
CN110739212A (zh) | 硬掩膜的制备方法及半导体器件的制造方法 | |
US20080003831A1 (en) | Method for forming metal pattern in semiconductor device | |
JP3544622B2 (ja) | 二重酸化膜の形成方法 | |
CN112563122A (zh) | 半导体结构及其形成方法 | |
US20050208773A1 (en) | Method for fabricating a hard mask polysilicon gate | |
CN109860030A (zh) | 自对准双重图形化的方法 | |
CN103094182B (zh) | 一种半导体器件制作方法 | |
US11756795B2 (en) | Semiconductor structure and fabrication method thereof | |
JP5573306B2 (ja) | フォトマスクブランクの製造方法 | |
CN108091555A (zh) | 一种半导体器件的制造方法 | |
JP2008016839A (ja) | 半導体素子の微細パターン形成方法 | |
JP3109059B2 (ja) | ドライエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |