JP3544622B2 - 二重酸化膜の形成方法 - Google Patents

二重酸化膜の形成方法 Download PDF

Info

Publication number
JP3544622B2
JP3544622B2 JP21666798A JP21666798A JP3544622B2 JP 3544622 B2 JP3544622 B2 JP 3544622B2 JP 21666798 A JP21666798 A JP 21666798A JP 21666798 A JP21666798 A JP 21666798A JP 3544622 B2 JP3544622 B2 JP 3544622B2
Authority
JP
Japan
Prior art keywords
oxide film
groove
forming
film
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21666798A
Other languages
English (en)
Other versions
JPH11121450A (ja
Inventor
コッコ チョイ サング
ハウン チョー キュング
シック アン ウォン
ワン クオン チュング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11121450A publication Critical patent/JPH11121450A/ja
Application granted granted Critical
Publication of JP3544622B2 publication Critical patent/JP3544622B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板に二重酸化膜を形成する方法に関し、より詳しくは、乾式エッチングにより半導体基板に形成された損傷層を用いて、又は半導体基板に蒸着されたシリコン窒化膜を用いて、厚さが異なる二重酸化膜を半導体基板に形成する方法に関するものである。
【０００２】
【従来の技術】
シリコン酸化膜（ＳｉＯ２）は、半導体素子内において各種用途に使用される。誘電体や絶縁体の性質を有するシリコン酸化膜は、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子のゲート酸化膜、キャパシタの誘電体膜、金属線間の層間絶縁膜及び素子分離層等に使用される。ＭＯＳ素子のゲート酸化膜として使用される場合、前記シリコン酸化膜は、優れた電気的特性を有することが要求される。特に、半導体素子における集積度の向上に応じて、酸化膜の厚さは段々薄くなっており、１００Å以下の厚さであると共に優れた電気的特性を有するゲート酸化膜が必要になっている。
【０００３】
一方、電子システムにおける動作速度の高速化に応じて、１つのチップ内に論理素子，ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ），ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ），ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を備えた混在集積回路素子（ｍｅｒｇｅｄ ＩＣ ）が開発されている。混在集積回路素子を構成する各々の素子において、動作速度や駆動条件がそれぞれ異なるため、各素子によって相異した厚さ（所望の厚さ分布）の酸化膜が要求される。このような相異する厚さの酸化膜（以下、二重酸化膜という）は、特に優れた電気的特性を有する酸化膜が要求される場合に使用される。例えば、マイクロプロセッサのような論理素子とメモリ素子とが１つのチップに備えられた集積回路素子においては、１００Å以下の薄膜及び優れた均一性を有する二重酸化膜が要求される。このような二重酸化膜の要求は、コンピューターシステムの中央処理装置として使用されるマイクロプロセッサのうち、７００ＭＨｚ以上の高速で動作する素子においても同様に適用される。
【０００４】
二重酸化膜において、比較的厚い酸化膜は、ＤＲＡＭ素子のゲート酸化膜として使用することができる。ＤＲＡＭ素子のゲート酸化膜は、メモリセルトランジスタのゲート酸化膜として使用される。ＤＲＡＭ素子の場合、ワードライン（ｗｏｒｄ ｌｉｎｅ）を駆動するため、正の電源電圧（Ｖｃｃ）より高い電圧（例えば、Ｖｃｃ＋２Ｖｔｈ；Ｖｔｈはメモリセルトランジスタのしきい電圧）がゲート電極に対して印加される必要があるため、より厚い酸化膜が要求される。
【０００５】
しかし、別途の酸化膜成長工程を進行して二重酸化膜を形成する場合、工程（製造工程）が複雑になり量産性を低下してしまう、且つ同一ウェーハ上で進行される酸化膜成長工程相互間（酸化膜成長工程の全体にわたって）に影響を及ぼすため、所定の位置に所定の厚さを有する二重酸化膜を成長させることは非常に困難である。このような酸化膜成長工程相互間の影響は、超薄膜の二重酸化膜の成長時において、より一層激しくなる。
【０００６】
したがって、ただ一回の酸化工程で二重酸化膜を形成することが要望されている。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、一回の酸化工程により、ウェーハ上に対して、優れた厚み均一性（所望の形状）を有する二重酸化膜を形成する方法を提供することにある。
【０００８】
また、本発明の他の目的は、厚さが１００Å以下の非常に薄い、且つ電気的特性の優れた二重酸化膜を形成する方法を提供することにある。
【０００９】
さらに、本発明の他の目的は、二重酸化膜における成長工程を簡略化することにより、混在集積回路素子の量産性を高めることにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明の第１の特徴（本実施の第１形態）として、乾式エッチングにより半導体基板表面をエッチングすると、該当部分に損傷層（すなわち、図４，図５の符号４５で示すような溝）が形成され、この損傷層における酸化膜成長速度が半導体基板における酸化膜成長速度より遅くなるという特性を利用して二重酸化膜を形成する。損傷層を形成するためには、ホトリソグラフィ工程を用いて損傷層のパターンを定義し、ＣＦ４，ＣＨＦ３，又はＡｒガスを用いて９００ｍＴｏｒｒ以下の低圧で実施する乾式エッチング法や、Ｃｌ２又はＨＢｒを利用した乾式エッチング法により、深さが約２０〜５０００Åの損傷層を形成する。損傷層が形成された半導体基板に二重酸化膜を成長させる前に基板表面を洗浄する前処理段階では、ＮＨ４Ｆ，ＨＦ，Ｈ２Ｏが混合されている洗浄液と、ＮＨ４ＯＨ，Ｈ２Ｏ，Ｈ２Ｏ２が混合された標準洗浄液及び（又は）ＨＦを使用する。二重酸化膜を成長させる酸化法としては、ランピング酸化法，熱湿式酸化法，及びＨＣｌを用いた乾式酸化法が利用される。二重酸化膜の厚さは、損傷層の深さ，前処理方法，酸化法等により決定される。
【００１１】
一方、本発明の第２の特徴（本実施の第２形態）として、シリコン基板における酸化速度と比較して酸化膜成長速度が遅いシリコン窒化膜（Ｓｉ３Ｎ４）の特性を利用して、二重酸化膜を形成する。約１０〜１００Åのシリコン窒化膜を半導体基板に塗布した後、ホトリソグラフィ工程によりパターンを定義し、シリコン窒化膜の一部を除去する。ＮＨ４Ｆ，ＨＦ，Ｈ２Ｏが混合された洗浄液と、ＮＨ４ＯＨ，Ｈ２Ｏ，Ｈ２Ｏ２が混合された標準洗浄液及び（又は）ＨＦを用いて半導体基板を前処理することにより、シリコン窒化膜を厚さ約３〜５０Åで形成する。そして、酸化工程を進行すると、シリコン窒化膜が塗布されている領域には薄膜の酸化膜が成長し、シリコン窒化膜が塗布されていない領域には厚膜の酸化膜が成長する。
【００１２】
【発明の実施の形態】
以下、図面本発明の実施の形態を詳しく説明する。
【００１３】
〈本発明の実施の第１形態〉
図１は、本発明の実施の第１形態による二重酸化膜の形成方法を示す工程図であり、図２〜図６は、本発明の実施の第１形態による二重酸化膜の形成方法を説明するための概略断面図である。図１乃至図６に基づいて、本発明の実施の第１形態を説明する。
【００１４】
半導体基板４０又はウェーハの表面に、１０〜１００００Åの膜厚を有する１次酸化膜４２を形成する（図１の段階３０及び図２）。この１次酸化膜４２は、半導体基板の表面において、損傷層（ｄａｍａｇｅ ｌａｙｅｒ）となるべき部分を定義するために必要なものである。従って、１次酸化膜の成長段階を省略し、感光膜（ｐｈｏｔｏｒｅｓｉｓｔ）のみを使用して損傷層を定義することもできる。しかしながら、感光膜のみを使用する場合、基板上に何ら緩衝層（ｂｕｆｆｅｒ ｌａｙｅｒ）が無いため、損傷層が形成されていない部分の基板が損傷してしまう恐れがあり、好ましくない。なお、１次酸化膜の成長段階３０では、酸化膜の代わりに、多結晶シリコンやシリコン窒化膜を使用することも可能である。
【００１５】
次に、１次酸化膜４２上に感光膜４４を蒸着し、損傷層のパターンが形成されているマスク（図示省略）を用いたホトリソグラフィによって感光膜を露光，現像することにより、図３に示すような感光膜のパターンを形成する（図１の段階３１）。乾式エッチングを進行して、感光膜のパターンにより露出された１次酸化膜４２の一部を除去すると同時に、基板４０に対して図４に示すような損傷層４５を形成する（図１の段階３２）。乾式エッチングは、ＣＦ４，ＣＨＦ３，またはＡｒガスを用いて９００ｍＴｏｒｒ以下の低圧で実施するか、Ｃｌ２，またはＨＢｒを利用して実施することができる。損傷層は、乾式エッチングにより、ＣＦ４又はＣＨＦ３が分解されると共に半導体基板であるシリコンと反応してＳｉ−Ｃを形成するか、又はＦが基板Ｓｉに残留することにより形成される。損傷層の深さは、約２０〜１０００Åである。損傷層の深さは、段階３２で実施される乾式エッチングのエッチング率により決定される。
【００１６】
損傷層４５により基板４０の表面に段差が形成される。この段差のサイズ（形状）、即ち損傷層の深さは、乾式エッチングにより制御することができるため、段差発生による特性を利用することも可能である。例えば、厚さが相異する酸化膜の境界（酸化膜における厚い部分と薄い部分との境界）にて発生する段差を、ホトリソグラフィ工程で整列キー（ａｌｉｇｎｍｅｎｔ ｉｎｄｅｘ）として利用することができる。又、メモリ素子の場合、メモリセルが形成されるコア領域と周辺領域との間における高さの差を緩和するために、段差を利用することができる。
【００１７】
図５に示すように、残存の感光膜と１次酸化膜とを基板表面から完全に除去した後（図１の段階３３）、基板表面に対する前処理を行う（図１の段階３４）。前処理は、基板表面に２次酸化膜を成長させる前に、以前工程（前処理を行う前の工程（段階））やウェーハの取り扱い等により、基板表面に残存する有機物又は無機物不純物を洗浄する段階であり、ＨＦ，ＮＨ４Ｆ，ＮＨ４ＯＨ，Ｈ２Ｏ，及びＨ２Ｏ２のうち１つ以上選択して使用した湿式洗浄の一種である。前処理段階３４にて使用される洗浄液としては、例えばＮＨ４Ｆ，ＨＦ，及びＨ２Ｏが混合され、エッチング率が５００μｍ／ｍｉｎであるＬＡＬ５００を使用する、またはＮＨ４ＯＨ，Ｈ２Ｏ，及びＨ２Ｏ２が混合された標準洗浄液１を使用する。前処理は、１次酸化膜が完全に除去された状態で進行されるため、酸化膜における不均一性（酸化膜における形状の変化）のような問題は発生しない。基板表面４０に残る損傷層４５の量は、前処理の程度によって異なる。さらに、前処理の程度によって、損傷層の酸化膜成長妨害特性に影響を及ぼす。
【００１８】
最後に、図６に示すように、基板表面に２次酸化膜４７，４８を成長させる（図１の段階３５）。その際、損傷層４５が形成された部分では、酸化膜の成長速度が鈍化するため、薄膜の酸化膜４７が成長する。損傷層が形成されていない基板表面においては、酸化膜の成長速度が増加するため、厚膜の酸化膜４８が成長する。すなわち、相異する厚さの二重酸化膜構造４７，４８が完成される。２次酸化膜を成長させる方法によって、二重酸化膜の厚さを調整することができる。
【００１９】
酸化膜の成長方法は、様々な方法があるが、本発明者が使用した方法としては、窒素希釈ランピング酸化（Ｎ２ ｄｉｌｕｔｉｏｎ ｒａｍｐｉｎｇ ｏｘｉｄａｔｉｏｎ），熱湿式酸化（ｐｙｒｏｇｅｎｉｃ ｗｅｔ ｏｘｉｄａｔｉｏｎ），及びＨＣｌを用いた乾式酸化がある。
【００２０】
ランピング酸化は、５０Å以下の超薄酸化膜を成長する際に適した技術であり、例えば、Ｏ２を添加してＮ２を希釈した雰囲気下において、ウェーハを酸化温度まで急速度で加熱する。ランピング酸化は、窒素雰囲気下にて高温（例えば、１０５０℃）でウェーハを熱処理する段階と、乾式酸素を使用する急速加熱段階とからなる。ウェーハを熱処理する際において、窒素ガスに対して５０％以下の酸素ガスまたは１００％の酸素を流すことを酸素ランピング酸化という。ここで、酸素ガスの比率とは、全体ガスに対する比率を示し、５０％以下の酸素ガスを使用する場合、１００％の酸素を使用する場合と比べて、ウェーハにおける均一性の観点から有利である。なお、窒素ガスの代わりに、アルゴン（Ａｒ）ガスを使用することも可能である。
【００２１】
熱湿式酸化では、純粋な水素と酸素とを拡散チューブに直接供給し、拡散チューブにて水素と酸素とを焼成することにより水蒸気を得る。酸化膜は、この水蒸気により成長し、このような熱湿式酸化では、Ｈ２Ｏの分圧が多様であるという利点がある。
【００２２】
ＨＣｌを用いた乾式酸化は、乾式酸化を進行する途中にてハロゲン族（ハロゲン族の物質）を追加することにより、酸化膜及び酸化膜の下部にあるシリコンの電気的特性を大きく向上させるハロゲン酸化法の一種である。ＨＣｌ乾式酸化により形成された酸化膜は、特に絶縁破壊特性が良好である。塩素（Ｃｌ）は、熱酸化が進行される間、Ｓｉ−ＳｉＯ２界面に集中し、シリコン内にある不純物を除去して酸化膜の寿命を延長する。また、塩素は１０６０℃以上の温度でＮａ＋イオンを捕獲するため、ＭＯＳ素子のゲート酸化膜として使用される際、非常に安定したしきい電圧特性（酸化膜のしきい電圧特性）を示す。
【００２３】
下記の表１は、様々な酸化方法及び前処理方法による二重酸化膜の厚み変化を示す。
【００２４】
【表１】
Figure 0003544622
【００２５】
上記の表１において、損傷層は約１００Åの深さを有するように形成されている。そして、酸化膜の成長条件は、二重酸化膜における厚膜酸化膜の厚さが１２０Åになるようにする条件を基本にして設定した。
【００２６】
図７〜図１０は、二重酸化膜において、厚膜酸化膜の厚さと薄膜酸化膜の厚さとの差異をΔＴｏｘとして、それぞれ損傷層の深さ，前処理程度，成長酸化膜の厚さ，及びＨＣｌの量によるΔＴｏｘの変化を示すグラフである。
【００２７】
まず、図７において、Ｘ軸は損傷層の深さを示し、Ｙ軸はΔＴｏｘを示す。グラフ５０から明らかなように、ΔＴｏｘは、損傷層の深さの平方根に比例する。すなわち、損傷層を深く形成すると、損傷層の損傷程度が激しくなるため、損傷層では、酸化膜の成長速度が低下し、その結果、二重酸化膜の厚さの差異を大きくすることができる。当然、損傷層の深さが所定の値以上になると、損傷層の深さ及びΔＴｏｘが大きくなることは無くなる。なお、正確な値はグラフ５０に図示しない。
【００２８】
図８において、Ｘ軸は前処理の程度を示し、Ｙ軸はΔＴｏｘを示す。なお、前処理の程度とは、エッチング率を示す。上述したように、前処理の程度は、損傷層が基板表面に対して残存する量に影響を及ぼす。一方、グラフ６０から明らかなように、ΔＴｏｘは、前処理の程度に反比例する。従って、前処理を多くすると、損傷層は基板に対して少なく残る。
【００２９】
図９において、Ｘ軸は正常酸化膜の厚さｔｏｘを示し、Ｙ軸はΔＴｏｘを示す。ここで、正常酸化膜は、厚い酸化膜を意味し、２次酸化膜の成長方法及び成長条件と関係する。グラフ７０から明らかなように、ΔＴｏｘは、成長する酸化膜が厚くなる程、より小さくなる。
【００３０】
図１０は、２次酸化膜を成長させる際に使用されるＨＣｌの量とΔＴｏｘとの関係を示す。図１０のグラフ８０から明らかなように、ΔＴｏｘはＨＣｌの使用量に反比例する。
【００３１】
一方、上記の表１と同様に、希釈ランピング酸化法を適用し、前処理をしない場合において、ΔＴｏｘは９９．１Å（１１８．６−１９．５＝９９．１Å）であるのに対して、希釈ランピング酸化法を適用し、ＬＡＬ５００＋ＳＣ１＋ＨＦを用いて前処理した場合においては、ΔＴｏｘは１０４．９Å（１２８．８−２３．９＝１０４．９Å）である。これは、図４に示した前処理の程度とΔＴｏｘとにおける関係と一致しないが、その理由として、図５に示すように、ΔＴｏｘは正常酸化膜の厚さに反比例するからである。すなわち、ΔＴｏｘが９９．１Åである結果は、正常酸化膜が１１８．６Åである場合の結果であり、ΔＴｏｘが１０４．９Åの値を有することは、正常酸化膜が１２８．８Åである場合の値である。この結果から、希釈ランピング酸化法を用いて２次酸化膜を成長させる条件では、ΔＴｏｘは、前処理の程度と比較して、正常酸化膜の厚さにより大きい影響を受けることがわかる。
【００３２】
また、上記表１において、ＬＡＬ５００＋ＳＣ１＋ＨＦを用いて前処理し、ＨＣｌ乾式酸化を適用した場合、ΔＴｏｘの値は（−）値（ｎｅｇａｔｉｖｅ ｖａｌｕｅ）になる。乾式酸化において、ＨＣｌが約０．５％以上使用された場合は、ＨＣｌガスの効果によりΔＴｏｘの変化は小さくなるが、実験結果で（−）値になった場合は、計測器の誤差と判断される。
【００３３】
以上説明したように、損傷層を用いた本発明の実施の第１形態によると、ホトマスクは損傷層を定義する段階（図１の段階３１）にて一回だけ使用されるため、工程が簡単になる。また、２次酸化膜、すなわち二重酸化膜を成長させる段階では、基板表面には何れの酸化膜も残っていないため、ウェーハの位置に関係なく、酸化膜の厚さを均一に維持することができ、二重酸化膜の厚みの管理が容易になる。
【００３４】
〈本発明の実施の第２形態〉
二重酸化膜を半導体基板に形成する本発明の実施の第２形態では、シリコン窒化膜の酸化特性を利用する。シリコン窒化膜（Ｓｉ３Ｎ４）が酸化されると、酸化窒化膜（ＳｉＯｘＮｙ）が形成される。この酸化窒化膜は、酸化膜の利点と窒化膜の利点とを有する。酸化窒化膜のＯ／Ｎ比は、様々に変化させることができる。窒素は、Ｓｉ−Ｏ結合を減少させ、酸化窒化膜に電気的ストレスを加える間、表面状態（表面状態が生成されること）を抑制する。そのため、熱電子効果が大きく減少する。これらの様々な理由から、酸化窒化膜は、超高集積素子に適合である。
【００３５】
酸化窒化膜を形成する技術としては、シリコン窒化膜の酸化法、ＮＨ３を用いたＳｉＯ２の窒化法、および酸化基剤として窒素含有酸化膜を用いたＳｉＯｘＮｙの直接成長法等がある。
【００３６】
本発明では、シリコン窒化膜の酸化法を利用する。シリコンの酸化率と比較してシリコン窒化膜の酸化速度が極めて遅いため、シリコン基板表面の特定部分に窒化膜を塗布した後に酸化工程を進行すると、相異した厚さの二重酸化膜が形成される。
【００３７】
本発明の実施の第２形態による二重酸化膜の形成方法は、図１１の工程図に示す。図１２〜図１７は、本発明の実施の第２形態による二重酸化膜の形成方法を説明するための概略断面図である。
【００３８】
まず、シリコン基板１００に窒化膜１０２を蒸着する（図１１の段階９０及び図１２）。シリコン窒化膜１０２の厚さは約５０〜１００Åであって、そのシリコン窒化膜の厚さは、エッチング工程におけるエッチング程度、及び酸化工程においてシリコン基板に対して成長する酸化膜の厚さ等を考慮して決定される。窒化膜の厚さを適宜に調節し、１回の酸化工程により二重酸化膜を形成することにより、工程（製造工程）を単純化させることができる。
【００３９】
ホトリソグラフィ工程（段階９１）では、窒化膜１０２上に感光膜１０４を塗布し、ホトマスク（図示省略）を用いて露光，現像することにより、図１３に示すような感光膜１０４のパターンを形成する。感光膜のパターンにより露出された窒化膜１０２の一部をエッチングして除去すると（段階９２）、図１４に示すように開放部１０５が形成される。その際、窒化膜１０２は、湿式エッチングや乾式エッチングによりエッチングされる。基板に残っている感光膜１０４を除去し（図１１の段階９３及び図１５）、前処理工程を進行する（段階９４）。前処理工程は、本実施の第１形態と同様に、酸化工程を進行する前に半導体基板の表面を洗浄する工程であって、ＮＨ４Ｆ，ＨＦ，及びＨ２Ｏが混合されているＬＡＬ５００を使用する、又はＮＨ４Ｏ，Ｈ２Ｏ，及びＨ２Ｏ２が混合された標準洗浄液１を使用する。
【００４０】
前処理段階９４では、図１６に示すようにシリコン窒化膜１０２がエッチングされることにより、シリコン窒化膜１０２ａが形成されると共にシリコン基板の開放部１０５においてもエッチングされる。前処理工程による洗浄は、エッチング後に残存するシリコン窒化膜１０２ａの厚さが３〜５０Åになるように進行される。
【００４１】
前処理が終了した後、酸化工程（段階９５）を進行する。窒化膜が残存する部分には、薄膜の酸化膜１０８が成長し、開放部１０５には厚膜の酸化膜１０６が成長する（図１７）。
【００４２】
本発明の実施の第２形態において、前処理段階９４は、シリコン基板１００の表面を洗浄する役割を果たすが、窒化膜の厚さを均一にエッチングする役割においても果たす。例えば、低圧化学気相蒸着（ＬＰＣＶＤ；Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法を用いて、極めて薄い（約２０Å以下）窒化膜を成長させることは、厚さの均一性を維持することが難しいため、実際の量産に適用することは困難である。従って、厚さが約５０〜１００Åの窒化膜を塗布した後、前処理段階で湿式エッチングにより窒化膜をエッチングすると、均一性の優れた薄膜の窒化膜を形成することが可能である。
【００４３】
前処理段階でシリコン窒化膜は、非常に低いエッチング率、例えば０．１〜１０Å／ｍｉｎでエッチングされるため、ウェーハ内における二重酸化膜の均一性を維持することができる。下記の表２は、前処理工程後に基板に対して残存するシリコン窒化膜の厚さと、酸化膜成長方法によるウェーハ内の二重酸化膜の均一性を説明するためのものである。
【００４４】
【表２】
Figure 0003544622
【００４５】
上記表２において、地域とはウェーハの地域（領域）を意味し、ウェーハの直線部（ｆｌａｔ ｚｏｎｅ）を基準として最上側が地域１、中央左側が地域２、中央部が地域３、中央右側が地域４、直線部の真上が地域５である。そして、乾式酸化は、９００℃下でＯ２を利用し、ベアシリコン基板の表面に対して１２０Åの酸化膜を成長させる条件を利用した。一方、熱湿式酸化では、８５０℃の温度条件と、ベアシリコン基板の表面に対して３８０Åの酸化膜を成長させる条件とを利用した。
【００４６】
乾式酸化の場合で、残留シリコン窒化膜の厚さが各々１０．７，２０．２，２５．８Åであるウェーハの表面に対して酸化膜を成長させた際に、各々４７．７，３１．０，３２．１Åの酸化窒化膜が形成されたが、２５．８Åの場合には、窒化膜は完全に酸化されないと評価された。
【００４７】
一方、熱湿式酸化の場合で、残留シリコン窒化膜の厚さが各々１１．６，２１．７，２８．０Åであるウェーハの表面に対して酸化膜を成長させた際、各々３４７．８，２８５．３，７８．７Åの酸化窒化膜が形成された。
【００４８】
表２のデータから明らかなように、シリコン窒化膜の酸化率は、酸化条件によって異なる。
【００４９】
図１８は、窒化膜の厚さによる窒化膜の酸化必要条件を示す。図１８において、Ｘ軸は窒化膜の厚さ（Å）を示し、Ｙ軸は窒化膜の酸化必要条件を示す。窒化膜の酸化必要条件は、窒化膜を完全に酸化させるための最低条件であって、ベアウェーハ、又はシリコン基板に酸化膜を成長させる際の酸化条件を考慮して表示した。グラフ１１０から明らかなように、窒化膜の厚さが２３Åの場合、その窒化膜を完全に酸化させて酸化窒化膜を形成するためには、酸化条件として最小限ベアウェーハを１２０Åにしなければならない。また、窒化膜の厚さが３０Åである場合はベアウェーハ３５０Åの酸化条件、窒化膜の厚さが５０Åである場合はベアウェーハ３０００Åの酸化条件をそれぞれ適用しなければならない。従って、窒化膜の厚さが約５０Å以上になると、その窒化膜を酸化させることは非常に困難となり、酸化された場合においても、ΔＴｏｘが非常に大きいため、実際工程で適用することは難しい。そのため、前処理段階（図１１の段階９４）後、基板表面に残存する窒化膜の厚さ（図１６の１０２ａ）は、５０Å以下にすることが好ましい。
【００５０】
図１９は、窒化膜の厚さ（Ｘ軸）と酸化窒化膜の厚さ（Ｙ軸）との関係を示すグラフである。１０．７Åの厚さを有する窒化膜をベアウェーハ１２０Åの酸化条件下で熱酸化させると、約４７．７Åの酸化窒化膜が成長し、１１．６Åの厚さを有する窒化膜をベアウェーハ３８０Åの酸化条件下で熱酸化させると、約３４７．８Åの酸化窒化膜が形成される。酸化工程により形成される酸化窒化膜の厚さは、図１９のグラフ１２０から明らかなように、変曲点Ａを有する。変曲点より薄い窒化膜は酸化工程を経て完全に酸化されるが、窒化膜の厚さが領域１２２にある場合、即ち変曲点より厚い窒化膜の場合は完全に酸化されない。従って、変曲点Ａ以前では、窒化膜の厚さと酸化窒化膜の厚さとが反比例関係を有するが、変曲点Ａ以後では、窒化膜の厚さと酸化窒化膜の厚さとが比例関係を有する。変曲点は、酸化条件によって図１９のＸ軸に沿って移動する。酸化条件がベアウェーハ１２０Åである場合、変曲点は約２０Åの厚さを有する窒化膜で発見され、酸化条件をベアウェーハ３８０Åにする場合には、変曲点は約３５Åの厚さを有する窒化膜で発見される。
【００５１】
【発明の効果】
以上説明したように、本発明によると、特性に優れ且つ非常に薄い超薄型の二重酸化膜の形成は、１回のホトリソグラフィ工程を用いた単純な過程で可能となり、ウェーハ内の酸化膜厚さの均一性において優れているため、混在集積回路素子や高速のマイクロプロセッサの製造において適用することが適合である。
【図面の簡単な説明】
【図１】本発明の実施の第１形態による二重酸化膜の形成方法を示す工程図（流れ図）である。
【図２】本発明の実施の第１形態による二重酸化膜の形成方法を説明するための概略断面図である（段階３０）。
【図３】本発明の実施の第１形態による二重酸化膜の形成方法を説明するための概略断面図である（段階３１）。
【図４】本発明の実施の第１形態による二重酸化膜の形成方法を説明するための概略断面図である（段階３２）。
【図５】本発明の実施の第１形態による二重酸化膜の形成方法を説明するための概略断面図である（段階３３，段階３４）。
【図６】本発明の実施の第１形態による二重酸化膜の形成方法を説明するための概略断面図である（段階３５）。
【図７】本発明の実施の第２形態による二重酸化膜の形成方法において、損傷層の深さによるΔＴＯＸの変化を示すグラフである。
【図８】本発明の第１実施例による二重酸化膜の形成方法において、前処理の程度によるΔＴＯＸの変化を示すグラフである。
【図９】本発明の第１実施例による二重酸化膜の形成方法において、成長酸化膜の厚さによるΔＴＯＸの変化を示すグラフである。
【図１０】本発明の第１実施例による二重酸化膜の形成方法において、ＨＣｌの使用量によるΔＴＯＸの変化を示すグラフである。
【図１１】本発明の実施の第２形態による二重酸化膜の形成方法を示す工程図（流れ図）である。
【図１２】本発明の実施の第２形態による二重酸化膜の形成方法を説明するための概略断面図である（段階９０）。
【図１３】本発明の実施の第２形態による二重酸化膜の形成方法を説明するための概略断面図である（段階９１）。
【図１４】本発明の実施の第２形態による二重酸化膜の形成方法を説明するための概略断面図である（段階９２）。
【図１５】本発明の実施の第２形態による二重酸化膜の形成方法を説明するための概略断面図である（段階９３）。
【図１６】本発明の実施の第２形態による二重酸化膜の形成方法を説明するための概略断面図である（段階９４）。
【図１７】本発明の実施の第２形態による二重酸化膜の形成方法を説明するための概略断面図である（段階９５）。
【図１８】本発明の実施の第２形態による二重酸化膜の形成方法において、シリコン窒化膜の厚さによる窒化膜酸化必要条件を説明するためのグラフである。
【図１９】本発明の第２実施例による二重酸化膜の形成方法において、シリコン窒化膜の厚さと酸化窒化膜の厚さとの関係を示すグラフである。
【符号の説明】
４０…半導体基板
４２…１次酸化膜
４４…感光膜
４５…損傷層
４７，４８…二重酸化膜
１００…半導体基板
１０２…シリコン窒化膜
１０４…感光膜
１０６，１０８…二重酸化膜

Claims (15)

  1. シリコン基板に厚さがお互いに異なる二重酸化膜を形成する方法において、
    シリコン基板の表面に、溝を形成すべき領域を定義する段階と、
    前記段階で定義された領域に存在するシリコン基板を乾式エッチングして、所定の深さを有する溝を形成する段階と、
    前記溝が形成されたシリコン基板を洗浄する前処理段階と、
    前記溝が形成されたシリコン基板に酸化膜を成長させ、前記溝には薄い酸化膜を成長させて、前記溝が形成されていない基板には厚い酸化膜を成長させる段階とを備えたことを特徴とする二重酸化膜の形成方法。
  2. 前記溝領域の定義段階は、シリコンウェーハに１次酸化膜を塗布する段階と、前記１次酸化膜上に感光膜を塗布する段階と、前記感光膜を露光，現像して前記溝領域パターンを前記感光膜に形成する段階とを含むことを特徴とする請求項１に記載の二重酸化膜の形成方法。
  3. 前記１次酸化膜の厚さは、１０〜１０００Åであることを特徴とする請求項２に記載の二重酸化膜の形成方法。
  4. 前記溝を形成する段階は、乾式エッチング法により行われることを特徴とする請求項１に記載の二重酸化膜の形成方法。
  5. 前記溝を形成する段階は、ＣＦ４，ＣＨＦ３，及びＡｒのうち１つのガスを用いて９００ｍＴｏｒｒ以下の低圧で実施する乾式エッチング法により行われることを特徴とする請求項１または４に記載の二重酸化膜の形成方法。
  6. 前記溝を形成する段階は、Ｃｌ２及びＨＢｒを利用する乾式エッチング法により行われることを特徴とする請求項１または４に記載の二重酸化膜の形成方法。
  7. 前記溝の深さは、２０〜１０００Åであることを特徴とする請求項１または４に記載の二重酸化膜の形成方法。
  8. 前記の前処理段階は、ＮＨ４Ｆ，ＨＦ，及びＨ２Ｏが混合されている第１洗浄液と、ＮＨ４ＯＨ，Ｈ２Ｏ，及びＨ２Ｏ２が混合された第２洗浄液を使用することを特徴とする請求項１に記載の二重酸化膜の形成方法。
  9. 前記の前処理段階は、ＮＨ４Ｆ，ＨＦ，Ｈ２Ｏが混合されている第１洗浄液と、ＮＨ４ＯＨ，Ｈ２Ｏ，Ｈ２Ｏ２が混合された第２洗浄液及びＨＦを使用することを特徴とする請求項１に記載の二重酸化膜の形成方法。
  10. 前記酸化膜を成長させる段階は、ＨＣｌを用いた乾式酸化法により行われることを特徴とする請求項１に記載の二重酸化膜の形成方法。
  11. 前記酸化膜を成長させる段階は、Ｈ ２ とＯ２を焼成する際に発生する水蒸気を使用した熱湿式酸化により行われることを特徴とする請求項１に記載の二重酸化膜の形成方法。
  12. 前記酸化膜を成長させる段階は、窒素雰囲気にて高温でウェーハを熱処理する段階と、乾式酸素を使用する急速加熱段階とを含むランピング酸化により行われることを特徴とする請求項１に記載の二重酸化膜の形成方法。
  13. 前記熱処理段階では、５０％以下の酸素を流すことを特徴とする請求項１２に記載の二重酸化膜の形成方法。
  14. 前記熱処理段階では、１００％の酸素を流すことを特徴とする請求項１２に記載の二重酸化膜の形成方法。
  15. シリコン基板に対して厚さがお互いに異なる二重酸化膜を形成する方法において、
    シリコン基板に１次酸化膜を塗布する段階と、
    前記１次酸化膜上に感光膜を塗布する段階と、
    前記感光膜を露光，現像して前記感光膜に溝のパターンを形成する段階と、
    前記溝のパターンにより露出された１次酸化膜の一部を乾式エッチングして除去すると同時に、シリコン基板に溝を形成する段階と、
    前記感光膜を除去する段階と、
    前記溝が形成されたシリコン基板を湿式洗浄する前処理段階と、
    前記の前処理されたシリコン基板に酸化膜を成長させ、前記溝には薄膜の酸化膜を成長させて、前記溝が形成されていない基板には、厚膜の酸化膜を成長させる段階とを備えたことを特徴とする二重酸化膜の形成方法。
JP21666798A 1997-10-17 1998-07-31 二重酸化膜の形成方法 Expired - Fee Related JP3544622B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970053362A KR100263645B1 (ko) 1997-10-17 1997-10-17 이중산화막형성방법
KR97-53362 1997-10-17

Publications (2)

Publication Number Publication Date
JPH11121450A JPH11121450A (ja) 1999-04-30
JP3544622B2 true JP3544622B2 (ja) 2004-07-21

Family

ID=19522955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21666798A Expired - Fee Related JP3544622B2 (ja) 1997-10-17 1998-07-31 二重酸化膜の形成方法

Country Status (4)

Country Link
US (2) US6207588B1 (ja)
JP (1) JP3544622B2 (ja)
KR (1) KR100263645B1 (ja)
TW (1) TW373266B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528445B1 (ko) * 1997-12-10 2006-02-13 삼성전자주식회사 이중 게이트 산화막 형성 방법
KR100338764B1 (ko) * 1999-09-20 2002-05-30 윤종용 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법
KR100494322B1 (ko) * 1999-12-22 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20010066284A (ko) * 1999-12-31 2001-07-11 황인길 박막 증착 공정에 있어서 웨이퍼별 두께 변화 방지 방법
US7528015B2 (en) * 2005-06-28 2009-05-05 Freescale Semiconductor, Inc. Tunable antifuse element and method of manufacture
US8008146B2 (en) * 2009-12-04 2011-08-30 International Business Machines Corporation Different thickness oxide silicon nanowire field effect transistors
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8445337B2 (en) 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8519479B2 (en) 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8394667B2 (en) 2010-07-14 2013-03-12 Micron Technology, Inc. Methods of forming memory cells, and methods of patterning chalcogenide-containing stacks
US9583591B2 (en) 2014-03-14 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Si recess method in HKMG replacement gate technology

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374560A (en) * 1989-04-03 1994-12-20 The University Of Colorado, Inc. Method for screening and distinguishing between cobalamin and folic acid deficiency based on assay for cystathionine and 2-methylcitric acid
JPS6457627A (en) * 1987-08-28 1989-03-03 Fujitsu Ltd Manufacture of semiconductor device
JP2504558B2 (ja) * 1989-03-31 1996-06-05 日産自動車株式会社 熱酸化膜の形成方法
US5190792A (en) * 1989-09-27 1993-03-02 International Business Machines Corporation High-throughput, low-temperature process for depositing oxides
JP2639202B2 (ja) * 1990-10-18 1997-08-06 富士通株式会社 半導体装置の製造方法
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
JPH0590254A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 半導体装置の製造方法
US5362685A (en) * 1992-10-29 1994-11-08 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide in integrated circuit devices
JP2897636B2 (ja) * 1994-03-25 1999-05-31 住友金属工業株式会社 シリコン基板の酸化方法
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
US5486266A (en) * 1994-09-01 1996-01-23 Taiwan Semiconductor Manuf. Company Method for improving the adhesion of a deposited metal layer
US5550075A (en) * 1995-01-19 1996-08-27 United Microelectronics Corporation Ion implanted programmable cell for read only memory applications
JPH09223685A (ja) * 1996-02-14 1997-08-26 Sony Corp プラズマ処理装置およびプラズマ処理方法
JPH09260664A (ja) * 1996-03-26 1997-10-03 Nippon Steel Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TW373266B (en) 1999-11-01
KR19990032347A (ko) 1999-05-15
JPH11121450A (ja) 1999-04-30
US6340625B1 (en) 2002-01-22
US6207588B1 (en) 2001-03-27
KR100263645B1 (ko) 2000-09-01

Similar Documents

Publication Publication Date Title
EP1051744B1 (en) Method of forming a semiconductor device
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2005536053A (ja) 金属酸化物を用いてデュアルゲートオキサイドデバイスを形成するための方法および形成されるデバイス
JP3544622B2 (ja) 二重酸化膜の形成方法
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
JP4358556B2 (ja) 半導体装置の製造方法
JP3206921B2 (ja) 極薄ゲート酸化物を形成する方法
US20050085048A1 (en) Method of fabricating shallow trench isolation with improved smiling effect
JP4101130B2 (ja) 半導体装置の製造方法
JPH04150030A (ja) 半導体装置の製造方法
JP2006210463A (ja) 半導体装置及びその製造方法
JP4309492B2 (ja) 半導体装置の製造方法
WO2023000466A1 (zh) 半导体结构及其制作方法
KR0167252B1 (ko) 반도체 집적회로의 소자격리방법
CN111883418B (zh) 半导体结构的制造方法
JPH09331043A (ja) 半導体記憶装置の製造方法
KR100344841B1 (ko) 반도체 소자의 듀얼 게이트 산화막 형성 방법
KR100422519B1 (ko) 반도체 소자 제조방법
KR20000001861A (ko) 반도체소자 제조방법
KR20030000436A (ko) 반도체 소자의 격리막 제조방법
TW490798B (en) Protection structure and method of shallow trench isolation
JP2004228258A (ja) 半導体装置の製造方法
JP2002009144A (ja) 半導体装置の製造方法
TWI304630B (ja)
JPH0817907A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees