JPH0817907A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0817907A JPH0817907A JP14422794A JP14422794A JPH0817907A JP H0817907 A JPH0817907 A JP H0817907A JP 14422794 A JP14422794 A JP 14422794A JP 14422794 A JP14422794 A JP 14422794A JP H0817907 A JPH0817907 A JP H0817907A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- element isolation
- silicon substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】結晶欠陥の発生しない素子分離絶縁膜の形成方
法を提供し、微細で高密度の半導体装置の製造を容易に
する。 【構成】素子分離領域となるシリコン基板に溝を形成す
る工程と、酸化剤を透過する絶縁膜材料、又はシリコン
薄膜を、この溝の表面とシリコン基板の表面に形成する
工程と、これらの工程の後でシリコン基板に形成した前
記溝領域のみを選択的に熱酸化する工程とを通して、前
記の素子分離絶縁膜を形成する。
法を提供し、微細で高密度の半導体装置の製造を容易に
する。 【構成】素子分離領域となるシリコン基板に溝を形成す
る工程と、酸化剤を透過する絶縁膜材料、又はシリコン
薄膜を、この溝の表面とシリコン基板の表面に形成する
工程と、これらの工程の後でシリコン基板に形成した前
記溝領域のみを選択的に熱酸化する工程とを通して、前
記の素子分離絶縁膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体素子間を絶縁分離する素子分離絶縁
膜の形成方法に関する。
に関し、特に半導体素子間を絶縁分離する素子分離絶縁
膜の形成方法に関する。
【０００２】
【従来の技術】素子分離絶縁膜の形成方法としては、従
来ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ
Ｓｉｌｉｃｏｎ）法が広く用いられている。この方法
は、シリコン窒化膜等の耐酸化性を有する絶縁膜をマス
クにして熱酸化し、シリコン基板の一部に選択的にシリ
コン酸化膜を形成するものである。
来ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ
Ｓｉｌｉｃｏｎ）法が広く用いられている。この方法
は、シリコン窒化膜等の耐酸化性を有する絶縁膜をマス
クにして熱酸化し、シリコン基板の一部に選択的にシリ
コン酸化膜を形成するものである。
【０００３】しかし、このＬＯＣＯＳ法による素子分離
絶縁膜の形成方法では、半導体素子の微細化に対応でき
なくなってきている。この理由として、次の２つの理由
が挙げられる。その第１の理由は、このＬＯＣＯＳ法で
は、素子分離絶縁膜であるシリコン酸化膜が凸状に形成
され、その平坦性が悪くなっている。この平坦性の悪さ
のために、素子分離絶縁膜上に微細な形状のパターンが
形成できなくなり、微細構造の半導体素子の形成に限界
が生じる。その第２の理由は、このＬＯＣＯＳ法では、
熱酸化の時にいわゆるバーズビークが形成され素子分離
絶縁膜のエッジが裾を引く。このために、素子分離絶縁
膜のパターン寸法が設計値より大きくなり、０．５μｍ
以下のパターン形成が難しくなってくる。又、このバー
ズビークを回避しようとすると、この方法ではシリコン
基板への結晶欠陥の発生が避けられなくなる。
絶縁膜の形成方法では、半導体素子の微細化に対応でき
なくなってきている。この理由として、次の２つの理由
が挙げられる。その第１の理由は、このＬＯＣＯＳ法で
は、素子分離絶縁膜であるシリコン酸化膜が凸状に形成
され、その平坦性が悪くなっている。この平坦性の悪さ
のために、素子分離絶縁膜上に微細な形状のパターンが
形成できなくなり、微細構造の半導体素子の形成に限界
が生じる。その第２の理由は、このＬＯＣＯＳ法では、
熱酸化の時にいわゆるバーズビークが形成され素子分離
絶縁膜のエッジが裾を引く。このために、素子分離絶縁
膜のパターン寸法が設計値より大きくなり、０．５μｍ
以下のパターン形成が難しくなってくる。又、このバー
ズビークを回避しようとすると、この方法ではシリコン
基板への結晶欠陥の発生が避けられなくなる。
【０００４】このようなＬＯＣＯＳ法の限界のために、
微細形状の素子分離が可能な新しい方法が検討されてい
る。その中で最も有望な方法として、リセスＬＯＣＯＳ
が挙げられる。このリセスＬＯＣＯＳ法は、シリコン基
板の一部を凹状にした後この領域を選択的に熱酸化する
方法である。
微細形状の素子分離が可能な新しい方法が検討されてい
る。その中で最も有望な方法として、リセスＬＯＣＯＳ
が挙げられる。このリセスＬＯＣＯＳ法は、シリコン基
板の一部を凹状にした後この領域を選択的に熱酸化する
方法である。
【０００５】以下、典型的なリセスＬＯＣＯＳ法による
素子分離絶縁膜の形成方法について、図４に基づいて説
明する。図４は従来法を説明するためのリセスＬＯＣＯ
Ｓ法を工程順に示した略断面図である。
素子分離絶縁膜の形成方法について、図４に基づいて説
明する。図４は従来法を説明するためのリセスＬＯＣＯ
Ｓ法を工程順に示した略断面図である。
【０００６】図４（ａ）に示すように、シリコン基板３
１上にシリコン酸化膜３２を熱酸化法で、このシリコン
酸化膜３２上にシリコン窒化膜３３をＣＶＤ（化学気相
成長）法でそれぞれ形成した後、ホトレジストマスク３
４をマスクにしてドライエッチングを行う。このドライ
エッチングで、シリコン窒化膜３３、シリコン酸化膜３
２を順次エッチングし、シリコン基板３１の表面も加工
してシリコン溝３５を形成する。このシリコン溝３５の
深さは、素子分離絶縁膜の膜厚に合わせて決られるがだ
いたい２００〜５００ｎｍとする。このエッチング工
程、特にシリコン基板３１のドライエッチングにおい
て、エッチング・ダメージ３６がこのシリコン溝の底部
に多く形成される。
１上にシリコン酸化膜３２を熱酸化法で、このシリコン
酸化膜３２上にシリコン窒化膜３３をＣＶＤ（化学気相
成長）法でそれぞれ形成した後、ホトレジストマスク３
４をマスクにしてドライエッチングを行う。このドライ
エッチングで、シリコン窒化膜３３、シリコン酸化膜３
２を順次エッチングし、シリコン基板３１の表面も加工
してシリコン溝３５を形成する。このシリコン溝３５の
深さは、素子分離絶縁膜の膜厚に合わせて決られるがだ
いたい２００〜５００ｎｍとする。このエッチング工
程、特にシリコン基板３１のドライエッチングにおい
て、エッチング・ダメージ３６がこのシリコン溝の底部
に多く形成される。
【０００７】次に、ホトレジストマスク３４を除去し、
シリコン基板３１を洗浄して熱酸化を行う。このように
して、図４（ｂ）に示すように素子分離シリコン酸化膜
３７ａが形成される。ここで、シリコン窒化膜３４は熱
酸化に対する酸化耐性が高いのでこのシリコン窒化膜３
４に被覆されたシリコン基板の酸化は進行しない。この
ためにシリコン溝３５部のみが酸化され、この領域に素
子分離シリコン酸化膜３７ａが形成されることになる。
この熱酸化の工程において、シリコン溝領域のシリコン
基板に結晶欠陥３８が発生する。
シリコン基板３１を洗浄して熱酸化を行う。このように
して、図４（ｂ）に示すように素子分離シリコン酸化膜
３７ａが形成される。ここで、シリコン窒化膜３４は熱
酸化に対する酸化耐性が高いのでこのシリコン窒化膜３
４に被覆されたシリコン基板の酸化は進行しない。この
ためにシリコン溝３５部のみが酸化され、この領域に素
子分離シリコン酸化膜３７ａが形成されることになる。
この熱酸化の工程において、シリコン溝領域のシリコン
基板に結晶欠陥３８が発生する。
【０００８】最後に、前記のシリコン窒化膜３４とシリ
コン酸化膜３２を薬液中でエッチング除去する。このよ
うにして、図４（ｃ）に示すようにシリコン基板３１の
所定の領域に素子分離絶縁膜３７が形成される。
コン酸化膜３２を薬液中でエッチング除去する。このよ
うにして、図４（ｃ）に示すようにシリコン基板３１の
所定の領域に素子分離絶縁膜３７が形成される。
【０００９】
【発明が解決しようとする課題】先述した従来のリセス
ＬＯＣＯＳ法では、シリコン基板表面に形成するシリコ
ン溝はドライエッチングで行われる。この場合微細な溝
の形成が必要とされるために、反応性イオンエッチング
のエッチング異方性を高めることが要求される。この異
方性の高いエッチングでは、エネルギーの高いイオンが
シリコン基板に衝突するために、シリコン溝の底面に多
量のエッチング・ダメージが残存するようになる。そし
て前記の素子分離シリコン酸化膜を形成後に、この素子
分離シリコン酸化膜の周辺のシリコン基板に多くの結晶
欠陥が発生するようになる。
ＬＯＣＯＳ法では、シリコン基板表面に形成するシリコ
ン溝はドライエッチングで行われる。この場合微細な溝
の形成が必要とされるために、反応性イオンエッチング
のエッチング異方性を高めることが要求される。この異
方性の高いエッチングでは、エネルギーの高いイオンが
シリコン基板に衝突するために、シリコン溝の底面に多
量のエッチング・ダメージが残存するようになる。そし
て前記の素子分離シリコン酸化膜を形成後に、この素子
分離シリコン酸化膜の周辺のシリコン基板に多くの結晶
欠陥が発生するようになる。
【００１０】このプロセス誘起の結晶欠陥は以下のよう
にして形成される。すなわち、シリコン溝の熱酸化の時
に過剰のシリコン原子がシリコン基板の表面部に発生す
る。この発生したシリコン原子が前記のエッチング・ダ
メージ領域に析出し小さな積層欠陥あるいは転位を成長
させる。このように、前記のドライエッチングで生じる
エッチング・ダメージと熱酸化により発生する過剰のシ
リコン原子とが複合して、素子分離絶縁膜近傍のシリコ
ン基板に結晶欠陥を発生させる。
にして形成される。すなわち、シリコン溝の熱酸化の時
に過剰のシリコン原子がシリコン基板の表面部に発生す
る。この発生したシリコン原子が前記のエッチング・ダ
メージ領域に析出し小さな積層欠陥あるいは転位を成長
させる。このように、前記のドライエッチングで生じる
エッチング・ダメージと熱酸化により発生する過剰のシ
リコン原子とが複合して、素子分離絶縁膜近傍のシリコ
ン基板に結晶欠陥を発生させる。
【００１１】このようにして発生する結晶欠陥は、シリ
コン基板表面に形成されるトランジスタの拡散層の接合
リークの増大あるいは異常リークの原因となり、半導体
装置の特性あるいは歩留りを低下させる。
コン基板表面に形成されるトランジスタの拡散層の接合
リークの増大あるいは異常リークの原因となり、半導体
装置の特性あるいは歩留りを低下させる。
【００１２】ここで、このプロセス誘起の結晶欠陥を抑
制するために、前記のエッチング・ダメージ層を前記の
熱酸化前に除去するかあるいは高温の熱処理で再回復さ
せるような有効な手段がない。このダメージ層を除去す
る方法として、シリコン溝を形成した後にウェットエッ
チングあるいはドライエッチングでシリコン溝部を再度
エッチングする方法が考えられる。しかし、この方法は
等方的なエッチングであり、素子分離領域の幅が微細化
されることに対応できなくなる。又、前記の高温の熱処
理による結晶を再回復させる方法では、その温度が１０
００℃以上必要とされる。このような温度では熱処理時
にシリコン基板の表面荒れが生じる。
制するために、前記のエッチング・ダメージ層を前記の
熱酸化前に除去するかあるいは高温の熱処理で再回復さ
せるような有効な手段がない。このダメージ層を除去す
る方法として、シリコン溝を形成した後にウェットエッ
チングあるいはドライエッチングでシリコン溝部を再度
エッチングする方法が考えられる。しかし、この方法は
等方的なエッチングであり、素子分離領域の幅が微細化
されることに対応できなくなる。又、前記の高温の熱処
理による結晶を再回復させる方法では、その温度が１０
００℃以上必要とされる。このような温度では熱処理時
にシリコン基板の表面荒れが生じる。
【００１３】このように従来のリセスＬＯＣＯＳ法で
は、先述した素子分離シリコン酸化膜の周辺のシリコン
基板に結晶欠陥の発生することは避けられない。素子分
離領域が微細になる程この欠陥の発生量は増大するた
め、この結晶欠陥発生を抑制する抜本的手段の開発が大
きな課題となっている。
は、先述した素子分離シリコン酸化膜の周辺のシリコン
基板に結晶欠陥の発生することは避けられない。素子分
離領域が微細になる程この欠陥の発生量は増大するた
め、この結晶欠陥発生を抑制する抜本的手段の開発が大
きな課題となっている。
【００１４】本発明の目的は、以上のような問題を解決
して、今後の微細構造の半導体素子の形成に対応でき
る、結晶欠陥を誘起しないリセスＬＯＣＯＳ法による素
子分離絶縁膜の製造方法を提供するものである。
して、今後の微細構造の半導体素子の形成に対応でき
る、結晶欠陥を誘起しないリセスＬＯＣＯＳ法による素
子分離絶縁膜の製造方法を提供するものである。
【００１５】
【課題を解決するための手段】このために本発明では、
シリコン基板主面に酸化防止膜を形成する工程と、素子
分離形成領域の前記酸化防止膜を除去する工程と、前記
酸化防止膜の除去された領域のシリコン基板主面に溝を
形成する工程と、酸化剤を透過する絶縁膜で前記溝の内
壁を被覆する工程と、前記溝部を前記酸化剤雰囲気で熱
酸化する工程を含んで素子分離絶縁膜を形成する。
シリコン基板主面に酸化防止膜を形成する工程と、素子
分離形成領域の前記酸化防止膜を除去する工程と、前記
酸化防止膜の除去された領域のシリコン基板主面に溝を
形成する工程と、酸化剤を透過する絶縁膜で前記溝の内
壁を被覆する工程と、前記溝部を前記酸化剤雰囲気で熱
酸化する工程を含んで素子分離絶縁膜を形成する。
【００１６】この場合には、前記の酸化剤を透過する絶
縁膜が、化学気相成長法で成膜されるシリコン酸化膜で
あることが好ましい。
縁膜が、化学気相成長法で成膜されるシリコン酸化膜で
あることが好ましい。
【００１７】あるいは、シリコン基板主面に酸化防止膜
を形成する工程と、素子分離形成領域の前記酸化防止膜
を除去する工程と、前記酸化防止膜の除去された領域の
シリコン基板主面に溝を形成する工程と、前記溝の内壁
を被覆するシリコン薄膜を形成する工程と、前記溝部を
熱酸化する工程とを含んで前記の素子分離絶縁膜を形成
する。
を形成する工程と、素子分離形成領域の前記酸化防止膜
を除去する工程と、前記酸化防止膜の除去された領域の
シリコン基板主面に溝を形成する工程と、前記溝の内壁
を被覆するシリコン薄膜を形成する工程と、前記溝部を
熱酸化する工程とを含んで前記の素子分離絶縁膜を形成
する。
【００１８】この場合は、前記シリコン薄膜が多結晶シ
リコン膜であり、この多結晶シリコン膜が化学気相成長
法で成膜されることが好ましい。
リコン膜であり、この多結晶シリコン膜が化学気相成長
法で成膜されることが好ましい。
【００１９】
【実施例】次に、本発明の実施例について図１に基づい
て説明する。図１は、本発明の第１の実施例の素子分離
絶縁膜の形成方法を説明する工程順の略断面図である。
て説明する。図１は、本発明の第１の実施例の素子分離
絶縁膜の形成方法を説明する工程順の略断面図である。
【００２０】まず初めに、シリコン基板１表面に熱酸化
法により、シリコン酸化膜２を形成する。このシリコン
酸化膜の膜厚は１０〜２０ｎｍにする。このシリコン酸
化膜２に積層するように、ＣＶＤ法によりシリコン窒化
膜３を堆積させる。ここでこのシリコン窒化膜３の膜厚
は１００〜１５０ｎｍにする。
法により、シリコン酸化膜２を形成する。このシリコン
酸化膜の膜厚は１０〜２０ｎｍにする。このシリコン酸
化膜２に積層するように、ＣＶＤ法によりシリコン窒化
膜３を堆積させる。ここでこのシリコン窒化膜３の膜厚
は１００〜１５０ｎｍにする。
【００２１】このようにした後、図１（ａ）に示すよう
にホトレジストマスク４を公知のリソグラフィー技術に
より形成する。次に、ドライエッチング技術によりこれ
らのシリコン窒化膜３、シリコン酸化膜２及びシリコン
基板１の表面を連続して加工する。ここでドライエッチ
ング装置はマルチチャンバー装置であり、それぞれの被
エッチング材料は同一装置内の別チャンバーで処理され
る。このために、これらの材料の連続加工中はシリコン
基板が空気中に曝されることはない。このようにして、
酸素を含めた空気中からの不純物汚染を低減し、清浄度
が高く安定したドライエッチングを可能にする。
にホトレジストマスク４を公知のリソグラフィー技術に
より形成する。次に、ドライエッチング技術によりこれ
らのシリコン窒化膜３、シリコン酸化膜２及びシリコン
基板１の表面を連続して加工する。ここでドライエッチ
ング装置はマルチチャンバー装置であり、それぞれの被
エッチング材料は同一装置内の別チャンバーで処理され
る。このために、これらの材料の連続加工中はシリコン
基板が空気中に曝されることはない。このようにして、
酸素を含めた空気中からの不純物汚染を低減し、清浄度
が高く安定したドライエッチングを可能にする。
【００２２】又、このドライエッチングでは被エッチン
グ材料間のエッチング選択比を高めて、エッチング・ダ
メージの発生量を低減する。先述のシリコン窒化膜３の
ドライエッチングでは、反応ガスとしてＮＦ3 とＯ2 の
混合ガスを用いる。このような反応ガスの選択により、
下層のシリコン酸化膜２のエッチングが進まないように
する。次のシリコン酸化膜２のエッチングでは、反応ガ
スとしてＣＨＦ3 とＣＯの混合ガスを用いる。このよう
にして、下地のシリコン基板とのエッチングの選択比を
高め、シリコン基板のエッチングが生じないようにす
る。次のシリコン基板１のエッチングでは、反応ガスと
してＣｌ2 、ＨＢｒ及びＯ2 の混合ガスを用いる。この
シリコン基板のエッチングで形成するシリコン溝の深さ
は１００〜３００ｎｍである。前記のシリコン酸化膜２
のエッチングあるいはシリコン基板１のエッチング工程
において、図１（ａ）に示すようにエッチング・ダメー
ジ６がシリコン溝の底部に少し形成される。
グ材料間のエッチング選択比を高めて、エッチング・ダ
メージの発生量を低減する。先述のシリコン窒化膜３の
ドライエッチングでは、反応ガスとしてＮＦ3 とＯ2 の
混合ガスを用いる。このような反応ガスの選択により、
下層のシリコン酸化膜２のエッチングが進まないように
する。次のシリコン酸化膜２のエッチングでは、反応ガ
スとしてＣＨＦ3 とＣＯの混合ガスを用いる。このよう
にして、下地のシリコン基板とのエッチングの選択比を
高め、シリコン基板のエッチングが生じないようにす
る。次のシリコン基板１のエッチングでは、反応ガスと
してＣｌ2 、ＨＢｒ及びＯ2 の混合ガスを用いる。この
シリコン基板のエッチングで形成するシリコン溝の深さ
は１００〜３００ｎｍである。前記のシリコン酸化膜２
のエッチングあるいはシリコン基板１のエッチング工程
において、図１（ａ）に示すようにエッチング・ダメー
ジ６がシリコン溝の底部に少し形成される。
【００２３】次に、酸素プラズマによるアッシングでホ
トレジストマスク４を除去した後、シリコン基板１は硫
酸又は塩酸等の酸系の薬液中で洗浄される。
トレジストマスク４を除去した後、シリコン基板１は硫
酸又は塩酸等の酸系の薬液中で洗浄される。
【００２４】このようにした後、図１（ｂ）に示すよう
にシリコン基板１の表面全体を被覆して、膜厚が２０〜
５０ｎｍのコート絶縁膜７を形成する。このコート絶縁
膜７は、反応ガスとしてＳＨ4 とＯ2 若しくはＮ2 Ｏの
混合するガスを用いるＣＶＤ法で堆積されるシリコン酸
化膜である。ここでＣＶＤの成膜温度は４００〜７００
℃に設定される。 このようなＣＶＤ法で形成するシリ
コン酸化膜は、一般に多孔性を有する絶縁膜となっでい
る。このために、熱酸化の酸化剤、例えばＯＨあるいは
Ｏ2 分子はこのシリコン酸化膜を透過し易くなってい
る。
にシリコン基板１の表面全体を被覆して、膜厚が２０〜
５０ｎｍのコート絶縁膜７を形成する。このコート絶縁
膜７は、反応ガスとしてＳＨ4 とＯ2 若しくはＮ2 Ｏの
混合するガスを用いるＣＶＤ法で堆積されるシリコン酸
化膜である。ここでＣＶＤの成膜温度は４００〜７００
℃に設定される。 このようなＣＶＤ法で形成するシリ
コン酸化膜は、一般に多孔性を有する絶縁膜となっでい
る。このために、熱酸化の酸化剤、例えばＯＨあるいは
Ｏ2 分子はこのシリコン酸化膜を透過し易くなってい
る。
【００２５】次に、シリコン基板１を熱酸化炉の反応管
に挿入する。ここで初めは窒素雰囲気中で１０００℃、
５〜２０分間の熱処理を行う。引続いて、この反応管に
Ｈ2Ｏのガスを導入し、前記シリコン溝５の領域を熱酸
化する。この熱酸化により、図１（ｃ）に示すように膜
厚が５００ｎｍの素子分離シリコン酸化膜８ａが形成さ
れる。ここでシリコン窒化膜３はこの熱酸化に対して酸
化耐性を有するので、このシリコン窒化膜３で被覆され
た領域のシリコン基板表面は酸化されない。これに対
し、シリコン溝５の領域は、先述した酸化剤を透過する
コート絶縁膜７で覆われているので、この領域でシリコ
ン基板の酸化が進む。
に挿入する。ここで初めは窒素雰囲気中で１０００℃、
５〜２０分間の熱処理を行う。引続いて、この反応管に
Ｈ2Ｏのガスを導入し、前記シリコン溝５の領域を熱酸
化する。この熱酸化により、図１（ｃ）に示すように膜
厚が５００ｎｍの素子分離シリコン酸化膜８ａが形成さ
れる。ここでシリコン窒化膜３はこの熱酸化に対して酸
化耐性を有するので、このシリコン窒化膜３で被覆され
た領域のシリコン基板表面は酸化されない。これに対
し、シリコン溝５の領域は、先述した酸化剤を透過する
コート絶縁膜７で覆われているので、この領域でシリコ
ン基板の酸化が進む。
【００２６】このように、コート絶縁膜７を被覆するこ
とで、前記の窒素雰囲気中での熱処理時に発生するシリ
コン基板表面荒れを防止することができる。尚、この熱
処理により先述したエッチング・ダメージ６は除去され
る。
とで、前記の窒素雰囲気中での熱処理時に発生するシリ
コン基板表面荒れを防止することができる。尚、この熱
処理により先述したエッチング・ダメージ６は除去され
る。
【００２７】このようにして素子分離シリコン酸化膜８
ａを形成した後、コート絶縁膜７、シリコン窒化膜３及
びシリコン酸化膜２を順次に、それぞれ弗酸、ホット燐
酸、弗酸の化学薬液でエッチング除去する。このように
して、図１（ｄ）に示すようにシリコン基板１の表面
に、選択的に素子分離絶縁膜８が形成される。
ａを形成した後、コート絶縁膜７、シリコン窒化膜３及
びシリコン酸化膜２を順次に、それぞれ弗酸、ホット燐
酸、弗酸の化学薬液でエッチング除去する。このように
して、図１（ｄ）に示すようにシリコン基板１の表面
に、選択的に素子分離絶縁膜８が形成される。
【００２８】以上の実施例では、コート絶縁膜７にＣＶ
Ｄ法で形成するシリコン酸化膜を用いる場合について述
べたが、このコート絶縁膜が不純物を含有するシリコン
酸化膜でも同様の効果のあることに言及しておく。ここ
でこのような不純物を含むシリコン酸化膜としては、Ｂ
ＳＧ（ボロンガラスを含むシリコン酸化物）膜、ＰＳＧ
（リンガラスを含むシリコン酸化物）膜あるいはＢＰＳ
Ｇ（ボロンガラス、リンガラスを含むシリコン酸化物）
膜がある。このような不純物を含んだシリコン酸化膜を
用いる場合には、チャネルストッパー用のボロンあるい
はリン等の不純物も同時にシリコン基板に導入されるた
めに全体の工程数が短縮する。
Ｄ法で形成するシリコン酸化膜を用いる場合について述
べたが、このコート絶縁膜が不純物を含有するシリコン
酸化膜でも同様の効果のあることに言及しておく。ここ
でこのような不純物を含むシリコン酸化膜としては、Ｂ
ＳＧ（ボロンガラスを含むシリコン酸化物）膜、ＰＳＧ
（リンガラスを含むシリコン酸化物）膜あるいはＢＰＳ
Ｇ（ボロンガラス、リンガラスを含むシリコン酸化物）
膜がある。このような不純物を含んだシリコン酸化膜を
用いる場合には、チャネルストッパー用のボロンあるい
はリン等の不純物も同時にシリコン基板に導入されるた
めに全体の工程数が短縮する。
【００２９】この実施例では、素子分離シリコン酸化膜
８ａを形成する熱酸化の前に窒素雰囲気中での熱処理を
行ったが、この熱処理の工程を省略してもよい。但し、
この場合には熱酸化の初期はＮ2 とＯ2 の混合ガスで行
い、その後Ｈ2 Ｏのガス雰囲気にする。
８ａを形成する熱酸化の前に窒素雰囲気中での熱処理を
行ったが、この熱処理の工程を省略してもよい。但し、
この場合には熱酸化の初期はＮ2 とＯ2 の混合ガスで行
い、その後Ｈ2 Ｏのガス雰囲気にする。
【００３０】次に第２の実施例ついて図２に基づいて説
明する。図２は本発明の第２の実施例の素子分離絶縁膜
の形成方法を説明する工程順の略断面図である。
明する。図２は本発明の第２の実施例の素子分離絶縁膜
の形成方法を説明する工程順の略断面図である。
【００３１】図２（ａ）に示すように、第１の実施例で
説明した図１（ａ）と同様にして、シリコン基板１の表
面にシリコン溝５を形成する。ここでは、その詳細な説
明を省略する。次に、図２（ｂ）に示すようにシリコン
基板１の表面全体を被覆するようにして、膜厚が１０〜
２０ｎｍのシリコン薄膜９を形成する。このシリコン薄
膜９は、反応ガスとしてＳｉＨ4 あるいはＳｉＨ2 Ｃｌ
2 のガスを用いるＣＶＤ法で堆積されるポリシリコン膜
である。ここでこのＣＶＤの成膜温度は、反応ガスがＳ
ｉＨ4 の場合に５５０〜６５０℃に設定され、反応ガス
がＳｉＨ2 Ｃｌ2 場合に６５０〜７５０℃に設定され
る。このようにして、結晶粒径が１０〜５０ｎｍのポリ
シリコン膜９を形成する。
説明した図１（ａ）と同様にして、シリコン基板１の表
面にシリコン溝５を形成する。ここでは、その詳細な説
明を省略する。次に、図２（ｂ）に示すようにシリコン
基板１の表面全体を被覆するようにして、膜厚が１０〜
２０ｎｍのシリコン薄膜９を形成する。このシリコン薄
膜９は、反応ガスとしてＳｉＨ4 あるいはＳｉＨ2 Ｃｌ
2 のガスを用いるＣＶＤ法で堆積されるポリシリコン膜
である。ここでこのＣＶＤの成膜温度は、反応ガスがＳ
ｉＨ4 の場合に５５０〜６５０℃に設定され、反応ガス
がＳｉＨ2 Ｃｌ2 場合に６５０〜７５０℃に設定され
る。このようにして、結晶粒径が１０〜５０ｎｍのポリ
シリコン膜９を形成する。
【００３２】次に、シリコン基板１を熱酸化炉で熱酸化
する。この場合の熱酸化の温度は１０００℃であり、酸
化雰囲気ガスはＨ2 Ｏである。この熱酸化により図２
（ｃ）に示す素子分離シリコン酸化膜８ａが形成され
る。
する。この場合の熱酸化の温度は１０００℃であり、酸
化雰囲気ガスはＨ2 Ｏである。この熱酸化により図２
（ｃ）に示す素子分離シリコン酸化膜８ａが形成され
る。
【００３３】この素子分離シリコン酸化膜８ａの形成で
は、初めシリコン薄膜９の熱酸化過程がある。そしてこ
のシリコン薄膜９が酸化される間に、前記のエッチング
・ダメージ６は除去される。ここで、この酸化過程の間
に生じる先述したような過剰シリコン原子はシリコン薄
膜９にある結晶粒界に捕獲され、シリコン基板に進入す
ることがない。そこで、このシリコン薄膜９の酸化が進
行している間は、エッチング・ダメージ６へのシリコン
原子の析出による、先述したような結晶欠陥の発生はな
い。
は、初めシリコン薄膜９の熱酸化過程がある。そしてこ
のシリコン薄膜９が酸化される間に、前記のエッチング
・ダメージ６は除去される。ここで、この酸化過程の間
に生じる先述したような過剰シリコン原子はシリコン薄
膜９にある結晶粒界に捕獲され、シリコン基板に進入す
ることがない。そこで、このシリコン薄膜９の酸化が進
行している間は、エッチング・ダメージ６へのシリコン
原子の析出による、先述したような結晶欠陥の発生はな
い。
【００３４】このシリコン薄膜９の酸化時間は酸化雰囲
気ガスを変えることで制御できる。例えば、熱酸化の初
期にはＯ2 ガスを用い、所定の時間の経過後、例えば１
０分間後にＨ2 Ｏガスに切替える方法をとればよい。
気ガスを変えることで制御できる。例えば、熱酸化の初
期にはＯ2 ガスを用い、所定の時間の経過後、例えば１
０分間後にＨ2 Ｏガスに切替える方法をとればよい。
【００３５】このように、熱酸化の初期にエッチング・
ダメージ６を除去する熱処理ができるようにして、結晶
欠陥の発生を抑制するようにする。
ダメージ６を除去する熱処理ができるようにして、結晶
欠陥の発生を抑制するようにする。
【００３６】この熱酸化の工程で、シリコン薄膜９は図
２（ｃ）に示す薄いシリコン酸化膜１０に変わる。そこ
で、この薄いシリコン酸化膜１０、シリコン窒化膜３及
びシリコン酸化膜２を順次に、それぞれ弗酸、ホット燐
酸、弗酸の化学薬液でエッチング除去する。このように
して、図２（ｄ）に示すようにシリコン基板１の表面
に、選択的に素子分離絶縁膜８が形成される。
２（ｃ）に示す薄いシリコン酸化膜１０に変わる。そこ
で、この薄いシリコン酸化膜１０、シリコン窒化膜３及
びシリコン酸化膜２を順次に、それぞれ弗酸、ホット燐
酸、弗酸の化学薬液でエッチング除去する。このように
して、図２（ｄ）に示すようにシリコン基板１の表面
に、選択的に素子分離絶縁膜８が形成される。
【００３７】以上の実施例では、シリコン薄膜９にポリ
シリコン膜を用いる場合について述べたが、このシリコ
ン薄膜９がアモルファスシリコン膜でも同様の効果のあ
ることに言及しておく。更に、このシリコン薄膜９に
は、ボロン、リンあるいはヒ素等の不純物が含まれてい
てもよい。
シリコン膜を用いる場合について述べたが、このシリコ
ン薄膜９がアモルファスシリコン膜でも同様の効果のあ
ることに言及しておく。更に、このシリコン薄膜９に
は、ボロン、リンあるいはヒ素等の不純物が含まれてい
てもよい。
【００３８】この実施例の場合には、酸化工程以外の熱
工程は不要となり半導体装置の製造工程が短縮される。
工程は不要となり半導体装置の製造工程が短縮される。
【００３９】次に、本発明による結晶欠陥の低減につい
て図３に基づいて説明する。図３は接合リーク電流値の
従来法と本発明の方法での相対比較のグラフである。こ
こでこの接合リーク電流は、従来法と本発明の方法とで
形成した素子分離絶縁膜にそれぞれ囲まれたｎ+ ｐ接合
ダイオードに２Ｖの逆バイアスを印加した時のものであ
る。
て図３に基づいて説明する。図３は接合リーク電流値の
従来法と本発明の方法での相対比較のグラフである。こ
こでこの接合リーク電流は、従来法と本発明の方法とで
形成した素子分離絶縁膜にそれぞれ囲まれたｎ+ ｐ接合
ダイオードに２Ｖの逆バイアスを印加した時のものであ
る。
【００４０】図３に示されるように、本発明の方法で形
成した素子分離絶縁膜の場合には、従来法で形成した素
子分離絶縁膜の場合に比較し、この接合リーク電流の値
のバラツキは小さく、又この電流値の平均値も小さい。
本発明の方法により、バラツキに関しては従来法での約
１／５に、前記の平均値に関しては従来法での１／２に
それぞれ大幅に改善される。ここで、この接合リーク電
流のバラツキ及び平均値は１０3 個のダイオードから得
られたものである。又、図３の中に記載した第１の実施
例の方法は、先述の第１の実施例で素子分離絶縁膜が形
成された場合を示し、第２の実施例の方法は、先述の第
２の実施例で素子分離絶縁膜が形成された場合を示す。
いずれの場合も接合リーク電流は大幅に改善される。こ
れらの改善は、本発明により結晶欠陥の発生が制御よく
抑制されることを示している。
成した素子分離絶縁膜の場合には、従来法で形成した素
子分離絶縁膜の場合に比較し、この接合リーク電流の値
のバラツキは小さく、又この電流値の平均値も小さい。
本発明の方法により、バラツキに関しては従来法での約
１／５に、前記の平均値に関しては従来法での１／２に
それぞれ大幅に改善される。ここで、この接合リーク電
流のバラツキ及び平均値は１０3 個のダイオードから得
られたものである。又、図３の中に記載した第１の実施
例の方法は、先述の第１の実施例で素子分離絶縁膜が形
成された場合を示し、第２の実施例の方法は、先述の第
２の実施例で素子分離絶縁膜が形成された場合を示す。
いずれの場合も接合リーク電流は大幅に改善される。こ
れらの改善は、本発明により結晶欠陥の発生が制御よく
抑制されることを示している。
【００４１】
【発明の効果】以上に説明したように、本発明による素
子分離絶縁膜の形成方法においては、シリコン溝をドラ
イエッチングで形成後に、ＣＶＤ法で堆積した酸化剤を
透過するシリコン酸化膜、又はＣＶＤ法で堆積したシリ
コン薄膜で、このシリコン溝表面及びシリコン基板表面
を被覆し、その後に熱酸化して素子分離シリコン酸化膜
をシリコン溝部に形成する。このために、本発明による
方法は、シリコン溝の形成時に生成したドライエッチン
グ・ダメージを制御よく除去する。そして、ドライエッ
チング工程と熱酸化工程とにより、従来のリセスＬＯＣ
ＯＳ法で多発したプロセス誘起の結晶欠陥を大幅に低減
する。
子分離絶縁膜の形成方法においては、シリコン溝をドラ
イエッチングで形成後に、ＣＶＤ法で堆積した酸化剤を
透過するシリコン酸化膜、又はＣＶＤ法で堆積したシリ
コン薄膜で、このシリコン溝表面及びシリコン基板表面
を被覆し、その後に熱酸化して素子分離シリコン酸化膜
をシリコン溝部に形成する。このために、本発明による
方法は、シリコン溝の形成時に生成したドライエッチン
グ・ダメージを制御よく除去する。そして、ドライエッ
チング工程と熱酸化工程とにより、従来のリセスＬＯＣ
ＯＳ法で多発したプロセス誘起の結晶欠陥を大幅に低減
する。
【００４２】このように本発明は、結晶欠陥の無い微細
な素子分離領域をシリコン基板に形成できるようにし
て、高密度で微細構造の半導体素子の実現を容易にす
る。
な素子分離領域をシリコン基板に形成できるようにし
て、高密度で微細構造の半導体素子の実現を容易にす
る。
【図１】本発明の第１の実施例を工程順に示した説明図
である。
である。
【図２】本発明の第２の実施例を工程順に示した説明図
である。
である。
【図３】接合リーク電流の本発明の方法と従来法での相
対比較を示すグラフである。
対比較を示すグラフである。
【図４】従来の方法を工程順に示した説明図である。
１，３１ シリコン基板 ２，３２ シリコン酸化膜 ３，３３ シリコン窒化膜 ４，３４ ホトレジストマスク ５，３５ シリコン溝 ６，３６ エッチング・ダメージ ７ コート絶縁膜 ８ａ，３７ａ 素子分離シリコン酸化膜 ８，３７ 素子分離絶縁膜 ９ シリコン薄膜 １０ 薄いシリコン酸化膜 ３８ 結晶欠陥
Claims (4)
- 【請求項１】 シリコン基板主面に酸化防止膜を形成す
る工程と、素子分離形成領域の前記酸化防止膜を除去す
る工程と、前記酸化防止膜の除去された領域のシリコン
基板主面に溝を形成する工程と、酸化剤を透過する絶縁
膜で前記溝の内壁を被覆する工程と、前記溝部を前記酸
化剤雰囲気で熱酸化して前記素子分離形成領域に素子分
離絶縁膜を形成する工程とを含むことを特徴とした半導
体装置の製造方法。 - 【請求項２】 前記の酸化剤を透過する絶縁膜が、化学
気相成長法で成膜されるシリコン酸化膜であることを特
徴とした請求項１記載の半導体装置の製造方法。 - 【請求項３】 シリコン基板主面に酸化防止膜を形成す
る工程と、素子分離形成領域の前記酸化防止膜を除去す
る工程と、前記酸化防止膜の除去された領域のシリコン
基板主面に溝を形成する工程と、前記溝の内壁を被覆す
るシリコン薄膜を形成する工程と、前記溝部を熱酸化し
て前記素子分離形成領域に素子分離絶縁膜を形成する工
程とを含むことを特徴とした半導体装置の製造方法。 - 【請求項４】 前記シリコン薄膜が多結晶シリコン膜で
あり、前記多結晶シリコン膜が化学気相成長法で形成さ
れるこを特徴とした請求項３記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14422794A JPH0817907A (ja) | 1994-06-27 | 1994-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14422794A JPH0817907A (ja) | 1994-06-27 | 1994-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817907A true JPH0817907A (ja) | 1996-01-19 |
Family
ID=15357206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14422794A Pending JPH0817907A (ja) | 1994-06-27 | 1994-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817907A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100235964B1 (ko) * | 1996-12-31 | 1999-12-15 | 김영환 | 반도체 소자의 소자분리 산화막 제조방법 |
| KR100422960B1 (ko) * | 1997-06-28 | 2004-06-12 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111559A (ja) * | 1984-11-05 | 1986-05-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01204443A (ja) * | 1988-02-09 | 1989-08-17 | Toshiba Corp | 半導体装置の素子分離方法 |
-
1994
- 1994-06-27 JP JP14422794A patent/JPH0817907A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111559A (ja) * | 1984-11-05 | 1986-05-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01204443A (ja) * | 1988-02-09 | 1989-08-17 | Toshiba Corp | 半導体装置の素子分離方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100235964B1 (ko) * | 1996-12-31 | 1999-12-15 | 김영환 | 반도체 소자의 소자분리 산화막 제조방법 |
| KR100422960B1 (ko) * | 1997-06-28 | 2004-06-12 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261921B1 (en) | Method of forming shallow trench isolation structure | |
| US8703005B2 (en) | Methods for removing dielectric materials | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| KR19990046929A (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| JPH11163120A (ja) | 半導体素子の素子隔離層形成方法 | |
| US4657630A (en) | Method for manufacturing semiconductor device having isolating groove | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US6602792B2 (en) | Method for reducing stress of sidewall oxide layer of shallow trench isolation | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| US7384869B2 (en) | Protection of silicon from phosphoric acid using thick chemical oxide | |
| JPH0817907A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| TW533473B (en) | Manufacturing method of shallow trench isolation | |
| JP2006210463A (ja) | 半導体装置及びその製造方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| US20030194870A1 (en) | Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment | |
| JPH08153777A (ja) | 半導体装置の製造方法 | |
| KR100248344B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000021827A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0888198A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970318 |