JPH08153777A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08153777A JPH08153777A JP29485094A JP29485094A JPH08153777A JP H08153777 A JPH08153777 A JP H08153777A JP 29485094 A JP29485094 A JP 29485094A JP 29485094 A JP29485094 A JP 29485094A JP H08153777 A JPH08153777 A JP H08153777A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- groove
- element isolation
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】結晶欠陥の発生しない素子分離絶縁膜の形成方
法を提供し、微細で高密度の半導体装置の製造を容易に
する。 【構成】シリコン基板主面に酸化防止膜を形成する工程
と、素子分離形成領域の前記酸化防止膜を除去する工程
と、前記酸化防止膜の除去された領域のシリコン基板主
面に溝を形成する工程と、前記溝の側面を多結晶シリコ
ンで被覆する工程と、前記酸化防止膜を酸化マスクにし
て前記溝の底面および前記多結晶シリコンの表面を熱酸
化して前記素子分離形成領域に素子分離絶縁膜を形成す
る工程とを含む。
法を提供し、微細で高密度の半導体装置の製造を容易に
する。 【構成】シリコン基板主面に酸化防止膜を形成する工程
と、素子分離形成領域の前記酸化防止膜を除去する工程
と、前記酸化防止膜の除去された領域のシリコン基板主
面に溝を形成する工程と、前記溝の側面を多結晶シリコ
ンで被覆する工程と、前記酸化防止膜を酸化マスクにし
て前記溝の底面および前記多結晶シリコンの表面を熱酸
化して前記素子分離形成領域に素子分離絶縁膜を形成す
る工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体素子間を絶縁分離する素子分離絶縁
膜の形成方法に関する。
に関し、特に半導体素子間を絶縁分離する素子分離絶縁
膜の形成方法に関する。
【０００２】
【従来の技術】素子分離絶縁膜の形成方法としては、従
来ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ
Ｓｉｌｉｃｏｎ）法が広く用いられている。この方法
は、シリコン窒化膜等の耐酸化性を有する絶縁膜をマス
クにして熱酸化し、シリコン基板の一部に選択的に厚い
シリコン酸化膜を形成するものである。
来ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ
Ｓｉｌｉｃｏｎ）法が広く用いられている。この方法
は、シリコン窒化膜等の耐酸化性を有する絶縁膜をマス
クにして熱酸化し、シリコン基板の一部に選択的に厚い
シリコン酸化膜を形成するものである。
【０００３】しかし、このＬＯＣＯＳ法による素子分離
絶縁膜の形成方法では、半導体素子の微細化に対応でき
なくなってきている。この理由として、次の２つの理由
が挙げられる。その第１の理由は、このＬＯＣＯＳ法で
は、素子分離絶縁膜であるシリコン酸化膜が凸状に形成
され、その平坦性が悪くなる。この平坦性の悪さのため
に、素子分離絶縁膜上に微細な形状の半導体デバイス用
パターンが形成できなくなり、微細構造の半導体素子の
形成に限界が生じる。その第２の理由は、このＬＯＣＯ
Ｓ法では、熱酸化の時にいわゆるバーズビークが形成さ
れ素子分離絶縁膜の端部（エッジ）が裾を引く。このた
めに、素子分離絶縁膜のパターン寸法が設計値より大き
くなり、０．５μｍ以下のパターン形成が難しくなって
くる。又、このバーズビークを回避しようとすると、こ
の方法ではシリコン基板への結晶欠陥の発生が避けられ
なくなる。
絶縁膜の形成方法では、半導体素子の微細化に対応でき
なくなってきている。この理由として、次の２つの理由
が挙げられる。その第１の理由は、このＬＯＣＯＳ法で
は、素子分離絶縁膜であるシリコン酸化膜が凸状に形成
され、その平坦性が悪くなる。この平坦性の悪さのため
に、素子分離絶縁膜上に微細な形状の半導体デバイス用
パターンが形成できなくなり、微細構造の半導体素子の
形成に限界が生じる。その第２の理由は、このＬＯＣＯ
Ｓ法では、熱酸化の時にいわゆるバーズビークが形成さ
れ素子分離絶縁膜の端部（エッジ）が裾を引く。このた
めに、素子分離絶縁膜のパターン寸法が設計値より大き
くなり、０．５μｍ以下のパターン形成が難しくなって
くる。又、このバーズビークを回避しようとすると、こ
の方法ではシリコン基板への結晶欠陥の発生が避けられ
なくなる。
【０００４】このようなＬＯＣＯＳ法の限界のために、
微細形状の素子分離が可能な新しい方法が検討されてい
る。その中で最も有望な方法としては、リセスＬＯＣＯ
Ｓ法が挙げられる。このリセスＬＯＣＯＳ法は、シリコ
ン基板の一部を凹状にした後この領域を選択的に熱酸化
する方法である。
微細形状の素子分離が可能な新しい方法が検討されてい
る。その中で最も有望な方法としては、リセスＬＯＣＯ
Ｓ法が挙げられる。このリセスＬＯＣＯＳ法は、シリコ
ン基板の一部を凹状にした後この領域を選択的に熱酸化
する方法である。
【０００５】以下、典型的なリセスＬＯＣＯＳ法による
素子分離絶縁膜の形成方法について、図３に基づいて説
明する。図３は従来のリセスＬＯＣＯＳ法を説明するた
めにその製法を工程順に示した略断面図である。
素子分離絶縁膜の形成方法について、図３に基づいて説
明する。図３は従来のリセスＬＯＣＯＳ法を説明するた
めにその製法を工程順に示した略断面図である。
【０００６】図３（ａ）に示すように、シリコン基板２
１上にシリコン酸化膜２２を熱酸化法で、このシリコン
酸化膜２２上にシリコン窒化膜２３をＣＶＤ（化学的気
相成長）法でそれぞれ形成した後、ホトレジストマスク
２４をマスクにしてドライエッチングを行う。このドラ
イエッチングで、シリコン窒化膜２３、シリコン酸化膜
２２を順次エッチングし、シリコン基板２１の表面も加
工してシリコン溝２５を形成する。このシリコン溝２５
の深さは、素子分離絶縁膜の膜厚に合わせて決めるがだ
いたい２００〜５００ｎｍとする。
１上にシリコン酸化膜２２を熱酸化法で、このシリコン
酸化膜２２上にシリコン窒化膜２３をＣＶＤ（化学的気
相成長）法でそれぞれ形成した後、ホトレジストマスク
２４をマスクにしてドライエッチングを行う。このドラ
イエッチングで、シリコン窒化膜２３、シリコン酸化膜
２２を順次エッチングし、シリコン基板２１の表面も加
工してシリコン溝２５を形成する。このシリコン溝２５
の深さは、素子分離絶縁膜の膜厚に合わせて決めるがだ
いたい２００〜５００ｎｍとする。
【０００７】次に、ホトレジストマスク２４を除去し、
シリコン基板２１を洗浄する。次に、図３（ｂ）に示す
ようにシリコン溝２５の側壁に側壁シリコン窒化膜２６
を形成する。この側壁シリコン窒化膜２６は、ＣＶＤ法
でシリコン基板の全面にシリコン窒化膜を堆積させた
後、このシリコン窒化膜の異方性ドライエッチングを行
い、前述のシリコン溝２５の側壁に残存するようにして
形成される。
シリコン基板２１を洗浄する。次に、図３（ｂ）に示す
ようにシリコン溝２５の側壁に側壁シリコン窒化膜２６
を形成する。この側壁シリコン窒化膜２６は、ＣＶＤ法
でシリコン基板の全面にシリコン窒化膜を堆積させた
後、このシリコン窒化膜の異方性ドライエッチングを行
い、前述のシリコン溝２５の側壁に残存するようにして
形成される。
【０００８】次に、図３（ｃ）に示すように素子分離シ
リコン酸化膜２７が形成される。シリコン窒化膜は熱酸
化に対する酸化耐性が高いのでこのシリコン窒化膜２４
あるいは側壁シリコン窒化膜２６に被覆されたシリコン
基板およびシリコン溝２５の側壁の酸化は進行しない。
このために、シリコン溝２５の底部のみが酸化され、こ
の領域に素子分離絶縁膜として素子分離シリコン酸化膜
２７が形成される。そして、前述したバーズビークはほ
とんど発生しない。しかし、この熱酸化の工程におい
て、シリコン溝の側壁部のシリコン基板に結晶欠陥２８
が発生する。
リコン酸化膜２７が形成される。シリコン窒化膜は熱酸
化に対する酸化耐性が高いのでこのシリコン窒化膜２４
あるいは側壁シリコン窒化膜２６に被覆されたシリコン
基板およびシリコン溝２５の側壁の酸化は進行しない。
このために、シリコン溝２５の底部のみが酸化され、こ
の領域に素子分離絶縁膜として素子分離シリコン酸化膜
２７が形成される。そして、前述したバーズビークはほ
とんど発生しない。しかし、この熱酸化の工程におい
て、シリコン溝の側壁部のシリコン基板に結晶欠陥２８
が発生する。
【０００９】
【発明が解決しようとする課題】先述した従来のリセス
ＬＯＣＯＳ法では、シリコン基板表面に形成するシリコ
ン溝はドライエッチングで行われる。この場合微細な溝
の形成が必要とされるために、反応性イオンエッチング
のエッチング異方性を高めることが要求される。この異
方性の高いエッチングでは、エネルギーの高いイオンが
シリコン基板に衝突するために、シリコン溝の内壁に多
量のエッチング・ダメージが残存するようになる。そし
て前記の素子分離シリコン酸化膜を形成後に、この素子
分離シリコン酸化膜の周辺のシリコン基板に多くの結晶
欠陥が発生するようになる。
ＬＯＣＯＳ法では、シリコン基板表面に形成するシリコ
ン溝はドライエッチングで行われる。この場合微細な溝
の形成が必要とされるために、反応性イオンエッチング
のエッチング異方性を高めることが要求される。この異
方性の高いエッチングでは、エネルギーの高いイオンが
シリコン基板に衝突するために、シリコン溝の内壁に多
量のエッチング・ダメージが残存するようになる。そし
て前記の素子分離シリコン酸化膜を形成後に、この素子
分離シリコン酸化膜の周辺のシリコン基板に多くの結晶
欠陥が発生するようになる。
【００１０】このプロセス誘起の結晶欠陥は以下のよう
にして形成される。すなわち、シリコン溝の熱酸化の時
に過剰のシリコン原子がシリコン基板の表面部に発生す
る。この発生したシリコン原子が前記のエッチング・ダ
メージ領域に析出し小さな積層欠陥あるいは転位を成長
させる。このように、前記のドライエッチングで生じる
エッチング・ダメージと熱酸化により発生する過剰のシ
リコン原子とが複合して、素子分離絶縁膜近傍のシリコ
ン基板に結晶欠陥を発生させる。
にして形成される。すなわち、シリコン溝の熱酸化の時
に過剰のシリコン原子がシリコン基板の表面部に発生す
る。この発生したシリコン原子が前記のエッチング・ダ
メージ領域に析出し小さな積層欠陥あるいは転位を成長
させる。このように、前記のドライエッチングで生じる
エッチング・ダメージと熱酸化により発生する過剰のシ
リコン原子とが複合して、素子分離絶縁膜近傍のシリコ
ン基板に結晶欠陥を発生させる。
【００１１】更に、先述のリセスＬＯＣＯＳ法でバーズ
ビークの発生を防止するために、図３に示したように側
壁シリコン窒化膜２６を形成すると、大きな熱応力がシ
リコン溝２５の側壁部に発生する。この熱応力により、
素子分離シリコン酸化膜２７の形成時シリコン溝２５の
底部で発生する前述の過剰のシリコン原子が、前述のシ
リコン溝２５の側壁部で前述のエッチング・ダメージと
複合して、より多くの結晶欠陥を発生させようになる。
ビークの発生を防止するために、図３に示したように側
壁シリコン窒化膜２６を形成すると、大きな熱応力がシ
リコン溝２５の側壁部に発生する。この熱応力により、
素子分離シリコン酸化膜２７の形成時シリコン溝２５の
底部で発生する前述の過剰のシリコン原子が、前述のシ
リコン溝２５の側壁部で前述のエッチング・ダメージと
複合して、より多くの結晶欠陥を発生させようになる。
【００１２】このようにして発生する結晶欠陥、その中
でも特にシリコン溝の側壁部すなわち素子分離絶縁膜の
エッジに発生する結晶欠陥は、シリコン基板表面に形成
されるトランジスタの拡散層の接合リークの増大あるい
は異常リークの原因となり、半導体装置の特性あるいは
歩留りを低下させる。
でも特にシリコン溝の側壁部すなわち素子分離絶縁膜の
エッジに発生する結晶欠陥は、シリコン基板表面に形成
されるトランジスタの拡散層の接合リークの増大あるい
は異常リークの原因となり、半導体装置の特性あるいは
歩留りを低下させる。
【００１３】このように従来のリセスＬＯＣＯＳ法で
は、先述した素子分離絶縁膜のエッジ周辺のシリコン基
板に結晶欠陥の発生することは避けられない。素子分離
領域が微細になる程この欠陥の発生量は増大するため、
この結晶欠陥発生を抑制する抜本的手段の開発が大きな
課題となっている。
は、先述した素子分離絶縁膜のエッジ周辺のシリコン基
板に結晶欠陥の発生することは避けられない。素子分離
領域が微細になる程この欠陥の発生量は増大するため、
この結晶欠陥発生を抑制する抜本的手段の開発が大きな
課題となっている。
【００１４】本発明の目的は、以上のような問題を解決
して、今後の微細構造の半導体素子の形成に対応でき
る、結晶欠陥を誘起しないリセスＬＯＣＯＳ法による素
子分離絶縁膜の製造方法を提供するものである。
して、今後の微細構造の半導体素子の形成に対応でき
る、結晶欠陥を誘起しないリセスＬＯＣＯＳ法による素
子分離絶縁膜の製造方法を提供するものである。
【００１５】
【課題を解決するための手段】このために本発明の半導
体装置の製造方法では、シリコン基板主面に酸化防止膜
を形成する工程と、素子分離形成領域の前記酸化防止膜
を除去する工程と、前記酸化防止膜の除去された領域の
シリコン基板主面に溝を形成する工程と、前記溝の側面
を多結晶シリコンで被覆する工程と、前記酸化防止膜を
酸化マスクにして前記溝の底面および前記多結晶シリコ
ンの表面を熱酸化し前記素子分離形成領域に素子分離絶
縁膜を形成する工程とを含む。
体装置の製造方法では、シリコン基板主面に酸化防止膜
を形成する工程と、素子分離形成領域の前記酸化防止膜
を除去する工程と、前記酸化防止膜の除去された領域の
シリコン基板主面に溝を形成する工程と、前記溝の側面
を多結晶シリコンで被覆する工程と、前記酸化防止膜を
酸化マスクにして前記溝の底面および前記多結晶シリコ
ンの表面を熱酸化し前記素子分離形成領域に素子分離絶
縁膜を形成する工程とを含む。
【００１６】あるいは、前述の素子分離形成領域の前記
酸化防止膜を除去する工程後に、前記酸化防止膜の除去
された領域のシリコン基板主面を異方性ドライエッチン
グする工程と、前記溝の内壁面を被覆する多結晶シリコ
ン膜を形成する工程と、前記多結晶シリコン膜を異方性
ドライエッチングする工程と、前記溝部を熱酸化して前
記素子分離形成領域に素子分離絶縁膜を形成する工程と
を含む。
酸化防止膜を除去する工程後に、前記酸化防止膜の除去
された領域のシリコン基板主面を異方性ドライエッチン
グする工程と、前記溝の内壁面を被覆する多結晶シリコ
ン膜を形成する工程と、前記多結晶シリコン膜を異方性
ドライエッチングする工程と、前記溝部を熱酸化して前
記素子分離形成領域に素子分離絶縁膜を形成する工程と
を含む。
【００１７】あるいは、上述のシリコン基板主面に溝を
形成した後に、前記溝の内壁にシリコン酸化膜を形成し
た上で、更に前記シリコン酸化膜を被覆するようにして
多結晶シリコン膜を堆積させる。このようにした後、前
記多結晶シリコン膜をドライエッチングし前記溝の側壁
に多結晶シリコンを形成し、熱酸化して素子分離絶縁膜
を形成する。
形成した後に、前記溝の内壁にシリコン酸化膜を形成し
た上で、更に前記シリコン酸化膜を被覆するようにして
多結晶シリコン膜を堆積させる。このようにした後、前
記多結晶シリコン膜をドライエッチングし前記溝の側壁
に多結晶シリコンを形成し、熱酸化して素子分離絶縁膜
を形成する。
【００１８】
【実施例】次に、本発明の実施例について図１に基づい
て説明する。図１は、本発明の第１の実施例の素子分離
絶縁膜の形成方法を説明する工程順の略断面図である。
て説明する。図１は、本発明の第１の実施例の素子分離
絶縁膜の形成方法を説明する工程順の略断面図である。
【００１９】まず初めに、シリコン基板１表面に熱酸化
法により、第１シリコン酸化膜２を形成する。この第１
シリコン酸化膜２の膜厚は５〜１０ｎｍにする。この第
１シリコン酸化膜２に積層するように、ＣＶＤ法により
シリコン窒化膜３を堆積させる。ここでこのシリコン窒
化膜３の膜厚は１５０〜３００ｎｍにする。
法により、第１シリコン酸化膜２を形成する。この第１
シリコン酸化膜２の膜厚は５〜１０ｎｍにする。この第
１シリコン酸化膜２に積層するように、ＣＶＤ法により
シリコン窒化膜３を堆積させる。ここでこのシリコン窒
化膜３の膜厚は１５０〜３００ｎｍにする。
【００２０】このようにした後、図１（ａ）に示すよう
にホトレジストマスク４を公知のリソグラフィー技術に
より形成する。次に、ドライエッチング技術により前述
のシリコン窒化膜３、第１シリコン酸化膜２及びシリコ
ン基板１の表面を連続して加工する。ここでドライエッ
チング装置はマルチチャンバー装置であり、それぞれの
被エッチング材料は同一装置内の別チャンバーでそれぞ
れ処理される。このために、これらの材料の連続加工中
はシリコン基板が空気中に曝されることはない。このよ
うにして、酸素を含む空気中からの不純物汚染を低減
し、清浄度が高く安定したドライエッチングを可能にす
る。
にホトレジストマスク４を公知のリソグラフィー技術に
より形成する。次に、ドライエッチング技術により前述
のシリコン窒化膜３、第１シリコン酸化膜２及びシリコ
ン基板１の表面を連続して加工する。ここでドライエッ
チング装置はマルチチャンバー装置であり、それぞれの
被エッチング材料は同一装置内の別チャンバーでそれぞ
れ処理される。このために、これらの材料の連続加工中
はシリコン基板が空気中に曝されることはない。このよ
うにして、酸素を含む空気中からの不純物汚染を低減
し、清浄度が高く安定したドライエッチングを可能にす
る。
【００２１】又、このドライエッチングでは被エッチン
グ材料間のエッチング選択比を高めて、エッチング・ダ
メージの発生量を低減する。先述のシリコン窒化膜３の
ドライエッチングでは、反応ガスとしてＮＦ3 とＯ2 の
混合ガスを用いる。このような反応ガスの選択により、
下層の第１シリコン酸化膜２のエッチングが進まないよ
うにする。次の第１シリコン酸化膜２のエッチングで
は、反応ガスとしてＣＨＦ3 とＣＯの混合ガスを用い
る。このようにして、下地のシリコン基板１とのエッチ
ングの選択比を高め、シリコン基板１のエッチングが生
じないようにする。次のシリコン基板１のエッチングで
は、反応ガスとしてＳＦ6 、ＨＢｒ及びＯ2の混合ガス
を用いた等方性あるいは等方的なドライエッチングの方
法が採られる。このようなシリコン基板の等方的なエッ
チングで形成するシリコン溝５の深さは１００〜３００
ｎｍである。ここで、前述のシリコン酸化膜２のエッチ
ングあるいはシリコン基板１のエッチング工程におい
て、ドライエッチングのダメージはシリコン溝５の内壁
面には全く形成されない。
グ材料間のエッチング選択比を高めて、エッチング・ダ
メージの発生量を低減する。先述のシリコン窒化膜３の
ドライエッチングでは、反応ガスとしてＮＦ3 とＯ2 の
混合ガスを用いる。このような反応ガスの選択により、
下層の第１シリコン酸化膜２のエッチングが進まないよ
うにする。次の第１シリコン酸化膜２のエッチングで
は、反応ガスとしてＣＨＦ3 とＣＯの混合ガスを用い
る。このようにして、下地のシリコン基板１とのエッチ
ングの選択比を高め、シリコン基板１のエッチングが生
じないようにする。次のシリコン基板１のエッチングで
は、反応ガスとしてＳＦ6 、ＨＢｒ及びＯ2の混合ガス
を用いた等方性あるいは等方的なドライエッチングの方
法が採られる。このようなシリコン基板の等方的なエッ
チングで形成するシリコン溝５の深さは１００〜３００
ｎｍである。ここで、前述のシリコン酸化膜２のエッチ
ングあるいはシリコン基板１のエッチング工程におい
て、ドライエッチングのダメージはシリコン溝５の内壁
面には全く形成されない。
【００２２】次に、酸素プラズマによるアッシングでホ
トレジストマスク４を除去した後、シリコン基板１は硫
酸又は塩酸等の酸系の薬液中で洗浄される。
トレジストマスク４を除去した後、シリコン基板１は硫
酸又は塩酸等の酸系の薬液中で洗浄される。
【００２３】このようにした後、図１（ｂ）に示すよう
にシリコン基板１の表面全体を被覆して、膜厚が１５０
〜３５０ｎｍの多結晶シリコン膜７を形成する。この多
結晶シリコン膜７は、反応ガスとしてＳｉＨ4 、雰囲気
ガスとしてＮ2 の混合するガスを用いるＣＶＤ法で堆積
される多結晶シリコン膜である。ここでＣＶＤの成膜温
度は５５０〜６５０℃に設定される。このようなＣＶＤ
法で形成する多結晶シリコン膜の結晶粒の大きさは５〜
２０ｎｍとなる。
にシリコン基板１の表面全体を被覆して、膜厚が１５０
〜３５０ｎｍの多結晶シリコン膜７を形成する。この多
結晶シリコン膜７は、反応ガスとしてＳｉＨ4 、雰囲気
ガスとしてＮ2 の混合するガスを用いるＣＶＤ法で堆積
される多結晶シリコン膜である。ここでＣＶＤの成膜温
度は５５０〜６５０℃に設定される。このようなＣＶＤ
法で形成する多結晶シリコン膜の結晶粒の大きさは５〜
２０ｎｍとなる。
【００２４】次に、多結晶シリコン膜７をドライエッチ
ングする。ここで、このエッチングは、反応ガスがＣｌ
2 、ＨＢｒ及びＯ2 の混合ガスであり、異方性のドライ
エッチングである。この異方性ドライエッチングによ
り、シリコン窒化膜３表面およびシリコン溝５の底面の
多結晶シリコン膜は除去され、図１（ｃ）に示すように
シリコン溝５の側面にのみ側壁多結晶シリコン８が形成
される。
ングする。ここで、このエッチングは、反応ガスがＣｌ
2 、ＨＢｒ及びＯ2 の混合ガスであり、異方性のドライ
エッチングである。この異方性ドライエッチングによ
り、シリコン窒化膜３表面およびシリコン溝５の底面の
多結晶シリコン膜は除去され、図１（ｃ）に示すように
シリコン溝５の側面にのみ側壁多結晶シリコン８が形成
される。
【００２５】次に、シリコン基板１を熱酸化炉の反応管
に挿入する。ここで初めは、窒素との混合ガス中の濃度
が１０％程度の希釈酸素雰囲気中で１０００℃、５分間
程度の熱処理を行う。引続いて、この反応管にＨ2 Ｏの
ガスを導入し、前述のシリコン溝５の領域を熱酸化す
る。この熱酸化によりシリコン溝５の底面および側壁多
結晶シリコン８の表面は酸化され、図１（ｄ）に示すよ
うに膜厚が５００ｎｍの素子分離シリコン酸化膜９が形
成される。ここでシリコン窒化膜３はこの熱酸化に対し
て酸化耐性を有するので、このシリコン窒化膜３で被覆
された領域のシリコン基板表面は酸化されない。 この
ようにして素子分離シリコン酸化膜９を形成した後、シ
リコン窒化膜３及びシリコン酸化膜２を順次に、それぞ
れホット燐酸、弗酸の化学薬液でエッチング除去する
（図示せず）。このようにして、最終的にはシリコン基
板１の表面の素子分離領域に選択的に素子分離絶縁膜が
形成されることになる。
に挿入する。ここで初めは、窒素との混合ガス中の濃度
が１０％程度の希釈酸素雰囲気中で１０００℃、５分間
程度の熱処理を行う。引続いて、この反応管にＨ2 Ｏの
ガスを導入し、前述のシリコン溝５の領域を熱酸化す
る。この熱酸化によりシリコン溝５の底面および側壁多
結晶シリコン８の表面は酸化され、図１（ｄ）に示すよ
うに膜厚が５００ｎｍの素子分離シリコン酸化膜９が形
成される。ここでシリコン窒化膜３はこの熱酸化に対し
て酸化耐性を有するので、このシリコン窒化膜３で被覆
された領域のシリコン基板表面は酸化されない。 この
ようにして素子分離シリコン酸化膜９を形成した後、シ
リコン窒化膜３及びシリコン酸化膜２を順次に、それぞ
れホット燐酸、弗酸の化学薬液でエッチング除去する
（図示せず）。このようにして、最終的にはシリコン基
板１の表面の素子分離領域に選択的に素子分離絶縁膜が
形成されることになる。
【００２６】この第１の実施例の場合には、シリコン溝
の形成は等方的なドライエッチングで行われる。このた
めに、前述したようなエッチング・ダメージはシリコン
溝の側面には形成されない。更に、素子分離絶縁膜形成
のためのシリコン基板の熱酸化時に発生する過剰のシリ
コン原子は、側壁多結晶シリコン８の結晶粒界に捕獲さ
れる。このために、従来のリセスＬＯＣＯＳでみられた
ような、素子分離絶縁膜のエッジで多発する結晶欠陥は
発生しなくなる。
の形成は等方的なドライエッチングで行われる。このた
めに、前述したようなエッチング・ダメージはシリコン
溝の側面には形成されない。更に、素子分離絶縁膜形成
のためのシリコン基板の熱酸化時に発生する過剰のシリ
コン原子は、側壁多結晶シリコン８の結晶粒界に捕獲さ
れる。このために、従来のリセスＬＯＣＯＳでみられた
ような、素子分離絶縁膜のエッジで多発する結晶欠陥は
発生しなくなる。
【００２７】このように側壁多結晶シリコン８の結晶粒
界は、熱酸化時に発生する過剰のシリコン原子の捕獲源
として働く。このためにこの結晶粒界が多いほど前述の
結晶欠陥は抑えられる。なお、前述の素子分離絶縁膜エ
ッジの結晶欠陥の発生をなくするためには、側壁多結晶
シリコン８の結晶粒の大きさがシリコン溝５の深さの１
／１０程度であればよい。
界は、熱酸化時に発生する過剰のシリコン原子の捕獲源
として働く。このためにこの結晶粒界が多いほど前述の
結晶欠陥は抑えられる。なお、前述の素子分離絶縁膜エ
ッジの結晶欠陥の発生をなくするためには、側壁多結晶
シリコン８の結晶粒の大きさがシリコン溝５の深さの１
／１０程度であればよい。
【００２８】なお、前述の等方的ドライエッチングで形
成された第１シリコン酸化膜２およびシリコン窒化膜３
の庇部に、側壁多結晶シリコンは埋込まれるように形成
されているが、この庇部の多結晶シリコンの一部は、前
述の熱酸化時の再結晶化によりシリコン単結晶に変換さ
れる。このために、この場合のバーズビークの量は前述
の庇の長さより減少する。
成された第１シリコン酸化膜２およびシリコン窒化膜３
の庇部に、側壁多結晶シリコンは埋込まれるように形成
されているが、この庇部の多結晶シリコンの一部は、前
述の熱酸化時の再結晶化によりシリコン単結晶に変換さ
れる。このために、この場合のバーズビークの量は前述
の庇の長さより減少する。
【００２９】次に第２の実施例ついて図２に基づいて説
明する。図２は本発明の第２の実施例の素子分離絶縁膜
の形成方法を説明する工程順の略断面図である。
明する。図２は本発明の第２の実施例の素子分離絶縁膜
の形成方法を説明する工程順の略断面図である。
【００３０】まず初めにシリコン基板１表面に第１シリ
コン酸化膜２を形成する。ここでこの第１シリコン酸化
膜２の膜厚は５〜１０ｎｍである。次にこの第１シリコ
ン酸化膜２に積層してシリコン窒化膜３を形成する。こ
こでこのシリコン窒化膜３の膜厚は１００〜１５０ｎｍ
である。
コン酸化膜２を形成する。ここでこの第１シリコン酸化
膜２の膜厚は５〜１０ｎｍである。次にこの第１シリコ
ン酸化膜２に積層してシリコン窒化膜３を形成する。こ
こでこのシリコン窒化膜３の膜厚は１００〜１５０ｎｍ
である。
【００３１】このようにした後、図２（ａ）に示すよう
にホトレジストマスク４を公知のリソグラフイー技術に
より形成する。次に、第１の実施例で説明したのと同様
のドライエッチングの方法で、シリコン窒化膜３および
第１シリコン酸化膜２を加工する。そして、シリコン基
板１の表面にシリコン溝５を形成する。ここでは、第１
の実施例とは異りシリコン基板１の異方性ドライエッチ
ングがなされる。この場合の反応ガスは、Ｃｌ2 、ＨＢ
ｒ及びＯ2 の混合ガスが用いられる。なお、このシリコ
ン溝５の深さは１００〜３００ｎｍである。
にホトレジストマスク４を公知のリソグラフイー技術に
より形成する。次に、第１の実施例で説明したのと同様
のドライエッチングの方法で、シリコン窒化膜３および
第１シリコン酸化膜２を加工する。そして、シリコン基
板１の表面にシリコン溝５を形成する。ここでは、第１
の実施例とは異りシリコン基板１の異方性ドライエッチ
ングがなされる。この場合の反応ガスは、Ｃｌ2 、ＨＢ
ｒ及びＯ2 の混合ガスが用いられる。なお、このシリコ
ン溝５の深さは１００〜３００ｎｍである。
【００３２】次に、図２（ｂ）に示すようにシリコン基
板１の表面およびシリコン窒化膜３を被覆するように、
膜厚が５〜１５ｎｍの第２シリコン酸化膜６を形成す
る。この第２シリコン酸化膜６は、反応ガスとしてＳｉ
Ｈ4 とＯ2 若しくはＮ2 Ｏの混合ガスを用いるＣＶＤ法
で堆積されるシリコン酸化膜である。
板１の表面およびシリコン窒化膜３を被覆するように、
膜厚が５〜１５ｎｍの第２シリコン酸化膜６を形成す
る。この第２シリコン酸化膜６は、反応ガスとしてＳｉ
Ｈ4 とＯ2 若しくはＮ2 Ｏの混合ガスを用いるＣＶＤ法
で堆積されるシリコン酸化膜である。
【００３３】次に、この第２シリコン酸化膜６を被覆す
る、膜厚が１５０〜３５０ｎｍの多結晶シリコン膜７を
形成する。この多結晶シリコン膜７は、反応ガスとして
ＳｉＨ4 あるいはＳｉＨ2 Ｃｌ2 のガスを用いるＣＶＤ
法で堆積される多結晶シリコン膜である。ここでこのＣ
ＶＤの成膜温度は、反応ガスがＳｉＨ4 の場合に５５０
〜６５０℃に設定され、反応ガスがＳｉＨ2 Ｃｌ2 場合
に６５０〜７５０℃に設定される。このようにして、結
晶粒径が５〜２０ｎｍの多結晶シリコン膜７を形成す
る。
る、膜厚が１５０〜３５０ｎｍの多結晶シリコン膜７を
形成する。この多結晶シリコン膜７は、反応ガスとして
ＳｉＨ4 あるいはＳｉＨ2 Ｃｌ2 のガスを用いるＣＶＤ
法で堆積される多結晶シリコン膜である。ここでこのＣ
ＶＤの成膜温度は、反応ガスがＳｉＨ4 の場合に５５０
〜６５０℃に設定され、反応ガスがＳｉＨ2 Ｃｌ2 場合
に６５０〜７５０℃に設定される。このようにして、結
晶粒径が５〜２０ｎｍの多結晶シリコン膜７を形成す
る。
【００３４】次に、第１の実施例と同様にして、多結晶
シリコン膜７をドライエッチングする。すなわち、この
エッチングは、反応ガスがＣｌ2 、ＨＢｒ及びＯ2 の混
合ガスであり、異方性のドライエッチングである。この
異方性ドライエッチングにより、シリコン窒化膜３表面
およびシリコン溝５の底面の多結晶シリコン膜は除去さ
れ、図２（ｃ）に示すようにシリコン溝５の側面部にの
み側壁多結晶シリコン８ａが形成される。
シリコン膜７をドライエッチングする。すなわち、この
エッチングは、反応ガスがＣｌ2 、ＨＢｒ及びＯ2 の混
合ガスであり、異方性のドライエッチングである。この
異方性ドライエッチングにより、シリコン窒化膜３表面
およびシリコン溝５の底面の多結晶シリコン膜は除去さ
れ、図２（ｃ）に示すようにシリコン溝５の側面部にの
み側壁多結晶シリコン８ａが形成される。
【００３５】次に、シリコン基板１を熱酸化炉で熱酸化
する。この場合の熱酸化の温度は１０００℃であり、酸
化雰囲気ガスはＨ2 Ｏである。この熱酸化により第１の
実施例で述べたのと同様にして、図２（ｄ）に示す素子
分離シリコン酸化膜９が形成される。
する。この場合の熱酸化の温度は１０００℃であり、酸
化雰囲気ガスはＨ2 Ｏである。この熱酸化により第１の
実施例で述べたのと同様にして、図２（ｄ）に示す素子
分離シリコン酸化膜９が形成される。
【００３６】この素子分離シリコン酸化膜９の形成時、
シリコン溝の側面部においては初め側壁多結晶シリコン
８ａの熱酸化過程がある。そしてこの側壁多結晶シリコ
ン８ａが酸化される間に、前述したシリコン溝の側面部
のエッチング・ダメージは熱アニールされ除去される。
ここで、この酸化過程の間に生じる先述したような過剰
のシリコン原子は側壁多結晶シリコン８ａにある結晶粒
界に捕獲され、シリコン基板に進入することがない。こ
のようにして、この側壁多結晶シリコン８ａの酸化が進
行している間は、エッチング・ダメージへの過剰のシリ
コン原子の析出による結晶欠陥の発生はない。
シリコン溝の側面部においては初め側壁多結晶シリコン
８ａの熱酸化過程がある。そしてこの側壁多結晶シリコ
ン８ａが酸化される間に、前述したシリコン溝の側面部
のエッチング・ダメージは熱アニールされ除去される。
ここで、この酸化過程の間に生じる先述したような過剰
のシリコン原子は側壁多結晶シリコン８ａにある結晶粒
界に捕獲され、シリコン基板に進入することがない。こ
のようにして、この側壁多結晶シリコン８ａの酸化が進
行している間は、エッチング・ダメージへの過剰のシリ
コン原子の析出による結晶欠陥の発生はない。
【００３７】この側壁多結晶シリコン８ａの酸化時間は
酸化雰囲気ガスを変えることで制御できる。例えば、熱
酸化の初期にはＯ2 ガスを用い、所定の時間の経過後、
例えば１０分間後にＨ2 Ｏガスに切替える方法をとれば
よい。
酸化雰囲気ガスを変えることで制御できる。例えば、熱
酸化の初期にはＯ2 ガスを用い、所定の時間の経過後、
例えば１０分間後にＨ2 Ｏガスに切替える方法をとれば
よい。
【００３８】このように、熱酸化の初期にエッチング・
ダメージを除去する熱アニール処理ができるようにし
て、結晶欠陥の発生を抑制するようにする。
ダメージを除去する熱アニール処理ができるようにし
て、結晶欠陥の発生を抑制するようにする。
【００３９】このようにした後、第１の実施例で述べた
ように、第２シリコン酸化膜６、シリコン窒化膜３及び
シリコン酸化膜２を順次に、それぞれ弗酸、ホット燐
酸、弗酸の化学薬液でエッチング除去する。そして、最
終的にはシリコン基板１の表面に、選択的に素子分離絶
縁膜が形成される。
ように、第２シリコン酸化膜６、シリコン窒化膜３及び
シリコン酸化膜２を順次に、それぞれ弗酸、ホット燐
酸、弗酸の化学薬液でエッチング除去する。そして、最
終的にはシリコン基板１の表面に、選択的に素子分離絶
縁膜が形成される。
【００４０】以上の実施例では、多結晶シリコン膜７に
不純物を添加することについて述べなかったが、この多
結晶シリコン膜７には、ボロン、リンあるいはヒ素等の
不純物が含まれていてもよい。
不純物を添加することについて述べなかったが、この多
結晶シリコン膜７には、ボロン、リンあるいはヒ素等の
不純物が含まれていてもよい。
【００４１】
【発明の効果】以上に説明したように、本発明による素
子分離絶縁膜の形成方法においては、シリコン溝をドラ
イエッチングで形成後に、熱膨張係数がシリコン基板と
ほぼ同じ多結晶シリコンでシリコン溝の側面部を被覆
し、その後に熱酸化して素子分離シリコン酸化膜をシリ
コン溝部に形成する。
子分離絶縁膜の形成方法においては、シリコン溝をドラ
イエッチングで形成後に、熱膨張係数がシリコン基板と
ほぼ同じ多結晶シリコンでシリコン溝の側面部を被覆
し、その後に熱酸化して素子分離シリコン酸化膜をシリ
コン溝部に形成する。
【００４２】このために、本発明による方法では、シリ
コン溝の形成時に生成したドライエッチング・ダメージ
は熱酸化工程で制御して除去されると共に前述のシリコ
ン溝の側面部の熱応力は結晶欠陥を誘起しないように制
御され低減される。そして、素子分離シリコン酸化膜の
形成時に発生する過剰のシリコン原子は、前述のシリコ
ン溝側面部の多結晶シリコンの結晶粒界で捕獲される。
これらのために、シリコン基板のドライエッチング工程
と熱酸化工程とによりあるいは熱応力に起因して従来の
リセスＬＯＣＯＳ法で多発した、プロセス誘起の結晶欠
陥は大幅に低減される。
コン溝の形成時に生成したドライエッチング・ダメージ
は熱酸化工程で制御して除去されると共に前述のシリコ
ン溝の側面部の熱応力は結晶欠陥を誘起しないように制
御され低減される。そして、素子分離シリコン酸化膜の
形成時に発生する過剰のシリコン原子は、前述のシリコ
ン溝側面部の多結晶シリコンの結晶粒界で捕獲される。
これらのために、シリコン基板のドライエッチング工程
と熱酸化工程とによりあるいは熱応力に起因して従来の
リセスＬＯＣＯＳ法で多発した、プロセス誘起の結晶欠
陥は大幅に低減される。
【００４３】このように本発明は、結晶欠陥の無い微細
な素子分離領域をシリコン基板に形成できるようにす
る。そして、今後の高密度で微細構造の半導体デバイス
の実現を容易にする。
な素子分離領域をシリコン基板に形成できるようにす
る。そして、今後の高密度で微細構造の半導体デバイス
の実現を容易にする。
【図１】本発明の第１の実施例を工程順に示した断面図
である。
である。
【図２】本発明の第２の実施例を工程順に示した断面図
である。
である。
【図３】従来の方法を工程順に示した断面図である。
１，２１ シリコン基板 ２ 第１シリコン酸化膜 ３，２３ シリコン窒化膜 ４，２４ ホトレジストマスク ５，２５ シリコン溝 ６ 第２シリコン酸化膜 ７ 多結晶シリコン膜 ８，８ａ 側壁多結晶シリコン ９，２７ 素子分離シリコン酸化膜 ２６ 側壁シリコン窒化膜 ２８ 結晶欠陥
Claims (3)
- 【請求項１】 シリコン基板主面に酸化防止膜を形成す
る工程と、素子分離形成領域の前記酸化防止膜を除去す
る工程と、前記酸化防止膜の除去された領域のシリコン
基板主面に溝を形成する工程と、前記溝の側面を多結晶
シリコンで被覆する工程と、前記酸化防止膜を酸化マス
クにして前記溝の底面および前記多結晶シリコンの表面
を熱酸化し前記素子分離形成領域に素子分離絶縁膜を形
成する工程と、を含むことを特徴とした半導体装置の製
造方法。 - 【請求項２】 前記溝は、前記酸化防止膜の除去された
領域のシリコン基板主面の異方性ドライエッチングで形
成され、前記溝の側面を被覆する多結晶シリコンは、前
記溝の内壁面を被覆する多結晶シリコン膜の成膜後、前
記多結晶シリコン膜の異方性ドライエッチングで形成さ
れることを特徴とした請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記シリコン基板主面に形成した溝の内
壁にシリコン酸化膜を形成した後、前記シリコン酸化膜
を被覆して前記多結晶シリコン膜を形成することを特徴
とした請求項１あるいは請求項２記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29485094A JPH08153777A (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29485094A JPH08153777A (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153777A true JPH08153777A (ja) | 1996-06-11 |
Family
ID=17813067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29485094A Pending JPH08153777A (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153777A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288343A (ja) * | 1985-10-15 | 1987-04-22 | Nec Corp | 半導体装置の製造方法 |
| JPH01282839A (ja) * | 1988-05-09 | 1989-11-14 | Nec Corp | 素子分離の製造方法 |
| JPH04111340A (ja) * | 1990-08-30 | 1992-04-13 | Hitachi Ltd | 半導体装置の製造方法 |
-
1994
- 1994-11-29 JP JP29485094A patent/JPH08153777A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288343A (ja) * | 1985-10-15 | 1987-04-22 | Nec Corp | 半導体装置の製造方法 |
| JPH01282839A (ja) * | 1988-05-09 | 1989-11-14 | Nec Corp | 素子分離の製造方法 |
| JPH04111340A (ja) * | 1990-08-30 | 1992-04-13 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261921B1 (en) | Method of forming shallow trench isolation structure | |
| EP0428283B1 (en) | Method for local oxidation of silicon | |
| US7972933B2 (en) | Method of selective nitridation | |
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| US6583025B2 (en) | Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace | |
| US7825004B2 (en) | Method of producing semiconductor device | |
| TWI253114B (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US6602792B2 (en) | Method for reducing stress of sidewall oxide layer of shallow trench isolation | |
| US7892929B2 (en) | Shallow trench isolation corner rounding | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH08153777A (ja) | 半導体装置の製造方法 | |
| JP2004235429A (ja) | 半導体装置の製造方法 | |
| JP2006210463A (ja) | 半導体装置及びその製造方法 | |
| JPH0817907A (ja) | 半導体装置の製造方法 | |
| JP2007149812A (ja) | 半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100321174B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| US20080227266A1 (en) | Method of STI corner rounding using nitridation and high temperature thermal processing | |
| US5994216A (en) | Method of forming a reduced size contact in a dielectric layer by using bird's beak of oxidized polysilicon to create an etching mask | |
| JPH0888198A (ja) | 半導体装置の製造方法 | |
| JP3420103B2 (ja) | 素子分離用シリコンシャロートレンチエッチング方法 | |
| JP3321527B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |