JP2000100926A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP2000100926A JP2000100926A JP10271973A JP27197398A JP2000100926A JP 2000100926 A JP2000100926 A JP 2000100926A JP 10271973 A JP10271973 A JP 10271973A JP 27197398 A JP27197398 A JP 27197398A JP 2000100926 A JP2000100926 A JP 2000100926A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- trench
- thermal oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】メタルコンタミネーションの発生を抑制しつ
つ、トレンチ内に平坦でボイドのない絶縁膜を埋め込む
ことができる半導体装置の製造方法を提供する。 【解決手段】シリコン基板１上に熱酸化膜２を形成し、
窒化シリコン膜３を形成する。素子分離領域にて窒化シ
リコン膜３、熱酸化膜２及び基板１をエッチングし、基
板１上にトレンチ４を形成する。トレンチ４内面を含ん
で熱酸化膜５を形成し、熱酸化膜５に不純物イオンをイ
オン注入して改質熱酸化膜５Ａを形成する。改質熱酸化
膜５Ａ上には、常圧オゾン−ＴＥＯＳ膜６を堆積してト
レンチ４内にＴＥＯＳ膜６を埋め込む。ＣＭＰ法を用い
て、ＴＥＯＳ膜６を、窒化シリコン膜３の表面まで除去
し、トレンチ４内部に素子分離膜６Ａを残存させる。窒
化シリコン膜３及び熱酸化膜２を除去した後基板１の領
域に素子を形成する。
つ、トレンチ内に平坦でボイドのない絶縁膜を埋め込む
ことができる半導体装置の製造方法を提供する。 【解決手段】シリコン基板１上に熱酸化膜２を形成し、
窒化シリコン膜３を形成する。素子分離領域にて窒化シ
リコン膜３、熱酸化膜２及び基板１をエッチングし、基
板１上にトレンチ４を形成する。トレンチ４内面を含ん
で熱酸化膜５を形成し、熱酸化膜５に不純物イオンをイ
オン注入して改質熱酸化膜５Ａを形成する。改質熱酸化
膜５Ａ上には、常圧オゾン−ＴＥＯＳ膜６を堆積してト
レンチ４内にＴＥＯＳ膜６を埋め込む。ＣＭＰ法を用い
て、ＴＥＯＳ膜６を、窒化シリコン膜３の表面まで除去
し、トレンチ４内部に素子分離膜６Ａを残存させる。窒
化シリコン膜３及び熱酸化膜２を除去した後基板１の領
域に素子を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、詳しくは、半導体装置の素子分離法に関し、
特に従来の選択酸化法（ＬＯＣＯＳ）に代わる溝分離法
（トレンチアイソレーション）に関する。
法に係り、詳しくは、半導体装置の素子分離法に関し、
特に従来の選択酸化法（ＬＯＣＯＳ）に代わる溝分離法
（トレンチアイソレーション）に関する。
【０００２】
【従来の技術】近年のＵＬＳＩの高密度化・高集積化に
伴い、分離素子の微細化に対する要求はますます大きく
なっている。従来の素子分離技術には選択酸化法（ＬＯ
ＣＯＳ）が用いられてきた。選択酸化法では、シリコン
基板の酸化は、マスクとしての窒化シリコン膜の周辺下
部にまで達し、いわゆるバーズビークが形成される。そ
のため、マスクとしての窒化シリコン膜の大きさを最小
の分離幅に設定しても、素子分離部分（フィールド酸化
膜）の幅は最小分離幅よりも大きくなってしまい、分離
幅を小さくすることが限界になりつつある。また、素子
分離部分の周辺にバーズビークが形成されて素子分離部
分に凹凸ができるため、半導体基板の素子形成領域に対
して半導体素子を形成する際に、フォトリソグラフィ工
程を均一に行うことができず、微細加工が困難になりつ
つある。そのため、新しい素子分離技術が模索されてい
る。最近では、ＬＯＣＯＳ法に代わって溝分離法（トレ
ンチアイソレーション）が検討されている。
伴い、分離素子の微細化に対する要求はますます大きく
なっている。従来の素子分離技術には選択酸化法（ＬＯ
ＣＯＳ）が用いられてきた。選択酸化法では、シリコン
基板の酸化は、マスクとしての窒化シリコン膜の周辺下
部にまで達し、いわゆるバーズビークが形成される。そ
のため、マスクとしての窒化シリコン膜の大きさを最小
の分離幅に設定しても、素子分離部分（フィールド酸化
膜）の幅は最小分離幅よりも大きくなってしまい、分離
幅を小さくすることが限界になりつつある。また、素子
分離部分の周辺にバーズビークが形成されて素子分離部
分に凹凸ができるため、半導体基板の素子形成領域に対
して半導体素子を形成する際に、フォトリソグラフィ工
程を均一に行うことができず、微細加工が困難になりつ
つある。そのため、新しい素子分離技術が模索されてい
る。最近では、ＬＯＣＯＳ法に代わって溝分離法（トレ
ンチアイソレーション）が検討されている。
【０００３】
【発明が解決しようとする課題】トレンチアイソレーシ
ョンの形成には、半導体基板上にトレンチを形成し、そ
のトレンチ内表面上に熱酸化膜層を形成した後、トレン
チ内に絶縁物を埋め込む工程を経る。ＬＯＣＯＳ法では
熱酸化によりフィールド酸化膜を形成するので、素子分
離領域が基板の表面方向に延びて分離領域の占有面積が
増加するとともに、半導体基板上に凹凸ができて微細化
処理ができなくなっている。
ョンの形成には、半導体基板上にトレンチを形成し、そ
のトレンチ内表面上に熱酸化膜層を形成した後、トレン
チ内に絶縁物を埋め込む工程を経る。ＬＯＣＯＳ法では
熱酸化によりフィールド酸化膜を形成するので、素子分
離領域が基板の表面方向に延びて分離領域の占有面積が
増加するとともに、半導体基板上に凹凸ができて微細化
処理ができなくなっている。
【０００４】これに対してトレンチアイソレーション法
では上記のような問題がなく、凹凸のない微細な素子分
離領域を形成することが可能である。しかし、トレンチ
アイソレーション法による素子分離技術には多くの課題
があり、その１つにトレンチ内への絶縁膜の埋め込み技
術がある。良好な素子分離形状を確保し電気的に半導体
素子を分離するためには、トレンチ内に絶縁膜を平坦に
埋め込むこと、トレンチ内でのボイドの発生を抑制する
こと、広い素子分離領域が皿状に凹むディッシングを低
減することなどが必要である。
では上記のような問題がなく、凹凸のない微細な素子分
離領域を形成することが可能である。しかし、トレンチ
アイソレーション法による素子分離技術には多くの課題
があり、その１つにトレンチ内への絶縁膜の埋め込み技
術がある。良好な素子分離形状を確保し電気的に半導体
素子を分離するためには、トレンチ内に絶縁膜を平坦に
埋め込むこと、トレンチ内でのボイドの発生を抑制する
こと、広い素子分離領域が皿状に凹むディッシングを低
減することなどが必要である。
【０００５】トレンチ内への有力な埋め込み材料の１つ
として、オゾンと有機シランの反応を利用してＣＶＤ法
で堆積した絶縁膜、たとえばオゾン−ＴＥＯＳ（tetrae
thylorthosilicate）が上げられる。オゾン−ＴＥＯＳ
を用いたトレンチの埋め込みでは、オゾン−ＴＥＯＳは
流動性に優れているので比較的平坦な埋め込みが可能で
ある。
として、オゾンと有機シランの反応を利用してＣＶＤ法
で堆積した絶縁膜、たとえばオゾン−ＴＥＯＳ（tetrae
thylorthosilicate）が上げられる。オゾン−ＴＥＯＳ
を用いたトレンチの埋め込みでは、オゾン−ＴＥＯＳは
流動性に優れているので比較的平坦な埋め込みが可能で
ある。
【０００６】ところが、トレンチの内表面上に熱酸化膜
層を形成しているので、オゾン−ＴＥＯＳを埋め込む際
にトレンチ内にボイドが発生し易いという問題がある。
ボイドの発生を抑制する方法として、トレンチ内の熱酸
化膜に対して窒素プラズマ処理を行うことにより熱酸化
膜表面を窒化させ、熱酸化膜とオゾン−ＴＥＯＳ膜との
密着性を良好にすることによって、トレンチ内に平坦で
ボイドのない絶縁膜を埋め込むことができる。しかし、
この方法では窒素プラズマ処理によりプラズマ処理装置
のチャンバを構成する金属原子が基板表面の絶縁膜に付
着し、メタルコンタミネーション（金属汚染）を発生す
る問題があり、半導体素子のデバイス特性に悪影響を及
ぼすおそれがある。
層を形成しているので、オゾン−ＴＥＯＳを埋め込む際
にトレンチ内にボイドが発生し易いという問題がある。
ボイドの発生を抑制する方法として、トレンチ内の熱酸
化膜に対して窒素プラズマ処理を行うことにより熱酸化
膜表面を窒化させ、熱酸化膜とオゾン−ＴＥＯＳ膜との
密着性を良好にすることによって、トレンチ内に平坦で
ボイドのない絶縁膜を埋め込むことができる。しかし、
この方法では窒素プラズマ処理によりプラズマ処理装置
のチャンバを構成する金属原子が基板表面の絶縁膜に付
着し、メタルコンタミネーション（金属汚染）を発生す
る問題があり、半導体素子のデバイス特性に悪影響を及
ぼすおそれがある。
【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、メタルコンタミネーシ
ョンの発生を抑制しつつ、トレンチ内に平坦でボイドの
ない絶縁膜を埋め込むことができる半導体装置の製造方
法を提供することにある。
れたものであって、その目的は、メタルコンタミネーシ
ョンの発生を抑制しつつ、トレンチ内に平坦でボイドの
ない絶縁膜を埋め込むことができる半導体装置の製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、半導体基板上に隔絶膜を形成す
る工程と、素子分離領域に該当する地域にある前記隔絶
膜、および半導体基板をエッチングしてトレンチを形成
する工程と、前記トレンチ内面に表面が改質された第１
の絶縁膜を形成する工程と、全体的に第２の絶縁膜を形
成する工程と、前記第２の絶縁膜を前記隔絶膜をストッ
パとして除去する工程と、前記隔絶膜を除去し、前記ト
レンチに前記第２の絶縁膜で満たされた素子分離膜を形
成する工程と、を含む半導体装置の製造方法を要旨とす
る。
め、請求項１の発明は、半導体基板上に隔絶膜を形成す
る工程と、素子分離領域に該当する地域にある前記隔絶
膜、および半導体基板をエッチングしてトレンチを形成
する工程と、前記トレンチ内面に表面が改質された第１
の絶縁膜を形成する工程と、全体的に第２の絶縁膜を形
成する工程と、前記第２の絶縁膜を前記隔絶膜をストッ
パとして除去する工程と、前記隔絶膜を除去し、前記ト
レンチに前記第２の絶縁膜で満たされた素子分離膜を形
成する工程と、を含む半導体装置の製造方法を要旨とす
る。
【０００９】請求項２に記載の発明は、半導体基板上に
隔絶膜を形成する工程と、素子分離領域に該当する地域
にある前記隔絶膜、および半導体基板をエッチングして
トレンチを形成する工程と、前記トレンチ内面に第１の
絶縁膜を形成する工程と、前記第１の絶縁膜に不純物を
導入して前記第１の絶縁膜を改質する工程と、全体的に
第２の絶縁膜を形成する工程と、前記第２の絶縁膜を前
記隔絶膜をストッパとしてＣＭＰ法またはエッチバック
法により除去する工程と、前記隔絶膜を除去し、前記ト
レンチに前記第２の絶縁膜で満たされた素子分離膜を形
成する工程と、を含む半導体装置の製造方法を要旨とす
る。
隔絶膜を形成する工程と、素子分離領域に該当する地域
にある前記隔絶膜、および半導体基板をエッチングして
トレンチを形成する工程と、前記トレンチ内面に第１の
絶縁膜を形成する工程と、前記第１の絶縁膜に不純物を
導入して前記第１の絶縁膜を改質する工程と、全体的に
第２の絶縁膜を形成する工程と、前記第２の絶縁膜を前
記隔絶膜をストッパとしてＣＭＰ法またはエッチバック
法により除去する工程と、前記隔絶膜を除去し、前記ト
レンチに前記第２の絶縁膜で満たされた素子分離膜を形
成する工程と、を含む半導体装置の製造方法を要旨とす
る。
【００１０】請求項３に記載の発明は、半導体基板上に
隔絶膜を形成する工程と、前記隔絶膜上に第３の絶縁膜
を形成する工程と、素子分離領域に該当する地域にある
前記隔絶膜、第３の絶縁膜、さらに半導体基板をエッチ
ングしてトレンチを形成する工程と、前記トレンチ内面
に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に
不純物を導入して前記第１の絶縁膜を改質する工程と、
全体的に第２の絶縁膜を形成する工程と、前記第２の絶
縁膜を前記隔絶膜をストッパとしてＣＭＰ法またはエッ
チバック法により除去する工程と、前記隔絶膜を除去
し、前記トレンチに前記第２の絶縁膜で満たされた素子
分離膜を形成する工程と、を含む半導体装置の製造方法
を要旨とする。
隔絶膜を形成する工程と、前記隔絶膜上に第３の絶縁膜
を形成する工程と、素子分離領域に該当する地域にある
前記隔絶膜、第３の絶縁膜、さらに半導体基板をエッチ
ングしてトレンチを形成する工程と、前記トレンチ内面
に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に
不純物を導入して前記第１の絶縁膜を改質する工程と、
全体的に第２の絶縁膜を形成する工程と、前記第２の絶
縁膜を前記隔絶膜をストッパとしてＣＭＰ法またはエッ
チバック法により除去する工程と、前記隔絶膜を除去
し、前記トレンチに前記第２の絶縁膜で満たされた素子
分離膜を形成する工程と、を含む半導体装置の製造方法
を要旨とする。
【００１１】請求項４に記載の発明は、請求項２及び３
のいずれか一項に記載の半導体装置の製造方法におい
て、前記第１の絶縁膜の改質は窒化プラズマ処理を除く
不純物導入法により行われることを要旨とする。
のいずれか一項に記載の半導体装置の製造方法におい
て、前記第１の絶縁膜の改質は窒化プラズマ処理を除く
不純物導入法により行われることを要旨とする。
【００１２】請求項５に記載の発明は、請求項２〜４の
いずれか一項に記載の半導体装置の製造方法において、
前記第１の絶縁膜の改質は窒素化合物の雰囲気中で熱処
理することにより行われることを要旨とする。
いずれか一項に記載の半導体装置の製造方法において、
前記第１の絶縁膜の改質は窒素化合物の雰囲気中で熱処
理することにより行われることを要旨とする。
【００１３】請求項６に記載の発明は、請求項１〜５の
いずれか一項に記載の半導体装置の製造方法において、
前記第２の絶縁膜として、オゾンと有機シランとの反応
を利用してＣＶＤ法で堆積した絶縁膜を用いたことを要
旨とする。
いずれか一項に記載の半導体装置の製造方法において、
前記第２の絶縁膜として、オゾンと有機シランとの反応
を利用してＣＶＤ法で堆積した絶縁膜を用いたことを要
旨とする。
【００１４】請求項７に記載の発明は、請求項１〜６の
いずれか一項に記載の半導体装置の製造方法において、
さらに前記第２の絶縁膜を熱処理し膜質を緻密化する工
程を含むことを要旨とする。
いずれか一項に記載の半導体装置の製造方法において、
さらに前記第２の絶縁膜を熱処理し膜質を緻密化する工
程を含むことを要旨とする。
【００１５】請求項８に記載の発明は、半導体基板をエ
ッチングして形成されたトレンチの内面に絶縁膜を形成
し、トレンチ内には素子分離膜を埋め込んだ半導体装置
において、前記絶縁膜と前記素子分離膜との間には不純
物導入された改質絶縁膜を備えることを要旨とする。
ッチングして形成されたトレンチの内面に絶縁膜を形成
し、トレンチ内には素子分離膜を埋め込んだ半導体装置
において、前記絶縁膜と前記素子分離膜との間には不純
物導入された改質絶縁膜を備えることを要旨とする。
【００１６】
【発明の実施の形態】（第１実施形態）以下、本発明を
具体化した第１実施形態を図１〜図３に従って説明す
る。
具体化した第１実施形態を図１〜図３に従って説明す
る。
【００１７】図３（ｇ）は本実施形態の半導体装置１１
を示し、シリコン基板１には複数のトレンチ４が所定の
間隔をおいて形成されている。なお、図３（ｇ）では１
つのトレンチ４のみを示している。トレンチ４の内表面
には改質熱酸化膜５Ａが形成され、トレンチ４内には素
子分離を行うために、オゾンと有機シランの反応を利用
してＣＶＤ法で堆積した常圧オゾン−ＴＥＯＳ膜６Ａが
埋め込まれている。また、シリコン基板１のトレンチ４
以外の表面上には熱酸化膜２が形成されている。
を示し、シリコン基板１には複数のトレンチ４が所定の
間隔をおいて形成されている。なお、図３（ｇ）では１
つのトレンチ４のみを示している。トレンチ４の内表面
には改質熱酸化膜５Ａが形成され、トレンチ４内には素
子分離を行うために、オゾンと有機シランの反応を利用
してＣＶＤ法で堆積した常圧オゾン−ＴＥＯＳ膜６Ａが
埋め込まれている。また、シリコン基板１のトレンチ４
以外の表面上には熱酸化膜２が形成されている。
【００１８】次に、上記半導体装置１１の製造方法を図
１〜図３に従い順を追って説明する。 工程１（図１（ａ）参照）；シリコン基板１上に熱酸化
膜２を形成し、その上にＣＶＤ法によりエッチングスト
ッパとなる隔絶膜としての窒化シリコン膜３を形成す
る。
１〜図３に従い順を追って説明する。 工程１（図１（ａ）参照）；シリコン基板１上に熱酸化
膜２を形成し、その上にＣＶＤ法によりエッチングスト
ッパとなる隔絶膜としての窒化シリコン膜３を形成す
る。
【００１９】工程２（図１（ｂ）参照）；素子分離する
領域をフォトリソグラフィ法を用いて形成したレジスト
をマスクとして窒化シリコン膜３、熱酸化膜２及びシリ
コン基板１をエッチングし、シリコン基板１上にトレン
チ４を形成する。
領域をフォトリソグラフィ法を用いて形成したレジスト
をマスクとして窒化シリコン膜３、熱酸化膜２及びシリ
コン基板１をエッチングし、シリコン基板１上にトレン
チ４を形成する。
【００２０】工程３（図１（ｃ）参照）；レジストマス
クを除去し、トレンチ４を形成して露出したシリコン基
板１上に第１の絶縁膜としての熱酸化膜５を形成する。
熱酸化膜５は熱酸化膜２及び窒化シリコン膜３の表面も
酸化するため、図には全面に表している。
クを除去し、トレンチ４を形成して露出したシリコン基
板１上に第１の絶縁膜としての熱酸化膜５を形成する。
熱酸化膜５は熱酸化膜２及び窒化シリコン膜３の表面も
酸化するため、図には全面に表している。
【００２１】工程４（図２（ｄ）参照）；熱酸化膜５に
不純物イオン（例えば窒素イオン）をイオン注入してそ
の表面に導入することにより、改質熱酸化膜５Ａを形成
する。ここで用いるイオン種は窒素イオンに限らず、半
導体デバイスの製造工程で一般的に用いられる砒素（Ａ
ｓ）、ホウ素（Ｂ）、アルゴン（Ａｒ）、窒素（Ｎ）、
フッ素（Ｆ）、シリコン（Ｓｉ）、及びゲルマニウム
（Ｇｅ）等の少なくとも１種類の元素を含むイオンであ
ればよい。例えば、４フッ化シリコン（ＳｉＦ4）や２
フッ化ホウ素（ＢＦ2 ）等のように２種類の元素を含む
イオン種を用いることもできる。
不純物イオン（例えば窒素イオン）をイオン注入してそ
の表面に導入することにより、改質熱酸化膜５Ａを形成
する。ここで用いるイオン種は窒素イオンに限らず、半
導体デバイスの製造工程で一般的に用いられる砒素（Ａ
ｓ）、ホウ素（Ｂ）、アルゴン（Ａｒ）、窒素（Ｎ）、
フッ素（Ｆ）、シリコン（Ｓｉ）、及びゲルマニウム
（Ｇｅ）等の少なくとも１種類の元素を含むイオンであ
ればよい。例えば、４フッ化シリコン（ＳｉＦ4）や２
フッ化ホウ素（ＢＦ2 ）等のように２種類の元素を含む
イオン種を用いることもできる。
【００２２】工程５（図２（ｅ）参照）；不純物を導入
した改質熱酸化膜５Ａ上には、第２の絶縁膜としての常
圧オゾン−ＴＥＯＳ膜６をＣＶＤ法により堆積すること
により、トレンチ４内に常圧オゾン−ＴＥＯＳ膜６を埋
め込む。改質熱酸化膜５Ａには不純物が導入されている
ので、常圧オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で
現れる下地依存性は解消され、トレンチ４内にボイドが
発生することはない。常圧オゾン−ＴＥＯＳ膜６を８０
０〜１１５０°Ｃで熱処理し、常圧オゾン−ＴＥＯＳ膜
６の膜質を緻密化する。
した改質熱酸化膜５Ａ上には、第２の絶縁膜としての常
圧オゾン−ＴＥＯＳ膜６をＣＶＤ法により堆積すること
により、トレンチ４内に常圧オゾン−ＴＥＯＳ膜６を埋
め込む。改質熱酸化膜５Ａには不純物が導入されている
ので、常圧オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で
現れる下地依存性は解消され、トレンチ４内にボイドが
発生することはない。常圧オゾン−ＴＥＯＳ膜６を８０
０〜１１５０°Ｃで熱処理し、常圧オゾン−ＴＥＯＳ膜
６の膜質を緻密化する。
【００２３】工程６（図２（ｆ）参照）；ＣＭＰ（機械
的化学的研磨）法あるいはエッチバック法を用いて、常
圧オゾン−ＴＥＯＳ膜６を、エッチングストッパとなる
窒化シリコン膜３の表面まで除去する。この際、素子分
離膜６Ａとしてトレンチ４内部に残存するように常圧オ
ゾン−ＴＥＯＳ膜６を除去する。
的化学的研磨）法あるいはエッチバック法を用いて、常
圧オゾン−ＴＥＯＳ膜６を、エッチングストッパとなる
窒化シリコン膜３の表面まで除去する。この際、素子分
離膜６Ａとしてトレンチ４内部に残存するように常圧オ
ゾン−ＴＥＯＳ膜６を除去する。
【００２４】工程７（図２（ｇ）参照）；エッチングス
トッパとして用いた窒化シリコン膜３は、所定のエッチ
ング条件下において熱酸化膜２および素子分離膜６Ａよ
りもエッチング選択比が大きい、すなわちエッチング速
度が速いことを利用して除去することができる。この
後、熱酸化膜２をエッチングにより除去してシリコン基
板１の領域に素子を形成する。以上の工程をもって、シ
リコントレンチアイソレーションの形成工程が完了す
る。
トッパとして用いた窒化シリコン膜３は、所定のエッチ
ング条件下において熱酸化膜２および素子分離膜６Ａよ
りもエッチング選択比が大きい、すなわちエッチング速
度が速いことを利用して除去することができる。この
後、熱酸化膜２をエッチングにより除去してシリコン基
板１の領域に素子を形成する。以上の工程をもって、シ
リコントレンチアイソレーションの形成工程が完了す
る。
【００２５】さて、本実施の形態は、以下の効果があ
る。 ・ 本実施形態の半導体装置１１においては、シリコン
基板１に形成したトレンチ４上に熱酸化膜５を形成し、
熱酸化膜５に不純物イオンをイオン注入してその表面に
導入することにより、改質熱酸化膜５Ａを形成する。そ
して、改質熱酸化膜５Ａ上には、常圧オゾン−ＴＥＯＳ
膜６を堆積することにより、トレンチ４内に常圧オゾン
−ＴＥＯＳ膜６を埋め込んでいる。そのため、改質熱酸
化膜５Ａには不純物が導入されているので、常圧オゾン
−ＴＥＯＳ膜６と熱酸化膜５との間で現れる下地依存性
を解消することができ、トレンチ４内に平坦でボイドの
ない素子分離膜６Ａを形成することができる。
る。 ・ 本実施形態の半導体装置１１においては、シリコン
基板１に形成したトレンチ４上に熱酸化膜５を形成し、
熱酸化膜５に不純物イオンをイオン注入してその表面に
導入することにより、改質熱酸化膜５Ａを形成する。そ
して、改質熱酸化膜５Ａ上には、常圧オゾン−ＴＥＯＳ
膜６を堆積することにより、トレンチ４内に常圧オゾン
−ＴＥＯＳ膜６を埋め込んでいる。そのため、改質熱酸
化膜５Ａには不純物が導入されているので、常圧オゾン
−ＴＥＯＳ膜６と熱酸化膜５との間で現れる下地依存性
を解消することができ、トレンチ４内に平坦でボイドの
ない素子分離膜６Ａを形成することができる。
【００２６】・ また、本実施形態では、熱酸化膜５に
不純物イオンのイオン注入により改質熱酸化膜５Ａを形
成しているので、従来の窒素プラズマ処理の場合のよう
なメタルコンタミネーションの発生を抑制することがで
き、半導体装置１１の信頼性を向上することができる。
不純物イオンのイオン注入により改質熱酸化膜５Ａを形
成しているので、従来の窒素プラズマ処理の場合のよう
なメタルコンタミネーションの発生を抑制することがで
き、半導体装置１１の信頼性を向上することができる。
【００２７】（第２実施形態）次に、本発明の第２実施
形態を図４〜図６に従って説明する。なお、重複説明を
避けるため、図１〜図３において説明したものと同じ要
素については、同じ参照番号が付されている。
形態を図４〜図６に従って説明する。なお、重複説明を
避けるため、図１〜図３において説明したものと同じ要
素については、同じ参照番号が付されている。
【００２８】図６（ｇ）は本実施形態の半導体装置１２
を示し、シリコン基板１には複数のトレンチ４が所定の
間隔をおいて形成されている。なお、図６（ｇ）では１
つのトレンチ４のみを示している。トレンチ４の内表面
には改質熱酸化膜５Ｂが形成され、トレンチ４内には素
子分離を行うための常圧オゾン−ＴＥＯＳ膜６Ａが埋め
込まれている。また、シリコン基板１のトレンチ４以外
の表面上には熱酸化膜２が形成されている。
を示し、シリコン基板１には複数のトレンチ４が所定の
間隔をおいて形成されている。なお、図６（ｇ）では１
つのトレンチ４のみを示している。トレンチ４の内表面
には改質熱酸化膜５Ｂが形成され、トレンチ４内には素
子分離を行うための常圧オゾン−ＴＥＯＳ膜６Ａが埋め
込まれている。また、シリコン基板１のトレンチ４以外
の表面上には熱酸化膜２が形成されている。
【００２９】次に、上記半導体装置１２の製造方法を図
４〜図６に従い順を追って説明する。 工程１（図４（ａ）参照）；シリコン基板１上に熱酸化
膜２を形成し、その上にＣＶＤ法によりエッチングスト
ッパとなる隔絶膜としての窒化シリコン膜３を形成し、
さらに、窒化シリコン膜３上に第３の絶縁膜としてのシ
リコン酸化膜７をＣＶＤ法により堆積する。
４〜図６に従い順を追って説明する。 工程１（図４（ａ）参照）；シリコン基板１上に熱酸化
膜２を形成し、その上にＣＶＤ法によりエッチングスト
ッパとなる隔絶膜としての窒化シリコン膜３を形成し、
さらに、窒化シリコン膜３上に第３の絶縁膜としてのシ
リコン酸化膜７をＣＶＤ法により堆積する。
【００３０】工程２（図４（ｂ）参照）；素子分離する
領域をフォトリソグラフィ法を用いて形成したレジスト
をマスクとしてシリコン酸化膜７、窒化シリコン膜３、
熱酸化膜２及びシリコン基板１をエッチングし、シリコ
ン基板１上にトレンチ４を形成する。
領域をフォトリソグラフィ法を用いて形成したレジスト
をマスクとしてシリコン酸化膜７、窒化シリコン膜３、
熱酸化膜２及びシリコン基板１をエッチングし、シリコ
ン基板１上にトレンチ４を形成する。
【００３１】工程３（図４（ｃ）参照）；レジストマス
クを除去し、トレンチ４を形成して露出したシリコン基
板１上に第１の絶縁膜としての熱酸化膜５を形成する。
熱酸化膜５は熱酸化膜２、窒化シリコン膜３及びシリコ
ン酸化膜７の表面も酸化するため、図には全面に表して
いる。
クを除去し、トレンチ４を形成して露出したシリコン基
板１上に第１の絶縁膜としての熱酸化膜５を形成する。
熱酸化膜５は熱酸化膜２、窒化シリコン膜３及びシリコ
ン酸化膜７の表面も酸化するため、図には全面に表して
いる。
【００３２】工程４（図５（ｄ）参照）；熱酸化膜５に
不純物イオンのバイアススパッタまたは不純物イオンの
イオンプレーティングを行ってその表面に不純物を導入
することにより、改質熱酸化膜５Ｂを形成する。本実施
形態ではアルゴンイオンのイオンプレーティングを行っ
ている。ここで用いるイオン種は窒素イオンに限らず、
半導体デバイスの製造工程で一般的に用いられる砒素
（Ａｓ）、ホウ素（Ｂ）、アルゴン（Ａｒ）、窒素
（Ｎ）、フッ素（Ｆ）、シリコン（Ｓｉ）、及びゲルマ
ニウム（Ｇｅ）等の少なくとも１種類の元素を含むイオ
ンであればよい。例えば、４フッ化シリコン（Ｓｉ
Ｆ4 ）や２フッ化ホウ素（ＢＦ2 ）等のように２種類の
元素を含むイオン種を用いることもできる。
不純物イオンのバイアススパッタまたは不純物イオンの
イオンプレーティングを行ってその表面に不純物を導入
することにより、改質熱酸化膜５Ｂを形成する。本実施
形態ではアルゴンイオンのイオンプレーティングを行っ
ている。ここで用いるイオン種は窒素イオンに限らず、
半導体デバイスの製造工程で一般的に用いられる砒素
（Ａｓ）、ホウ素（Ｂ）、アルゴン（Ａｒ）、窒素
（Ｎ）、フッ素（Ｆ）、シリコン（Ｓｉ）、及びゲルマ
ニウム（Ｇｅ）等の少なくとも１種類の元素を含むイオ
ンであればよい。例えば、４フッ化シリコン（Ｓｉ
Ｆ4 ）や２フッ化ホウ素（ＢＦ2 ）等のように２種類の
元素を含むイオン種を用いることもできる。
【００３３】工程５（図５（ｅ）参照）；不純物を導入
した改質熱酸化膜５Ｂ上には、第２の絶縁膜としての常
圧オゾン−ＴＥＯＳ膜６をＣＶＤ法により堆積すること
により、トレンチ４内に常圧オゾン−ＴＥＯＳ膜６を埋
め込む。改質熱酸化膜５Ｂには不純物が導入されている
ので、常圧オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で
現れる下地依存性は解消され、トレンチ４内にボイドが
発生することはない。常圧オゾン−ＴＥＯＳ膜６を８０
０〜１１５０°Ｃで熱処理し、常圧オゾン−ＴＥＯＳ膜
６の膜質を緻密化する。
した改質熱酸化膜５Ｂ上には、第２の絶縁膜としての常
圧オゾン−ＴＥＯＳ膜６をＣＶＤ法により堆積すること
により、トレンチ４内に常圧オゾン−ＴＥＯＳ膜６を埋
め込む。改質熱酸化膜５Ｂには不純物が導入されている
ので、常圧オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で
現れる下地依存性は解消され、トレンチ４内にボイドが
発生することはない。常圧オゾン−ＴＥＯＳ膜６を８０
０〜１１５０°Ｃで熱処理し、常圧オゾン−ＴＥＯＳ膜
６の膜質を緻密化する。
【００３４】工程６（図６（ｆ）参照）；ＣＭＰ（機械
的化学的研磨）法あるいはエッチバック法を用いて、常
圧オゾン−ＴＥＯＳ膜６を、エッチングストッパとなる
窒化シリコン膜３の表面まで除去する。この際、素子分
離膜６Ａとしてトレンチ４内部に残存するように常圧オ
ゾン−ＴＥＯＳ膜６を除去する。
的化学的研磨）法あるいはエッチバック法を用いて、常
圧オゾン−ＴＥＯＳ膜６を、エッチングストッパとなる
窒化シリコン膜３の表面まで除去する。この際、素子分
離膜６Ａとしてトレンチ４内部に残存するように常圧オ
ゾン−ＴＥＯＳ膜６を除去する。
【００３５】工程７（図６（ｇ）参照）；エッチングス
トッパとして用いた窒化シリコン膜３は、所定のエッチ
ング条件下において熱酸化膜２および素子分離膜６Ａよ
りもエッチング選択比が大きい、すなわちエッチング速
度が速いことを利用して除去することができる。この
後、熱酸化膜２をエッチングにより除去してシリコン基
板１の領域に素子を形成する。以上の工程をもって、シ
リコントレンチアイソレーションの形成工程が完了す
る。
トッパとして用いた窒化シリコン膜３は、所定のエッチ
ング条件下において熱酸化膜２および素子分離膜６Ａよ
りもエッチング選択比が大きい、すなわちエッチング速
度が速いことを利用して除去することができる。この
後、熱酸化膜２をエッチングにより除去してシリコン基
板１の領域に素子を形成する。以上の工程をもって、シ
リコントレンチアイソレーションの形成工程が完了す
る。
【００３６】さて、本実施の形態は、以下の効果があ
る。 ・ 本実施形態の半導体装置１２においては、シリコン
基板１に形成したトレンチ４上に熱酸化膜５を形成し、
熱酸化膜５に不純物イオンのバイアススパッタまたは不
純物イオンのイオンプレーティングを行ってその表面に
不純物を導入することにより、改質熱酸化膜５Ｂを形成
する。そして、改質熱酸化膜５Ｂ上には、常圧オゾン−
ＴＥＯＳ膜６を堆積することにより、トレンチ４内に常
圧オゾン−ＴＥＯＳ膜６を埋め込んでいる。そのため、
改質熱酸化膜５Ｂには不純物が導入されているので、常
圧オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で現れる下
地依存性を解消することができ、トレンチ４内に平坦で
ボイドのない素子分離膜６Ａを形成することができる。
る。 ・ 本実施形態の半導体装置１２においては、シリコン
基板１に形成したトレンチ４上に熱酸化膜５を形成し、
熱酸化膜５に不純物イオンのバイアススパッタまたは不
純物イオンのイオンプレーティングを行ってその表面に
不純物を導入することにより、改質熱酸化膜５Ｂを形成
する。そして、改質熱酸化膜５Ｂ上には、常圧オゾン−
ＴＥＯＳ膜６を堆積することにより、トレンチ４内に常
圧オゾン−ＴＥＯＳ膜６を埋め込んでいる。そのため、
改質熱酸化膜５Ｂには不純物が導入されているので、常
圧オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で現れる下
地依存性を解消することができ、トレンチ４内に平坦で
ボイドのない素子分離膜６Ａを形成することができる。
【００３７】・ また、本実施形態では、熱酸化膜５に
不純物イオンのイオンプレーティングにより改質熱酸化
膜５Ｂを形成しているので、従来の窒素プラズマ処理の
場合のようなメタルコンタミネーションの発生を抑制す
ることができ、半導体装置１２の信頼性を向上すること
ができる。
不純物イオンのイオンプレーティングにより改質熱酸化
膜５Ｂを形成しているので、従来の窒素プラズマ処理の
場合のようなメタルコンタミネーションの発生を抑制す
ることができ、半導体装置１２の信頼性を向上すること
ができる。
【００３８】・ さらに、本実施形態においては、不純
物イオンのバイアススパッタまたは不純物イオンのイオ
ンプレーティングによって熱酸化膜５の表面に不純物を
導入して改質熱酸化膜５Ｂを形成しているので、ウェハ
１枚単位でトレンチへの常圧オゾン−ＴＥＯＳ膜６の埋
め込み処理を行うことができ、製造効率を向上すること
ができる。
物イオンのバイアススパッタまたは不純物イオンのイオ
ンプレーティングによって熱酸化膜５の表面に不純物を
導入して改質熱酸化膜５Ｂを形成しているので、ウェハ
１枚単位でトレンチへの常圧オゾン−ＴＥＯＳ膜６の埋
め込み処理を行うことができ、製造効率を向上すること
ができる。
【００３９】（第３実施形態）次に、本発明の第３実施
形態を図７〜図９に従って説明する。なお、第１実施形
態の製造工程と同様の工程については符号を等しくして
説明する。
形態を図７〜図９に従って説明する。なお、第１実施形
態の製造工程と同様の工程については符号を等しくして
説明する。
【００４０】図９（ｇ）は本実施形態の半導体装置１３
を示し、シリコン基板１には複数のトレンチ４が所定の
間隔をおいて形成されている。なお、図６（ｇ）では１
つのトレンチ４のみを示している。トレンチ４の内表面
には改質熱酸化膜５Ｃが形成され、トレンチ４内には素
子分離を行うための常圧オゾン−ＴＥＯＳ膜６Ａが埋め
込まれている。また、シリコン基板１のトレンチ４以外
の表面上には熱酸化膜２が形成されている。
を示し、シリコン基板１には複数のトレンチ４が所定の
間隔をおいて形成されている。なお、図６（ｇ）では１
つのトレンチ４のみを示している。トレンチ４の内表面
には改質熱酸化膜５Ｃが形成され、トレンチ４内には素
子分離を行うための常圧オゾン−ＴＥＯＳ膜６Ａが埋め
込まれている。また、シリコン基板１のトレンチ４以外
の表面上には熱酸化膜２が形成されている。
【００４１】次に、上記半導体装置１３の製造方法を図
７〜図９に従い順を追って説明する。図７（ａ）は工程
１を示し、図７（ｂ）は工程２を示し、さらに図７
（ｃ）は工程３を示す。これら工程１〜工程３は第１実
施形態の製造工程１〜工程３と同一である。
７〜図９に従い順を追って説明する。図７（ａ）は工程
１を示し、図７（ｂ）は工程２を示し、さらに図７
（ｃ）は工程３を示す。これら工程１〜工程３は第１実
施形態の製造工程１〜工程３と同一である。
【００４２】工程４（図８（ｄ）参照）；窒素化合物８
の雰囲気中で熱処理を行い、熱酸化膜５の表面を窒化す
ることにより、改質熱酸化膜５Ｃを形成する。このとき
の熱処理温度は、８００〜１１５０°Ｃとすればよい。
ここで用いる窒素化合物としては、窒素（Ｎ2 ）、一酸
化窒素（ＮＯ）、二酸化窒素（Ｎ2 Ｏ）、一酸化二窒素
（ＮＯ2 ）、アンモニア（ＮＨ3 ）等を用いることがで
きる。
の雰囲気中で熱処理を行い、熱酸化膜５の表面を窒化す
ることにより、改質熱酸化膜５Ｃを形成する。このとき
の熱処理温度は、８００〜１１５０°Ｃとすればよい。
ここで用いる窒素化合物としては、窒素（Ｎ2 ）、一酸
化窒素（ＮＯ）、二酸化窒素（Ｎ2 Ｏ）、一酸化二窒素
（ＮＯ2 ）、アンモニア（ＮＨ3 ）等を用いることがで
きる。
【００４３】工程５（図８（ｅ）参照）；不純物を導入
した改質熱酸化膜５Ｃ上には、第２の絶縁膜としての常
圧オゾン−ＴＥＯＳ膜６をＣＶＤ法により堆積すること
により、トレンチ４内に常圧オゾン−ＴＥＯＳ膜６を埋
め込む。改質熱酸化膜５Ｃは窒化されているので、常圧
オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で現れる下地
依存性は解消され、トレンチ４内にボイドが発生するこ
とはない。常圧オゾン−ＴＥＯＳ膜６を８００〜１１５
０°Ｃで熱処理し、常圧オゾン−ＴＥＯＳ膜６の膜質を
緻密化する。
した改質熱酸化膜５Ｃ上には、第２の絶縁膜としての常
圧オゾン−ＴＥＯＳ膜６をＣＶＤ法により堆積すること
により、トレンチ４内に常圧オゾン−ＴＥＯＳ膜６を埋
め込む。改質熱酸化膜５Ｃは窒化されているので、常圧
オゾン−ＴＥＯＳ膜６と熱酸化膜５との間で現れる下地
依存性は解消され、トレンチ４内にボイドが発生するこ
とはない。常圧オゾン−ＴＥＯＳ膜６を８００〜１１５
０°Ｃで熱処理し、常圧オゾン−ＴＥＯＳ膜６の膜質を
緻密化する。
【００４４】工程６（図９（ｆ）参照）；ＣＭＰ（機械
的化学的研磨）法あるいはエッチバック法を用いて、常
圧オゾン−ＴＥＯＳ膜６を、エッチングストッパとなる
窒化シリコン膜３の表面まで除去する。この際、素子分
離膜６Ａとしてトレンチ４内部に残存するように常圧オ
ゾン−ＴＥＯＳ膜６を除去する。
的化学的研磨）法あるいはエッチバック法を用いて、常
圧オゾン−ＴＥＯＳ膜６を、エッチングストッパとなる
窒化シリコン膜３の表面まで除去する。この際、素子分
離膜６Ａとしてトレンチ４内部に残存するように常圧オ
ゾン−ＴＥＯＳ膜６を除去する。
【００４５】工程７（図９（ｇ）参照）；エッチングス
トッパとして用いた窒化シリコン膜３は、所定のエッチ
ング条件下において熱酸化膜２および素子分離膜６Ａよ
りもエッチング選択比が大きい、すなわちエッチング速
度が速いことを利用して除去することができる。この
後、熱酸化膜２をエッチングにより除去してシリコン基
板１の領域に素子を形成する。以上の工程をもって、シ
リコントレンチアイソレーションの形成工程が完了す
る。
トッパとして用いた窒化シリコン膜３は、所定のエッチ
ング条件下において熱酸化膜２および素子分離膜６Ａよ
りもエッチング選択比が大きい、すなわちエッチング速
度が速いことを利用して除去することができる。この
後、熱酸化膜２をエッチングにより除去してシリコン基
板１の領域に素子を形成する。以上の工程をもって、シ
リコントレンチアイソレーションの形成工程が完了す
る。
【００４６】さて、本実施の形態は、以下の効果があ
る。 ・ 本実施形態の半導体装置１３においては、シリコン
基板１に形成したトレンチ４上に熱酸化膜５を形成し、
窒素化合物８の雰囲気中で熱処理を行うことにより熱酸
化膜５を窒化させて改質熱酸化膜５Ｃを形成する。そし
て、改質熱酸化膜５Ｃ上には、常圧オゾン−ＴＥＯＳ膜
６を堆積することにより、トレンチ４内に常圧オゾン−
ＴＥＯＳ膜６を埋め込んでいる。そのため、改質熱酸化
膜５Ｃには不純物が導入されているので、常圧オゾン−
ＴＥＯＳ膜６と熱酸化膜５との間で現れる下地依存性を
解消することができ、トレンチ４内に平坦でボイドのな
い素子分離膜６Ａを形成することができる。
る。 ・ 本実施形態の半導体装置１３においては、シリコン
基板１に形成したトレンチ４上に熱酸化膜５を形成し、
窒素化合物８の雰囲気中で熱処理を行うことにより熱酸
化膜５を窒化させて改質熱酸化膜５Ｃを形成する。そし
て、改質熱酸化膜５Ｃ上には、常圧オゾン−ＴＥＯＳ膜
６を堆積することにより、トレンチ４内に常圧オゾン−
ＴＥＯＳ膜６を埋め込んでいる。そのため、改質熱酸化
膜５Ｃには不純物が導入されているので、常圧オゾン−
ＴＥＯＳ膜６と熱酸化膜５との間で現れる下地依存性を
解消することができ、トレンチ４内に平坦でボイドのな
い素子分離膜６Ａを形成することができる。
【００４７】・ また、本実施形態では、窒素化合物８
の雰囲気中で熱処理を行うことにより熱酸化膜５を窒化
して改質熱酸化膜５Ｂを形成しているので、従来の窒素
プラズマ処理の場合のようなメタルコンタミネーション
の発生は全くなく、半導体装置１３の信頼性をより向上
することができる。
の雰囲気中で熱処理を行うことにより熱酸化膜５を窒化
して改質熱酸化膜５Ｂを形成しているので、従来の窒素
プラズマ処理の場合のようなメタルコンタミネーション
の発生は全くなく、半導体装置１３の信頼性をより向上
することができる。
【００４８】なお、上記各実施形態は、以下のように変
更してもよい。 ・ 上記各実施形態では、熱酸化膜２上に隔絶膜として
窒化シリコン膜３をＣＶＤ法により堆積させたが、隔絶
膜としてポリシリコン膜をＣＶＤ法により堆積させても
よい。
更してもよい。 ・ 上記各実施形態では、熱酸化膜２上に隔絶膜として
窒化シリコン膜３をＣＶＤ法により堆積させたが、隔絶
膜としてポリシリコン膜をＣＶＤ法により堆積させても
よい。
【００４９】次に、上記各実施形態から把握できる他の
技術的思想について記載する。 （イ） 請求項２〜７のいずれか一項に記載の半導体装
置の製造方法において、前記シリコン基板上に熱酸化膜
を形成した後、該熱酸化膜上に前記隔絶膜を形成する半
導体装置の製造方法。
技術的思想について記載する。 （イ） 請求項２〜７のいずれか一項に記載の半導体装
置の製造方法において、前記シリコン基板上に熱酸化膜
を形成した後、該熱酸化膜上に前記隔絶膜を形成する半
導体装置の製造方法。
【００５０】（ロ） 上記（イ）に記載の半導体装置の
製造方法において、所定のエッチング条件下において前
記隔絶膜は前記熱酸化膜よりもエッチング選択比が大き
い物質からなる半導体装置の製造方法。
製造方法において、所定のエッチング条件下において前
記隔絶膜は前記熱酸化膜よりもエッチング選択比が大き
い物質からなる半導体装置の製造方法。
【００５１】
【発明の効果】以上詳述したように、本発明によれば、
メタルコンタミネーションの発生を抑制しつつ、トレン
チ内に平坦でボイドのない絶縁膜を埋め込むことがで
き、良好に素子分離を行うことができ、よって良好なデ
バイス特性を得ることができる。
メタルコンタミネーションの発生を抑制しつつ、トレン
チ内に平坦でボイドのない絶縁膜を埋め込むことがで
き、良好に素子分離を行うことができ、よって良好なデ
バイス特性を得ることができる。
【図１】第１実施形態の製造工程を説明するための概略
断面図
断面図
【図２】第１実施形態の製造工程を説明するための概略
断面図
断面図
【図３】第１実施形態の製造工程を説明するための概略
断面図
断面図
【図４】第２実施形態の製造工程を説明するための概略
断面図
断面図
【図５】第２実施形態の製造工程を説明するための概略
断面図
断面図
【図６】第２実施形態の製造工程を説明するための概略
断面図
断面図
【図７】第３実施形態の製造工程を説明するための概略
断面図
断面図
【図８】第３実施形態の製造工程を説明するための概略
断面図
断面図
【図９】第３実施形態の製造工程を説明するための概略
断面図
断面図
１…半導体基板 ２…熱酸化膜 ３…隔絶膜としての窒化シリコン膜 ４…トレンチ ５…第１の絶縁膜としての熱酸化膜 ５Ａ，５Ｂ，５Ｃ…改質絶縁膜としての改質熱酸化膜 ６…第２の絶縁膜としての常圧オゾン−ＴＥＯＳ膜 ６Ａ…素子分離膜 ７…第３の絶縁膜としてのシリコン酸化膜 ８…窒素化合物雰囲気
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 達也 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F032 AA35 AA44 AA45 DA02 DA28 DA33 DA34 DA53 DA60 DA74 DA78
Claims (8)
- 【請求項１】 半導体基板上に隔絶膜を形成する工程
と、 素子分離領域に該当する地域にある前記隔絶膜、および
半導体基板をエッチングしてトレンチを形成する工程
と、 前記トレンチ内面に表面が改質された第１の絶縁膜を形
成する工程と、 全体的に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を前記隔絶膜をストッパとして除去す
る工程と、 前記隔絶膜を除去し、前記トレンチに前記第２の絶縁膜
で満たされた素子分離膜を形成する工程と、を含む半導
体装置の製造方法。 - 【請求項２】 半導体基板上に隔絶膜を形成する工程
と、 素子分離領域に該当する地域にある前記隔絶膜、および
半導体基板をエッチングしてトレンチを形成する工程
と、 前記トレンチ内面に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜に不純物を導入して前記第１の絶縁膜
を改質する工程と、 全体的に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を前記隔絶膜をストッパとしてＣＭＰ
法またはエッチバック法により除去する工程と、 前記隔絶膜を除去し、前記トレンチに前記第２の絶縁膜
で満たされた素子分離膜を形成する工程と、を含む半導
体装置の製造方法。 - 【請求項３】 半導体基板上に隔絶膜を形成する工程
と、 前記隔絶膜上に第３の絶縁膜を形成する工程と、 素子分離領域に該当する地域にある前記隔絶膜、第３の
絶縁膜、さらに半導体基板をエッチングしてトレンチを
形成する工程と、 前記トレンチ内面に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜に不純物を導入して前記第１の絶縁膜
を改質する工程と、 全体的に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を前記隔絶膜をストッパとしてＣＭＰ
法またはエッチバック法により除去する工程と、 前記隔絶膜を除去し、前記トレンチに前記第２の絶縁膜
で満たされた素子分離膜を形成する工程と、を含む半導
体装置の製造方法。 - 【請求項４】 請求項２及び３のいずれか一項に記載の
半導体装置の製造方法において、 前記第１の絶縁膜の改質は窒化プラズマ処理を除く不純
物導入法により行われる半導体装置の製造方法。 - 【請求項５】 請求項２〜４のいずれか一項に記載の半
導体装置の製造方法において、 前記第１の絶縁膜の改質は窒素化合物の雰囲気中で熱処
理することにより行われる半導体装置の製造方法。 - 【請求項６】 請求項１〜５のいずれか一項に記載の半
導体装置の製造方法において、 前記第２の絶縁膜として、オゾンと有機シランとの反応
を利用してＣＶＤ法で堆積した絶縁膜を用いた半導体装
置の製造方法。 - 【請求項７】 請求項１〜６のいずれか一項に記載の半
導体装置の製造方法において、 さらに前記第２の絶縁膜を熱処理し膜質を緻密化する工
程を含む半導体装置の製造方法。 - 【請求項８】 半導体基板をエッチングして形成された
トレンチの内面に絶縁膜を形成し、トレンチ内には素子
分離膜を埋め込んだ半導体装置において、 前記絶縁膜と前記素子分離膜との間には不純物導入され
た改質絶縁膜を備える半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10271973A JP2000100926A (ja) | 1998-09-25 | 1998-09-25 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10271973A JP2000100926A (ja) | 1998-09-25 | 1998-09-25 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000100926A true JP2000100926A (ja) | 2000-04-07 |
Family
ID=17507391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10271973A Pending JP2000100926A (ja) | 1998-09-25 | 1998-09-25 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000100926A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190515A (ja) * | 2000-12-21 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002289680A (ja) * | 2001-03-26 | 2002-10-04 | Kawasaki Microelectronics Kk | 半導体装置の素子分離構造の形成方法 |
| KR100419872B1 (ko) * | 2001-09-13 | 2004-02-25 | 주식회사 하이닉스반도체 | 반도체소자 격리방법 |
| KR100639194B1 (ko) * | 2000-05-31 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체 장치의 소자 분리막 형성방법 |
| KR100639886B1 (ko) | 2005-09-07 | 2006-11-01 | 주식회사 아이피에스 | 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법 |
| JP2010153583A (ja) * | 2008-12-25 | 2010-07-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2023022112A1 (ja) * | 2021-08-19 | 2023-02-23 | 東京エレクトロン株式会社 | 基板処理方法 |
-
1998
- 1998-09-25 JP JP10271973A patent/JP2000100926A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639194B1 (ko) * | 2000-05-31 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체 장치의 소자 분리막 형성방법 |
| JP2002190515A (ja) * | 2000-12-21 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002289680A (ja) * | 2001-03-26 | 2002-10-04 | Kawasaki Microelectronics Kk | 半導体装置の素子分離構造の形成方法 |
| KR100419872B1 (ko) * | 2001-09-13 | 2004-02-25 | 주식회사 하이닉스반도체 | 반도체소자 격리방법 |
| KR100639886B1 (ko) | 2005-09-07 | 2006-11-01 | 주식회사 아이피에스 | 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법 |
| JP2010153583A (ja) * | 2008-12-25 | 2010-07-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2023022112A1 (ja) * | 2021-08-19 | 2023-02-23 | 東京エレクトロン株式会社 | 基板処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278960B (en) | Method for achieving improved STI gap fill with reduced stress | |
| US7413987B2 (en) | Method for manufacturing a semiconductor device | |
| US7176138B2 (en) | Selective nitride liner formation for shallow trench isolation | |
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| US6074930A (en) | Method for forming a trench isolation structure comprising an interface treatment for trench liner and a subsequent annealing process | |
| KR20150007216A (ko) | 얕은 트렌치 격리 구조물의 형성 방법 | |
| JPH11163120A (ja) | 半導体素子の素子隔離層形成方法 | |
| US6946358B2 (en) | Method of fabricating shallow trench isolation by ultra-thin SIMOX processing | |
| US5854120A (en) | Semiconductor device manufacturing method | |
| JP2007258266A (ja) | 半導体装置の製造方法 | |
| JP2000332099A (ja) | 半導体装置およびその製造方法 | |
| US6589854B2 (en) | Method of forming shallow trench isolation | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6794266B2 (en) | Method for forming a trench isolation structure | |
| JP2005322859A (ja) | 半導体装置およびその製造方法 | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| US6624041B2 (en) | Method for forming trench type isolation film using annealing | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| JPH11274287A (ja) | 素子分離領域の形成方法 | |
| TW522510B (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20030008474A1 (en) | Method of forming shallow trench isolation | |
| JP4651172B2 (ja) | 半導体装置の製造方法 |