JP4651172B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4651172B2 JP4651172B2 JP2000272532A JP2000272532A JP4651172B2 JP 4651172 B2 JP4651172 B2 JP 4651172B2 JP 2000272532 A JP2000272532 A JP 2000272532A JP 2000272532 A JP2000272532 A JP 2000272532A JP 4651172 B2 JP4651172 B2 JP 4651172B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- oxide film
- insulating film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 47
- 238000000137 annealing Methods 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000011261 inert gas Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000010408 film Substances 0.000 description 113
- 235000012431 wafers Nutrition 0.000 description 34
- 238000000034 method Methods 0.000 description 25
- 238000005468 ion implantation Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置、特にＣＶＤ酸化膜を埋め込み材とするトレンチ分離の半導体装置及びその製造方法、特に半導体装置をアニールする際にウェハ表面の酸化膜厚の増加を防止する製造方法に関するものである。
【０００２】
【従来の技術】
ＨＤＰやＴＥＯＳ酸化膜等のＣＶＤ酸化膜を埋め込み材とするトレンチ分離の半導体装置の従来の製造方法を図１〜図６及び図１１〜図１３にもとづいて説明する。
先ず、図１に示すように、一導電型、例えばＰ型のＳｉ基板１上に複数の種類の絶縁膜２ａ，２ｂを形成する。通常、絶縁膜２ａ，２ｂとしてはそれぞれＳｉＯ２膜およびＳｉ３Ｎ４膜が用いられる。このＳｉ基板１上に複数個の活性領域と各活性領域を分離する溝（トレンチ）とを形成するため、Ｓｉ基板１のトレンチ形成個所の絶縁膜２ａ，２ｂを除去し、露出したＳｉ基板１にドライエッチング等の適当なエッチング技術を用いて所望の深さのトレンチ３を形成する。この状態を図２に示す。
この後、エッチングダメージ層の除去やトレンチ上部コーナーの丸めのために適当な量の酸化を行ない、図３に示すように、トレンチの内壁面に酸化膜４を形成する。
【０００３】
次に、図４に示すように、ＴＥＯＳやＨＤＰ酸化膜等のＣＶＤ酸化膜５を堆積し、トレンチ３内を酸化膜５で埋める。堆積した酸化膜５をＣＭＰ（ ChemicalMechanical Polishing ）等の方法により図５に示す如く除去して表面の平坦化を行なった後、図６に示すように、Ｓｉ基板１の活性領域上の絶縁膜２ｂを除去してトレンチ分離の半導体装置を形成する。
この後、Ｓｉ基板１の活性領域を所望の導電性とするために、絶縁膜２ａをＳｉ基板のイオン注入ダメージ防止膜として周知のイオン注入が行なわれる。
しかし、このような方法によっても、基板ダメージを完全に防ぐことは困難であるため、ダメージ回復のために、イオン注入後に流速約１７ｃｍ／分で供給される不活性ガス（窒素やアルゴンなど）中で１０００℃以上の高温においてアニールが行なわれる。
【０００４】
【発明が解決しようとする課題】
従来の半導体装置の製造方法は、上述のように、高温でのアニールを行なうため、アニール中にトレンチ３内の埋め込み材であるＣＶＤ酸化膜５からガスが発生し、アニール炉内でウェハが上下数段に配置されている場合には、発生したガスによって下部のウェハ上に酸化膜が形成される結果、それらのウェハの酸化膜の膜厚が増加するという問題があった。
また、形成された酸化膜の膜厚は、図１１に示すように、ウェハ面内で同一円心上の分布を持っており、ウェハの中心部から周辺部に向かって次第に厚さが増すような形になっている。従って、図１２に矢印で示すように、アニール後に薄い熱酸化膜６を通してイオン注入を行なった場合、Ｓｉ基板１へのイオンの侵入ラインは、図１２に点線で示すように、膜厚の薄い部分では深く、膜厚の厚い部分では浅くなり、注入分布にバラツキが生ずる。
なお、熱酸化膜６は、通常、ゲート酸化膜形成前に除去されるが、厚くなってしまった酸化膜を除去しようとすれば、その増加分だけエッチング量を多くしなければならないため、図１３に示すように、トレンチに堆積されたＣＶＤ酸化膜５の角部に、肩落ち７が発生し、トランジスタのスタンバイ電流が増大するという問題があった。
【０００５】
この発明は、以上のような問題点を解消するためになされたもので、高温アニール時におけるＣＶＤ酸化膜からのガス発生による他のウェハの酸化膜の膜厚の増加を防止することのできる半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
【０００９】
この発明に係る半導体装置の製造方法は、シリコン基板上に、複数個の活性領域と各活性領域を分離するトレンチとを形成するものにおいて、
シリコン基板上に第一の絶縁膜を形成しさらにその上に第二の絶縁膜を形成する工程、
上記シリコン基板のトレンチ形成個所の上記第一および第二の絶縁膜を除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチを形成する工程、
上記トレンチの内壁面に酸化膜を形成した後、上記トレンチ内にＣＶＤによる酸化膜を堆積させる工程、
上記シリコン基板上の堆積酸化膜をＣＭＰによって除去することにより表面を平坦化し上記第二の絶縁膜を露出させる工程、
上記第二の絶縁膜を除去し上記第一の絶縁膜を露出させる工程、
上記露出させた第一の絶縁膜の熱酸化を行なう工程、
及び不活性ガス中でアニールを行なう工程を有するものである。
【００１０】
この発明に係る半導体装置の製造方法は、シリコン基板上に、複数個の活性領域と各活性領域を分離するトレンチとを形成するものにおいて、
シリコン基板上に第一の絶縁膜を形成しさらにその上に第二の絶縁膜を形成する工程、
上記シリコン基板のトレンチ形成個所の上記第一および第二の絶縁膜を除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチを形成する工程、
上記トレンチの内壁面に酸化膜を形成した後、上記トレンチ内にＣＶＤによる酸化膜を堆積させる工程、
上記シリコン基板上の堆積酸化膜をＣＭＰによって除去することにより表面を平坦化し上記第二の絶縁膜を露出させる工程、
上記第二の絶縁膜を除去し上記第一の絶縁膜を露出させる工程、
上記露出させた第一の絶縁膜の表面にＳｉＮ膜またはＳｉＯＮ膜を形成する工程、
及び不活性ガス中でアニールを行なう工程を有するものである。
【００１１】
この発明に係る半導体装置の製造方法は、また、薄い熱酸化膜形成後の熱酸化による堆積量またはＳｉＮ膜あるいはＳｉＯＮ膜の堆積量を、シリコン基板上に形成する場合に換算してほぼ１００Åの厚さとするものである。
【００１５】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１について説明する。この実施の形態の製造工程において、基板表面にトレンチを形成して絶縁膜を埋めこの基板表面全体に第一の絶縁膜を残すまでの工程、言い換えればアニールを行なう前迄の段階は、図１〜図６に示す従来の技術と同様である。
これを具体的に説明すると、先ず、図１に示すように、一導電型、例えばＰ型のＳｉ基板１上に複数の種類の絶縁膜、具体的には第一の絶縁膜２ａを形成し、その上にさらに第二の絶縁膜２ｂを形成する。通常、絶縁膜２ａ，２ｂとしてはそれぞれＳｉＯ２膜およびＳｉ３Ｎ４膜が用いられる。
このＳｉ基板１上に複数個の活性領域と各活性領域を分離するトレンチとを形成するため、Ｓｉ基板１のトレンチ形成個所の絶縁膜２ａ，２ｂを除去し、露出したＳｉ基板１にドライエッチング等の適当なエッチング技術を用いて所望の深さのトレンチ３を形成する。この状態を図２に示す。
この後、エッチングダメージ層の除去やトレンチ上部コーナーの丸めのために適当な量の酸化を行ない、図３に示すように、トレンチの内壁面に酸化膜４を形成する。
【００１６】
次に、図４に示すように、ＴＥＯＳやＨＤＰ酸化膜等のＣＶＤ酸化膜５をシリコン基板１上に堆積し、トレンチ３内を酸化膜５で埋める。次に、シリコン基板１上に堆積した酸化膜５をＣＭＰ（ Chemical Mechanical Polishing ）等の方法により図５に示す如く除去して表面の平坦化を行ない、絶縁膜２ａ，２ｂを残す。その後、図６に示すように、Ｓｉ基板１の活性領域上の絶縁膜２ｂを除去して絶縁膜２ａは残し、トレンチ分離の半導体装置を形成する。
この後、Ｓｉ基板１の活性領域を所望の導電性とするために、絶縁膜２ａをＳｉ基板のイオン注入ダメージ防止膜として周知のイオン注入が行なわれる。
しかし、このような方法によっても、基板ダメージを完全に防ぐことは困難であるため、ダメージ回復のために、イオン注入後に流速約１７ｃｍ／分で供給される不活性ガス（窒素やアルゴンなど）中でアニールが行なわれるが、この実施の形態では、アニールを９００℃以下の低温で行なうことを特徴とする。
９００℃以下の温度では、ＣＶＤ酸化膜５からのガスが発生しないため、アニール炉内で他のウェハの酸化膜の膜厚を増加させることがなくなる。
【００１７】
実施の形態２．
次に、この発明の実施の形態２について説明する。この実施の形態における製造工程は、アニールを行なう前まで段階は、上述した実施の形態１と同様であるが、アニールの段階でアニール炉内におけるウェハの配置に特徴を有するものである。
図７は、この実施の形態を説明するためのアニール炉内におけるウェハの支持状況を示す模式図である。この図において、８はウェハの支持棚で、ウェハを上下方向に多段支持する構造とされている。９Ａ、９Ｂはアニールする必要のあるシリコンウェハで、支持棚８の１段目と３段目に支承されている。
１０Ａ、１０Ｂはダミーのウェハで、Ｓｉ基板が露出しているものなど、ガスが発生する膜を表面に有していないものであれば、どのようなウェハを使用してもよい。
このようなダミーウェハが支持棚８の２段目と４段目に支承されている。即ち、アニールを必要とするウェハ９Ａ、９Ｂと、ダミーのウェハ１０Ａ、１０Ｂとを上下方向に交互に配置して従来と同様に、１０００℃以上の高温で、不活性ガス中においてアニールを行なうものである。
【００１８】
アニール時に、例えばウェハ９ＡのＣＶＤ酸化膜５から発生されるガスは、１段下のダミーウェハ１０Ａには達するが、２段下のウェハにまではほとんど達しないため、上記のような配置にしておくことにより、ウェハ９ＡのＣＶＤ酸化膜からガスが発生しても、下方に配設されたウェハ９Ｂの酸化膜の膜厚が増加することはない。
図７ではウェハとダミーウェハとが４段に支承されている例を示したが、５段以上の場合であっても同様である。
【００１９】
実施の形態３．
次に、この発明の実施の形態３について説明する。この実施の形態における製造工程は、アニールを行なう前までの段階は、実施の形態１と同様であるが、その後に行なわれるアニールの工程に特徴を有する。即ち、アニール工程における不活性ガスの流速を、従来よりも速い約３５ｃｍ／分とするものである。
不活性ガスの種類及びアニール温度については従来と同様である。
上記の流速とすることにより、ＣＶＤ酸化膜から発生されたガスが不活性ガスと共に流されるため、アニール炉内で下方に配置されているウェハの酸化膜の増加がほとんどなくなるものである。
【００２０】
実施の形態４．
次に、この発明の実施の形態４について説明する。この実施の形態における製造工程は、イオン注入を行なう段階までは実施の形態１と同様であり、その後に行なわれるアニール工程は上述した従来の技術と同様であるが、イオン注入後、アニール工程の前に、次に述べる工程を加える点に特徴を有する。即ち、アニール工程の前にＳｉ基板上で膜厚がほぼ１００Å相当の熱酸化を行なうものである。アニール工程は、その後、従来と同様に不活性ガス中で１０００℃以上の高温において行なわれる。
この実施の形態によると、ＣＶＤ酸化膜５の表面はキャップ層として機能するため、アニール工程中において他のウェハの酸化膜の膜厚増加を効果的に防止する。
【００２１】
実施の形態５．
次に、この発明の実施の形態５について説明する。この実施の形態における製造工程は、実施の形態４と同様に、イオン注入を行なう段階までは実施の形態１と同様であり、その後に行なわれるアニール工程は上述した従来の技術と同様であるが、イオン注入後、アニール工程の前に、次に述べる工程を加える点に特徴を有する。即ち、アニール工程の前にＣＶＤによって、図８に示すように、第一の絶縁膜２ａの上に、更に、膜厚がほぼ１００ÅのＳｉＮ膜またはＳｉＯＮ膜１１を堆積させて形成するものである。
アニール工程は、その後、従来と同様に不活性ガス中で１０００℃以上の高温において行なわれる。
この実施の形態によるＳｉＮ膜またはＳｉＯＮ膜１１は、ＣＶＤ酸化膜５をも覆い、キャップ層として機能するため、アニール工程中において他のウェハの酸化膜の膜厚増加を効果的に防止する。
【００２２】
実施の形態６．
次に、この発明の実施の形態６について説明する。この実施の形態における製造工程は、図６に示す工程、即ち、アニールを行なう前まで段階は、上述した実施の形態１と同様であるが、その後に行なわれるアニールの工程に特徴を有する。即ち、アニール工程を炉のような他のウェハと共に処理する装置ではなく、枚葉機を用いて行なうものである。
このようにすることにより、酸化膜の膜厚増加に対する懸念がなくなるものである。
【００２３】
実施の形態７．
次に、この発明の実施の形態７について説明する。この実施の形態は、上述した実施の形態１〜６のいずれかによって処理されたトレンチ分離のシリコン基板を用いて半導体装置を形成するものである。
図９は、この実施の形態によるトランジスタを示すもので、トレンチ３内にＣＶＤ酸化膜５を堆積させてトレンチ分離された活性領域１２にソース１３、ドレイン１４、及びゲート１５を形成することによりトランジスタを形成したものである。
このようにして形成されたトランジスタは、ウェハ面内でのイオン注入のバラツキが少なく、肩落ちのない良好な分離構造を有する。
従って、しきい電圧のバラツキが少なく、スタンバイ電流の小さなトランジスタが得られるものである。
【００２４】
実施の形態８．
次に、この発明の実施の形態８について説明する。この実施の形態は、実施の形態７と同様に、実施の形態１〜６のいずれかによって処理されたトレンチ分離のシリコン基板の活性領域１２に、ソース、ドレイン、及びゲートを形成するものであるが、図１０に符号１６で示すように、ゲートを浮遊ゲートとして形成するものである。
この場合にも、しきい電圧のバラツキが少なく、スタンバイ電流の小さなトランジスタが得られるものである。
【００２８】
この発明に係る半導体装置の製造方法は、また、活性領域に形成された第一の絶縁膜の表面に、この第一の絶縁膜の熱酸化による堆積量またはＳｉＮ膜あるいはＳｉＯＮ膜の堆積量を、望ましくは、ほぼ１００Åの厚さに形成するようにしたため、これらの膜がキャップ層として機能し、アニール工程中での他のウェハの酸化膜の膜厚増加を防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における２層の絶縁膜形成工程を示す概略断面図である。
【図２】 この発明の実施の形態１におけるトレンチ形成工程を示す概略断面図である。
【図３】 この発明の実施の形態１におけるトレンチ内壁面への酸化膜形成工程を示す概略断面図である。
【図４】 この発明の実施の形態１におけるＣＶＤ酸化膜堆積工程を示す概略断面図である。
【図５】 この発明の実施の形態１における表面平坦化工程を示す概略断面図である。
【図６】 この発明の実施の形態１における上層の絶縁膜除去工程を示す概略断面図である。
【図７】 この発明の実施の形態２におけるアニール炉内でのウェハの支持状況を示す模式図である。
【図８】 この発明の実施の形態４におけるアニール前のＳｉＮまたはＳｉＯＮ膜形成工程を示す概略断面図である。
【図９】 この発明の実施の形態７の構成を示す概略断面図である。
【図１０】 この発明の実施の形態８の構成を示す概略断面図である。
【図１１】 従来の製造工程でのアニール炉内における酸化膜形成状況を示す概略断面図である。
【図１２】 従来の製造工程でのイオン注入ラインを示す概略断面図である。
【図１３】 従来の製造工程でのトレンチに堆積されたＣＶＤ酸化膜の肩落ちの状況を示す概略断面図である。
【符号の説明】
１ シリコン基板、 ２ａ 第一の絶縁膜、 ２ｂ 第二の絶縁膜、 ３ トレンチ、 ４、５ 酸化膜、 ６ 酸化膜、 ７ 肩落ち、 ８ 支持棚、 ９Ａ、９Ｂ シリコンウェハ、 １０Ａ、１０Ｂ ダミーウェハ、 １１ ＳｉＮ膜またはＳｉＯＮ膜、 １２ 活性領域、 １３ ソース、 １４ ドレイン、 １５ ゲート、 １６ 浮遊ゲート。
【発明の属する技術分野】
この発明は、半導体装置、特にＣＶＤ酸化膜を埋め込み材とするトレンチ分離の半導体装置及びその製造方法、特に半導体装置をアニールする際にウェハ表面の酸化膜厚の増加を防止する製造方法に関するものである。
【０００２】
【従来の技術】
ＨＤＰやＴＥＯＳ酸化膜等のＣＶＤ酸化膜を埋め込み材とするトレンチ分離の半導体装置の従来の製造方法を図１〜図６及び図１１〜図１３にもとづいて説明する。
先ず、図１に示すように、一導電型、例えばＰ型のＳｉ基板１上に複数の種類の絶縁膜２ａ，２ｂを形成する。通常、絶縁膜２ａ，２ｂとしてはそれぞれＳｉＯ２膜およびＳｉ３Ｎ４膜が用いられる。このＳｉ基板１上に複数個の活性領域と各活性領域を分離する溝（トレンチ）とを形成するため、Ｓｉ基板１のトレンチ形成個所の絶縁膜２ａ，２ｂを除去し、露出したＳｉ基板１にドライエッチング等の適当なエッチング技術を用いて所望の深さのトレンチ３を形成する。この状態を図２に示す。
この後、エッチングダメージ層の除去やトレンチ上部コーナーの丸めのために適当な量の酸化を行ない、図３に示すように、トレンチの内壁面に酸化膜４を形成する。
【０００３】
次に、図４に示すように、ＴＥＯＳやＨＤＰ酸化膜等のＣＶＤ酸化膜５を堆積し、トレンチ３内を酸化膜５で埋める。堆積した酸化膜５をＣＭＰ（ ChemicalMechanical Polishing ）等の方法により図５に示す如く除去して表面の平坦化を行なった後、図６に示すように、Ｓｉ基板１の活性領域上の絶縁膜２ｂを除去してトレンチ分離の半導体装置を形成する。
この後、Ｓｉ基板１の活性領域を所望の導電性とするために、絶縁膜２ａをＳｉ基板のイオン注入ダメージ防止膜として周知のイオン注入が行なわれる。
しかし、このような方法によっても、基板ダメージを完全に防ぐことは困難であるため、ダメージ回復のために、イオン注入後に流速約１７ｃｍ／分で供給される不活性ガス（窒素やアルゴンなど）中で１０００℃以上の高温においてアニールが行なわれる。
【０００４】
【発明が解決しようとする課題】
従来の半導体装置の製造方法は、上述のように、高温でのアニールを行なうため、アニール中にトレンチ３内の埋め込み材であるＣＶＤ酸化膜５からガスが発生し、アニール炉内でウェハが上下数段に配置されている場合には、発生したガスによって下部のウェハ上に酸化膜が形成される結果、それらのウェハの酸化膜の膜厚が増加するという問題があった。
また、形成された酸化膜の膜厚は、図１１に示すように、ウェハ面内で同一円心上の分布を持っており、ウェハの中心部から周辺部に向かって次第に厚さが増すような形になっている。従って、図１２に矢印で示すように、アニール後に薄い熱酸化膜６を通してイオン注入を行なった場合、Ｓｉ基板１へのイオンの侵入ラインは、図１２に点線で示すように、膜厚の薄い部分では深く、膜厚の厚い部分では浅くなり、注入分布にバラツキが生ずる。
なお、熱酸化膜６は、通常、ゲート酸化膜形成前に除去されるが、厚くなってしまった酸化膜を除去しようとすれば、その増加分だけエッチング量を多くしなければならないため、図１３に示すように、トレンチに堆積されたＣＶＤ酸化膜５の角部に、肩落ち７が発生し、トランジスタのスタンバイ電流が増大するという問題があった。
【０００５】
この発明は、以上のような問題点を解消するためになされたもので、高温アニール時におけるＣＶＤ酸化膜からのガス発生による他のウェハの酸化膜の膜厚の増加を防止することのできる半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
【０００９】
この発明に係る半導体装置の製造方法は、シリコン基板上に、複数個の活性領域と各活性領域を分離するトレンチとを形成するものにおいて、
シリコン基板上に第一の絶縁膜を形成しさらにその上に第二の絶縁膜を形成する工程、
上記シリコン基板のトレンチ形成個所の上記第一および第二の絶縁膜を除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチを形成する工程、
上記トレンチの内壁面に酸化膜を形成した後、上記トレンチ内にＣＶＤによる酸化膜を堆積させる工程、
上記シリコン基板上の堆積酸化膜をＣＭＰによって除去することにより表面を平坦化し上記第二の絶縁膜を露出させる工程、
上記第二の絶縁膜を除去し上記第一の絶縁膜を露出させる工程、
上記露出させた第一の絶縁膜の熱酸化を行なう工程、
及び不活性ガス中でアニールを行なう工程を有するものである。
【００１０】
この発明に係る半導体装置の製造方法は、シリコン基板上に、複数個の活性領域と各活性領域を分離するトレンチとを形成するものにおいて、
シリコン基板上に第一の絶縁膜を形成しさらにその上に第二の絶縁膜を形成する工程、
上記シリコン基板のトレンチ形成個所の上記第一および第二の絶縁膜を除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチを形成する工程、
上記トレンチの内壁面に酸化膜を形成した後、上記トレンチ内にＣＶＤによる酸化膜を堆積させる工程、
上記シリコン基板上の堆積酸化膜をＣＭＰによって除去することにより表面を平坦化し上記第二の絶縁膜を露出させる工程、
上記第二の絶縁膜を除去し上記第一の絶縁膜を露出させる工程、
上記露出させた第一の絶縁膜の表面にＳｉＮ膜またはＳｉＯＮ膜を形成する工程、
及び不活性ガス中でアニールを行なう工程を有するものである。
【００１１】
この発明に係る半導体装置の製造方法は、また、薄い熱酸化膜形成後の熱酸化による堆積量またはＳｉＮ膜あるいはＳｉＯＮ膜の堆積量を、シリコン基板上に形成する場合に換算してほぼ１００Åの厚さとするものである。
【００１５】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１について説明する。この実施の形態の製造工程において、基板表面にトレンチを形成して絶縁膜を埋めこの基板表面全体に第一の絶縁膜を残すまでの工程、言い換えればアニールを行なう前迄の段階は、図１〜図６に示す従来の技術と同様である。
これを具体的に説明すると、先ず、図１に示すように、一導電型、例えばＰ型のＳｉ基板１上に複数の種類の絶縁膜、具体的には第一の絶縁膜２ａを形成し、その上にさらに第二の絶縁膜２ｂを形成する。通常、絶縁膜２ａ，２ｂとしてはそれぞれＳｉＯ２膜およびＳｉ３Ｎ４膜が用いられる。
このＳｉ基板１上に複数個の活性領域と各活性領域を分離するトレンチとを形成するため、Ｓｉ基板１のトレンチ形成個所の絶縁膜２ａ，２ｂを除去し、露出したＳｉ基板１にドライエッチング等の適当なエッチング技術を用いて所望の深さのトレンチ３を形成する。この状態を図２に示す。
この後、エッチングダメージ層の除去やトレンチ上部コーナーの丸めのために適当な量の酸化を行ない、図３に示すように、トレンチの内壁面に酸化膜４を形成する。
【００１６】
次に、図４に示すように、ＴＥＯＳやＨＤＰ酸化膜等のＣＶＤ酸化膜５をシリコン基板１上に堆積し、トレンチ３内を酸化膜５で埋める。次に、シリコン基板１上に堆積した酸化膜５をＣＭＰ（ Chemical Mechanical Polishing ）等の方法により図５に示す如く除去して表面の平坦化を行ない、絶縁膜２ａ，２ｂを残す。その後、図６に示すように、Ｓｉ基板１の活性領域上の絶縁膜２ｂを除去して絶縁膜２ａは残し、トレンチ分離の半導体装置を形成する。
この後、Ｓｉ基板１の活性領域を所望の導電性とするために、絶縁膜２ａをＳｉ基板のイオン注入ダメージ防止膜として周知のイオン注入が行なわれる。
しかし、このような方法によっても、基板ダメージを完全に防ぐことは困難であるため、ダメージ回復のために、イオン注入後に流速約１７ｃｍ／分で供給される不活性ガス（窒素やアルゴンなど）中でアニールが行なわれるが、この実施の形態では、アニールを９００℃以下の低温で行なうことを特徴とする。
９００℃以下の温度では、ＣＶＤ酸化膜５からのガスが発生しないため、アニール炉内で他のウェハの酸化膜の膜厚を増加させることがなくなる。
【００１７】
実施の形態２．
次に、この発明の実施の形態２について説明する。この実施の形態における製造工程は、アニールを行なう前まで段階は、上述した実施の形態１と同様であるが、アニールの段階でアニール炉内におけるウェハの配置に特徴を有するものである。
図７は、この実施の形態を説明するためのアニール炉内におけるウェハの支持状況を示す模式図である。この図において、８はウェハの支持棚で、ウェハを上下方向に多段支持する構造とされている。９Ａ、９Ｂはアニールする必要のあるシリコンウェハで、支持棚８の１段目と３段目に支承されている。
１０Ａ、１０Ｂはダミーのウェハで、Ｓｉ基板が露出しているものなど、ガスが発生する膜を表面に有していないものであれば、どのようなウェハを使用してもよい。
このようなダミーウェハが支持棚８の２段目と４段目に支承されている。即ち、アニールを必要とするウェハ９Ａ、９Ｂと、ダミーのウェハ１０Ａ、１０Ｂとを上下方向に交互に配置して従来と同様に、１０００℃以上の高温で、不活性ガス中においてアニールを行なうものである。
【００１８】
アニール時に、例えばウェハ９ＡのＣＶＤ酸化膜５から発生されるガスは、１段下のダミーウェハ１０Ａには達するが、２段下のウェハにまではほとんど達しないため、上記のような配置にしておくことにより、ウェハ９ＡのＣＶＤ酸化膜からガスが発生しても、下方に配設されたウェハ９Ｂの酸化膜の膜厚が増加することはない。
図７ではウェハとダミーウェハとが４段に支承されている例を示したが、５段以上の場合であっても同様である。
【００１９】
実施の形態３．
次に、この発明の実施の形態３について説明する。この実施の形態における製造工程は、アニールを行なう前までの段階は、実施の形態１と同様であるが、その後に行なわれるアニールの工程に特徴を有する。即ち、アニール工程における不活性ガスの流速を、従来よりも速い約３５ｃｍ／分とするものである。
不活性ガスの種類及びアニール温度については従来と同様である。
上記の流速とすることにより、ＣＶＤ酸化膜から発生されたガスが不活性ガスと共に流されるため、アニール炉内で下方に配置されているウェハの酸化膜の増加がほとんどなくなるものである。
【００２０】
実施の形態４．
次に、この発明の実施の形態４について説明する。この実施の形態における製造工程は、イオン注入を行なう段階までは実施の形態１と同様であり、その後に行なわれるアニール工程は上述した従来の技術と同様であるが、イオン注入後、アニール工程の前に、次に述べる工程を加える点に特徴を有する。即ち、アニール工程の前にＳｉ基板上で膜厚がほぼ１００Å相当の熱酸化を行なうものである。アニール工程は、その後、従来と同様に不活性ガス中で１０００℃以上の高温において行なわれる。
この実施の形態によると、ＣＶＤ酸化膜５の表面はキャップ層として機能するため、アニール工程中において他のウェハの酸化膜の膜厚増加を効果的に防止する。
【００２１】
実施の形態５．
次に、この発明の実施の形態５について説明する。この実施の形態における製造工程は、実施の形態４と同様に、イオン注入を行なう段階までは実施の形態１と同様であり、その後に行なわれるアニール工程は上述した従来の技術と同様であるが、イオン注入後、アニール工程の前に、次に述べる工程を加える点に特徴を有する。即ち、アニール工程の前にＣＶＤによって、図８に示すように、第一の絶縁膜２ａの上に、更に、膜厚がほぼ１００ÅのＳｉＮ膜またはＳｉＯＮ膜１１を堆積させて形成するものである。
アニール工程は、その後、従来と同様に不活性ガス中で１０００℃以上の高温において行なわれる。
この実施の形態によるＳｉＮ膜またはＳｉＯＮ膜１１は、ＣＶＤ酸化膜５をも覆い、キャップ層として機能するため、アニール工程中において他のウェハの酸化膜の膜厚増加を効果的に防止する。
【００２２】
実施の形態６．
次に、この発明の実施の形態６について説明する。この実施の形態における製造工程は、図６に示す工程、即ち、アニールを行なう前まで段階は、上述した実施の形態１と同様であるが、その後に行なわれるアニールの工程に特徴を有する。即ち、アニール工程を炉のような他のウェハと共に処理する装置ではなく、枚葉機を用いて行なうものである。
このようにすることにより、酸化膜の膜厚増加に対する懸念がなくなるものである。
【００２３】
実施の形態７．
次に、この発明の実施の形態７について説明する。この実施の形態は、上述した実施の形態１〜６のいずれかによって処理されたトレンチ分離のシリコン基板を用いて半導体装置を形成するものである。
図９は、この実施の形態によるトランジスタを示すもので、トレンチ３内にＣＶＤ酸化膜５を堆積させてトレンチ分離された活性領域１２にソース１３、ドレイン１４、及びゲート１５を形成することによりトランジスタを形成したものである。
このようにして形成されたトランジスタは、ウェハ面内でのイオン注入のバラツキが少なく、肩落ちのない良好な分離構造を有する。
従って、しきい電圧のバラツキが少なく、スタンバイ電流の小さなトランジスタが得られるものである。
【００２４】
実施の形態８．
次に、この発明の実施の形態８について説明する。この実施の形態は、実施の形態７と同様に、実施の形態１〜６のいずれかによって処理されたトレンチ分離のシリコン基板の活性領域１２に、ソース、ドレイン、及びゲートを形成するものであるが、図１０に符号１６で示すように、ゲートを浮遊ゲートとして形成するものである。
この場合にも、しきい電圧のバラツキが少なく、スタンバイ電流の小さなトランジスタが得られるものである。
【００２８】
この発明に係る半導体装置の製造方法は、また、活性領域に形成された第一の絶縁膜の表面に、この第一の絶縁膜の熱酸化による堆積量またはＳｉＮ膜あるいはＳｉＯＮ膜の堆積量を、望ましくは、ほぼ１００Åの厚さに形成するようにしたため、これらの膜がキャップ層として機能し、アニール工程中での他のウェハの酸化膜の膜厚増加を防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における２層の絶縁膜形成工程を示す概略断面図である。
【図２】 この発明の実施の形態１におけるトレンチ形成工程を示す概略断面図である。
【図３】 この発明の実施の形態１におけるトレンチ内壁面への酸化膜形成工程を示す概略断面図である。
【図４】 この発明の実施の形態１におけるＣＶＤ酸化膜堆積工程を示す概略断面図である。
【図５】 この発明の実施の形態１における表面平坦化工程を示す概略断面図である。
【図６】 この発明の実施の形態１における上層の絶縁膜除去工程を示す概略断面図である。
【図７】 この発明の実施の形態２におけるアニール炉内でのウェハの支持状況を示す模式図である。
【図８】 この発明の実施の形態４におけるアニール前のＳｉＮまたはＳｉＯＮ膜形成工程を示す概略断面図である。
【図９】 この発明の実施の形態７の構成を示す概略断面図である。
【図１０】 この発明の実施の形態８の構成を示す概略断面図である。
【図１１】 従来の製造工程でのアニール炉内における酸化膜形成状況を示す概略断面図である。
【図１２】 従来の製造工程でのイオン注入ラインを示す概略断面図である。
【図１３】 従来の製造工程でのトレンチに堆積されたＣＶＤ酸化膜の肩落ちの状況を示す概略断面図である。
【符号の説明】
１ シリコン基板、 ２ａ 第一の絶縁膜、 ２ｂ 第二の絶縁膜、 ３ トレンチ、 ４、５ 酸化膜、 ６ 酸化膜、 ７ 肩落ち、 ８ 支持棚、 ９Ａ、９Ｂ シリコンウェハ、 １０Ａ、１０Ｂ ダミーウェハ、 １１ ＳｉＮ膜またはＳｉＯＮ膜、 １２ 活性領域、 １３ ソース、 １４ ドレイン、 １５ ゲート、 １６ 浮遊ゲート。
Claims (3)
- シリコン基板上に、複数個の活性領域と各活性領域を分離するトレンチとを形成するものにおいて、
シリコン基板上に第一の絶縁膜を形成しさらにその上に第二の絶縁膜を形成する工程、
上記シリコン基板のトレンチ形成個所の上記第一および第二の絶縁膜を除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチを形成する工程、
上記トレンチの内壁面に酸化膜を形成した後、上記トレンチ内にＣＶＤによる酸化膜を堆積させる工程、
上記シリコン基板上の堆積酸化膜をＣＭＰによって除去することにより表面を平坦化し上記第二の絶縁膜を露出させる工程、
上記第二の絶縁膜を除去し上記第一の絶縁膜を露出させる工程、
上記露出させた第一の絶縁膜の熱酸化を行なう工程、
及び不活性ガス中でアニールを行なう工程を有することを特徴とする半導体装置の製造方法。 - シリコン基板上に、複数個の活性領域と各活性領域を分離するトレンチとを形成するものにおいて、
シリコン基板上に第一の絶縁膜を形成しさらにその上に第二の絶縁膜を形成する工程、
上記シリコン基板のトレンチ形成個所の上記第一および第二の絶縁膜を除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチを形成する工程、
上記トレンチの内壁面に酸化膜を形成した後、上記トレンチ内にＣＶＤによる酸化膜を堆積させる工程、
上記シリコン基板上の堆積酸化膜をＣＭＰによって除去することにより表面を平坦化し上記第二の絶縁膜を露出させる工程、
上記第二の絶縁膜を除去し上記第一の絶縁膜を露出させる工程、
上記露出させた第一の絶縁膜の表面にＳｉＮ膜またはＳｉＯＮ膜を形成する工程、
及び不活性ガス中でアニールを行なう工程を有することを特徴とする半導体装置の製造方法。 - 薄い熱酸化膜形成後の熱酸化による堆積量またはＳｉＮ膜あるいはＳｉＯＮ膜の堆積量は、ほぼ１００Åの厚さであることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000272532A JP4651172B2 (ja) | 1999-11-25 | 2000-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33482399 | 1999-11-25 | ||
| JP11-334823 | 1999-11-25 | ||
| JP2000272532A JP4651172B2 (ja) | 1999-11-25 | 2000-09-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217306A JP2001217306A (ja) | 2001-08-10 |
| JP4651172B2 true JP4651172B2 (ja) | 2011-03-16 |
Family
ID=26574954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000272532A Expired - Fee Related JP4651172B2 (ja) | 1999-11-25 | 2000-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4651172B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3902000B2 (ja) | 2001-12-12 | 2007-04-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法、成膜時間の決定方法 |
| JP6440246B2 (ja) * | 2014-09-08 | 2018-12-19 | 国立大学法人東北大学 | 半導体素子の形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185018A (ja) * | 1987-01-27 | 1988-07-30 | Hitachi Ltd | 半導体ウエハの連続熱処理装置 |
| JPH11121607A (ja) * | 1997-10-14 | 1999-04-30 | Nec Corp | 半導体装置の製造方法 |
| JPH11307466A (ja) * | 1998-04-23 | 1999-11-05 | Sony Corp | ウエハ熱処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260904A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2000
- 2000-09-08 JP JP2000272532A patent/JP4651172B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185018A (ja) * | 1987-01-27 | 1988-07-30 | Hitachi Ltd | 半導体ウエハの連続熱処理装置 |
| JPH11121607A (ja) * | 1997-10-14 | 1999-04-30 | Nec Corp | 半導体装置の製造方法 |
| JPH11307466A (ja) * | 1998-04-23 | 1999-11-05 | Sony Corp | ウエハ熱処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217306A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100316221B1 (ko) | 얕은트렌치격리신기술 | |
| JPH0344419B2 (ja) | ||
| JPH09321132A (ja) | 半導体装置のトレンチ素子分離方法 | |
| TWI231567B (en) | Method of forming a self-aligned floating gate in flash memory cell | |
| US6602792B2 (en) | Method for reducing stress of sidewall oxide layer of shallow trench isolation | |
| TWI253114B (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| JP5121102B2 (ja) | 半導体装置の製造方法 | |
| JP3974286B2 (ja) | 浅いトレンチアイソレーション方法 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6720233B2 (en) | Process for producing trench insulation in a substrate | |
| KR100381493B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4651172B2 (ja) | 半導体装置の製造方法 | |
| JP4380116B2 (ja) | 半導体装置の製造方法 | |
| KR100271399B1 (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| KR101077014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR100355870B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
| KR100344765B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100195237B1 (ko) | 개선된 트렌치와 로코스 조합형 소자분리방법 | |
| KR100286776B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| US6537917B2 (en) | Method for fabricating electrically insulating layers | |
| KR100344771B1 (ko) | 반도체장치의 소자격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |