JP5121102B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5121102B2 JP5121102B2 JP2001211030A JP2001211030A JP5121102B2 JP 5121102 B2 JP5121102 B2 JP 5121102B2 JP 2001211030 A JP2001211030 A JP 2001211030A JP 2001211030 A JP2001211030 A JP 2001211030A JP 5121102 B2 JP5121102 B2 JP 5121102B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- semiconductor device
- manufacturing
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000003963 antioxidant agent Substances 0.000 claims description 41
- 230000003078 antioxidant effect Effects 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 39
- 230000003647 oxidation Effects 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 7
- 229910001882 dioxygen Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000002955 isolation Methods 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より具体的には、トレンチ分離に酸化防止膜を形成した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
トレンチ分離形成後の酸化工程時に溝内壁が酸化されて体積膨張することにより、溝内壁に応力が発生し、シリコン（Ｓｉ）基板中にディスロケーションやマイクロ欠陥といった結晶欠陥が発生する。この結晶欠陥の発生を防止するため、溝内壁に酸化防止膜を形成する技術がある。以下、この酸化防止膜を形成する従来の技術について説明する。
【０００３】
図１８〜図２４は、従来の半導体装置の製造方法を工程順に示す概略断面図である。図１８を参照して、たとえばｐ型のシリコン基板１０１上に絶縁膜１０２が形成される。
【０００４】
図１９を参照して、この絶縁膜１０２が、通常の写真製版技術およびエッチング技術によりパターニングされる。このパターニングされた絶縁膜１０２をマスクとして異方性のドライエッチングなどの適当なエッチング技術を用いることにより、シリコン基板１０１の表面に所定の深さの溝１０３が形成される。
【０００５】
図２０を参照して、上記のエッチングによるダメージ層を除去するため、または溝１０３のコーナー部を丸めるため、熱酸化によりシリコン酸化膜１０４が溝１０３の内壁に形成される。
【０００６】
図２１を参照して、後続の酸化工程による溝内壁の酸化を防止するため、酸化防止膜１０６が形成される。この酸化防止膜１０６は、窒素（Ｎ）を含む雰囲気中にて所定の温度でアニールを行なうことにより、シリコン基板１０１とシリコン酸化膜１０４との界面にシリコン窒化膜として形成される。
【０００７】
図２２を参照して、溝１０３内を埋め込むように絶縁膜１０２上にシリコン酸化膜よりなる埋め込み酸化膜１０７が形成される。この後、所定の温度で所定の雰囲気中にてアニールを行なうことによりこの埋め込み酸化膜１０７の緻密化が行なわれる。この後、ＣＭＰ（Chemical Mechanical Polishing）法により表面が平坦化された後、活性領域上の絶縁膜１０２がウエットエッチングにより除去される。
【０００８】
図２３を参照して、上記のＣＭＰおよびウエットエッチングによりシリコン基板１０１の表面が露出し、かつ溝１０３内を埋め込むように埋め込み酸化膜１０７が残存されてトレンチ分離が完成する。
【０００９】
図２４を参照して、酸化により、シリコン基板１０１の表面にゲート酸化膜１０８が形成される。この酸化は、水素ガスと酸素ガスとを予め反応させた後にウェハを収容する反応容器内に導入することにより、もしくは酸素ガスのみを反応容器内に導入することにより行われる。この後、ゲート酸化膜１０８上にゲート電極が形成された後、そのゲート電極などをマスクとしてシリコン基板１０１に不純物を注入することにより、シリコン基板１０１の表面に１対のソース／ドレイン領域が形成される。これにより、ＤＲＡＭ（Dynamic Random Access Memory）などに用いられるＭＯＳ（Metal Oxide Semiconductor）トランジスタや、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）などに用いられる浮遊ゲート型トランジスタが形成される。
【００１０】
【発明が解決しようとする課題】
上記の半導体装置では、トレンチ分離の内壁に酸化防止膜１０６が形成されている。このため、従来のような方法でトレンチ分離およびゲート酸化膜１０８を形成すると、トレンチ分離のエッジ部（酸化防止膜１０６上）においてゲート酸化膜１０８の膜厚が図２５に示すように薄くなる（thinning）。つまり、トレンチ分離のエッジ部におけるゲート酸化膜１０８の膜厚ＴＡ３は、それ以外の部分の膜厚ＴＢ３よりも薄くなる。これにより、信頼性の高いゲート酸化膜１０８を形成することが難しいという問題があった。
【００１１】
それゆえ本発明の目的は、トレンチ分離のエッジ部におけるゲート酸化膜の薄膜化（thinning）を抑制できる半導体装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、以下の工程を備えている。
【００１３】
まず半導体基板の主表面に溝が形成される。そして溝の内壁に沿って酸化防止膜が形成される。そして酸化防止膜が形成された後に、溝を埋め込むように充填層が形成される。そして充填層が形成された後に、基板の主表面の真上で水素ガスと酸素ガスとを反応させることで、酸化防止膜と半導体基板の主表面とにゲート酸化膜が形成される。そして酸化防止膜の形成前に溝の内壁に熱酸化により酸化膜が形成される。酸化膜をＮＯガス、Ｎ2Ｏガス、ＮＨ3ガスの少なくとも１つを含む雰囲気中でアニールすることにより酸化膜と半導体基板との間に、窒化膜よりなる酸化防止膜が形成される。ゲート酸化膜を形成する工程において、溝のエッジ部における酸化防止膜の上部が酸化される。
【００１４】
本発明の半導体装置の製造方法では、水素ラジカルおよび酸素ラジカルの少なくとも１つが発生するような酸化力の強い酸化を施すため、半導体基板と酸化防止膜との双方の酸化速度をほぼ同じにすることができる。このため、この酸化で形成されるゲート酸化膜は、溝のエッジ部の酸化防止膜真上においても他の部分と同程度の膜厚とすることができる。これにより、ゲート酸化膜の膜厚を均一にすることができ、信頼性の高いゲート酸化膜を得ることができる。
【００１５】
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜上にゲート電極を形成する工程と、ゲート電極の真下の領域を挟むように半導体基板の主表面に１対のソース／ドレイン領域を形成する工程とがさらに備えられている。
【００１６】
これにより、ゲート層を備えたトランジスタを形成することができる。
上記の半導体装置の製造方法において好ましくは、ゲート電極は、互いに絶縁された浮遊ゲート電極と制御ゲート電極とを有するように形成される。
【００１７】
これにより、フラッシュメモリのメモリセルを形成することができる。
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜は、酸化防止膜真上とゲート電極真下とにおいて略同一の厚みを有している。
【００１８】
このように均一な厚みを有するゲート酸化膜を形成することができる。
上記の半導体装置の製造方法において好ましくは、酸化防止膜は、シリコン窒化膜およびシリコン酸窒化膜の少なくともいずれかよりなっている。
【００１９】
このように酸化防止膜として種々の膜種を選択することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００２５】
（実施の形態１）
図１〜図７は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。まず図１を参照して、たとえばｐ型の導電型を有するシリコンよりなる半導体基板１上に絶縁膜２が形成される。
【００２６】
図２を参照して、絶縁膜２が、通常の写真製版技術およびエッチング技術によりパターニングされる。このパターニングされた絶縁膜２をマスクとして異方性のドライエッチングなどの適当なエッチング技術を用いることにより、半導体基板１の表面に所望の深さの溝３が形成される。
【００２７】
図３を参照して、上記のエッチングによるダメージ層を除去するため、また溝３のコーナー部を丸めるために熱酸化が施される。これにより溝３の内壁に１０ｎｍ〜７０ｎｍの厚みのシリコン酸化膜４が形成される。
【００２８】
図４を参照して、後続の酸化工程による溝３内壁の酸化を防止するため、８５０℃〜１０００℃の温度で、ＮＯガス、Ｎ2Ｏガス、ＮＨ3ガスの少なくとも１つを含む雰囲気中でアニールが施される。これにより半導体基板１とシリコン酸化膜４との界面にシリコン窒化膜よりなる酸化防止膜６が形成される。
【００２９】
図５を参照して、溝３の内部を埋め込むように絶縁膜２上に、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜やＨＤＰ（High Density Plasma）酸化膜などのシリコン酸化膜が、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法で形成される。この後、８００℃〜１１５０℃の温度でＮ2（窒素）ガス雰囲気中でアニールを行なうことにより、埋め込み酸化膜７の緻密化が行なわれる。この埋め込み酸化膜７をＣＭＰにより除去して表面を平坦化した後、活性領域上の絶縁膜２がウエットエッチングにより除去される。
【００３０】
図６を参照して、上記のＣＭＰおよびウエットエッチングによって、半導体基板１の表面が露出するとともに、溝３内にのみ埋め込み酸化膜７が残存されてトレンチ分離が完成する。
【００３１】
図７を参照して、半導体基板１の活性領域上にゲート酸化膜８が形成される。このゲート酸化膜８の形成は、いわゆる水蒸気条件で行われ、水素や酸素のラジカル原子が発生し、シリコン窒化膜などの酸化防止膜６を酸化できるほど酸化力が強い酸化条件を用いて行なわれる。具体的には、ウェハを収容する反応容器内に水素ガスと酸素ガスとを個別に導入し、ウェハの真上において水素ガスと酸素ガスとを反応させることによって、水素や酸素のラジカル原子が発生して強い酸化力で酸化が行なわれる。このようにして、本実施の形態におけるトレンチ分離とゲート酸化膜８とが形成される。
【００３２】
このように形成されたゲート酸化膜８は、たとえば図８に示すように通常のＭＯＳトランジスタのゲート絶縁膜として用いることができる。このようなＭＯＳトランジスタは、図７の工程の後、以下のように形成される。
【００３３】
図８を参照して、ゲート酸化膜８上に、ゲート電極となる導電層が形成された後、この導電層が通常の写真製版技術およびエッチング技術によってパターニングされてゲート電極９が形成される。このゲート電極９などをマスクとして半導体基板１の活性領域に砒素またはリンなどのｎ型不純物がイオン注入される。これにより、ゲート電極９の真下領域を挟むように１対のソース／ドレイン領域１０が半導体基板１の表面に形成されてＭＯＳトランジスタが完成する。
【００３４】
次に、上記のように形成された半導体装置の構成について説明する。
図８を参照して、半導体基板１の活性領域がトレンチ分離によって電気的に分離されている。このトレンチ分離は、半導体基板１に設けられた溝３の内壁に沿って形成されたシリコン酸化膜４と、シリコン酸化膜４と半導体基板１との境界部分に形成されたシリコン窒化膜などよりなる酸化防止膜６と、溝３内を充填する埋め込み酸化膜７とから構成されている。
【００３５】
電気的に分離された活性領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲート酸化膜８と、ゲート電極９と、１対のソース／ドレイン領域１０とを有している。半導体基板１の活性領域上にはゲート酸化膜８が形成されており、このゲート酸化膜８上にパターニングされたゲート電極９が形成されている。このゲート電極９の真下領域を挟むように半導体基板１の表面に１対のソース／ドレイン領域１０が形成されている。
【００３６】
上記のゲート酸化膜８は、図９に示すように酸化防止膜６の真上領域の膜厚ＴＡ１とゲート電極９の真下領域の膜厚ＴＢ１とがほぼ同じとなるような均一な膜厚を有している。
【００３７】
本実施の形態では、水素や酸素のラジカル原子が発生し、シリコン窒化膜などの酸化防止膜６を酸化できるほど酸化力の強い酸化方法を用いてゲート酸化膜８が形成される。このため、この酸化時において、シリコン窒化膜よりなる酸化防止膜６とシリコンよりなる半導体基板１との酸化速度をほぼ同じにすることができる。これにより、図９に示すようにゲート酸化膜８は、酸化防止膜６真上とゲート電極９の真下との双方においてほぼ同じ膜厚を有することとなり、トレンチ分離のエッジ部におけるゲート酸化膜８の薄膜化を防止することができる。
【００３８】
このように、ゲート酸化膜８がほぼ均一な膜厚を有するため、ゲート酸化膜８は劣化しにくく、破壊寿命が長くなり、信頼性の高いゲート酸化膜８を得ることができる。したがって、ＤＲＡＭ（Dynamic Random Access Memory）などにおいて、良好なトランジスタ特性を持つデバイスを得ることができる。
【００３９】
なお、図７に示す工程の後、図１０に示す浮遊ゲート型トランジスタを形成することもできる。以下、そのことについて説明する。
【００４０】
図１０を参照して、ゲート酸化膜８上に浮遊ゲート電極９ａが形成された後、浮遊ゲート電極９ａ上に絶縁膜９ｂと制御ゲート電極９ｃとが形成される。この制御ゲート電極９ｃなどをマスクとして砒素、リンなどのｎ型不純物がイオン注入される。これにより、半導体基板１の表面に１対のソース／ドレイン領域１０が形成されて、浮遊ゲート型トランジスタが完成する。
【００４１】
このように形成された浮遊ゲート型トランジスタは、互いに絶縁された浮遊ゲート電極９ａと制御ゲート電極９ｃとを有している。なお、ゲート電極の構成以外は、上述した図８の通常のＭＯＳトランジスタの構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
【００４２】
上記のような浮遊ゲート型トランジスタにおいても、トレンチ分離のエッジ部におけるゲート酸化膜８の薄膜化を防止することで均一な膜厚を有するゲート酸化膜８を得ることができる。これにより、ゲート酸化膜８が劣化しにくく、かつ破壊寿命が長くなることから、良好なトランジスタ特性を有するフラッシュメモリを得ることができる。
【００４３】
（実施の形態２）
図１１〜図１５は、本発明の実施の形態２における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、実施の形態１の工程と比較して酸化防止膜の形成工程が異なる。本実施の形態の製造方法は、図１〜図３に示す実施の形態１と同様の工程を経る。この後、図１１を参照して、ＬＰＣＶＤ法により、溝３の内壁を含む表面上にシリコン窒化膜（ＳｉＮ膜）やシリコン酸窒化膜（ＳｉＯＮ膜）よりなる酸化防止膜５が５ｎｍ〜３０ｎｍの膜厚で形成される。
【００４４】
図１２を参照して、溝３内を埋め込むように実施の形態１と同様にして埋め込み酸化膜７が形成される。この後、ＣＭＰにより表面を平坦化した後、活性領域上の絶縁膜２がウエットエッチングにより除去される。
【００４５】
図１３を参照して、これにより、半導体基板１の表面が露出するとともに、溝３内にのみ埋め込み酸化膜７が残存されてトレンチ分離が完成する。
【００４６】
図１４を参照して、実施の形態１と同様の条件でゲート酸化膜８が形成される。このゲート酸化膜８の形成においては、酸化力の強い酸化方法が用いられるため、酸化防止膜５も酸化され、その真上領域にもゲート酸化膜８が形成される。このようにして、本実施の形態におけるトレンチ分離とゲート酸化膜８とが形成される。
【００４７】
このように形成されたゲート酸化膜８は、たとえば図１５に示すように通常のＭＯＳトランジスタのゲート絶縁膜として用いることができる。このようなＭＯＳトランジスタは、図１４の工程の後、実施の形態１と同様にして形成される。
【００４８】
次に、上記のように形成された半導体装置の構成について説明する。
図１５を参照して、半導体基板１の活性領域がトレンチ分離によって電気的に分離されている。このトレンチ分離は、半導体基板１に設けられた溝３の内壁に沿って形成されたシリコン酸化膜４と、そのシリコン酸化膜４の内周面に沿って形成された酸化防止膜５と、溝３内を充填する埋め込み酸化膜７とから構成されている。
【００４９】
このトレンチ分離によって電気的に分離された活性領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲート酸化膜８と、ゲート電極９と、１対のソース／ドレイン領域１０とを有している。半導体基板１の活性領域上にはゲート酸化膜８が形成されており、このゲート酸化膜８上にパターニングされたゲート電極９が形成されている。このゲート電極９の真下領域を挟むように半導体基板１の表面に１対のソース／ドレイン領域１０が形成されている。
【００５０】
上記のゲート酸化膜８は、図１６に示すように酸化防止膜６の真上領域の膜厚ＴＡ２とゲート電極９の真下領域の膜厚ＴＢ２とがほぼ同じとなるような均一な膜厚を有している。
【００５１】
本実施の形態においても、実施の形態１と同様、トレンチ分離のエッジ部におけるゲート酸化膜８の薄膜化を防止することができ、ゲート酸化膜８が均一な膜厚を有している。このため、ゲート酸化膜８は劣化しにくく、破壊寿命が長くなり、信頼性の高いゲート酸化膜８を得ることができる。したがって、ＤＲＡＭなどにおいて、良好なトランジスタ特性を持つデバイスを得ることができる。
【００５２】
また、図１５においては、通常のＭＯＳトランジスタの構成について説明したが、図１７に示すように本実施の形態の製造方法および構成は、浮遊ゲート型トランジスタにも適用することができる。この場合、ゲート酸化膜８が劣化しにくく、また破壊寿命が長いことから、良好なトランジスタ特性のフラッシュメモリを得ることができる。
【００５３】
なお、上記の半導体装置の各部の導電型は逆導電形であってもよい。
また、ゲート酸化膜形成時の酸化力の強い酸化の条件は、上述した条件に限定されず、シリコン窒化膜などの酸化防止膜をシリコンとほぼ同じ速度で酸化できる条件であればよい。
【００５４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５５】
【発明の効果】
本発明の半導体装置の製造方法では、基板の主表面の真上で水素ガスと酸素ガスとを反応させることで酸化力の強い酸化を施すため、半導体基板と酸化防止膜との双方の酸化速度をほぼ同じにすることができる。このため、この酸化で形成されるゲート酸化膜は、溝のエッジ部の酸化防止膜真上においても他の部分と同程度の膜厚とすることができる。これにより、ゲート酸化膜の膜厚を均一にすることができ、信頼性の高いゲート酸化膜を得ることができる。
【００５６】
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜上にゲート電極を形成する工程と、ゲート電極の真下の領域を挟むように半導体基板の主表面に１対のソース／ドレイン領域を形成する工程とがさらに備えられている。これにより、ゲート層を備えたトランジスタを形成することができる。
【００５７】
上記の半導体装置の製造方法において好ましくは、ゲート電極は、互いに絶縁された浮遊ゲート電極と制御ゲート電極とを有するように形成される。これにより、フラッシュメモリのメモリセルを形成することができる。
【００５８】
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜は、酸化防止膜真上とゲート電極真下とにおいて略同一の厚みを有している。このように均一な厚みを有するゲート酸化膜を形成することができる。
【００５９】
上記の半導体装置の製造方法において好ましくは、酸化防止膜は、シリコン窒化膜およびシリコン酸窒化膜の少なくともいずれかよりなっている。このように酸化防止膜として種々の膜種を選択することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図２】 本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図３】 本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図４】 本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図５】 本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図６】 本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。
【図７】 本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。
【図８】 本発明の実施の形態１における半導体装置のゲート酸化膜を形成した後にＭＯＳトランジスタを形成した様子を示す概略断面図である。
【図９】 本発明の実施の形態１における半導体装置のゲート酸化膜の膜厚を説明するための図である。
【図１０】 本発明の実施の形態１の構成を浮遊ゲート型トランジスタに適用した場合の構成を示す概略断面図である。
【図１１】 本発明の実施の形態２における半導体装置の製造方法の第１工程を示す概略断面図である。
【図１２】 本発明の実施の形態２における半導体装置の製造方法の第２工程を示す概略断面図である。
【図１３】 本発明の実施の形態２における半導体装置の製造方法の第３工程を示す概略断面図である。
【図１４】 本発明の実施の形態２における半導体装置の製造方法の第４工程を示す概略断面図である。
【図１５】 本発明の実施の形態２における半導体装置のゲート酸化膜を形成した後にＭＯＳトランジスタを形成した様子を示す概略断面図である。
【図１６】 本発明の実施の形態２における半導体装置のゲート酸化膜の膜厚を説明するための図である。
【図１７】 本発明の実施の形態２の構成を浮遊ゲート型トランジスタに適用した場合の構成を示す概略断面図である。
【図１８】 従来の半導体装置の製造方法の第１工程を示す概略断面図である。
【図１９】 従来の半導体装置の製造方法の第２工程を示す概略断面図である。
【図２０】 従来の半導体装置の製造方法の第３工程を示す概略断面図である。
【図２１】 従来の半導体装置の製造方法の第４工程を示す概略断面図である。
【図２２】 従来の半導体装置の製造方法の第５工程を示す概略断面図である。
【図２３】 従来の半導体装置の製造方法の第６工程を示す概略断面図である。
【図２４】 従来の半導体装置の製造方法の第７工程を示す概略断面図である。
【図２５】 従来の半導体装置におけるゲート酸化膜の膜厚を説明するための図である。
【符号の説明】
１ 半導体基板、２ 絶縁膜、３ 溝、４ シリコン酸化膜、５，６ 酸化防止膜、７ 埋め込み酸化膜、８ ゲート酸化膜、９ ゲート電極、９ａ 浮遊ゲート電極、９ｃ 制御ゲート電極、９ｂ 絶縁層、１０ ソース／ドレイン領域。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より具体的には、トレンチ分離に酸化防止膜を形成した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
トレンチ分離形成後の酸化工程時に溝内壁が酸化されて体積膨張することにより、溝内壁に応力が発生し、シリコン（Ｓｉ）基板中にディスロケーションやマイクロ欠陥といった結晶欠陥が発生する。この結晶欠陥の発生を防止するため、溝内壁に酸化防止膜を形成する技術がある。以下、この酸化防止膜を形成する従来の技術について説明する。
【０００３】
図１８〜図２４は、従来の半導体装置の製造方法を工程順に示す概略断面図である。図１８を参照して、たとえばｐ型のシリコン基板１０１上に絶縁膜１０２が形成される。
【０００４】
図１９を参照して、この絶縁膜１０２が、通常の写真製版技術およびエッチング技術によりパターニングされる。このパターニングされた絶縁膜１０２をマスクとして異方性のドライエッチングなどの適当なエッチング技術を用いることにより、シリコン基板１０１の表面に所定の深さの溝１０３が形成される。
【０００５】
図２０を参照して、上記のエッチングによるダメージ層を除去するため、または溝１０３のコーナー部を丸めるため、熱酸化によりシリコン酸化膜１０４が溝１０３の内壁に形成される。
【０００６】
図２１を参照して、後続の酸化工程による溝内壁の酸化を防止するため、酸化防止膜１０６が形成される。この酸化防止膜１０６は、窒素（Ｎ）を含む雰囲気中にて所定の温度でアニールを行なうことにより、シリコン基板１０１とシリコン酸化膜１０４との界面にシリコン窒化膜として形成される。
【０００７】
図２２を参照して、溝１０３内を埋め込むように絶縁膜１０２上にシリコン酸化膜よりなる埋め込み酸化膜１０７が形成される。この後、所定の温度で所定の雰囲気中にてアニールを行なうことによりこの埋め込み酸化膜１０７の緻密化が行なわれる。この後、ＣＭＰ（Chemical Mechanical Polishing）法により表面が平坦化された後、活性領域上の絶縁膜１０２がウエットエッチングにより除去される。
【０００８】
図２３を参照して、上記のＣＭＰおよびウエットエッチングによりシリコン基板１０１の表面が露出し、かつ溝１０３内を埋め込むように埋め込み酸化膜１０７が残存されてトレンチ分離が完成する。
【０００９】
図２４を参照して、酸化により、シリコン基板１０１の表面にゲート酸化膜１０８が形成される。この酸化は、水素ガスと酸素ガスとを予め反応させた後にウェハを収容する反応容器内に導入することにより、もしくは酸素ガスのみを反応容器内に導入することにより行われる。この後、ゲート酸化膜１０８上にゲート電極が形成された後、そのゲート電極などをマスクとしてシリコン基板１０１に不純物を注入することにより、シリコン基板１０１の表面に１対のソース／ドレイン領域が形成される。これにより、ＤＲＡＭ（Dynamic Random Access Memory）などに用いられるＭＯＳ（Metal Oxide Semiconductor）トランジスタや、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）などに用いられる浮遊ゲート型トランジスタが形成される。
【００１０】
【発明が解決しようとする課題】
上記の半導体装置では、トレンチ分離の内壁に酸化防止膜１０６が形成されている。このため、従来のような方法でトレンチ分離およびゲート酸化膜１０８を形成すると、トレンチ分離のエッジ部（酸化防止膜１０６上）においてゲート酸化膜１０８の膜厚が図２５に示すように薄くなる（thinning）。つまり、トレンチ分離のエッジ部におけるゲート酸化膜１０８の膜厚ＴＡ３は、それ以外の部分の膜厚ＴＢ３よりも薄くなる。これにより、信頼性の高いゲート酸化膜１０８を形成することが難しいという問題があった。
【００１１】
それゆえ本発明の目的は、トレンチ分離のエッジ部におけるゲート酸化膜の薄膜化（thinning）を抑制できる半導体装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、以下の工程を備えている。
【００１３】
まず半導体基板の主表面に溝が形成される。そして溝の内壁に沿って酸化防止膜が形成される。そして酸化防止膜が形成された後に、溝を埋め込むように充填層が形成される。そして充填層が形成された後に、基板の主表面の真上で水素ガスと酸素ガスとを反応させることで、酸化防止膜と半導体基板の主表面とにゲート酸化膜が形成される。そして酸化防止膜の形成前に溝の内壁に熱酸化により酸化膜が形成される。酸化膜をＮＯガス、Ｎ2Ｏガス、ＮＨ3ガスの少なくとも１つを含む雰囲気中でアニールすることにより酸化膜と半導体基板との間に、窒化膜よりなる酸化防止膜が形成される。ゲート酸化膜を形成する工程において、溝のエッジ部における酸化防止膜の上部が酸化される。
【００１４】
本発明の半導体装置の製造方法では、水素ラジカルおよび酸素ラジカルの少なくとも１つが発生するような酸化力の強い酸化を施すため、半導体基板と酸化防止膜との双方の酸化速度をほぼ同じにすることができる。このため、この酸化で形成されるゲート酸化膜は、溝のエッジ部の酸化防止膜真上においても他の部分と同程度の膜厚とすることができる。これにより、ゲート酸化膜の膜厚を均一にすることができ、信頼性の高いゲート酸化膜を得ることができる。
【００１５】
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜上にゲート電極を形成する工程と、ゲート電極の真下の領域を挟むように半導体基板の主表面に１対のソース／ドレイン領域を形成する工程とがさらに備えられている。
【００１６】
これにより、ゲート層を備えたトランジスタを形成することができる。
上記の半導体装置の製造方法において好ましくは、ゲート電極は、互いに絶縁された浮遊ゲート電極と制御ゲート電極とを有するように形成される。
【００１７】
これにより、フラッシュメモリのメモリセルを形成することができる。
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜は、酸化防止膜真上とゲート電極真下とにおいて略同一の厚みを有している。
【００１８】
このように均一な厚みを有するゲート酸化膜を形成することができる。
上記の半導体装置の製造方法において好ましくは、酸化防止膜は、シリコン窒化膜およびシリコン酸窒化膜の少なくともいずれかよりなっている。
【００１９】
このように酸化防止膜として種々の膜種を選択することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００２５】
（実施の形態１）
図１〜図７は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。まず図１を参照して、たとえばｐ型の導電型を有するシリコンよりなる半導体基板１上に絶縁膜２が形成される。
【００２６】
図２を参照して、絶縁膜２が、通常の写真製版技術およびエッチング技術によりパターニングされる。このパターニングされた絶縁膜２をマスクとして異方性のドライエッチングなどの適当なエッチング技術を用いることにより、半導体基板１の表面に所望の深さの溝３が形成される。
【００２７】
図３を参照して、上記のエッチングによるダメージ層を除去するため、また溝３のコーナー部を丸めるために熱酸化が施される。これにより溝３の内壁に１０ｎｍ〜７０ｎｍの厚みのシリコン酸化膜４が形成される。
【００２８】
図４を参照して、後続の酸化工程による溝３内壁の酸化を防止するため、８５０℃〜１０００℃の温度で、ＮＯガス、Ｎ2Ｏガス、ＮＨ3ガスの少なくとも１つを含む雰囲気中でアニールが施される。これにより半導体基板１とシリコン酸化膜４との界面にシリコン窒化膜よりなる酸化防止膜６が形成される。
【００２９】
図５を参照して、溝３の内部を埋め込むように絶縁膜２上に、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜やＨＤＰ（High Density Plasma）酸化膜などのシリコン酸化膜が、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法で形成される。この後、８００℃〜１１５０℃の温度でＮ2（窒素）ガス雰囲気中でアニールを行なうことにより、埋め込み酸化膜７の緻密化が行なわれる。この埋め込み酸化膜７をＣＭＰにより除去して表面を平坦化した後、活性領域上の絶縁膜２がウエットエッチングにより除去される。
【００３０】
図６を参照して、上記のＣＭＰおよびウエットエッチングによって、半導体基板１の表面が露出するとともに、溝３内にのみ埋め込み酸化膜７が残存されてトレンチ分離が完成する。
【００３１】
図７を参照して、半導体基板１の活性領域上にゲート酸化膜８が形成される。このゲート酸化膜８の形成は、いわゆる水蒸気条件で行われ、水素や酸素のラジカル原子が発生し、シリコン窒化膜などの酸化防止膜６を酸化できるほど酸化力が強い酸化条件を用いて行なわれる。具体的には、ウェハを収容する反応容器内に水素ガスと酸素ガスとを個別に導入し、ウェハの真上において水素ガスと酸素ガスとを反応させることによって、水素や酸素のラジカル原子が発生して強い酸化力で酸化が行なわれる。このようにして、本実施の形態におけるトレンチ分離とゲート酸化膜８とが形成される。
【００３２】
このように形成されたゲート酸化膜８は、たとえば図８に示すように通常のＭＯＳトランジスタのゲート絶縁膜として用いることができる。このようなＭＯＳトランジスタは、図７の工程の後、以下のように形成される。
【００３３】
図８を参照して、ゲート酸化膜８上に、ゲート電極となる導電層が形成された後、この導電層が通常の写真製版技術およびエッチング技術によってパターニングされてゲート電極９が形成される。このゲート電極９などをマスクとして半導体基板１の活性領域に砒素またはリンなどのｎ型不純物がイオン注入される。これにより、ゲート電極９の真下領域を挟むように１対のソース／ドレイン領域１０が半導体基板１の表面に形成されてＭＯＳトランジスタが完成する。
【００３４】
次に、上記のように形成された半導体装置の構成について説明する。
図８を参照して、半導体基板１の活性領域がトレンチ分離によって電気的に分離されている。このトレンチ分離は、半導体基板１に設けられた溝３の内壁に沿って形成されたシリコン酸化膜４と、シリコン酸化膜４と半導体基板１との境界部分に形成されたシリコン窒化膜などよりなる酸化防止膜６と、溝３内を充填する埋め込み酸化膜７とから構成されている。
【００３５】
電気的に分離された活性領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲート酸化膜８と、ゲート電極９と、１対のソース／ドレイン領域１０とを有している。半導体基板１の活性領域上にはゲート酸化膜８が形成されており、このゲート酸化膜８上にパターニングされたゲート電極９が形成されている。このゲート電極９の真下領域を挟むように半導体基板１の表面に１対のソース／ドレイン領域１０が形成されている。
【００３６】
上記のゲート酸化膜８は、図９に示すように酸化防止膜６の真上領域の膜厚ＴＡ１とゲート電極９の真下領域の膜厚ＴＢ１とがほぼ同じとなるような均一な膜厚を有している。
【００３７】
本実施の形態では、水素や酸素のラジカル原子が発生し、シリコン窒化膜などの酸化防止膜６を酸化できるほど酸化力の強い酸化方法を用いてゲート酸化膜８が形成される。このため、この酸化時において、シリコン窒化膜よりなる酸化防止膜６とシリコンよりなる半導体基板１との酸化速度をほぼ同じにすることができる。これにより、図９に示すようにゲート酸化膜８は、酸化防止膜６真上とゲート電極９の真下との双方においてほぼ同じ膜厚を有することとなり、トレンチ分離のエッジ部におけるゲート酸化膜８の薄膜化を防止することができる。
【００３８】
このように、ゲート酸化膜８がほぼ均一な膜厚を有するため、ゲート酸化膜８は劣化しにくく、破壊寿命が長くなり、信頼性の高いゲート酸化膜８を得ることができる。したがって、ＤＲＡＭ（Dynamic Random Access Memory）などにおいて、良好なトランジスタ特性を持つデバイスを得ることができる。
【００３９】
なお、図７に示す工程の後、図１０に示す浮遊ゲート型トランジスタを形成することもできる。以下、そのことについて説明する。
【００４０】
図１０を参照して、ゲート酸化膜８上に浮遊ゲート電極９ａが形成された後、浮遊ゲート電極９ａ上に絶縁膜９ｂと制御ゲート電極９ｃとが形成される。この制御ゲート電極９ｃなどをマスクとして砒素、リンなどのｎ型不純物がイオン注入される。これにより、半導体基板１の表面に１対のソース／ドレイン領域１０が形成されて、浮遊ゲート型トランジスタが完成する。
【００４１】
このように形成された浮遊ゲート型トランジスタは、互いに絶縁された浮遊ゲート電極９ａと制御ゲート電極９ｃとを有している。なお、ゲート電極の構成以外は、上述した図８の通常のＭＯＳトランジスタの構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
【００４２】
上記のような浮遊ゲート型トランジスタにおいても、トレンチ分離のエッジ部におけるゲート酸化膜８の薄膜化を防止することで均一な膜厚を有するゲート酸化膜８を得ることができる。これにより、ゲート酸化膜８が劣化しにくく、かつ破壊寿命が長くなることから、良好なトランジスタ特性を有するフラッシュメモリを得ることができる。
【００４３】
（実施の形態２）
図１１〜図１５は、本発明の実施の形態２における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、実施の形態１の工程と比較して酸化防止膜の形成工程が異なる。本実施の形態の製造方法は、図１〜図３に示す実施の形態１と同様の工程を経る。この後、図１１を参照して、ＬＰＣＶＤ法により、溝３の内壁を含む表面上にシリコン窒化膜（ＳｉＮ膜）やシリコン酸窒化膜（ＳｉＯＮ膜）よりなる酸化防止膜５が５ｎｍ〜３０ｎｍの膜厚で形成される。
【００４４】
図１２を参照して、溝３内を埋め込むように実施の形態１と同様にして埋め込み酸化膜７が形成される。この後、ＣＭＰにより表面を平坦化した後、活性領域上の絶縁膜２がウエットエッチングにより除去される。
【００４５】
図１３を参照して、これにより、半導体基板１の表面が露出するとともに、溝３内にのみ埋め込み酸化膜７が残存されてトレンチ分離が完成する。
【００４６】
図１４を参照して、実施の形態１と同様の条件でゲート酸化膜８が形成される。このゲート酸化膜８の形成においては、酸化力の強い酸化方法が用いられるため、酸化防止膜５も酸化され、その真上領域にもゲート酸化膜８が形成される。このようにして、本実施の形態におけるトレンチ分離とゲート酸化膜８とが形成される。
【００４７】
このように形成されたゲート酸化膜８は、たとえば図１５に示すように通常のＭＯＳトランジスタのゲート絶縁膜として用いることができる。このようなＭＯＳトランジスタは、図１４の工程の後、実施の形態１と同様にして形成される。
【００４８】
次に、上記のように形成された半導体装置の構成について説明する。
図１５を参照して、半導体基板１の活性領域がトレンチ分離によって電気的に分離されている。このトレンチ分離は、半導体基板１に設けられた溝３の内壁に沿って形成されたシリコン酸化膜４と、そのシリコン酸化膜４の内周面に沿って形成された酸化防止膜５と、溝３内を充填する埋め込み酸化膜７とから構成されている。
【００４９】
このトレンチ分離によって電気的に分離された活性領域には、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、ゲート酸化膜８と、ゲート電極９と、１対のソース／ドレイン領域１０とを有している。半導体基板１の活性領域上にはゲート酸化膜８が形成されており、このゲート酸化膜８上にパターニングされたゲート電極９が形成されている。このゲート電極９の真下領域を挟むように半導体基板１の表面に１対のソース／ドレイン領域１０が形成されている。
【００５０】
上記のゲート酸化膜８は、図１６に示すように酸化防止膜６の真上領域の膜厚ＴＡ２とゲート電極９の真下領域の膜厚ＴＢ２とがほぼ同じとなるような均一な膜厚を有している。
【００５１】
本実施の形態においても、実施の形態１と同様、トレンチ分離のエッジ部におけるゲート酸化膜８の薄膜化を防止することができ、ゲート酸化膜８が均一な膜厚を有している。このため、ゲート酸化膜８は劣化しにくく、破壊寿命が長くなり、信頼性の高いゲート酸化膜８を得ることができる。したがって、ＤＲＡＭなどにおいて、良好なトランジスタ特性を持つデバイスを得ることができる。
【００５２】
また、図１５においては、通常のＭＯＳトランジスタの構成について説明したが、図１７に示すように本実施の形態の製造方法および構成は、浮遊ゲート型トランジスタにも適用することができる。この場合、ゲート酸化膜８が劣化しにくく、また破壊寿命が長いことから、良好なトランジスタ特性のフラッシュメモリを得ることができる。
【００５３】
なお、上記の半導体装置の各部の導電型は逆導電形であってもよい。
また、ゲート酸化膜形成時の酸化力の強い酸化の条件は、上述した条件に限定されず、シリコン窒化膜などの酸化防止膜をシリコンとほぼ同じ速度で酸化できる条件であればよい。
【００５４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５５】
【発明の効果】
本発明の半導体装置の製造方法では、基板の主表面の真上で水素ガスと酸素ガスとを反応させることで酸化力の強い酸化を施すため、半導体基板と酸化防止膜との双方の酸化速度をほぼ同じにすることができる。このため、この酸化で形成されるゲート酸化膜は、溝のエッジ部の酸化防止膜真上においても他の部分と同程度の膜厚とすることができる。これにより、ゲート酸化膜の膜厚を均一にすることができ、信頼性の高いゲート酸化膜を得ることができる。
【００５６】
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜上にゲート電極を形成する工程と、ゲート電極の真下の領域を挟むように半導体基板の主表面に１対のソース／ドレイン領域を形成する工程とがさらに備えられている。これにより、ゲート層を備えたトランジスタを形成することができる。
【００５７】
上記の半導体装置の製造方法において好ましくは、ゲート電極は、互いに絶縁された浮遊ゲート電極と制御ゲート電極とを有するように形成される。これにより、フラッシュメモリのメモリセルを形成することができる。
【００５８】
上記の半導体装置の製造方法において好ましくは、ゲート酸化膜は、酸化防止膜真上とゲート電極真下とにおいて略同一の厚みを有している。このように均一な厚みを有するゲート酸化膜を形成することができる。
【００５９】
上記の半導体装置の製造方法において好ましくは、酸化防止膜は、シリコン窒化膜およびシリコン酸窒化膜の少なくともいずれかよりなっている。このように酸化防止膜として種々の膜種を選択することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図２】 本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図３】 本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図４】 本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図５】 本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図６】 本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。
【図７】 本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。
【図８】 本発明の実施の形態１における半導体装置のゲート酸化膜を形成した後にＭＯＳトランジスタを形成した様子を示す概略断面図である。
【図９】 本発明の実施の形態１における半導体装置のゲート酸化膜の膜厚を説明するための図である。
【図１０】 本発明の実施の形態１の構成を浮遊ゲート型トランジスタに適用した場合の構成を示す概略断面図である。
【図１１】 本発明の実施の形態２における半導体装置の製造方法の第１工程を示す概略断面図である。
【図１２】 本発明の実施の形態２における半導体装置の製造方法の第２工程を示す概略断面図である。
【図１３】 本発明の実施の形態２における半導体装置の製造方法の第３工程を示す概略断面図である。
【図１４】 本発明の実施の形態２における半導体装置の製造方法の第４工程を示す概略断面図である。
【図１５】 本発明の実施の形態２における半導体装置のゲート酸化膜を形成した後にＭＯＳトランジスタを形成した様子を示す概略断面図である。
【図１６】 本発明の実施の形態２における半導体装置のゲート酸化膜の膜厚を説明するための図である。
【図１７】 本発明の実施の形態２の構成を浮遊ゲート型トランジスタに適用した場合の構成を示す概略断面図である。
【図１８】 従来の半導体装置の製造方法の第１工程を示す概略断面図である。
【図１９】 従来の半導体装置の製造方法の第２工程を示す概略断面図である。
【図２０】 従来の半導体装置の製造方法の第３工程を示す概略断面図である。
【図２１】 従来の半導体装置の製造方法の第４工程を示す概略断面図である。
【図２２】 従来の半導体装置の製造方法の第５工程を示す概略断面図である。
【図２３】 従来の半導体装置の製造方法の第６工程を示す概略断面図である。
【図２４】 従来の半導体装置の製造方法の第７工程を示す概略断面図である。
【図２５】 従来の半導体装置におけるゲート酸化膜の膜厚を説明するための図である。
【符号の説明】
１ 半導体基板、２ 絶縁膜、３ 溝、４ シリコン酸化膜、５，６ 酸化防止膜、７ 埋め込み酸化膜、８ ゲート酸化膜、９ ゲート電極、９ａ 浮遊ゲート電極、９ｃ 制御ゲート電極、９ｂ 絶縁層、１０ ソース／ドレイン領域。
Claims (6)
- 半導体基板の主表面に溝を形成する工程と、
前記溝の内壁に沿って酸化防止膜を形成する工程と、
前記酸化防止膜を形成した後に、前記溝を埋め込むように充填層を形成する工程と、
前記充填層を形成した後に、前記基板の前記主表面の真上で水素ガスと酸素ガスとを反応させることで、前記酸化防止膜と前記半導体基板の前記主表面とにゲート酸化膜を形成する工程と、
前記酸化防止膜の形成前に前記溝の内壁に熱酸化により酸化膜を形成する工程とを備え、
前記酸化膜をＮＯガス、Ｎ2Ｏガス、ＮＨ3ガスの少なくとも１つを含む雰囲気中でアニールすることにより前記酸化膜と前記半導体基板との間に、窒化膜よりなる前記酸化防止膜を形成し、
前記ゲート酸化膜を形成する工程において、前記溝のエッジ部における前記酸化防止膜の上部が酸化される、半導体装置の製造方法。 - 前記ゲート酸化膜上にゲート電極を形成する工程と、
前記ゲート電極の真下の領域を挟むように前記半導体基板の前記主表面に１対のソース／ドレイン領域を形成する工程とをさらに備えたことを特徴とする、請求項１に記載の半導体装置の製造方法。 - 前記ゲート電極は、互いに絶縁された浮遊ゲート電極と制御ゲート電極とを有するように形成されることを特徴とする、請求項２に記載の半導体装置の製造方法。
- 前記ゲート酸化膜は、前記酸化防止膜真上と前記ゲート電極真下とにおいて同一の厚みを有していることを特徴とする、請求項２または３に記載の半導体装置の製造方法。
- 前記酸化防止膜は、シリコン窒化膜およびシリコン酸窒化膜の少なくともいずれかよりなっていることを特徴とする、請求項１〜４のいずれかに記載の半導体装置の製造方法。
- 前記ゲート酸化膜は、水素ラジカルおよび酸素ラジカルの少なくとも１つが発生した雰囲気中で形成される、請求項１〜５のいずれかに記載の半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211030A JP5121102B2 (ja) | 2001-07-11 | 2001-07-11 | 半導体装置の製造方法 |
| US10/095,053 US6964905B2 (en) | 2001-07-11 | 2002-03-12 | Semiconductor device and method of manufacturing therefor |
| DE10211898A DE10211898A1 (de) | 2001-07-11 | 2002-03-18 | Halbleitervorrichtung und Verfahren zu deren Herstellung |
| TW091106952A TWI283456B (en) | 2001-07-11 | 2002-04-08 | Method of manufacturing semiconductor device |
| KR10-2002-0019455A KR100502602B1 (ko) | 2001-07-11 | 2002-04-10 | 반도체 장치 및 그 제조 방법 |
| US11/221,823 US20060003532A1 (en) | 2001-07-11 | 2005-09-09 | Semiconductor device and method of manufacturing therefor |
| US11/706,956 US7683455B2 (en) | 2001-07-11 | 2007-02-16 | Semiconductor device and method of manufacturing thereof |
| US12/706,659 US20100140681A1 (en) | 2001-07-11 | 2010-02-16 | Semiconductor device and method of manufacturing therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211030A JP5121102B2 (ja) | 2001-07-11 | 2001-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031796A JP2003031796A (ja) | 2003-01-31 |
| JP5121102B2 true JP5121102B2 (ja) | 2013-01-16 |
Family
ID=19046413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001211030A Expired - Fee Related JP5121102B2 (ja) | 2001-07-11 | 2001-07-11 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6964905B2 (ja) |
| JP (1) | JP5121102B2 (ja) |
| KR (1) | KR100502602B1 (ja) |
| DE (1) | DE10211898A1 (ja) |
| TW (1) | TWI283456B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100824993B1 (ko) * | 2002-07-19 | 2008-04-28 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100605099B1 (ko) * | 2003-06-04 | 2006-07-26 | 삼성전자주식회사 | 산화막 형성 방법 및 이를 이용하여 리세스된 게이트를갖는 트랜지스터를 제조하는 방법 |
| KR100545175B1 (ko) * | 2003-12-27 | 2006-01-24 | 동부아남반도체 주식회사 | 플래시 메모리 소자의 트랜치 아이솔레이션 형성방법 |
| WO2005114134A2 (en) | 2004-05-21 | 2005-12-01 | Halliburton Energy Services, Inc. | Downhole probe assembly |
| JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
| US7696592B2 (en) * | 2004-07-07 | 2010-04-13 | Panasonic Corporation | Solid state imaging apparatus method for fabricating the same and camera using the same |
| US20060054964A1 (en) * | 2004-09-15 | 2006-03-16 | Mark Isler | Semiconductor device and method for fabricating a region thereon |
| JP2006135178A (ja) * | 2004-11-08 | 2006-05-25 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100729923B1 (ko) * | 2005-03-31 | 2007-06-18 | 주식회사 하이닉스반도체 | 스텝 ｓｔｉ 프로파일을 이용한 낸드 플래쉬 메모리 소자의트랜지스터 형성방법 |
| US7348638B2 (en) * | 2005-11-14 | 2008-03-25 | International Business Machines Corporation | Rotational shear stress for charge carrier mobility modification |
| JP2008300643A (ja) * | 2007-05-31 | 2008-12-11 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| KR101017745B1 (ko) * | 2008-09-04 | 2011-02-28 | 주식회사 동부하이텍 | 반도체 소자의 산화막 형성 방법 |
| JP2011044503A (ja) * | 2009-08-19 | 2011-03-03 | Sharp Corp | 半導体装置の製造方法、及び、半導体装置 |
| KR101831936B1 (ko) * | 2011-12-22 | 2018-02-26 | 삼성전자주식회사 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| US20130189821A1 (en) * | 2012-01-23 | 2013-07-25 | Globalfoundries Inc. | Methods for fabricating semiconductor devices with reduced damage to shallow trench isolation (sti) regions |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0606114A1 (en) * | 1989-08-11 | 1994-07-13 | Seiko Instruments Inc. | Method of producing field effect transistor |
| CA2031254A1 (en) * | 1989-12-01 | 1991-06-02 | Kenji Aoki | Doping method of barrier region in semiconductor device |
| JPH05243218A (ja) * | 1992-02-28 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
| JPH05275419A (ja) | 1992-03-27 | 1993-10-22 | Mitsubishi Materials Corp | 半導体基板の酸化装置及びその方法 |
| US5840759A (en) * | 1993-10-08 | 1998-11-24 | The United States Of America As Represented By The Department Of Health And Human Services | Use of nitric oxide releasing compounds to protect noncancerous cells from chemotherapeutic agents |
| JP2636783B2 (ja) * | 1995-03-17 | 1997-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1012612A (ja) | 1996-06-19 | 1998-01-16 | Matsushita Electric Ind Co Ltd | 窒化酸化膜の形成方法 |
| JPH1012609A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100226488B1 (ko) * | 1996-12-26 | 1999-10-15 | 김영환 | 반도체 소자 격리구조 및 그 형성방법 |
| US5780346A (en) * | 1996-12-31 | 1998-07-14 | Intel Corporation | N2 O nitrided-oxide trench sidewalls and method of making isolation structure |
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| US6287988B1 (en) * | 1997-03-18 | 2001-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device |
| JPH10313114A (ja) * | 1997-05-14 | 1998-11-24 | Nec Corp | 半導体装置の製造方法 |
| US6037273A (en) * | 1997-07-11 | 2000-03-14 | Applied Materials, Inc. | Method and apparatus for insitu vapor generation |
| US6803273B1 (en) * | 1997-12-23 | 2004-10-12 | Texas Instruments Incorporated | Method to salicide source-line in flash memory with STI |
| KR100280106B1 (ko) * | 1998-04-16 | 2001-03-02 | 윤종용 | 트렌치 격리 형성 방법 |
| KR100280107B1 (ko) | 1998-05-07 | 2001-03-02 | 윤종용 | 트렌치 격리 형성 방법 |
| US6153480A (en) * | 1998-05-08 | 2000-11-28 | Intel Coroporation | Advanced trench sidewall oxide for shallow trench technology |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| KR100287181B1 (ko) * | 1998-09-21 | 2001-04-16 | 윤종용 | 트렌치소자분리영역을갖는반도체소자및그제조방법 |
| KR100292616B1 (ko) * | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
| JP2000133702A (ja) * | 1998-10-22 | 2000-05-12 | Texas Instr Inc <Ti> | 後続のｃｍｏｓ酸化処理工程の期間中浅いトレンチ分離体の中で酸化物成長を排除する方法 |
| JP2000133700A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100366619B1 (ko) * | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| JP2000349285A (ja) * | 1999-06-04 | 2000-12-15 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| KR100338767B1 (ko) | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| KR20020005851A (ko) * | 2000-07-10 | 2002-01-18 | 윤종용 | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 |
-
2001
- 2001-07-11 JP JP2001211030A patent/JP5121102B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-12 US US10/095,053 patent/US6964905B2/en not_active Expired - Lifetime
- 2002-03-18 DE DE10211898A patent/DE10211898A1/de not_active Ceased
- 2002-04-08 TW TW091106952A patent/TWI283456B/zh not_active IP Right Cessation
- 2002-04-10 KR KR10-2002-0019455A patent/KR100502602B1/ko not_active IP Right Cessation
-
2005
- 2005-09-09 US US11/221,823 patent/US20060003532A1/en not_active Abandoned
-
2007
- 2007-02-16 US US11/706,956 patent/US7683455B2/en not_active Expired - Lifetime
-
2010
- 2010-02-16 US US12/706,659 patent/US20100140681A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100502602B1 (ko) | 2005-07-22 |
| KR20030006938A (ko) | 2003-01-23 |
| JP2003031796A (ja) | 2003-01-31 |
| US20100140681A1 (en) | 2010-06-10 |
| US20060003532A1 (en) | 2006-01-05 |
| US6964905B2 (en) | 2005-11-15 |
| US20030011019A1 (en) | 2003-01-16 |
| US7683455B2 (en) | 2010-03-23 |
| US20070138518A1 (en) | 2007-06-21 |
| TWI283456B (en) | 2007-07-01 |
| DE10211898A1 (de) | 2003-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683455B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JP4607613B2 (ja) | 半導体装置の製造方法 | |
| US20060151855A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4633554B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JP2005166700A (ja) | 半導体装置及びその製造方法 | |
| JP2003197784A (ja) | フラッシュメモリセルの製造方法 | |
| JP2005197643A (ja) | フラッシュセメモリ素子の製造方法 | |
| US6991985B2 (en) | Method of manufacturing a semiconductor device | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| US20020048897A1 (en) | Method of forming a self-aligned shallow trench isolation | |
| JP3530026B2 (ja) | 半導体装置及びその製造方法 | |
| US6602792B2 (en) | Method for reducing stress of sidewall oxide layer of shallow trench isolation | |
| JP2001257259A (ja) | 素子分離構造形成方法 | |
| JP2003017555A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6110800A (en) | Method for fabricating a trench isolation | |
| JP2008294445A (ja) | Ｓｔｉ構造を有する半導体素子及びその製造方法 | |
| JP2007019191A (ja) | 半導体装置とその製造方法 | |
| US6211021B1 (en) | Method for forming a borderless contact | |
| US20030232503A1 (en) | Method for manufacturing semiconductor device | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| US6756263B2 (en) | Method of manufacturing semiconductor device | |
| JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
| US20090111240A1 (en) | Method of manufacturing semiconductor device | |
| JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
| JPWO2002063690A1 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |