JP2005347636A - トレンチ・アイソレーション構造の形成方法 - Google Patents

トレンチ・アイソレーション構造の形成方法 Download PDF

Info

Publication number
JP2005347636A
JP2005347636A JP2004167435A JP2004167435A JP2005347636A JP 2005347636 A JP2005347636 A JP 2005347636A JP 2004167435 A JP2004167435 A JP 2004167435A JP 2004167435 A JP2004167435 A JP 2004167435A JP 2005347636 A JP2005347636 A JP 2005347636A
Authority
JP
Japan
Prior art keywords
film
substrate
silicon
silicon nitride
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004167435A
Other languages
English (en)
Other versions
JP2005347636A5 (ja
Inventor
Teruno Nagura
倉 映 乃 名
Yasuo Shimizu
水 泰 雄 清
Masaaki Ichiyama
山 昌 章 一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AZ Electronic Materials Japan Co Ltd
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Priority to JP2004167435A priority Critical patent/JP2005347636A/ja
Priority to KR1020077000156A priority patent/KR20070028518A/ko
Priority to PCT/JP2005/009891 priority patent/WO2005119758A1/ja
Priority to CNA200580017325XA priority patent/CN1965402A/zh
Priority to US11/596,785 priority patent/US20080061398A1/en
Priority to EP05743708.9A priority patent/EP1768175B1/en
Priority to TW094118295A priority patent/TW200625520A/zh
Publication of JP2005347636A publication Critical patent/JP2005347636A/ja
Publication of JP2005347636A5 publication Critical patent/JP2005347636A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 トレンチ・アイソレーション構造における溝の内部にボイドやクラックがなく、基板とシリカ質膜との密着性が優れた、シリカ質膜付き基材とその製造方法との提供。
【解決手段】 表面が窒化シリコンライナー膜で連続的に被覆されたトレンチ・アイソレーション溝を有する基板にケイ素含有ポリマー溶液を塗布し、塗布済み基板を、９００℃以上１２００℃以下の温度で加熱処理することを含む、トレンチ・アイソレーション構造の形成方法、およびそれを用いたシリカ質膜付き基材。
【選択図】 なし

Description

本発明は、電子デバイスにおけるトレンチ・アイソレーション構造の形成方法およびその方法によって形成されたトレンチ・アイソレーション構造を具備してなり電子デバイスに関するものである。さらに詳しくは、本発明は、半導体装置などの電子デバイスの製造において、電子デバイスに絶縁のために形成されるトレンチ・アイソレーション構造を、ケイ素含有ポリマーを用いて形成させる方法であって、窒化シリコンライナー膜を高温で酸化させる方法に関するものである。
一般に、半導体装置の様な電子デバイスにおいては、半導体素子、例えばトランジスタ、抵抗、およびその他、が基板上に配置されているが、これらは電気的に絶縁されている必要がある。したがって、これら素子の間には、素子を分離するための領域が必要であり、これをアイソレーション領域と呼ぶ。従来は、このアイソレーション領域を半導体基板の表面に選択的に絶縁膜を形成させることにより行うことが一般的であった。
一方、電子デバイスの分野においては、近年、高密度化、および高集積化が進んでいる。このような高密度および高集積度化が進むと、必要な集積度に見合った、微細なアイソレーション構造を形成させることが困難となり、そのようなニーズに合致した新たなアイソレーション構造が要求される。そのようなものとして、トレンチ・アイソレーション構造が挙げられる。この構造は、半導体基板の表面に微細な溝を形成させ、その溝の内部に絶縁物を充填して、溝の両側に形成される素子の間を電気的に分離する構造である。このような素子分離のための構造は、従来の方法に比べてアイソレーション領域を狭くできるため、昨今要求される高集積度を達成するために有効な素子分離構造である。
このようなトレンチ・アイソレーション構造を形成させるための方法として、ＣＶＤ法や高密度プラズマＣＶＤ法が挙げられる（例えば、特許文献１参照）。しかしながら、これらの方法によると、溝内にボイドが形成されたり、基板に形成された溝の形状が変わってしまうことがあった。これらの構造欠陥は、基板の物理的強度や絶縁特性を損なう原因となる。
また、一方で、トレンチ溝の埋設性を改良するために、水酸化シリコンを溶液として塗布した後、形成された塗膜を熱処理して二酸化シリコンに転換させる方法も検討されている（例えば、特許文献１参照）。しかし、この方法では、水酸化シリコンが二酸化シリコンに転換する際に体積収縮が起きてクラックが発生することがあった。
そのようなクラックを抑制するための方法として、水酸化シリコンの代わりにポリシラザンを用いる方法も検討されている（例えば、特許文献１および２）。これらの方法では、二酸化シリコンに転換される際の体積収縮がより小さいポリシラザンを用いることによって、体積収縮に起因するクラックを防止しようとするものである。しかしながら、本発明者らの検討によれば、これらの方法にも改善の余地が残っていることがわかった。
このような背景から、本発明者らはポリシラザンを用いたトレンチ・アイソレーション構造の形成において、プリベーク温度を制御することによって二酸化シリコンの体積収縮を低減させ、良好なトレンチ・アイソレーション構造を形成できることを見出した（特願２００３−５８３６５号）。この方法は、構造欠陥の発生を防止することができる一つの方法である。
特許第３１７８４１２号公報（段落０００５〜００１６） 特開平２００１−３０８０９０号公報 特開２００２−８８１５６号公報
本発明は、上記のような問題点に鑑みて、溝が形成された基板表面を窒化シリコンライナー膜で被覆してからケイ素含有ポリマー溶液を塗布した基板を高温で加熱することにより、窒化シリコンライナー膜の少なくとも一部を酸化させ、その酸化された被膜によって、ケイ素含有ポリマーが二酸化シリコン（すなわちシリカ質膜）に転換する際に生じる体積収縮を緩和することができる、トレンチ・アイソレーション構造の形成方法、およびその方法により形成されたシリカ質膜付き基材に関するものである。
本発明による、第一のトレンチ・アイソレーション構造の形成方法は、
シリコン基板上に、表面が窒化シリコンライナー膜で連続的に被覆されたトレンチ・アイソレーション溝を形成させる溝形成工程、
ポリシラザン、水素化シルセスキオキサン、およびそれらの混合物からなる群から選択されるケイ素含有ポリマーを有機溶媒に溶解させた溶液を前記基板上に塗布してケイ素含有ポリマー被膜を形成させる、塗布工程、
塗布済み基板を、９００℃以上１２００℃以下の温度で加熱処理してケイ素含有ポリマー被膜を二酸化シリコン膜に転換させる硬化工程、
を含んでなることを特徴とするものである。
また、本発明によるシリカ膜付き基板は、
溝を少なくとも一つ有する基板と、
前記溝を埋封するように設けられたシリカ質膜と、
基板とシリカ質膜との間に連続的な窒化シリコンライナー膜と
を具備してなり、前記窒化シリコンライナー膜の少なくとも一部が酸化されていることを特徴とするものである。
本発明によるトレンチ・アイソレーション構造の形成方法によれば、溝の内部にボイドやクラックがなく、基板とその上に形成されたシリカ質膜との密着性が優れた、すなわち半導体素子の性能劣化がなく、機械強度に優れたシリカ質膜付き基材を製造することができる。
トレンチ・アイソレーション構造の形成方法
本発明によるトレンチ・アイソレーション構造の形成方法は、下記の順序で処理を行って、トレンチ・アイソレーション構造を形成させるものである。
（Ａ）溝形成工程
（Ｂ）塗布工程
（Ｃ）硬化工程
各工程を詳細に説明すると以下の通りである。
（Ａ）溝形成工程
本発明による方法において、まず、シリコン基板にトレンチ・アイソレーション溝を形成させる。この溝形成には、任意の方法を用いることができ、例えば特許文献１または２にも記載されている。具体的な方法は、以下に示すとおりである。
まず、シリコン基板表面に、例えば熱酸化法により、二酸化シリコン膜を形成させる。ここで形成させる二酸化シリコン膜の厚さは一般に５〜３０ｎｍである。
必要に応じて、形成された二酸化シリコン膜上に、例えば減圧ＣＶＤ法により、窒化シリコン膜を形成させる。この窒化シリコン膜は、後のエッチング工程におけるマスク、あるいは後述する研磨工程におけるストップ層として機能させることのできるものである。窒化シリコン膜は、形成させる場合には、一般に１００〜４００ｎｍの厚さで形成させる。
このように形成させた二酸化シリコン膜または窒化シリコン膜の上に、フォトレジストを塗布する。必要に応じてフォトレジスト膜を乾燥または硬化させた後、所望のパターンで露光および現像してパターンを形成させる。露光の方法はマスク露光、走査露光など、任意の方法で行うことができる。また、フォトレジストも解像度などの観点から任意のものを選択して用いることができる。
形成されたフォトレジスト膜をマスクとして、窒化シリコン膜およびその下にある二酸化シリコン膜を順次エッチングする。この操作によって、窒化シリコン膜および二酸化シリコン膜に所望のパターンが形成される。
パターンが形成された窒化シリコン膜および二酸化シリコン膜をマスクとして、シリコン基板をドライエッチングして、トレンチ・アイソレーション溝を形成させる。
形成されるトレンチ・アイソレーション溝の幅は、フォトレジスト膜を露光するパターンにより決定される。半導体素子におけるトレンチ・アイソレーション溝は、目的とする半導体素子により異なるが、幅は一般に０．０２〜１０μｍ、好ましくは０．０５〜５μｍ、であり、深さは２００〜１０００ｎｍ、好ましくは３００〜７００ｎｍである。本発明による方法は、従来のトレンチ・アイソレーション構造の形成方法に比べて、より狭く、より深い部分まで、均一に埋設することが可能であるため、より狭く、より深いトレンチ・アイソレーション構造を形成させる場合に適しているものである。
溝が形成された基板表面に、さらにＣＶＤ法などにより窒化シリコンライナー膜を形成させる。この窒化シリコンライナー膜は、溝の内側も含めた基板表面を連続的に覆い、例えば基板を形成するシリコンが酸化されることを防止するとともに、後述する硬化工程によって少なくともその表面部分が酸化され、溝内の応力を緩和し、また基板と溝内に形成される二酸化シリコン（シリカ質膜）との密着性を改良する作用を有する。したがって、窒化シリコンライナー膜は溝の内部、特に内壁面まで、基板表面全体を連続的に被覆することが必要である。この窒化シリコンライナー膜は、後述する硬化工程において、高温の水蒸気雰囲気下にさらされることがある。このとき、窒化シリコンライナー膜は酸化されるが、その下にあるシリコン基板まで酸化され、デバイス特性が悪化することを防ぐために、より厚いことが好ましい。一方、基板に形成されているトレンチ溝は幅が狭いため、窒化シリコンライナー膜がトレンチ溝を埋めてしまい、微細なトレンチ・アイソレーション構造を消失させてしまわないように、窒化シリコンライナー膜の膜厚は薄いことが好ましい。このような観点から、形成させる窒化シリコンライナー膜の厚さは、通常８〜５０ｎｍ、好ましくは１０〜３０ｎｍ、である。
なお、従来、研磨工程におけるストップ層などの目的で窒化シリコンを用いることは知られていた。しかし、ストップ層として用いられる窒化シリコン膜は、溝の内部、特に内壁には形成されたおらず、また本発明による方法で用いるような温度範囲で窒化シリコンが酸化することは知られておらず、また酸化した窒化シリコンが前記のような効果を奏することは驚くべきことであった。
また、必要に応じて、窒化シリコンライナー膜が形成された基板表面に、さらにＣＶＤ法などによりポリシリコン膜を形成させることができる。このポリシリコン膜は、（イ）硬化工程に二酸化シリコン膜に転化させて、そのときに生じる体積膨張によって、ポリシラザンが二酸化シリコンに転換するときにトレンチ間に発生する応力を緩和させたり、（ロ）ポリシラザン膜と基板との密着性を改善する、という機能を有するものである。形成させるポリシリコン膜の厚さは、形成させる場合には通常１〜５０ｎｍ、好ましくは３〜２０ｎｍ、である。このようなポリシリコン膜を用いた場合、窒化シリコンライナー膜の体積膨張に加えてポリシリコン膜の体積膨張が寄与して、応力緩和または密着性改善の効果が顕著になる傾向がある。
（Ｂ）塗布工程
次に、前記した溝形成工程により表面に溝が形成されたシリコン基板上にシリカ質膜の材料となるケイ素含有ポリマーの塗膜を形成させる。このケイ素含有ポリマーは、ポリシラザン、水素化シルセスキオキサン、およびそれらの混合物からなる群から選択される。
本発明による方法に用いることのできるポリシラザンは、特に限定されず、前記特許文献１または２に記載されたものを用いることができる。用いることのできるポリシラザン溶液の調製方法の一例を挙げると以下の通りである。
純度９９％以上のジクロロシランを、−２０〜２０℃の範囲に調温した脱水ピリジンに撹拌しながら注入する。
引き続き、−２０〜２０℃の温度に調温して、純度９９％以上のアンモニアを撹拌しながら注入する。ここで反応液中に、粗製ポリシラザンと副生成物である塩化アンモニウムが生成する。
反応により生成した塩化アンモニウムを濾過により除去する。
濾液を３０〜１５０℃に加熱し、残留しているアンモニアを除去しながら、ポリシラザンの分子量を重量平均分子量１５００〜１５０００の範囲になるように調整を行う。
有機溶媒を３０〜５０℃に加熱し、５０ｍｍＨｇ以下の減圧蒸留により、残存しているピリジンを除去する。用いることのできる有機溶媒は、（イ）芳香族化合物、例えばベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン、およびデカヒドロナフタレン、（ロ）鎖状飽和炭化水素、例えばｎ−ペンタン、ｉ−ペンタン、ｎ−ヘキサン、ｉ−ヘキサン、ｎ−ヘプタン、ｉ−ヘプタン、ｎ−オクタン、ｉ−オクタン、ｎ−ノナン、ｉ−ノナン、ｎ−デカン、およびｉ−デカン、（ハ）環状飽和炭化水素、例えばシクロヘキサン、エチルシクロヘキサン、メチルシクロヘキサン、およびｐ−メンタン、（ニ）環状不飽和炭化水素、例えばシクロヘキセン、およびジペンテン（リモネン）、（ホ）エーテル、例えばジプロピルエーテル、ジブチルエーテル、およびアニソール、（ヘ）エステル、例えば酢酸ｎ−ブチル、酢酸ｉ−ブチル、酢酸ｎ−アミル、および酢酸ｉ−アミル、（ト）ケトン、例えばメチルｉ−ブチルケトン、である。
前記減圧蒸留によりピリジンを除去するが、同時に有機溶媒の除去も行って、ポリシラザン濃度を一般に５〜３０重量％の範囲に調整する。
得られたポリシラザン溶液を、濾過精度０．１μｍ以下のフィルターを用いて循環濾過し、粒径が０．２μｍ以上の粗大粒子を５０個／ｃｃ以下まで低減させる。
前記したポリシラザン溶液の調製方法は一例であって、特にこの方法に限定されるものではない。固体状態のポリシラザンを入手し、前記した適切な溶媒に、一般に５〜３０重量％の濃度で溶解または分散させて用いることもできる。溶液の濃度は最終的に形成させるポリシラザン塗膜の厚さなどにより適切に調整するべきである。
また、本発明に用いることのできる水素化シルセスキオキサンも特に限定されず、例えば特許文献３に記載されたものを用いることができる。水素化シルセスキオキサンは、ポリシラザン溶液の場合と同様に有機溶媒に溶解して５〜３０重量％の濃度に調整し、また、粗大粒子を除去して用いることができる。
準備されたケイ素含有ポリマー溶液は、任意の方法で基板上に塗布することができる。具体的には、スピンコート、カーテンコート、ディップコート、およびその他が挙げられる。これらのうち、塗膜面の均一性などの観点からスピンコートが特に好ましい。
ケイ素含有ポリマー溶液塗布後のトレンチ溝埋設性およびケイ素含有ポリマー塗膜表面の平坦性を両立させるために、塗布されるケイ素含有ポリマー塗膜の厚さは、前記溝形成工程において形成させたトレンチ・アイソレーション溝全体、すなわち、シリコン基板と二酸化シリコン膜と窒化シリコン膜との厚さの合計に対して、０．８〜２倍の範囲にすることが好ましい。
塗布の条件は、ケイ素含有ポリマー溶液の濃度、溶媒、または塗布方法などによって変化するが、スピンコートを例に挙げると以下の通りである。
最近は製造の歩留まりを改善するために、大型の基板に素子を形成させることが多いが、８インチ以上のシリコン基板に均一にポリシラザン塗膜を形成させるためには、複数の段階を組み合わせたスピンコートが有効である。
まず、シリコン基板の中心部に、または基板全面に平均的に塗膜が形成されるような、中心部を含む数カ所に、一般にシリコン基板１枚あたり０．５〜２０ｃｃのケイ素含有ポリマー溶液を滴下する。
次いで、滴下したケイ素含有ポリマー溶液をシリコン基板全面に広げるために、比較的低速かつ短時間、例えば回転速度５０〜５００ｒｐｍで０．５〜１０秒、回転させる（プレスピン）。
次いで、塗膜を所望の厚さにするために、比較的高速、例えば回転速度５００〜４５００ｒｐｍで０．５〜８００秒、回転させる（メインスピン）。
さらに、シリコン基板の周辺部でのケイ素含有ポリマー塗膜の盛り上がりを低減させ、かつケイ素含有ポリマー塗膜中の溶剤を可能な限り乾燥させるために、前記メインスピン回転速度に対して５００ｒｐｍ以上速い回転速度で、例えば回転速度１０００〜５０００ｒｐｍで５〜３００秒、回転させる（ファイナルスピン）。
これらの塗布条件は、用いる基板の大きさや、目的とする半導体素子の性能などに応じて、適宜調整される。
（Ｃ）硬化工程
ケイ素含有ポリマー溶液を塗布した後、必要に応じてプリベーク工程（詳細後述）に付した後、ケイ素含有ポリマー塗膜を二酸化シリコン膜に転化させて硬化させ、また窒化シリコンライナー膜を酸化させるために、基板全体を加熱する。通常は、基板全体を硬化炉などに投入して加熱するのが一般的である。
硬化は、一般に硬化炉やホットプレートを用いて、水蒸気を含んだ、不活性ガスまたは酸素雰囲気下で行う。水蒸気は、ケイ素含有ポリマーを二酸化シリコンに十分に転化させるのに重要であり、好ましくは３０％以上、より好ましくは５０％以上、最も好ましくは７０％以上とする。特に水蒸気濃度が８０％以上であると、ケイ素含有ポリマーの二酸化シリコンへの転化が進行しやすくなり、ボイドなどの欠陥が発生が少なくなり、二酸化シリコン膜の特性が改良されるので好ましい。雰囲気ガスとして不活性ガスを用いる場合には、窒素、アルゴン、またはヘリウムなどを用いる。
硬化させるための温度条件は、用いるケイ素含有ポリマーの種類や、工程の組み合わせ方（詳細後述）によって変化する。しかしながら、温度が高いほうが窒化シリコンライナー膜が酸化されやすくなり、膜厚の膨張が大きくなって、膜質の改良効果が大きくなり、また、温度が低いほうがシリコン基板の酸化または結晶構造の変化によるデバイス特性への悪影響が小さくなる傾向がある。このような観点から、本発明による方法では、硬化は９００℃以上１２００℃以下、好ましくは１０００℃以上１２００℃以下、の一段階で行う。ここで、このとき、目標温度までの昇温時間は一般に１〜１００℃／分であり、目標温度に到達してからの硬化時間は一般に１分〜１０時間、好ましくは１５分〜３時間、である。必要に応じて硬化温度または硬化雰囲気の組成を段階的に変化させることもできる。
この加熱により、ケイ素含有ポリマーが二酸化シリコンに転化してシリカ質膜となり、また、同時に窒化シリコンライナー膜の少なくとも一部が酸化される。通常、窒化シリコンライナー膜は基板に接していない側の面（以下、外側面という）から酸化される。酸化が進行すると、より深い位置まで窒化シリコンが酸化される。ここで、窒化シリコンライナー膜は、酸化されて体積膨張し、そのためにトレンチ内部の緻密さが向上し、シリカ質膜と基板との密着性が改良されるものと考えられる。このような効果を得るために、窒化シリコンは外側面から１．０ｎｍ以上が酸化されることが好ましい。また、窒化シリコンライナー膜の下にあるシリコン基板が酸化を受けて、デバイスの特性が悪化しないように、酸化は窒化シリコンライナー膜の厚さの９０％まで、好ましくは８０％までにしておくことが好ましい。また、窒化シリコンライナー膜の膜厚が小さいときには、基板から１ｎｍ以上は酸化させないことが好ましい。
加熱により、窒化シリコンライナー膜の膜厚が増大するが、加熱後の膜厚が加熱前の膜厚に対して１．３倍以上であることが好ましく、１．５倍以上であることがより好ましい。
なお、窒化シリコンライナー膜の上にポリシリコン膜を形成させた場合には、そのポリシリコン膜は通常同時に酸化される。ポリシリコン膜は一部が酸化されるだけではなく、すべてが酸化されてもよく、絶縁性を確保するためにはすべてが酸化されていることが好ましい。
本発明によるトレンチ・アイソレーション構造の形成方法は、前記した（Ａ）〜（Ｃ）の各工程を必須とするものであるが、必要に応じて、さらなる工程を組み合わせることもできる。これらの組み合わせることのできる工程について説明すると以下の通りである。
（ａ）プリベーク工程
ケイ素含有ポリマー溶液が塗布された基板を、硬化工程に先立っては、プリベーク処理をすることができる。この工程では、ケイ素含有ポリマー塗膜中に含まれる溶媒の完全除去と、ケイ素含有ポリマー塗膜の予備硬化を目的とするものである。特にケイ素含有ポリマーを用いる本発明のトレンチ・アイソレーション構造の形成方法においては、プリベーク処理をすることにより、シリカ質膜の緻密性が向上するので、プリベーク工程を組み合わせることが好ましい。
従来のプリベーク工程では、実質的に一定温度で加熱する方法がとられていたが、そのような方法では、硬化の際に塗膜が収縮し、トレンチ・アイソレーション溝部がへこみになったり、溝内部にボイドが生じたりした。
本発明の方法においてプリベーク処理をする場合には、プリベーク工程における温度を制御し、経時で上昇させながらプリベークを行うことが好ましい。このとき、プリベーク工程における温度は通常５０℃〜４００℃、好ましくは１００〜３００℃、の範囲内である。プリベーク工程の所要時間は一般に１０秒〜３０分、好ましくは３０秒〜１０分、である。
プリベーク工程における温度を経時で上昇させるには、基板が置かれている雰囲気の温度を段階的に上昇させる方法、あるいは温度を単調増加的に上昇させる方法が挙げられる。ここで、プリベーク工程における最高プリベーク温度は、被膜からの溶媒を除去するという観点から、ポリシラザン溶液に用いる溶媒の沸点よりも高い温度に設定するのが一般的である。
プリベーク工程における温度を段階的に上げる方法では、例えば温度Ｔ１で数分、さらにＴ１よりも高い温度Ｔ２で数分、というように、基板の温度を特定の一定温度で一定時間保持し、さらにそれよりも高い一定温度で一定時間保持することを繰り返す。各段階の温度差は一般に３０〜１５０℃であり、一定に保持する時間は、各温度において一般に１０秒〜３分である。このような条件でプリベークを行うことにより、本発明の効果が顕著に発現する。
例えば、２段階の温度でプリベークする場合、一段目のプリベーク温度は二段目のプリベーク温度（最高プリベーク温度）をＡ（℃）とした場合に、（１／４）Ａ〜（３／４）Ａ（℃）の範囲であることが好ましい。
また、例えば３段階の温度でプリベークする場合、三段目のプリベーク温度（最高プリベーク温度）をＡ（℃）とした場合に、一段目のプリベーク温度は（１／４）Ａ〜（５／８）Ａ（℃）の範囲であることが好ましく、二段目のプリベーク温度は（５／８）Ａ〜（７／８）Ａ（℃）の範囲であることが好ましい。
例えば、ポリシラザン溶液に、キシレンなどの沸点が１５０℃程度の溶媒を用い、最高プリベーク温度として２００℃を選択した場合、（ａ）２段階の温度でプリベークする場合、１段目のプリベーク温度は５０〜１５０℃の範囲であることが好ましく、（ｂ）３段階の温度でプリベークする場合、１段目のプリベーク温度は５０〜１２５℃、２段目のプリベーク温度は１２５〜１７５℃の範囲であることが好ましい。
すなわち、段階的に昇温させる方法においても、プリベーク工程全体として見た場合に、穏やかな温度上昇で目標とする温度に到達するように、その複数の段階の温度設定を行うのである。
また、温度を単調増加的に上昇させる方法では、温度がそれよりも前の時点に対して温度が０℃以上上昇していることが必須である。このとき、それよりも前のいずれかの時点に対して、温度差が０であってもよいが負になってはいけない。言い換えれば、時間に対してプリベーク温度をプロットしたとき、その温度曲線の勾配が負にならないことが必須である。ここで、昇温速度が一般に０〜５００℃／分、好ましくは１０〜３００℃／分、の範囲内になるように基板温度を上昇させる。昇温速度は、速いほど工程時間の短縮に結びつくが、溝構造内部にある溶媒の除去およびポリシラザンの重合を十分にするという観点から遅い昇温速度が好ましい。
ここで、本発明において「プリベーク工程における温度が経時で上昇するように制御される」とは、例えば低温の基板を高温の条件下に移し、基板の温度を急激に上昇させて雰囲気温度と同じにした後、その温度に維持したまま基板をプリベークする場合を含まない。この場合、基板の温度は経時で上昇しているが、その温度上昇は制御されておらず、そのような場合には本発明の効果は得られないことが多い。
このようなプリベーク工程における温度制御は、プリベーク工程における塗膜の急激な温度上昇を防ぎ、通常行われている一段加熱によるプリベークよりも穏やかな速度で温度上昇させることを目的としている。本発明による方法によって、例えば溝内部のボイドが減少する理由は明確ではないが、基板が急激に温度上昇すると、トレンチ・アイソレーション溝の内部から溶媒が完全に除去する前に表面が過度に硬化してしまい、溶媒蒸気が溝内部に残ってしまうことが理由と推測される。本発明は、プリベーク工程における温度を制御することによって、そのような問題を解決しているのである。
なお、本発明による方法においてプリベーク工程を組み合わせる場合には、プリベークにより高温となった基板を、温度が下がる前に、好ましくは５０℃以上、プリベーク時の最高温度以下の温度の基板を硬化工程に付すことが好ましい。温度が下がる前の基板を硬化工程に付すことで、再度温度を上昇させるエネルギーと時間とを節約することができる。
（ｂ）研磨工程
ケイ素含有ポリマー塗膜を硬化させた後、硬化した二酸化シリコン膜の不要な部分は除去することが好ましい。そのために、まず研磨工程により、基板表面にあるポリシラザン塗膜を研磨により除去する。この工程が研磨工程である。この研磨工程は、硬化処理の後に行うほか、プリベーク工程を組み合わせる場合には、プリベーク直後に行うこともできる。
研磨は化学的機械的研磨（Chemical Mechanical Polishing、以下ＣＭＰという）により行う。このＣＭＰによる研磨は、一般的な研磨剤および研磨装置により行うことができる。具体的には、研磨剤としてはシリカ、アルミナ、またはセリアなどの研磨材と、必要に応じてその他の添加剤とを分散させた水溶液などを用いることができる、研磨装置としては、市販の一般的なＣＭＰ装置を用いることができる。
（ｃ）エッチング工程
前記の研磨工程において、基板表面の、ケイ素含有ポリマーに由来する二酸化シリコン膜はほとんど除去されるが、残存している二酸化シリコン膜を除去するために、さらにエッチング処理を行うことが好ましい。エッチング処理はエッチング液を用いるのが一般的であり、エッチング液としては、二酸化シリコン膜を除去できるものであれば特に限定されないが、通常はフッ化アンモニウムを含有するフッ酸水溶液を用いる。この水溶液のフッ化アンモニウム濃度は５％以上であることが好ましく、３０％以上であることがより好ましい。
基板表面に直接隣接する二酸化シリコン膜上に窒化シリコン膜を形成させた場合には、エッチング工程（ｃ）に引き続いてエッチングにより窒化シリコン膜も除去する。ここで溝内に形成された窒化シリコンライナー膜は二酸化シリコンに埋設されているために除去されない。このエッチング処理にもエッチング液を用いるのが一般的であり、エッチング液としては、窒化シリコン膜を除去できるものであれば特に限定されないが、通常は７０％以上の濃度のリン酸水溶液を用い、温度は一般に８０℃程度に調整する。
シリカ質膜付き基材
本発明によるシリカ質膜付き基材は、例えば前記したトレンチ・アイソレーション構造の形成方法により製造することができる。このシリカ質膜付き基材の一つの特徴は、シリカ質膜と基材との間に少なくとも一部が酸化された窒化シリコンライナー膜を具備してなることである。
この一部が酸化された窒化シリコンライナー膜は、ケイ素含有ポリマーを二酸化シリコンに転化させるときに同時に窒化シリコンライナー膜を酸化させることにより形成させることができる。この酸化によって、窒化シリコンライナー膜が膨張し、このためにトレンチ内部の緻密さが向上するものと考えられ、構造欠陥の発生が抑制されるものと考えられる。一部が酸化された窒化シリコンライナー膜は、外側面から１．０ｎｍ以上が酸化されたものが好ましく、酸化の前後で、膜厚が１．３倍以上に膨張したものが好ましく、１．５倍以上に膨張したものがより好ましい。なお、窒化シリコンライナー膜上にポリシリコン膜が形成されている場合には、ポリシリコン膜の一部または全部が酸化されていてもよく、絶縁性を確保するためには全部が酸化されていることが好ましい。
酸化された窒化シリコンライナー膜は、一部が酸化されたものであるために酸素を含有している。この酸素含有率が高いとトレンチ内部の緻密性も高くなる傾向がある。しかし、過度に酸化するとシリコン基板自体が酸化してデバイス特性を悪化させてしまう場合があるので、これを防止するために窒化シリコンライナー膜の完全な酸化は避けるべきである。具体的には窒化シリコンライナー膜は基板から１ｎｍ以上の厚さが酸化されないことが好ましく、２ｎｍ以上の厚さで酸化されていないことがより好ましい。
また、窒化シリコンライナー膜は、基板等の酸化防止のために厚いことが好ましいが、過度に厚いと溝内などにおいて均一な膜形成が困難になるので、酸化をうける前の窒化シリコンライナー膜の厚さが８〜５０ｎｍであることが好ましく、１０〜３０ｎｍであることがより好ましい。
窒化シリコンライナー膜以外の構造は、従来のシリカ質膜付き基材と同様であってよい。そのような構造については特許文献１および２などに記載されている。
本発明を例を用いて説明すると以下の通りである。
ポリシラザン溶液の調製
下記の通りの方法でポリシラザン溶液Ａを調製した。
（１）純度９９％以上のジクロロシラン４８ｇを０℃の脱水ピリジン５００ｇに撹拌しながら注入する。
（２）引き続き、液温を０℃に保持しながら、純度９９．９％のアンモニア２７ｇを撹拌しながら３時間かけて注入する。
（３）アンモニアの注入が完了したら、生成した塩化アンモニウムを濾過により除去する。
（４）塩化アンモニウムが除去された濾液を５０℃に加熱し、残留するアンモニアを除去した。濾液中には重量平均分子量２０００のポリシラザンが形成されていた。
（５）アンモニアが除去された濾液にキシレンを混合し、２０ｍｍＨｇの減圧下に５０℃で蒸留し、ピリジンを除去して、ポリマー濃度を２０重量％とした。
（６）得られたポリマー溶液を、濾過精度０．１μｍのフィルターを用いて循環濾過により精製した。得られたポリマー溶液中に含まれる０．２μｍ以上のパーティクル数をリオン株式会社製パーティクルカウンターＫＳ４０−ＢＦにより測定したところ、３個／ｃｃであった。
水素化シルセスキオキサン溶液の調製
下記の通り、特許文献３に記載された方法に従って水素化シルセスキオキサンを調製し、さらに水素化シルセスキオキサン溶液Ｂを調製した。
（１）５０．０ｇのベンゼンスルホン酸水和物、１５０．０ｇの３５％塩酸水溶液、６５０．０ｇのトルエンを１リットルの三つ首フラスコに入れ、４００ｒｐｍで攪拌しながら２５重量％のトリクロロシランのトルエン溶液２００ｇを５０分間かけて滴下した後、さらに２時間攪拌した。
（２）この反応生成物を分離ロートに注ぎ、有機層を分離した。この分離された有機相を１００ｍｌの４７％硫酸で２回洗浄した後、１００ｍｌの脱イオン水で２回洗浄した。次いで、約２０ｇの炭酸カルシウムを加えてから１０分間攪拌した後、約２０ｇの硫酸マグネシウムを加えてから１０分間攪拌した。溶液を濾過して得られる濾液から溶媒をストリップした。得られた固形物１７．４ｇにｎ−ヘキサンを加えて樹脂状物を溶解させて、残留する結晶性物質を固形物として分離回収した。
（３）得られた水素化シルセスキオキサンをキシレンに溶解しポリマー濃度が２０重量％の溶液とし、濾過精度０．１μｍのフィルターを用いて循環濾過により精製した。得られたポリマー溶液中に含まれる０．２μｍ以上のパーティクル数をリオン株式会社製パーティクルカウンターＫＳ４０−ＢＦにより測定したところ、３個／ｃｃであった。
トレンチ・アイソレーション溝の形成
特許第３１７８４１２号公報の「第二の実施形態」に準じて、下記の通りにシリコン基板にトレンチ・アイソレーション溝を形成させた。
（１）シリコン基板の表面に、熱酸化法により二酸化シリコン膜を形成させ、その上にＣＶＤ法により窒化シリコン膜を形成させた。
（２）形成された窒化シリコン膜上にフォトレジストを塗布し、フォトリソグラフィ法により露光、現像してパターン化した。パターンは最終的に得られるパターンが、１μｍ、０．０５μｍ、０．１μｍ、０．２μｍ、０．５μｍおよび１μｍの線状の溝となるようにした。
（３）パターン化されたフォトレジスト膜をマスクとして、窒化シリコン膜と二酸化シリコン膜とを順次ドライエッチングした。このドライエッチングにより窒化シリコン膜および二酸化シリコン膜を貫通した穴が形成され、シリコン基板が線状に露出した。
（４）フォトレジストを除去し、窒化シリコン膜を露出させた。この窒化シリコン膜をマスクとしてシリコン基板をエッチングし、シリコン基板に溝構造を形成させた。さらに、熱酸化法により溝内部にも二酸化シリコン膜を形成させた。さらに、ＣＶＤ法により窒化シリコンライナー膜、または窒化シリコンライナー膜およびポリシリコン膜を基板表面全体に形成させ、トレンチ・アイソレーション溝とした。このとき窒化シリコンライナー膜のみを形成させたとき、その厚さは１０ｎｍとし、窒化シリコンライナー膜とポリシリコン膜を形成させたときには、窒化シリコンライナー膜の膜厚を１０ｎｍ、ポリシリコン膜の膜厚を５ｎｍとした。
実施例１
前記した方法により形成された、トレンチ・アイソレーション溝を有するシリコン基板（窒化シリコンライナー膜の膜厚が１０ｎｍでポリシリコン膜を有さないもの）に、下記の通りの方法でトレンチ・アイソレーション構造を形成させた。
（１）シリコン基板に前記したポリシラザン溶液Ａをスピンコート法により塗布した。塗布条件は回転速度１０００ｒｐｍ、回転時間２０秒間とした。同一条件でベアシリコン基板上に塗布を行ったとき、その膜厚は６００ｎｍであった。
（２）塗布された基板を、１５０℃で３分間加熱することによりプリベークした。
（３）プリベーク後、プリベークの最終温度に保持したまま、純酸素雰囲気下でキュアー炉に導入し、１０５０℃まで昇温速度１０℃／分で加熱し、水蒸気濃度８０％を含む酸素雰囲気下３０分間加熱して硬化させた。
なお、ベアシリコン上に同一条件でポリシラザン溶液を塗布し、硬化させた膜について、化学構造をＦＴＩＲにより調べたところ、波数１０８０ｃｍ−１に帰属されるＳｉ−Ｏ結合の吸収のみが確認され、各々波数３３８０ｃｍ−１および２２００ｃｍ−１に帰属されるＮ−Ｈ結合およびＳ−Ｈ結合の吸収は認めらず、この条件で原料ポリシラザンはすべて二酸化シリコンに変化していることがわかった。
（４）シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまでＣＭＰ法により研磨した。
（５）表面に露出した窒化シリコン膜を８０℃のリン酸水溶液によりエッチングして除去した。
（６）フッ化アンモニウム３０重量％およびフッ化水素酸１％を含有する水溶液で二酸化シリコン膜をシリコン基板近傍までエッチングし、トレンチ・アイソレーション構造を形成させた。
実施例２
ポリシラザン溶液Ａを水素化シルセスキオキサン溶液Ｂに変更した他は、実施例１と同様に行った。
実施例３
実施例１のプリベーク工程を、塗布された基板を、１００℃、１５０℃、および２００℃で、順次２分間ずつ加熱することにより行うこと以外は実施例１と同様に行った。
実施例４
ポリシラザン溶液Ａを水素化シルセスキオキサン溶液Ｂに変更した他は、実施例３と同様に行った。
実施例５
実施例３において、加熱温度を１１００℃に変更した他は、実施例３と同様に行った。
実施例６
ポリシラザン溶液Ａを水素化シルセスキオキサン溶液Ｂに変更した他は、実施例５と同様に行った。
実施例７
シリコン基板を、１０ｎｍの厚さの窒化シリコンライナー膜の上にポリシリコン膜を厚さ５ｎｍで形成させたものを用いた他は実施例３と同様に行った。
実施例８
ポリシラザン溶液Ａを水素化シルセスキオキサン溶液Ｂに変更した他は、実施例７と同様に行った。
実施例９
実施例７において、加熱温度を１１００℃に変更した他は、実施例７と同様に行った。
実施例１０
ポリシラザン溶液Ａを水素化シルセスキオキサン溶液Ｂに変更した他は、実施例９と同様に行った。
実施例１１
実施例１において、水蒸気濃度を４０重量％にした他は、実施例１と同様に行った。
実施例１２
窒化シリコンライナー膜の膜厚を５ｎｍとした他は、実施例１と同様に行った。
実施例１３
窒化シリコンライナー膜の膜厚を２ｎｍとした他は、実施例１と同様に行った。
比較例１
トレンチ・アイソレーション構造を有するシリコン基板を作成する際に、窒化シリコンライナー膜を形成させない他は、実施例１と同様に行った。
比較例２
ポリシラザン溶液Ａを水素化シルセスキオキサン溶液Ｂに変更した他は、比較例１と同様に行った。
比較例３
トレンチ・アイソレーション構造を有するシリコン基板を作成する際に、窒化シリコンライナー膜に換えて酸化シリコン膜を形成させた他は、実施例１と同様に行った。
比較例４
ポリシラザン溶液Ａを水素化シルセスキオキサン溶液Ｂに変更した他は、比較例３と同様に行った。
比較例５
硬化時の加熱温度を８００℃に変更した以外は、実施例１と同様に行った。
比較例６
硬化時の加熱温度を８００℃に変更した以外は、実施例２と同様に行った。
評価
各例において得られたトレンチ・アイソレーション構造を有する基板について、以下のように評価した。
（１）基板表面の状態を電子走査型顕微鏡（以下、ＳＥＭという）により観察し、トレンチ部の平滑性を目視評価した。
（２）基板を溝の長手方向に対して直角の方向で切断し、０．５重量％のフッ化水素酸と５重量％のフッ化アンモニウムとを含有する水溶液に２３℃で３０秒間浸漬し、その後純水でよく洗浄して乾燥させた。断面の溝部分をＳＥＭにより５００００倍で、断面に垂直な方向の仰角３０度上方から観察して写真撮影し、写真上の長さから三角法により、基板断面の表面部におけるエッチングレートと、基板断面の表面部と溝最深部におけるエッチングの深さの比とを算出した。
溝内におけるシリカ質膜が均一であればその比は１に近くなり、溝最深部におけるシリカ質膜の緻密性が低ければ、その比は１よりも小さくなる。
（３）各例の基板について、ＳＥＭ観察により酸化を受けなかった窒化シリコンライナー膜の厚さを測定した。この測定により、窒化シリコンライナー膜の酸化を受けた部分の厚さ、酸化された後の窒化シリコンライナー膜に由来する二酸化シリコン膜の厚さ、および窒化シリコンライナー膜の膨張率を求めた。
得られた結果は表１〜４に示すとおりであった。
Figure 2005347636
評価基準
◎：表面は平滑である
○：若干の剥離があるが平滑性は保たれている
△：剥離が若干認められる
×：剥離が激しく測定不能
××：基板酸化によりトレンチ形状が変形している
Figure 2005347636
Figure 2005347636
Figure 2005347636
ポリシリコン膜はすべて酸化され、さらに窒化シリコンライナー膜が酸化されていた。

Claims (11)

  1. シリコン基板上に、表面が窒化シリコンライナー膜で連続的に被覆されたトレンチ・アイソレーション溝を形成させる溝形成工程、
    ポリシラザン、水素化シルセスキオキサン、およびそれらの混合物からなる群から選択されるケイ素含有ポリマーを有機溶媒に溶解させた溶液を前記基板上に塗布してケイ素含有ポリマー被膜を形成させる、塗布工程、
    塗布済み基板を、９００℃以上１２００℃以下の温度で加熱処理してケイ素含有ポリマー被膜を二酸化シリコン膜に転換させる硬化工程、
    を含んでなることを特徴とする、トレンチ・アイソレーション構造の形成方法。
  2. 窒化シリコンライナー膜の厚さが８〜５０ｎｍである、請求項１に記載のトレンチ・アイソレーション構造の形成方法。
  3. 硬化工程における加熱温度が１０００℃以上１２００℃以下である、請求項１または２に記載のトレンチ・アイソレーション構造の形成方法。
  4. 加熱処理を水蒸気濃度５０％以上の不活性ガスまたは酸素雰囲気下で行う、請求項１〜３のいずれか１項に記載のトレンチ・アイソレーション構造の形成方法。
  5. 塗布済み基板を加熱処理に先立って４００℃以下の温度でプリベークするプリベーク工程をさらに含んでなる、請求項１〜４のいずれか１項に記載のトレンチ・アイソレーション構造の形成方法。
  6. 窒化シリコンライナー膜上にＣＶＤ法によりポリシリコン膜を形成させる、請求項１〜５のいずれか１項に記載のトレンチ・アイソレーション構造の形成方法。
  7. 加熱処理によって窒化シリコンライナー膜の膜厚を１．３倍以上に増大させる、請求項１〜６のいずれか１項に記載のトレンチ・アイソレーション構造の形成方法。
  8. 溝を少なくとも一つ有する基板と、
    前記溝を埋封するように設けられたシリカ質膜と、
    基板とシリカ質膜との間に連続的な窒化シリコンライナー膜と
    を具備してなり、前記窒化シリコンライナー膜の少なくとも一部が酸化されていることを特徴とする、シリカ膜付き基板。
  9. 前記窒化シリコンライナー膜が、加熱により酸化された、請求項８に記載のシリカ質膜付き基材。
  10. 加熱により前記窒化ライナー膜の基板に接していない側の面から１．０ｎｍ以上が酸化されているものである、請求項８または９に記載のシリカ質膜付き基材。
  11. シリカ質膜と窒化シリコンライナー膜との間に、ポリシリコン膜をさらに具備してなる、請求項８〜１０のいずれか１項に記載のシリカ質膜付き基材。
JP2004167435A 2004-06-04 2004-06-04 トレンチ・アイソレーション構造の形成方法 Pending JP2005347636A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004167435A JP2005347636A (ja) 2004-06-04 2004-06-04 トレンチ・アイソレーション構造の形成方法
KR1020077000156A KR20070028518A (ko) 2004-06-04 2005-05-30 트렌치ㆍ아이솔레이션 구조의 형성방법
PCT/JP2005/009891 WO2005119758A1 (ja) 2004-06-04 2005-05-30 トレンチ・アイソレーション構造の形成方法
CNA200580017325XA CN1965402A (zh) 2004-06-04 2005-05-30 用于形成沟槽隔离结构的方法
US11/596,785 US20080061398A1 (en) 2004-06-04 2005-05-30 Method for forming trench isolation structure
EP05743708.9A EP1768175B1 (en) 2004-06-04 2005-05-30 Method for forming trench isolation structure
TW094118295A TW200625520A (en) 2004-06-04 2005-06-03 Method for forming trench isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004167435A JP2005347636A (ja) 2004-06-04 2004-06-04 トレンチ・アイソレーション構造の形成方法

Publications (2)

Publication Number Publication Date
JP2005347636A true JP2005347636A (ja) 2005-12-15
JP2005347636A5 JP2005347636A5 (ja) 2007-06-14

Family

ID=35463125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004167435A Pending JP2005347636A (ja) 2004-06-04 2004-06-04 トレンチ・アイソレーション構造の形成方法

Country Status (7)

Country Link
US (1) US20080061398A1 (ja)
EP (1) EP1768175B1 (ja)
JP (1) JP2005347636A (ja)
KR (1) KR20070028518A (ja)
CN (1) CN1965402A (ja)
TW (1) TW200625520A (ja)
WO (1) WO2005119758A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194286A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 半導体装置の製造方法
WO2008035820A1 (fr) * 2006-09-21 2008-03-27 Jsr Corporation Composition de résine de silicone et procédé de formation d'une isolation de tranchée
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JP2008140896A (ja) * 2006-11-30 2008-06-19 Tokyo Electron Ltd 熱処理方法、熱処理装置及び記憶媒体
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JPWO2009096603A1 (ja) * 2008-02-01 2011-05-26 Jsr株式会社 トレンチアイソレーションの形成方法
JP2012049509A (ja) * 2010-07-29 2012-03-08 Tokyo Electron Ltd トレンチの埋め込み方法および成膜システム
US8154102B2 (en) 2008-12-16 2012-04-10 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
JP2012138501A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd トレンチの埋め込み方法および成膜装置
JP2017216335A (ja) * 2016-05-31 2017-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム
KR20200042009A (ko) * 2017-09-12 2020-04-22 어플라이드 머티어리얼스, 인코포레이티드 보호 배리어 층을 사용하여 반도체 구조들을 제조하기 위한 장치 및 방법들

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044000A (ja) 2007-08-09 2009-02-26 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
US7999355B2 (en) 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
KR101683071B1 (ko) 2010-09-08 2016-12-06 삼성전자 주식회사 반도체 소자 및 그 제조방법
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
CN103531522B (zh) * 2013-10-30 2016-08-17 上海华力微电子有限公司 浅沟槽隔离结构制备方法
KR101825546B1 (ko) * 2014-05-26 2018-02-05 제일모직 주식회사 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
CN106356281B (zh) * 2015-07-16 2019-10-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
CN107393864A (zh) * 2017-08-29 2017-11-24 睿力集成电路有限公司 一种隔离结构及其制造方法
CN110739264B (zh) * 2019-10-30 2022-08-09 上海华力微电子有限公司 浅沟槽隔离结构及其形成方法、半导体器件的制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH10303289A (ja) * 1997-04-30 1998-11-13 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11307626A (ja) * 1998-04-27 1999-11-05 Nec Corp トレンチ・アイソレーション構造の形成方法
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002043408A (ja) * 2000-07-28 2002-02-08 Nec Kansai Ltd 半導体装置の製造方法
JP2002088156A (ja) * 2000-09-07 2002-03-27 Dow Corning Corp 結晶性水素化シルセスキオキサンの製造方法
US20020168873A1 (en) * 2001-05-09 2002-11-14 Ahn Dong-Ho Method of forming a semiconductor device
JP2002367980A (ja) * 2001-06-07 2002-12-20 Samsung Electronics Co Ltd 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法
JP2003031796A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178412A (ja) * 1989-12-07 1991-08-02 Mazda Motor Corp インモールドコート方法
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
KR100354441B1 (en) * 2000-12-27 2002-09-28 Samsung Electronics Co Ltd Method for fabricating spin-on-glass insulation layer of semiconductor device
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
US6767642B2 (en) * 2002-03-11 2004-07-27 E. I. Du Pont Nemours And Company Preparation and use of crosslinkable acrylosilane polymers containing vinyl silane monomers
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH10303289A (ja) * 1997-04-30 1998-11-13 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11307626A (ja) * 1998-04-27 1999-11-05 Nec Corp トレンチ・アイソレーション構造の形成方法
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002043408A (ja) * 2000-07-28 2002-02-08 Nec Kansai Ltd 半導体装置の製造方法
JP2002088156A (ja) * 2000-09-07 2002-03-27 Dow Corning Corp 結晶性水素化シルセスキオキサンの製造方法
US20020168873A1 (en) * 2001-05-09 2002-11-14 Ahn Dong-Ho Method of forming a semiconductor device
JP2002367980A (ja) * 2001-06-07 2002-12-20 Samsung Electronics Co Ltd 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法
JP2003031796A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194286A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 半導体装置の製造方法
WO2008035820A1 (fr) * 2006-09-21 2008-03-27 Jsr Corporation Composition de résine de silicone et procédé de formation d'une isolation de tranchée
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
KR101131640B1 (ko) 2006-11-30 2012-03-28 도쿄엘렉트론가부시키가이샤 폴리실라잔막의 처리 방법
JP2008140896A (ja) * 2006-11-30 2008-06-19 Tokyo Electron Ltd 熱処理方法、熱処理装置及び記憶媒体
JPWO2009096603A1 (ja) * 2008-02-01 2011-05-26 Jsr株式会社 トレンチアイソレーションの形成方法
US8154102B2 (en) 2008-12-16 2012-04-10 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US8603892B2 (en) 2008-12-16 2013-12-10 Elpida Memory, Inc. Method of manufacturing a semiconductor device
JP2012049509A (ja) * 2010-07-29 2012-03-08 Tokyo Electron Ltd トレンチの埋め込み方法および成膜システム
JP2012138501A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd トレンチの埋め込み方法および成膜装置
JP2017216335A (ja) * 2016-05-31 2017-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム
KR20200042009A (ko) * 2017-09-12 2020-04-22 어플라이드 머티어리얼스, 인코포레이티드 보호 배리어 층을 사용하여 반도체 구조들을 제조하기 위한 장치 및 방법들
JP2020533803A (ja) * 2017-09-12 2020-11-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 保護バリア層を使用して半導体構造を製造する装置および方法
JP7274461B2 (ja) 2017-09-12 2023-05-16 アプライド マテリアルズ インコーポレイテッド 保護バリア層を使用して半導体構造を製造する装置および方法
KR102659317B1 (ko) * 2017-09-12 2024-04-18 어플라이드 머티어리얼스, 인코포레이티드 보호 배리어 층을 사용하여 반도체 구조들을 제조하기 위한 장치 및 방법들

Also Published As

Publication number Publication date
EP1768175A1 (en) 2007-03-28
KR20070028518A (ko) 2007-03-12
WO2005119758A1 (ja) 2005-12-15
TW200625520A (en) 2006-07-16
US20080061398A1 (en) 2008-03-13
EP1768175A8 (en) 2007-05-09
CN1965402A (zh) 2007-05-16
EP1768175B1 (en) 2019-05-15
EP1768175A4 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
JP2005347636A (ja) トレンチ・アイソレーション構造の形成方法
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
JP5405031B2 (ja) シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
KR100568100B1 (ko) 트렌치형 소자 분리막 형성 방법
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
TWI555883B (zh) 溝槽隔絕構造的形成方法
JP5710308B2 (ja) 二酸化ケイ素膜の製造方法
JP2004273519A (ja) トレンチ・アイソレーション構造の形成方法
TWI436450B (zh) 淺溝槽隔離構造之形成方法
TWI539522B (zh) 隔離構造之形成方法
KR101776265B1 (ko) 하드마스크 층의 형성 방법, 반도체 소자의 제조방법, 및 이에 따른 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802