JPH0897277A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0897277A JPH0897277A JP23557294A JP23557294A JPH0897277A JP H0897277 A JPH0897277 A JP H0897277A JP 23557294 A JP23557294 A JP 23557294A JP 23557294 A JP23557294 A JP 23557294A JP H0897277 A JPH0897277 A JP H0897277A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- teos
- semiconductor device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ボイドなしに溝内に絶縁膜を埋め込んで素子分
離を行う。 【構成】溝１６の内面には、熱酸化膜１７が形成され
る。熱酸化膜１７上には、シリコン窒化膜１８が形成さ
れ、シリコン窒化膜１８上にはシリコン膜１９が形成さ
れる。シリコン膜１９は、アモルファスシリコン、多結
晶シリコン及び単結晶シリコンのいずれから構成されて
いてもよい。シリコン膜１９上に溝１６を完全に埋め込
むＴＥＯＳ−オゾン膜２０が形成される。酸化工程によ
りシリコン膜１９をシリコン酸化膜１９´に変換する。
このとき、シリコン基板１１の酸化は、シリコン窒化膜
１８により防止される。この後、エッチバックにより溝
１６内のみに絶縁膜を残す。
離を行う。 【構成】溝１６の内面には、熱酸化膜１７が形成され
る。熱酸化膜１７上には、シリコン窒化膜１８が形成さ
れ、シリコン窒化膜１８上にはシリコン膜１９が形成さ
れる。シリコン膜１９は、アモルファスシリコン、多結
晶シリコン及び単結晶シリコンのいずれから構成されて
いてもよい。シリコン膜１９上に溝１６を完全に埋め込
むＴＥＯＳ−オゾン膜２０が形成される。酸化工程によ
りシリコン膜１９をシリコン酸化膜１９´に変換する。
このとき、シリコン基板１１の酸化は、シリコン窒化膜
１８により防止される。この後、エッチバックにより溝
１６内のみに絶縁膜を残す。
Description
【０００１】
【産業上の利用分野】本発明は、特に、半導体基板に形
成された微細な溝や、配線間などに絶縁膜を埋め込む技
術に関する。
成された微細な溝や、配線間などに絶縁膜を埋め込む技
術に関する。
【０００２】
【従来の技術】従来、半導体基板に形成された素子同士
を電気的に絶縁するために、厚い熱酸化膜を素子と素子
の間に選択的に形成するＬｏｃｏｓ法が主に用いられて
いた。しかし、ＬＳＩの微細化に伴い、Ｌｏｃｏｓ法に
変わって、半導体基板に形成された溝に絶縁膜を埋め込
む、いわゆる埋め込み素子分離方法が主流になってきて
いる。
を電気的に絶縁するために、厚い熱酸化膜を素子と素子
の間に選択的に形成するＬｏｃｏｓ法が主に用いられて
いた。しかし、ＬＳＩの微細化に伴い、Ｌｏｃｏｓ法に
変わって、半導体基板に形成された溝に絶縁膜を埋め込
む、いわゆる埋め込み素子分離方法が主流になってきて
いる。
【０００３】その理由は、Ｌｏｃｏｓ法が物理的な素子
同士の距離を２次元的にしか確保できなにのに対し、埋
め込み素子分離方法が物理的な素子同士の距離を３次元
的に確保できるためである。即ち、埋め込み素子分離方
法では、物理的な素子同士の距離を溝の深さで確保でき
るため、ＬＳＩの微細化に対しても素子間の耐圧を十分
に確保できる。
同士の距離を２次元的にしか確保できなにのに対し、埋
め込み素子分離方法が物理的な素子同士の距離を３次元
的に確保できるためである。即ち、埋め込み素子分離方
法では、物理的な素子同士の距離を溝の深さで確保でき
るため、ＬＳＩの微細化に対しても素子間の耐圧を十分
に確保できる。
【０００４】従来、半導体基板に形成された溝に絶縁膜
を埋め込む場合には、減圧雰囲気中において６００〜８
００℃の温度でＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒ
ｔｈｏｓｉｌｉｃａｔｅ）を主原料とした絶縁膜を溝内
に埋め込む第１の方法、又はオゾンを酸化剤として添加
しながらＴＥＯＳを溝内に埋め込む第２の方法（溝内に
埋め込まれた絶縁膜をＴＥＯＳ−オゾン膜という）が主
として用いられる。
を埋め込む場合には、減圧雰囲気中において６００〜８
００℃の温度でＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒ
ｔｈｏｓｉｌｉｃａｔｅ）を主原料とした絶縁膜を溝内
に埋め込む第１の方法、又はオゾンを酸化剤として添加
しながらＴＥＯＳを溝内に埋め込む第２の方法（溝内に
埋め込まれた絶縁膜をＴＥＯＳ−オゾン膜という）が主
として用いられる。
【０００５】
【発明が解決しようとする課題】微細で、素子間の耐圧
が大きい半導体装置は、深い溝内に絶縁膜を埋め込むこ
とにより達成できる。しかし、上述の第１の方法では、
この深い溝内にボイドのない絶縁膜を埋め込むことが不
可能である。そして、このボイドは、例えば図１０に示
すように、溝内に残ったり、図１１に示すように、平坦
化処理を行った後に窪みとして半導体基板上に露出した
りする。後者の場合には、配線の短絡の原因になったり
する。
が大きい半導体装置は、深い溝内に絶縁膜を埋め込むこ
とにより達成できる。しかし、上述の第１の方法では、
この深い溝内にボイドのない絶縁膜を埋め込むことが不
可能である。そして、このボイドは、例えば図１０に示
すように、溝内に残ったり、図１１に示すように、平坦
化処理を行った後に窪みとして半導体基板上に露出した
りする。後者の場合には、配線の短絡の原因になったり
する。
【０００６】上述の第２の方法は、ＴＥＯＳ−オゾン膜
の流動性を利用して深い溝内に絶縁膜を埋め込む方法で
ある。しかし、ＴＥＯＳ−オゾン膜は、シリコン酸化膜
上では流動性を示さなくなるため、溝内にボイドを形成
してしまう。
の流動性を利用して深い溝内に絶縁膜を埋め込む方法で
ある。しかし、ＴＥＯＳ−オゾン膜は、シリコン酸化膜
上では流動性を示さなくなるため、溝内にボイドを形成
してしまう。
【０００７】また、シリコン酸化膜上にＴＥＯＳ−オゾ
ン膜と相性のよいバッファ膜を形成した後にＴＥＯＳ−
オゾン膜を形成するという技術がある。しかし、バッフ
ァ膜にはオゾン濃度を下げた膜が用いられるため、一般
に流動性がなく、５０ｎｍ以上（実験値）の膜厚が必要
である。このため、溝のアスペクト比が大きくなってし
まい、ＴＥＯＳ−オゾン膜を形成しても溝内にボイドを
形成してしまう。
ン膜と相性のよいバッファ膜を形成した後にＴＥＯＳ−
オゾン膜を形成するという技術がある。しかし、バッフ
ァ膜にはオゾン濃度を下げた膜が用いられるため、一般
に流動性がなく、５０ｎｍ以上（実験値）の膜厚が必要
である。このため、溝のアスペクト比が大きくなってし
まい、ＴＥＯＳ−オゾン膜を形成しても溝内にボイドを
形成してしまう。
【０００８】一方、溝内に半導体基板（シリコン）が露
出した状態でＴＥＯＳ−オゾン膜を形成すると、ボイド
なく溝内に絶縁膜を埋め込むことができるが、素子領域
の拡散層（例えば、ＭＯＳＦＥＴのソ−ス・ドレイン）
の接合リ−クが大きくなるという欠点がある。
出した状態でＴＥＯＳ−オゾン膜を形成すると、ボイド
なく溝内に絶縁膜を埋め込むことができるが、素子領域
の拡散層（例えば、ＭＯＳＦＥＴのソ−ス・ドレイン）
の接合リ−クが大きくなるという欠点がある。
【０００９】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ボイドなく半導体基板の溝内に絶
縁膜を埋め込み、かつ、素子特性を劣化させない素子同
士の分離を行うこと、及び、配線間のような微細な隙間
にも絶縁膜を埋め込むことである。
もので、その目的は、ボイドなく半導体基板の溝内に絶
縁膜を埋め込み、かつ、素子特性を劣化させない素子同
士の分離を行うこと、及び、配線間のような微細な隙間
にも絶縁膜を埋め込むことである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法は、まず、半導体基
板に溝を形成し、前記溝の内面に酸化膜を形成し、前記
酸化膜上に窒化膜を形成し、前記窒化膜上にシリコン膜
を形成する。この後、ＴＥＯＳを主原料とし、少なくと
も酸化剤との混合雰囲気で成膜する絶縁膜を前記溝内に
埋め込む。そして、酸化性雰囲気で前記シリコン膜をシ
リコン酸化膜に変換する、という一連の工程からなる。
め、本発明の半導体装置の製造方法は、まず、半導体基
板に溝を形成し、前記溝の内面に酸化膜を形成し、前記
酸化膜上に窒化膜を形成し、前記窒化膜上にシリコン膜
を形成する。この後、ＴＥＯＳを主原料とし、少なくと
も酸化剤との混合雰囲気で成膜する絶縁膜を前記溝内に
埋め込む。そして、酸化性雰囲気で前記シリコン膜をシ
リコン酸化膜に変換する、という一連の工程からなる。
【００１１】本発明の半導体装置の製造方法は、まず、
半導体基板上に複数の配線を形成し、各配線の表面を覆
う酸化膜を形成し、前記酸化膜上に窒化膜を形成し、前
記窒化膜上にシリコン膜を形成する。この後、ＴＥＯＳ
を主原料とし、少なくとも酸化剤との混合雰囲気で成膜
する絶縁膜を各配線間の隙間に埋め込む。そして、酸化
性雰囲気で前記シリコン膜をシリコン酸化膜に変換す
る、という一連の工程からなる。
半導体基板上に複数の配線を形成し、各配線の表面を覆
う酸化膜を形成し、前記酸化膜上に窒化膜を形成し、前
記窒化膜上にシリコン膜を形成する。この後、ＴＥＯＳ
を主原料とし、少なくとも酸化剤との混合雰囲気で成膜
する絶縁膜を各配線間の隙間に埋め込む。そして、酸化
性雰囲気で前記シリコン膜をシリコン酸化膜に変換す
る、という一連の工程からなる。
【００１２】前記酸化剤にオゾンを用いる場合、前記絶
縁膜は、ＴＥＯＳとオゾンを主原料とする膜となる。ま
た、前記酸化剤にＨ2 Ｏを用いる場合、前記絶縁膜は、
ＴＥＯＳとＨ2 Ｏを主原料とする膜となる。また、前記
酸化剤にＨ2 Ｏ2 を用いる場合、前記絶縁膜は、ＴＥＯ
ＳとＨ2 Ｏ2 を主原料とする膜となる。前記シリコン膜
は、多結晶シリコン膜又はアモルファスシリコン膜であ
る。
縁膜は、ＴＥＯＳとオゾンを主原料とする膜となる。ま
た、前記酸化剤にＨ2 Ｏを用いる場合、前記絶縁膜は、
ＴＥＯＳとＨ2 Ｏを主原料とする膜となる。また、前記
酸化剤にＨ2 Ｏ2 を用いる場合、前記絶縁膜は、ＴＥＯ
ＳとＨ2 Ｏ2 を主原料とする膜となる。前記シリコン膜
は、多結晶シリコン膜又はアモルファスシリコン膜であ
る。
【００１３】
【作用】上記構成によれば、溝の内面は酸化膜により覆
われている。従って、素子領域に形成される拡散層（例
えば、ＭＯＳＦＥＴのソ−ス・ドレイン）の接合リ−ク
が増えることがない。
われている。従って、素子領域に形成される拡散層（例
えば、ＭＯＳＦＥＴのソ−ス・ドレイン）の接合リ−ク
が増えることがない。
【００１４】また、酸化膜上にはシリコン膜が形成され
ている。従って、絶縁膜（例えばＴＥＯＳ−オゾン膜）
は、シリコン膜上に正常に成長し、ボイドなく溝を絶縁
膜により埋め込むことができる。
ている。従って、絶縁膜（例えばＴＥＯＳ−オゾン膜）
は、シリコン膜上に正常に成長し、ボイドなく溝を絶縁
膜により埋め込むことができる。
【００１５】また、酸化膜とシリコン膜の間には窒化膜
が形成されている。従って、シリコン膜がシリコン酸化
膜に変換される際に半導体基板が酸化されることがな
い。また、ＬＳＩの微細化によって配線間隔が狭くなっ
ても、この微細な隙間に絶縁膜を埋め込むことができる
ため、ＬＳＩの微細化に貢献できる。
が形成されている。従って、シリコン膜がシリコン酸化
膜に変換される際に半導体基板が酸化されることがな
い。また、ＬＳＩの微細化によって配線間隔が狭くなっ
ても、この微細な隙間に絶縁膜を埋め込むことができる
ため、ＬＳＩの微細化に貢献できる。
【００１６】
【実施例】以下、図面を参照しながら、本発明の半導体
装置の製造方法について詳細に説明する。 ［Ａ］ 図１〜図５は、本発明の第１実施例に係わる半
導体装置の製造方法を示している。
装置の製造方法について詳細に説明する。 ［Ａ］ 図１〜図５は、本発明の第１実施例に係わる半
導体装置の製造方法を示している。
【００１７】この実施例は、本発明の製造方法を半導体
基板の溝内に絶縁膜を埋め込む場合に適用したものであ
る。まず、図１に示すように、シリコン基板１１上にシ
リコン酸化膜１２、多結晶シリコン膜１３及びシリコン
酸化膜１４をそれぞれ形成する。
基板の溝内に絶縁膜を埋め込む場合に適用したものであ
る。まず、図１に示すように、シリコン基板１１上にシ
リコン酸化膜１２、多結晶シリコン膜１３及びシリコン
酸化膜１４をそれぞれ形成する。
【００１８】シリコン酸化膜１２の膜厚は、約２０ｎｍ
であり、多結晶シリコン膜１３の膜厚は、約３００ｎｍ
であり、シリコン酸化膜１４の膜厚は、約３００ｎｍで
ある。これらの膜は、後に行われるＲＩＥのマスク材と
して、及びシリコン基板の保護膜としての機能を果た
す。
であり、多結晶シリコン膜１３の膜厚は、約３００ｎｍ
であり、シリコン酸化膜１４の膜厚は、約３００ｎｍで
ある。これらの膜は、後に行われるＲＩＥのマスク材と
して、及びシリコン基板の保護膜としての機能を果た
す。
【００１９】また、シリコン酸化膜１４上にレジスト膜
１５を形成し、このレジスト膜１５をパタ−ニングす
る。次に、図２に示すように、レジスト膜１５をマスク
にしてＲＩＥ法によりシリコン酸化膜１４、多結晶シリ
コン膜１３及びシリコン酸化膜１２をそれぞれエッチン
グする。
１５を形成し、このレジスト膜１５をパタ−ニングす
る。次に、図２に示すように、レジスト膜１５をマスク
にしてＲＩＥ法によりシリコン酸化膜１４、多結晶シリ
コン膜１３及びシリコン酸化膜１２をそれぞれエッチン
グする。
【００２０】また、レジスト膜１５を除去し、さらにシ
リコン酸化膜１４をマスクにしてシリコン基板１１に深
さが約１．０μｍの溝１６を形成する。次に、図３に示
すように、熱酸化を行い、少なくとも溝１６の内面に厚
さが約２０ｎｍのシリコン酸化膜１７を形成する。ま
た、全面に厚さが約７ｎｍのシリコン窒化膜１８を形成
する。このシリコン窒化膜１８は、後に行われる酸化工
程においてシリコン基板の酸化を防止する機能を有す
る。
リコン酸化膜１４をマスクにしてシリコン基板１１に深
さが約１．０μｍの溝１６を形成する。次に、図３に示
すように、熱酸化を行い、少なくとも溝１６の内面に厚
さが約２０ｎｍのシリコン酸化膜１７を形成する。ま
た、全面に厚さが約７ｎｍのシリコン窒化膜１８を形成
する。このシリコン窒化膜１８は、後に行われる酸化工
程においてシリコン基板の酸化を防止する機能を有す
る。
【００２１】この後、シリコン窒化膜１８上に、例えば
ＴＥＯＳを主原料とし流動性を有する絶縁膜と相性のよ
い膜、例えばシリコン膜１９を形成する。このシリコン
膜１９は、一般には、膜厚を薄くするために低温で形成
されるためアモルファスシリコン膜となる。しかし、シ
リコン膜１９は、多結晶シリコン膜であっても、又は単
結晶シリコン膜であってもよい。
ＴＥＯＳを主原料とし流動性を有する絶縁膜と相性のよ
い膜、例えばシリコン膜１９を形成する。このシリコン
膜１９は、一般には、膜厚を薄くするために低温で形成
されるためアモルファスシリコン膜となる。しかし、シ
リコン膜１９は、多結晶シリコン膜であっても、又は単
結晶シリコン膜であってもよい。
【００２２】次に、図４に示すように、全面に、常温で
流動性を有するＴＥＯＳ−オゾン膜２０を約１．０μｍ
の膜厚で形成する。また、温度約９５０℃、水蒸気を含
む酸化雰囲気中において、シリコン膜１９を酸化し、こ
のシリコン膜１９をシリコン酸化膜１９´に変える。こ
のとき、シリコン基板１１は、シリコン窒化膜１８によ
って保護されているため、酸化されない。
流動性を有するＴＥＯＳ−オゾン膜２０を約１．０μｍ
の膜厚で形成する。また、温度約９５０℃、水蒸気を含
む酸化雰囲気中において、シリコン膜１９を酸化し、こ
のシリコン膜１９をシリコン酸化膜１９´に変える。こ
のとき、シリコン基板１１は、シリコン窒化膜１８によ
って保護されているため、酸化されない。
【００２３】次に、図５に示すように、ＴＥＯＳ−オゾ
ン膜２０、シリコン酸化膜１９´及びシリコン窒化膜１
８の一部、並びにシリコン酸化膜１４をエッチバックす
る。この後、さらに多結晶シリコン膜１３及びシリコン
酸化膜１２を除去すれば、シリコン基板の溝１６内にの
み絶縁膜が埋め込まれる。
ン膜２０、シリコン酸化膜１９´及びシリコン窒化膜１
８の一部、並びにシリコン酸化膜１４をエッチバックす
る。この後、さらに多結晶シリコン膜１３及びシリコン
酸化膜１２を除去すれば、シリコン基板の溝１６内にの
み絶縁膜が埋め込まれる。
【００２４】上記半導体装置の製造方法によれば、溝１
６の内面は、シリコン酸化膜（熱酸化膜）１７により覆
われている。従って、素子領域に形成される拡散層（例
えば、ＭＯＳＦＥＴのソ−ス・ドレイン）の接合リ−ク
が増えることがない。
６の内面は、シリコン酸化膜（熱酸化膜）１７により覆
われている。従って、素子領域に形成される拡散層（例
えば、ＭＯＳＦＥＴのソ−ス・ドレイン）の接合リ−ク
が増えることがない。
【００２５】また、シリコン酸化膜１７上にはシリコン
膜１９が形成されている。従って、ＴＥＯＳ−オゾン膜
２０は、シリコン膜１９上に正常に成長するため、ボイ
ドなく溝１６を絶縁膜により埋め込むことができる。
膜１９が形成されている。従って、ＴＥＯＳ−オゾン膜
２０は、シリコン膜１９上に正常に成長するため、ボイ
ドなく溝１６を絶縁膜により埋め込むことができる。
【００２６】また、シリコン酸化膜１７とシリコン膜１
９の間にはシリコン窒化膜１８が形成されている。従っ
て、シリコン膜１９は、後の酸化工程でシリコン酸化膜
１９´に変えられるが、このときにシリコン基板１１が
酸化されることがない。
９の間にはシリコン窒化膜１８が形成されている。従っ
て、シリコン膜１９は、後の酸化工程でシリコン酸化膜
１９´に変えられるが、このときにシリコン基板１１が
酸化されることがない。
【００２７】以上より、ボイドなくシリコン基板１９の
溝１６内に絶縁膜を埋め込み、かつ、素子特性を劣化さ
せない素子同士の分離を行うことができる。なお、上記
製造方法において、溝１６を最終的に埋め込む絶縁膜
は、ＴＥＯＳ−オゾン膜に限られず、ＴＥＯＳを主原料
とした流動性のある膜であれば、上記効果と同様の効果
が得られる。
溝１６内に絶縁膜を埋め込み、かつ、素子特性を劣化さ
せない素子同士の分離を行うことができる。なお、上記
製造方法において、溝１６を最終的に埋め込む絶縁膜
は、ＴＥＯＳ−オゾン膜に限られず、ＴＥＯＳを主原料
とした流動性のある膜であれば、上記効果と同様の効果
が得られる。
【００２８】例えば、酸化剤としてＨ2 Ｏを用いて堆積
したＴＥＯＳ膜や、酸化剤としてＨ2 Ｏ2 を用いて堆積
したＴＥＯＳ膜などでもよい。 ［Ｂ］ 図６〜図８は、本発明の第２実施例に係わる半
導体装置の製造方法を示している。
したＴＥＯＳ膜や、酸化剤としてＨ2 Ｏ2 を用いて堆積
したＴＥＯＳ膜などでもよい。 ［Ｂ］ 図６〜図８は、本発明の第２実施例に係わる半
導体装置の製造方法を示している。
【００２９】この実施例は、本発明の製造方法を配線間
の微細な隙間を埋め込む場合に適用したものである。ま
ず、図６に示すように、シリコン基板１１上にシリコン
酸化膜２１を形成する。また、シリコン酸化膜２１上に
導電膜２２を形成し、この導電膜２２をパタ−ニングし
て配線２３を形成する。
の微細な隙間を埋め込む場合に適用したものである。ま
ず、図６に示すように、シリコン基板１１上にシリコン
酸化膜２１を形成する。また、シリコン酸化膜２１上に
導電膜２２を形成し、この導電膜２２をパタ−ニングし
て配線２３を形成する。
【００３０】なお、導電膜２２は、後に行われる熱工程
により悪影響を受けない材料から構成される膜、例えば
多結晶シリコン膜、シリサイド膜、高融点金属膜や、こ
れらの積層からなる膜などを用いることができる。
により悪影響を受けない材料から構成される膜、例えば
多結晶シリコン膜、シリサイド膜、高融点金属膜や、こ
れらの積層からなる膜などを用いることができる。
【００３１】次に、図７に示すように、例えば熱酸化を
行い、各配線２３を覆う厚さが約２０ｎｍのシリコン酸
化膜２４を形成する。また、全面に厚さが約７ｎｍのシ
リコン窒化膜２５を形成する。このシリコン窒化膜２５
は、後に行われる酸化工程においてシリコン基板１１の
酸化を防止する機能を有する。
行い、各配線２３を覆う厚さが約２０ｎｍのシリコン酸
化膜２４を形成する。また、全面に厚さが約７ｎｍのシ
リコン窒化膜２５を形成する。このシリコン窒化膜２５
は、後に行われる酸化工程においてシリコン基板１１の
酸化を防止する機能を有する。
【００３２】この後、シリコン窒化膜２５上に、例えば
ＴＥＯＳを主原料とし流動性を有する絶縁膜と相性のよ
い膜、例えばシリコン膜２６を形成する。このシリコン
膜２６は、一般には、膜厚を薄くするために低温で形成
されるためアモルファスシリコン膜となる。しかし、シ
リコン膜２６は、多結晶シリコン膜であっても、又は単
結晶シリコン膜であってもよい。
ＴＥＯＳを主原料とし流動性を有する絶縁膜と相性のよ
い膜、例えばシリコン膜２６を形成する。このシリコン
膜２６は、一般には、膜厚を薄くするために低温で形成
されるためアモルファスシリコン膜となる。しかし、シ
リコン膜２６は、多結晶シリコン膜であっても、又は単
結晶シリコン膜であってもよい。
【００３３】次に、図８に示すように、全面に、常温で
流動性を有するＴＥＯＳ−オゾン膜２７を約１．０μｍ
の膜厚で形成する。また、温度約９５０℃、水蒸気を含
む酸化雰囲気中において、シリコン膜２６を酸化し、こ
のシリコン膜２６をシリコン酸化膜２６´に変える。こ
のとき、シリコン基板１１は、シリコン窒化膜２５によ
って保護されているため、酸化されない。
流動性を有するＴＥＯＳ−オゾン膜２７を約１．０μｍ
の膜厚で形成する。また、温度約９５０℃、水蒸気を含
む酸化雰囲気中において、シリコン膜２６を酸化し、こ
のシリコン膜２６をシリコン酸化膜２６´に変える。こ
のとき、シリコン基板１１は、シリコン窒化膜２５によ
って保護されているため、酸化されない。
【００３４】この後、ＴＥＯＳ−オゾン膜２７の一部を
エッチバックし、ＴＥＯＳ−オゾン膜２７上を平坦化す
る。また、このＴＥＯＳ−オゾン膜２７上に第２層目の
配線２８を形成する。
エッチバックし、ＴＥＯＳ−オゾン膜２７上を平坦化す
る。また、このＴＥＯＳ−オゾン膜２７上に第２層目の
配線２８を形成する。
【００３５】なお、図９に示すように、ＴＥＯＳ−オゾ
ン膜２７の一部をエッチバックした後に、このＴＥＯＳ
−オゾン膜２７上にシリコン酸化膜２９を形成し、さら
に、このシリコン酸化膜２９上に第２層目の配線２８を
形成してもよい。
ン膜２７の一部をエッチバックした後に、このＴＥＯＳ
−オゾン膜２７上にシリコン酸化膜２９を形成し、さら
に、このシリコン酸化膜２９上に第２層目の配線２８を
形成してもよい。
【００３６】上記半導体装置の製造方法によれば、配線
２３間のような微細な隙間にも絶縁膜を埋め込むことが
できるため、ＬＳＩの微細化に貢献することができる。
なお、上記製造方法において、配線間の隙間に埋め込む
絶縁膜は、ＴＥＯＳ−オゾン膜に限られず、ＴＥＯＳを
主原料とした流動性のある膜であれば、上記効果と同様
の効果が得られる。例えば、酸化剤としてＨ2 Ｏを用い
て堆積したＴＥＯＳ膜や、酸化剤としてＨ2 Ｏ2 を用い
て堆積したＴＥＯＳ膜などでもよい。
２３間のような微細な隙間にも絶縁膜を埋め込むことが
できるため、ＬＳＩの微細化に貢献することができる。
なお、上記製造方法において、配線間の隙間に埋め込む
絶縁膜は、ＴＥＯＳ−オゾン膜に限られず、ＴＥＯＳを
主原料とした流動性のある膜であれば、上記効果と同様
の効果が得られる。例えば、酸化剤としてＨ2 Ｏを用い
て堆積したＴＥＯＳ膜や、酸化剤としてＨ2 Ｏ2 を用い
て堆積したＴＥＯＳ膜などでもよい。
【００３７】
【発明の効果】以上、説明したように、本発明の半導体
装置の製造方法によれば、次のような効果を奏する。Ｔ
ＥＯＳを主原料とした流動性のある絶縁膜を形成する前
に、この流動性のある絶縁膜と相性のよい膜を薄く形成
している。従って、素子分離用の溝内にボイドなく絶縁
膜を埋め込むことができ、配線間の微細な隙間を埋め込
むこともできる。
装置の製造方法によれば、次のような効果を奏する。Ｔ
ＥＯＳを主原料とした流動性のある絶縁膜を形成する前
に、この流動性のある絶縁膜と相性のよい膜を薄く形成
している。従って、素子分離用の溝内にボイドなく絶縁
膜を埋め込むことができ、配線間の微細な隙間を埋め込
むこともできる。
【００３８】しかも、流動性のある絶縁膜と相性のよい
膜がシリコン膜のような場合には、後の酸化工程でシリ
コン膜を絶縁膜に変える必要があるが、このときシリコ
ン基板の酸化は、シリコン窒化膜により防止されてい
る。
膜がシリコン膜のような場合には、後の酸化工程でシリ
コン膜を絶縁膜に変える必要があるが、このときシリコ
ン基板の酸化は、シリコン窒化膜により防止されてい
る。
【００３９】従って、ボイドなく半導体基板の溝内に絶
縁膜を埋め込み、かつ、素子特性を劣化させない素子同
士の分離を行うことができ、かつ、配線間のような微細
な隙間にも絶縁膜を埋め込むことができる。
縁膜を埋め込み、かつ、素子特性を劣化させない素子同
士の分離を行うことができ、かつ、配線間のような微細
な隙間にも絶縁膜を埋め込むことができる。
【図１】本発明の第１実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図２】本発明の第１実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図３】本発明の第１実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図４】本発明の第１実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図５】本発明の第１実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図６】本発明の第２実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図７】本発明の第２実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図８】本発明の第２実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図９】本発明の第２実施例に係わる半導体装置の製造
方法を示す断面図。
方法を示す断面図。
【図１０】従来の半導体装置の製造方法を示す断面図。
【図１１】従来の半導体装置の製造方法を示す断面図。
【符号の説明】 １１，２１ …シリコン基板、 １２，２２ …シリコン酸化膜、 １３ …多結晶シリコン膜、 １４ …シリコン酸化膜、 １５ …レジスト膜、 １６ …溝、 １７，２４ …シリコン酸化膜（熱酸化膜）、 １８，２５ …シリコン窒化膜、 １９，２６ …シリコン膜、 １９´，２６´ …シリコン酸化膜、 ２０，２７ …ＴＥＯＳ−オゾン膜、 ２３，２８ …配線、 ２９ …シリコン酸化膜。
Claims (7)
- 【請求項１】 半導体基板に溝を形成する工程と、前記
溝の内面に酸化膜を形成する工程と、前記酸化膜上に窒
化膜を形成する工程と、前記窒化膜上にシリコン膜を形
成する工程と、ＴＥＯＳを主原料とし、少なくとも酸化
剤との混合雰囲気で成膜する絶縁膜を前記溝内に埋め込
む工程と、酸化性雰囲気で前記シリコン膜をシリコン酸
化膜に変換する工程とを具備することを特徴とする半導
体装置の製造方法。 - 【請求項２】 半導体基板上に複数の配線を形成する工
程と、各配線の表面を覆う酸化膜を形成する工程と、前
記酸化膜上に窒化膜を形成する工程と、前記窒化膜上に
シリコン膜を形成する工程と、ＴＥＯＳを主原料とし、
少なくとも酸化剤との混合雰囲気で成膜する絶縁膜を各
配線間の隙間に埋め込む工程と、酸化性雰囲気で前記シ
リコン膜をシリコン酸化膜に変換する工程とを具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記酸化剤は、オゾンであり、前記絶縁
膜は、ＴＥＯＳとオゾンを主原料とする膜であることを
特徴とする請求項１又は２に記載の半導体装置の製造方
法。 - 【請求項４】 前記酸化剤は、Ｈ2 Ｏであり、前記絶縁
膜は、ＴＥＯＳとＨ2 Ｏを主原料とする膜であることを
特徴とする請求項１又は２に記載の半導体装置の製造方
法。 - 【請求項５】 前記酸化剤は、Ｈ2 Ｏ2 であり、前記絶
縁膜は、ＴＥＯＳとＨ2 Ｏ2 を主原料とする膜であるこ
とを特徴とする請求項１又は２に記載の半導体装置の製
造方法。 - 【請求項６】 前記シリコン膜は、多結晶シリコン膜で
あることを特徴とする請求項１又は２に記載の半導体装
置の製造方法。 - 【請求項７】 前記シリコン膜は、アモルファスシリコ
ン膜であることを特徴とする請求項１又は２に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23557294A JPH0897277A (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23557294A JPH0897277A (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897277A true JPH0897277A (ja) | 1996-04-12 |
Family
ID=16987983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23557294A Pending JPH0897277A (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897277A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330227A (ja) * | 1998-04-16 | 1999-11-30 | Samsung Electronics Co Ltd | トレンチ隔離部形成方法及びその構造 |
| US6242323B1 (en) | 1997-02-18 | 2001-06-05 | Hitachi, Ltd. | Semiconductor device and process for producing the same |
| KR20010058945A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| US6268264B1 (en) * | 1998-12-04 | 2001-07-31 | Vanguard International Semiconductor Corp. | Method of forming shallow trench isolation |
| KR100327604B1 (ko) * | 1999-09-22 | 2002-03-07 | 윤종용 | 트렌치 격리영역 형성방법 |
| KR100336777B1 (ko) * | 1999-11-29 | 2002-05-16 | 박종섭 | 반도체소자의 격리영역 형성방법 |
| KR100375229B1 (ko) * | 2000-07-10 | 2003-03-08 | 삼성전자주식회사 | 트렌치 소자분리 방법 |
| US6562695B1 (en) | 1999-03-03 | 2003-05-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing involving the scale-down width of shallow groove isolation using round processing |
| KR100444310B1 (ko) * | 1997-06-28 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막제조방법 |
| KR100475048B1 (ko) * | 1998-09-24 | 2005-05-27 | 삼성전자주식회사 | 이중층의 질화물라이너를 갖는 트렌치 소자분리방법 |
| US6914316B2 (en) | 2002-08-19 | 2005-07-05 | Samsung Electronics Co., Ltd. | Semiconductor trench isolation structure |
| KR100515037B1 (ko) * | 1998-06-03 | 2005-11-30 | 삼성전자주식회사 | 트렌치 격리 제조 방법 |
| JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
| JP2009152551A (ja) * | 2007-10-22 | 2009-07-09 | Applied Materials Inc | ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム |
| CN104934299A (zh) * | 2014-03-19 | 2015-09-23 | 东京毅力科创株式会社 | 氧化硅膜的形成方法和氧化硅膜的形成装置 |
-
1994
- 1994-09-29 JP JP23557294A patent/JPH0897277A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242323B1 (en) | 1997-02-18 | 2001-06-05 | Hitachi, Ltd. | Semiconductor device and process for producing the same |
| US7402473B2 (en) | 1997-02-18 | 2008-07-22 | Renesas Technology Corp. | Semiconductor device and process for producing the same |
| US6559027B2 (en) | 1997-02-18 | 2003-05-06 | Hitachi, Ltd. | Semiconductor device and process for producing the sme |
| US6881646B2 (en) | 1997-02-18 | 2005-04-19 | Renesas Technology Corp. | Semiconductor device and process for producing the same |
| KR100444310B1 (ko) * | 1997-06-28 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막제조방법 |
| JP4573922B2 (ja) * | 1998-04-16 | 2010-11-04 | 三星電子株式会社 | トレンチ隔離部形成方法及びその構造 |
| JPH11330227A (ja) * | 1998-04-16 | 1999-11-30 | Samsung Electronics Co Ltd | トレンチ隔離部形成方法及びその構造 |
| KR100515037B1 (ko) * | 1998-06-03 | 2005-11-30 | 삼성전자주식회사 | 트렌치 격리 제조 방법 |
| KR100475048B1 (ko) * | 1998-09-24 | 2005-05-27 | 삼성전자주식회사 | 이중층의 질화물라이너를 갖는 트렌치 소자분리방법 |
| US6268264B1 (en) * | 1998-12-04 | 2001-07-31 | Vanguard International Semiconductor Corp. | Method of forming shallow trench isolation |
| US6720234B2 (en) | 1999-03-03 | 2004-04-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing involving the scale-down width of shallow groove isolation using round processing |
| US6562695B1 (en) | 1999-03-03 | 2003-05-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing involving the scale-down width of shallow groove isolation using round processing |
| US7397104B2 (en) | 1999-03-03 | 2008-07-08 | Elpida Memory, Inc. | Semiconductor integrated circuit device and a method of manufacturing the same |
| KR100327604B1 (ko) * | 1999-09-22 | 2002-03-07 | 윤종용 | 트렌치 격리영역 형성방법 |
| KR100336777B1 (ko) * | 1999-11-29 | 2002-05-16 | 박종섭 | 반도체소자의 격리영역 형성방법 |
| KR20010058945A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR100375229B1 (ko) * | 2000-07-10 | 2003-03-08 | 삼성전자주식회사 | 트렌치 소자분리 방법 |
| US6914316B2 (en) | 2002-08-19 | 2005-07-05 | Samsung Electronics Co., Ltd. | Semiconductor trench isolation structure |
| JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
| WO2005119758A1 (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials (Japan) K.K. | トレンチ・アイソレーション構造の形成方法 |
| JP2009152551A (ja) * | 2007-10-22 | 2009-07-09 | Applied Materials Inc | ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム |
| CN104934299A (zh) * | 2014-03-19 | 2015-09-23 | 东京毅力科创株式会社 | 氧化硅膜的形成方法和氧化硅膜的形成装置 |
| JP2015179729A (ja) * | 2014-03-19 | 2015-10-08 | 東京エレクトロン株式会社 | シリコン酸化膜の形成方法およびその形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943470B2 (en) | Chip-stacked semiconductor device and manufacturing method thereof | |
| US5665632A (en) | Stress relaxation in dielectric before metalization | |
| US5397908A (en) | Arrays of memory integrated circuitry | |
| JPH0897277A (ja) | 半導体装置の製造方法 | |
| JPH0449777B2 (ja) | ||
| JPS6348180B2 (ja) | ||
| US6373119B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPS6351537B2 (ja) | ||
| JPH05849B2 (ja) | ||
| JPH08274166A (ja) | 半導体装置及びその製造方法 | |
| JPH09252049A (ja) | 多層埋め込みトレンチアイソレーション | |
| JPH1092919A (ja) | 半導体装置及びその製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JP2629141B2 (ja) | 半導体装置の素子の隔離方法 | |
| JPH01222457A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPH0562463B2 (ja) | ||
| KR100297171B1 (ko) | 반도체소자의소자분리방법 | |
| JPH0834243B2 (ja) | 半導体装置の製造方法 | |
| KR20010061495A (ko) | 반도체 소자의 층간 절연막용 붕소화 실리콘 탄화막 및이를 이용한 금속 배선 형성 방법 | |
| KR100204418B1 (ko) | 반도체 소자 분리방법 | |
| JPH0669332A (ja) | トレンチの埋め込み平坦化法 | |
| JPH0834241B2 (ja) | 半導体集積回路装置の製造方法 |