JP2015179729A - シリコン酸化膜の形成方法およびその形成装置 - Google Patents

シリコン酸化膜の形成方法およびその形成装置 Download PDF

Info

Publication number
JP2015179729A
JP2015179729A JP2014056207A JP2014056207A JP2015179729A JP 2015179729 A JP2015179729 A JP 2015179729A JP 2014056207 A JP2014056207 A JP 2014056207A JP 2014056207 A JP2014056207 A JP 2014056207A JP 2015179729 A JP2015179729 A JP 2015179729A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
silicon oxide
forming
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014056207A
Other languages
English (en)
Inventor
岡田　充弘
Mitsuhiro Okada
充弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014056207A priority Critical patent/JP2015179729A/ja
Priority to KR1020150033917A priority patent/KR20150109267A/ko
Priority to US14/657,573 priority patent/US20150270160A1/en
Priority to TW104108251A priority patent/TWI589727B/zh
Priority to CN201510122874.9A priority patent/CN104934299A/zh
Publication of JP2015179729A publication Critical patent/JP2015179729A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】ボイドやシームの発生を抑制することができるシリコン酸化膜の形成方法およびその形成装置を提供する。【解決手段】シリコン酸化膜の形成方法は、半導体ウエハＷの溝５３にシリコン膜５５を形成するシリコン膜形成工程と、シリコン膜５５をエッチングするエッチング工程と、エッチングされたシリコン膜５５を酸化してシリコン酸化膜を形成する酸化工程と、形成されたシリコン酸化膜を覆うとともに、半導体ウエハＷの溝５３を埋め込むようにシリコン酸化膜を形成する埋め込み工程とを備えている。【選択図】図４

Description

本発明は、シリコン酸化膜の形成方法およびその形成装置に関する。
半導体装置等の製造工程では、誘電導体に溝を形成し、溝内にシリコン酸化膜を埋め込む工程がある。このような場合、特許文献１では、モノシラン（ＳｉＨ４）のようなシリコン化合物と過酸化水素とをＣＶＤ（Chemical Vapor Deposition）法によって反応させて形成している。
特開２０００−１８８３３３号公報
ところで、半導体装置の微細化に伴い、シリコン酸化膜を埋め込む溝のアスペクト比を高くすることが求められており、アスペクト比が高くなると、シリコン酸化膜埋め込み時にボイドやシームが発生しやすくなるという問題がある。このため、アスペクト比が高くなってもボイドやシームの発生を抑制することができるシリコン酸化膜の形成方法が求められている。
本発明は、上記問題に鑑みてなされたものであり、ボイドやシームの発生を抑制することができるシリコン酸化膜の形成方法およびその形成装置を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかるシリコン酸化膜の形成方法は、
表面に溝が形成された被処理体の溝にシリコン酸化膜を埋め込むように形成するシリコン酸化膜の形成方法であって、
前記被処理体の溝にシリコン膜を形成するシリコン膜形成工程と、
前記シリコン膜形成工程で形成されたシリコン膜をエッチングするエッチング工程と、
前記エッチング工程でエッチングされたシリコン膜を酸化してシリコン酸化膜を形成する酸化工程と、
前記酸化工程で形成されたシリコン酸化膜を覆うとともに、前記被処理体の溝を埋め込むようにシリコン酸化膜を形成する埋め込み工程と、
を備える、ことを特徴とする。
前記エッチング工程では、Ｖ字状の溝部が形成されるようにシリコン膜をエッチングしてもよい。
前記シリコン膜形成工程では、前記被処理体の溝にアミノシランを吸着させた後にシリコン膜を形成してもよい。
前記シリコン膜形成工程では、
前記アミノシランを吸着させた被処理体の溝に第１の圧力でシリコン膜を形成する第１シリコン膜形成工程と、
前記第１シリコン膜形成工程で形成されたシリコン膜上に、前記第１の圧力より低い第２の圧力でシリコン膜を形成する第２シリコン膜形成工程と、
を備えてもよい。
本発明の第２の観点にかかるシリコン酸化膜の形成装置は、
反応室内に収容され、その表面に溝が形成された被処理体の溝にシリコン酸化膜を形成するシリコン酸化膜の形成装置であって、
前記反応室内にシリコン膜成膜用ガスを供給するシリコン膜成膜用ガス供給手段と、
前記反応室内に前記シリコン膜をエッチングするエッチング用ガスを供給するエッチング用ガス供給手段と、
前記反応室内に前記シリコン膜を酸化してシリコン酸化膜を形成する酸化用ガスを供給する酸化用ガス供給手段と、
前記反応室内にシリコン酸化膜成膜用ガスを供給するシリコン酸化膜成膜用ガス供給手段と、
装置の各部を制御する制御手段と、を備え、
前記制御手段は、前記シリコン膜成膜用ガス供給手段を制御して前記被処理体の溝にシリコン膜を形成し、前記エッチング用ガス供給手段を制御して前記形成されたシリコン膜をエッチングし、前記酸化用ガス供給手段を制御して前記エッチングされたシリコン膜を酸化してシリコン酸化膜を形成し、前記シリコン酸化膜成膜用ガス供給手段を制御して前記形成されたシリコン酸化膜を覆うとともに、前記被処理体の溝を埋め込むようにシリコン酸化膜を形成する、
ことを特徴とする。
前記制御手段は、例えば、前記エッチング用ガス供給手段を制御して前記形成されたシリコン膜にＶ字状の溝部が形成されるように、当該シリコン膜をエッチングする。
前記反応室内にアミノシランガスを供給するアミノシランガス供給手段を、さらに備えてもよい。この場合、前記制御手段は、前記アミノシランガス供給手段を制御して、前記被処理体の溝にアミノシランを吸着させた後に、前記シリコン膜成膜用ガス供給手段を制御して前記アミノシランが吸着された溝にシリコン膜を形成する。
前記反応室内の圧力を設定する圧力設定手段を、さらに備えてもよい。この場合、前記制御手段は、前記圧力設定手段を制御して前記反応室内を第１の圧力に設定した状態で前記シリコン膜成膜用ガス供給手段を制御して前記アミノシランが吸着された溝にシリコン膜を形成した後、前記圧力設定手段を制御して前記反応室内を前記第１の圧力より低い第２の圧力に設定した状態で前記シリコン膜成膜用ガス供給手段を制御して前記シリコン膜上にシリコン膜を形成する。
本発明によれば、ボイドやシームの発生を抑制することができる。
本発明の実施の形態の熱処理装置を示す図である。 図１の制御部の構成を示す図である。 本実施の形態のシリコン酸化膜の形成方法を説明するレシピを示した図である。 半導体ウエハの表面形状を説明するための図である。 他の実施の形態のシリコン膜を形成する工程を説明するための図である。 他の実施の形態のシリコン膜を形成する工程を説明するための図である。
以下、本発明のシリコン酸化膜の形成方法およびその形成装置について説明する。本実施の形態では、シリコン酸化膜の形成装置として、図１に示すバッチ式の縦型の処理装置を用いた場合を例に説明する。
図１に示すように、処理装置１は、長手方向が垂直方向に向けられた反応管２を備えている。反応管２は、内管２ａと、内管２ａを覆うとともに内管２ａと所定の間隔を有するように形成された有天井の外管２ｂとから構成された二重管構造を有する。内管２ａと外管２ｂの側壁は、図１に矢印で示すように、複数の開口を有している。内管２ａ及び外管２ｂは、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
反応管２の一側方には、反応管２内のガスを排気するための排気部３が配置されている。排気部３は、反応管２に沿って上方に延びるように形成され、反応管２の側壁に設けられた開口を介して、反応管２と連通する。排気部３の上端は、反応管２の上部に配置された排気口４に接続されている。この排気口４には図示しない排気管が接続され、排気管には図示しないバルブや後述する真空ポンプ１２７などの圧力調整機構が設けられている。この圧力調整機構により、外管２ｂの一方の側壁側（処理ガス供給管８）から供給されたガスが、内管２ａ、外管２ｂの他方の側壁側、排気部３、排気口４を介して、排気管に排気され、反応管２内が所望の圧力（真空度）に制御される。
反応管２の下方には、蓋体５が配置されている。蓋体５は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。また、蓋体５は、後述するボートエレベータ１２８により上下動可能に構成されている。そして、ボートエレベータ１２８により蓋体５が上昇すると、反応管２の下方側（炉口部分）が閉鎖され、ボートエレベータ１２８により蓋体５が下降すると、反応管２の下方側（炉口部分）が開口される。
蓋体５の上には、ウエハボート６が載置されている。ウエハボート６は、例えば、石英により形成されている。ウエハボート６は、半導体ウエハＷが垂直方向に所定の間隔をおいて複数枚、収容可能に構成されている。なお、蓋体５の上部に、反応管２の炉口部分から反応管２内の温度が低下することを防止する保温筒や、半導体ウエハＷを収容するウエハボート６を回転可能に載置する回転テーブルを設け、これらの上にウエハボート６を載置してもよい。これらの場合、ウエハボート６に収容された半導体ウエハＷを均一な温度に制御しやすくなる。
反応管２の周囲には、反応管２を取り囲むように、例えば、抵抗発熱体からなる昇温用ヒータ７が設けられている。この昇温用ヒータ７により反応管２の内部が所定の温度に加熱され、この結果、反応管２の内部に収容された半導体ウエハＷが所定の温度に加熱される。
反応管２の下端近傍の側面には、反応管２（外管２ｂ）内に処理ガスを供給する処理ガス供給管８が挿通されている。処理ガスとしては、シリコン膜の成膜用ガスとしてのジシラン（Ｓｉ２Ｈ６）、モノシラン（ＳｉＨ４）、エッチングガスとしての塩素（Ｃｌ２）、フッ素（Ｆ２）、酸化ガスとしての酸素（Ｏ２）、オゾン（Ｏ３）、シリコン酸化膜の成膜ガスとしてのＴＥＯＳ（Tetra Ethyl Ortho Silicate）、チタン酸バリウム（ＢＴＯ）等が用いられる。
処理ガス供給管８には、垂直方向の所定間隔ごとに供給孔が設けられており、供給孔から反応管２（外管２ｂ）内に処理ガスが供給される。このため、図１に矢印で示すように、処理ガスが垂直方向の複数箇所から反応管２内に供給される。
また、反応管２の下端近傍の側面には、反応管２（外管２ｂ）内に希釈ガス及びパージガスとしての窒素（Ｎ２）を供給する窒素ガス供給管１１が挿通されている。
処理ガス供給管８、窒素ガス供給管１１は、後述するマスフローコントローラ（ＭＦＣ：Mass Flow Controller）１２５を介して、図示しないガス供給源に接続されている。
また、反応管２内には、反応管２内の温度を測定する、例えば、熱電対からなる温度センサ１２２、及び、反応管２内の圧力を測定する圧力計１２３が複数本配置されている。
また、処理装置１は、装置各部の制御を行う制御部１００を備えている。図２に制御部１００の構成を示す。図２に示すように、制御部１００には、操作パネル１２１、温度センサ１２２、圧力計１２３、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７、ボートエレベータ１２８等が接続されている。
操作パネル１２１は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部１００に伝え、また、制御部１００からの様々な情報を表示画面に表示する。
温度センサ１２２は、反応管２内及び排気管内などの各部の温度を測定し、その測定値を制御部１００に通知する。
圧力計１２３は、反応管２内及び排気管内などの各部の圧力を測定し、その測定値を制御部１００に通知する。
ヒータコントローラ１２４は、昇温用ヒータ７を個別に制御するためのものであり、制御部１００からの指示に応答して、昇温用ヒータ７に通電してこれらを加熱し、また、昇温用ヒータ７の消費電力を個別に測定して、制御部１００に通知する。
ＭＦＣ１２５は、処理ガス供給管８、窒素ガス供給管１１等の各配管に配置され、各配管を流れるガスの流量を制御部１００から指示された量に制御するとともに、実際に流れたガスの流量を測定して、制御部１００に通知する。
バルブ制御部１２６は、各配管に配置され、各配管に配置された弁の開度を制御部１００から指示された値に制御する。
真空ポンプ１２７は、排気管に接続され、反応管２内のガスを排気する。
ボートエレベータ１２８は、蓋体５を上昇させることにより、ウエハボート６（半導体ウエハＷ）を反応管２内にロードし、蓋体５を下降させることにより、ウエハボート６（半導体ウエハＷ）を反応管２内からアンロードする。
制御部１００は、レシピ記憶部１１１と、ＲＯＭ（Read Only Memory）１１２と、ＲＡＭ（Random Access Memory）１１３と、Ｉ／Ｏポート（Input/Output Port）１１４と、ＣＰＵ（Central Processing Unit)１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。処理装置１の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理（プロセス）毎に用意されるレシピであり、反応管２への半導体ウエハＷのロードから、処理済みの半導体ウエハＷをアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、各種のガスの供給の開始及び停止のタイミングと供給量などを規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。
ＲＡＭ１１３は、ＣＰＵ１１５のワークエリアなどとして機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ１２２、圧力計１２３、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７、ボートエレベータ１２８等に接続され、データや信号の入出力を制御する。
ＣＰＵ１１５は、制御部１００の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行する。また、ＣＰＵ１１５は、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、処理装置１の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ１２２、圧力計１２３、ＭＦＣ１２５等に反応管２内及び排気管内などの各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス１１６は、各部の間で情報を伝達する。
次に、以上のように構成された処理装置１を用いたシリコン酸化膜の形成方法について説明する。なお、以下の説明において、処理装置１を構成する各部の動作は、制御部１００（ＣＰＵ１１５）により制御されている。また、各処理における反応管２内の温度、圧力、ガスの流量等は、前述のように、制御部１００（ＣＰＵ１１５）がヒータコントローラ１２４（昇温用ヒータ７）、ＭＦＣ１２５、バルブ制御部１２６等を制御することにより、例えば、図３に示すようなレシピ（タイムシーケンス）に従った条件に設定される。
また、本実施の形態では、被処理体としての半導体ウエハＷには、図４に示すように、基板５１上の誘電導体としてのシリコン５２に溝５３が形成されており、この溝５３を埋め込むように、シリコン酸化膜が形成される。
まず、反応管２内を所定の温度、例えば、図３（ａ）に示すように、３００℃）に設定する。また、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給する。次に、図４（ａ）に示す半導体ウエハＷが収容されているウエハボート６を蓋体５に載置する。そして、ボートエレベータ１２８により蓋体５を上昇させ、半導体ウエハＷ（ウエハボート６）を反応管２内にロードする（ロード工程）。
続いて、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
反応管２内の温度は、２００℃〜６００℃であることが好ましく、３５０℃〜５５０℃であることがさらに好ましい。反応管２内の温度をかかる範囲にすることにより、形成されるシリコン膜の膜質や膜厚均一性等を向上させることができるためである。
反応管２内の圧力は、０．１３３Ｐａ（０．００１Ｔｏｒｒ）〜１３．３ｋＰａ（１００Ｔｏｒｒ）にすることが好ましい。かかる範囲の圧力にすることにより、半導体ウエハＷとＳｉとの反応を促進することができるためである。反応管２内の圧力は、１３．３Ｐａ（０．１Ｔｏｒｒ）〜１３３０Ｐａ（１０Ｔｏｒｒ）にすることがさらに好ましい。かかる範囲の圧力にすることにより、反応管２内の圧力制御が容易になるためである。
反応管２内が所定の圧力および温度で安定すると、窒素ガス供給管１１からの窒素の供給を停止し、反応管２内に成膜用ガスを供給する。具体的には、図３（ｄ）に示すように、処理ガス供給管８から所定量のジシラン（Ｓｉ２Ｈ６）を供給する（フロー工程）。
反応管２内に供給されたジシランは、反応管２内で加熱されて活性化する。このため、反応管２内にジシランが供給されると、半導体ウエハＷと活性化されたＳｉが反応し、半導体ウエハＷに所定量のＳｉが吸着する。この結果、図４（ｂ）に示すように、半導体ウエハＷに溝部５４を有するシリコン膜５５が形成される。
半導体ウエハＷに所定量のＳｉが吸着すると、処理ガス供給管８からのジシランの供給を停止する。そして、反応管２内のガスを排出するとともに、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給して、反応管２内のガスを反応管２外に排出する（パージ、Vacuum工程）。
また、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、３００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、４０Ｐａ（０．３Ｔｏｒｒ）に減圧する。
ここで、反応管２内の温度は、２００℃〜３５０℃であることが好ましく、２５０℃〜３２５℃であることがさらに好ましい。反応管２内の圧力は、１．３３Ｐａ（０．０１Ｔｏｒｒ）〜１３３０Ｐａ（１０Ｔｏｒｒ）にすることが好ましく、１３．３Ｐａ（０．１Ｔｏｒｒ）〜１３３ｋＰａ（１Ｔｏｒｒ）にすることがさらに好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、良好にエッチングすることができるためである。
続いて、窒素ガス供給管１１からの窒素の供給を停止し、反応管２内にエッチング用ガスを供給する。具体的には、図３（ｅ）に示すように、処理ガス供給管８から所定量の塩素（Ｃｌ２）を供給する（フロー工程）。
反応管２内に供給された塩素は、反応管２内で加熱されて活性化し、半導体ウエハＷの溝部５４に形成されたシリコン膜５５をエッチングする。この結果、図４（ｃ）に示すように、半導体ウエハＷのシリコン膜５５にＶ字状の溝部５４が形成される。
半導体ウエハＷのシリコン膜５５にＶ字状の溝部５４が形成されると、処理ガス供給管８からの塩素の供給を停止する。そして、反応管２内のガスを排出するとともに、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給して、反応管２内のガスを反応管２外に排出する（パージ、Vacuum工程）。
また、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、８００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。
ここで、反応管２内の温度は、４５０℃〜１０００℃であることが好ましく、７００℃〜９００℃であることがさらに好ましい。反応管２内の圧力は、０．１３３Ｐａ（０．００１Ｔｏｒｒ）〜１３．３ｋＰａ（１００Ｔｏｒｒ）にすることが好ましく、１３．３Ｐａ（０．１Ｔｏｒｒ）〜１３３０Ｐａ（１０Ｔｏｒｒ）にすることがさらに好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、形成されたシリコン膜を良好に酸化することができるためである。
次に、窒素ガス供給管１１からの窒素の供給を停止し、反応管２内に酸化用ガスを供給する。具体的には、図３（ｆ）に示すように、処理ガス供給管８から所定量の酸素（Ｏ２）を供給する（フロー工程）。
反応管２内に供給された酸素は、反応管２内で加熱されて活性化し、酸化ラジカルを形成する。この酸化ラジカルにより、形成されたシリコン膜５５が酸化され、シリコン酸化膜（５５）が形成される。
シリコン膜５５が酸化されシリコン酸化膜が形成されると、処理ガス供給管８からの塩素の供給を停止する。そして、反応管２内のガスを排出するとともに、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給して、反応管２内のガスを反応管２外に排出する（パージ、Vacuum工程）。
また、図３（ｃ）に示すように、窒素ガス供給管１１から反応管２内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、８００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。
続いて、窒素ガス供給管１１からの窒素の供給を停止し、反応管２内にシリコン酸化膜の成膜用ガスを供給する。具体的には、図３（ｇ）に示すように、処理ガス供給管８から所定量のＴＥＯＳを供給する（フロー工程）。
反応管２内に供給されたＴＥＯＳは、反応管２内で加熱されて活性化し、図４（ｃ）に示すように、形成されたシリコン酸化膜（５５）上にシリコン酸化膜が形成される。
ここで、図４（ｃ）に示すように、シリコン膜５５をエッチングした後に酸化されたシリコン酸化膜（５５）には、Ｖ字状の溝部５４が形成されているので、このシリコン酸化膜（５５）上にシリコン酸化膜を形成しても、シリコン酸化膜の埋め込み時にボイドやシームが発生し難くなくなる。このため、例えば、アスペクト比が高くなっても、ボイドやシームの発生を抑制することができる。
半導体ウエハＷに所望のシリコン酸化膜が形成されると、昇温用ヒータ７により反応管２内を所定のロード温度、例えば、図３（ａ）に示すように、３００℃に維持するとともに窒素ガス供給管１１から反応管２内に所定量の窒素を供給して反応管２内を窒素でサイクルパージして常圧へと戻す（常圧復帰工程）。次に、ボートエレベータ１２８により蓋体５を下降させることにより、半導体ウエハＷをアンロードする（アンロード工程）。
以上説明したように、本実施の形態によれば、シリコン５２の溝５３に溝部５４を有するシリコン膜５５を形成し、溝部５４がＶ字状となるようにエッチングした後に、シリコン膜５５を酸化させてシリコン酸化膜を形成し、さらに、溝５４を埋めるようにシリコン酸化膜を形成しているので、例えば、アスペクト比が高くなっても、ボイドやシームの発生を抑制したシリコン酸化膜を形成することができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、ジシランによりシリコン膜を形成した場合を例に本発明を説明したが、例えば、図５に示すように、シリコン膜形成前に、シード層としてアミノシラン６１を吸着させた後、ジシランによりシリコン膜６２を形成してもよい。この場合、形成されるシリコン膜６２の膜質（例えば、面内均一性）を向上させることができる。シード層として吸着させるアミノシラン６１としては、ＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＴＤＭＡＳ（トリジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）がある。
さらに、シード層としてアミノシラン６１を吸着させる工程と、ジシランによりシリコン膜６２を形成する工程との間に、ジシランによりシリコン膜６２を形成する工程での圧力よりも高圧下でジシランによりシリコン膜７１を形成する工程を追加してもよい。この場合、インキュベーションタイムを短くすることができ、形成されるシリコン膜６２の表面ラフネスが悪化するおそれがなくなる。この結果、表面ラフネス、及び、カバレッジの良好なシリコン膜６２を形成することができる。このように、表面ラフネス、及び、カバレッジの良好なシリコン膜を形成することにより、その上に形成されるシリコン酸化膜の表面ラフネス、及び、カバレッジを良好にすることができる。
上記実施の形態では、溝５３が形成されたシリコン５２にシリコン酸化膜（５５）を形成する場合を例に本発明を説明したが、溝が形成された膜はシリコン膜に限定されるものではなく、例えば、ＳｉＣ膜、ＳｉＯ膜、ＳｉＮ膜であってもよい。
上記実施の形態では、溝５４がＶ字状となるようにエッチングした場合を例に本発明を説明したが、シリコン酸化膜形成工程において、溝５４の底部までシリコン酸化膜が形成されるように溝５４の上部が開口されていればよく、溝５４はＶ字状に形成されていなくてもよい。
上記実施の形態では、エッチングガスとしての塩素を用いた場合を例に本発明を説明したが、形成されたシリコン膜の溝５４がＶ字状となるようにエッチングできるものであればよく、例えば、フッ素（Ｆ２）のような各種のエッチングガスを用いることが可能である。
上記実施の形態では、酸化ガスとしての酸素を用いた場合を例に本発明を説明したが、形成されたシリコン膜５５を酸化してシリコン酸化膜を形成できるものであればよく、オゾン（Ｏ３）のような各種の酸化ガスを用いることが可能である。
上記実施の形態では、シリコン酸化膜の成膜ガスとしてのＴＥＯＳを用いたＣＶＤ法による場合を例に本発明を説明したが、各種の成膜用ガスを用いることができる。また、ＡＬＤ（Atomic Layer Deposition）法によりシリコン酸化膜を成膜してもよい。
上記実施の形態では、処理ガス供給時に処理ガスのみを供給する場合を例に本発明を説明したが、例えば、処理ガス供給時に希釈ガスとしての窒素を供給してもよい。この場合、処理時間の設定等が容易になる。希釈ガスとしては、不活性ガスであることが好ましく、窒素の他に、例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）が適用できる。
本実施の形態では、処理装置１として、二重菅構造のバッチ式の処理装置の場合を例に本発明を説明したが、例えば、単管構造のバッチ式の処理装置に本発明を適用することも可能である。また、バッチ式の横型処理装置や枚葉式の処理装置に本発明を適用することも可能である。
本発明の実施の形態にかかる制御部１００は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）など）から当該プログラムをインストールすることにより、上述の処理を実行する制御部１００を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ：Bulletin Board System）に当該プログラムを掲示し、これをネットワークを介して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳ（Operating System）の制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、シリコン酸化膜の形成方法およびその形成装置に有用である。
１ 処理装置
２ 反応管
２ａ 内管
２ｂ 外管
３ 排気部
４ 排気口
５ 蓋体
６ ウエハボート
７ 昇温用ヒータ
８ 処理ガス供給管
１１ 窒素ガス供給管
１００ 制御部
１１１ レシピ記憶部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ Ｉ／Ｏポート
１１５ ＣＰＵ
１１６ バス
１２１ 操作パネル
１２２ 温度センサ
１２３ 圧力計
１２４ ヒータコントローラ
１２５ ＭＦＣ
１２６ バルブ制御部
１２７ 真空ポンプ
１２８ ボートエレベータ
Ｗ 半導体ウエハ

Claims (8)

  1. 表面に溝が形成された被処理体の溝にシリコン酸化膜を埋め込むように形成するシリコン酸化膜の形成方法であって、
    前記被処理体の溝にシリコン膜を形成するシリコン膜形成工程と、
    前記シリコン膜形成工程で形成されたシリコン膜をエッチングするエッチング工程と、
    前記エッチング工程でエッチングされたシリコン膜を酸化してシリコン酸化膜を形成する酸化工程と、
    前記酸化工程で形成されたシリコン酸化膜を覆うとともに、前記被処理体の溝を埋め込むようにシリコン酸化膜を形成する埋め込み工程と、
    を備える、ことを特徴とするシリコン酸化膜の形成方法。
  2. 前記エッチング工程では、Ｖ字状の溝部が形成されるようにシリコン膜をエッチングする、ことを特徴とする請求項１に記載のシリコン酸化膜の形成方法。
  3. 前記シリコン膜形成工程では、前記被処理体の溝にアミノシランを吸着させた後にシリコン膜を形成する、ことを特徴とする請求項１または２に記載のシリコン酸化膜の形成方法。
  4. 前記シリコン膜形成工程では、
    前記アミノシランを吸着させた被処理体の溝に第１の圧力でシリコン膜を形成する第１シリコン膜形成工程と、
    前記第１シリコン膜形成工程で形成されたシリコン膜上に、前記第１の圧力より低い第２の圧力でシリコン膜を形成する第２シリコン膜形成工程と、
    を備える、ことを特徴とする請求項３に記載のシリコン酸化膜の形成方法。
  5. 反応室内に収容され、その表面に溝が形成された被処理体の溝にシリコン酸化膜を形成するシリコン酸化膜の形成装置であって、
    前記反応室内にシリコン膜成膜用ガスを供給するシリコン膜成膜用ガス供給手段と、
    前記反応室内に前記シリコン膜をエッチングするエッチング用ガスを供給するエッチング用ガス供給手段と、
    前記反応室内に前記シリコン膜を酸化してシリコン酸化膜を形成する酸化用ガスを供給する酸化用ガス供給手段と、
    前記反応室内にシリコン酸化膜成膜用ガスを供給するシリコン酸化膜成膜用ガス供給手段と、
    装置の各部を制御する制御手段と、を備え、
    前記制御手段は、前記シリコン膜成膜用ガス供給手段を制御して前記被処理体の溝にシリコン膜を形成し、前記エッチング用ガス供給手段を制御して前記形成されたシリコン膜をエッチングし、前記酸化用ガス供給手段を制御して前記エッチングされたシリコン膜を酸化してシリコン酸化膜を形成し、前記シリコン酸化膜成膜用ガス供給手段を制御して前記形成されたシリコン酸化膜を覆うとともに、前記被処理体の溝を埋め込むようにシリコン酸化膜を形成する、
    ことを特徴とするシリコン酸化膜の形成装置。
  6. 前記制御手段は、前記エッチング用ガス供給手段を制御して前記形成されたシリコン膜にＶ字状の溝部が形成されるように、当該シリコン膜をエッチングする、ことを特徴とする請求項５に記載のシリコン酸化膜の形成装置。
  7. 前記反応室内にアミノシランガスを供給するアミノシランガス供給手段を、さらに備え、
    前記制御手段は、前記アミノシランガス供給手段を制御して、前記被処理体の溝にアミノシランを吸着させた後に、前記シリコン膜成膜用ガス供給手段を制御して前記アミノシランが吸着された溝にシリコン膜を形成する、ことを特徴とする請求項５または６に記載のシリコン酸化膜の形成装置。
  8. 前記反応室内の圧力を設定する圧力設定手段を、さらに備え、
    前記制御手段は、前記圧力設定手段を制御して前記反応室内を第１の圧力に設定した状態で前記シリコン膜成膜用ガス供給手段を制御して前記アミノシランが吸着された溝にシリコン膜を形成した後、前記圧力設定手段を制御して前記反応室内を前記第１の圧力より低い第２の圧力に設定した状態で前記シリコン膜成膜用ガス供給手段を制御して前記シリコン膜上にシリコン膜を形成する、ことを特徴とする請求項７に記載のシリコン酸化膜の形成装置。
JP2014056207A 2014-03-19 2014-03-19 シリコン酸化膜の形成方法およびその形成装置 Pending JP2015179729A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014056207A JP2015179729A (ja) 2014-03-19 2014-03-19 シリコン酸化膜の形成方法およびその形成装置
KR1020150033917A KR20150109267A (ko) 2014-03-19 2015-03-11 실리콘 산화막의 형성 방법 및 그 형성 장치
US14/657,573 US20150270160A1 (en) 2014-03-19 2015-03-13 Method and apparatus for forming silicon oxide film
TW104108251A TWI589727B (zh) 2014-03-19 2015-03-16 矽氧化膜之形成方法及其形成裝置
CN201510122874.9A CN104934299A (zh) 2014-03-19 2015-03-19 氧化硅膜的形成方法和氧化硅膜的形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014056207A JP2015179729A (ja) 2014-03-19 2014-03-19 シリコン酸化膜の形成方法およびその形成装置

Publications (1)

Publication Number Publication Date
JP2015179729A true JP2015179729A (ja) 2015-10-08

Family

ID=54121415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014056207A Pending JP2015179729A (ja) 2014-03-19 2014-03-19 シリコン酸化膜の形成方法およびその形成装置

Country Status (5)

Country Link
US (1) US20150270160A1 (ja)
JP (1) JP2015179729A (ja)
KR (1) KR20150109267A (ja)
CN (1) CN104934299A (ja)
TW (1) TWI589727B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133338A (ko) * 2017-06-06 2018-12-14 어플라이드 머티어리얼스, 인코포레이티드 순차적인 증착-에칭-처리 프로세싱을 사용한 실리콘 산화물 및 실리콘 질화물의 상향식 성장
KR20200035345A (ko) * 2018-09-26 2020-04-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
KR20210152743A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
CN115125621B (zh) * 2022-08-12 2023-11-10 合肥晶合集成电路股份有限公司 一种利用氧化反应炉形成氧化膜的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199230A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
JPH07106413A (ja) * 1993-10-08 1995-04-21 Nippondenso Co Ltd 溝分離半導体装置及びその製造方法
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH08227885A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
JPH10144784A (ja) * 1996-11-11 1998-05-29 Nec Corp 半導体装置及びその製造方法
JP2002343856A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置の製造方法
JP2010093053A (ja) * 2008-10-08 2010-04-22 Toyota Motor Corp 半導体装置の製造方法
JP2012049509A (ja) * 2010-07-29 2012-03-08 Tokyo Electron Ltd トレンチの埋め込み方法および成膜システム
JP2013239717A (ja) * 2010-05-20 2013-11-28 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
US6872630B1 (en) * 2002-06-12 2005-03-29 Taiwan Semiconductor Manufacturing Company Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
US7265015B2 (en) * 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
US8304322B2 (en) * 2006-04-18 2012-11-06 Micron Technology, Inc. Methods of filling isolation trenches for semiconductor devices and resulting structures
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199230A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
JPH07106413A (ja) * 1993-10-08 1995-04-21 Nippondenso Co Ltd 溝分離半導体装置及びその製造方法
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH08227885A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
JPH10144784A (ja) * 1996-11-11 1998-05-29 Nec Corp 半導体装置及びその製造方法
JP2002343856A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置の製造方法
JP2010093053A (ja) * 2008-10-08 2010-04-22 Toyota Motor Corp 半導体装置の製造方法
JP2013239717A (ja) * 2010-05-20 2013-11-28 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2012049509A (ja) * 2010-07-29 2012-03-08 Tokyo Electron Ltd トレンチの埋め込み方法および成膜システム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133338A (ko) * 2017-06-06 2018-12-14 어플라이드 머티어리얼스, 인코포레이티드 순차적인 증착-에칭-처리 프로세싱을 사용한 실리콘 산화물 및 실리콘 질화물의 상향식 성장
CN109003880A (zh) * 2017-06-06 2018-12-14 应用材料公司 使用顺序沉积-蚀刻-处理加工的氧化硅和氮化硅的自底向上生长
JP2019024080A (ja) * 2017-06-06 2019-02-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 連続した堆積−エッチング−処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
JP7203515B2 (ja) 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
CN109003880B (zh) * 2017-06-06 2023-09-12 应用材料公司 使用顺序沉积-蚀刻-处理加工的氧化硅和氮化硅的自底向上生长
KR102618370B1 (ko) 2017-06-06 2023-12-26 어플라이드 머티어리얼스, 인코포레이티드 순차적인 증착-에칭-처리 프로세싱을 사용한 실리콘 산화물 및 실리콘 질화물의 상향식 성장
KR20200035345A (ko) * 2018-09-26 2020-04-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102320362B1 (ko) 2018-09-26 2021-11-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Also Published As

Publication number Publication date
TWI589727B (zh) 2017-07-01
CN104934299A (zh) 2015-09-23
KR20150109267A (ko) 2015-10-01
US20150270160A1 (en) 2015-09-24
TW201602394A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP6017396B2 (ja) 薄膜形成方法および薄膜形成装置
JP2007019145A (ja) シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP2011014872A (ja) アモルファスカーボン膜の形成方法および形成装置
JP2009283587A (ja) シリコン炭窒化膜の形成方法および形成装置
US8642486B2 (en) Thin film forming method, thin film forming apparatus, and program
JP2015179729A (ja) シリコン酸化膜の形成方法およびその形成装置
JP5193527B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
KR101686702B1 (ko) 적층형 반도체 소자의 제조 방법, 적층형 반도체 소자 및 그의 제조 장치
JP2015192063A (ja) アモルファスシリコン膜形成装置の洗浄方法、アモルファスシリコン膜の形成方法およびアモルファスシリコン膜形成装置
US9318328B2 (en) Method and apparatus for forming silicon film
KR101906653B1 (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
JP2015188028A (ja) 薄膜形成方法、及び、薄膜形成装置
JP2014209558A (ja) シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
JP2016178224A (ja) シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置
JP2015185565A (ja) シリコン酸化膜形成装置の洗浄方法、シリコン酸化膜の形成方法、及び、シリコン酸化膜形成装置
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014013837A (ja) シリコン酸化膜の形成方法およびその形成装置
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
JP5922542B2 (ja) 積層膜の形成方法およびその形成装置
JP2015080001A (ja) 薄膜形成方法、薄膜形成装置及びプログラム
JP2015162554A (ja) シリコン窒化膜の形成装置、及び、シリコン窒化膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171212