JP2008140896A - 熱処理方法、熱処理装置及び記憶媒体 - Google Patents

熱処理方法、熱処理装置及び記憶媒体 Download PDF

Info

Publication number
JP2008140896A
JP2008140896A JP2006324325A JP2006324325A JP2008140896A JP 2008140896 A JP2008140896 A JP 2008140896A JP 2006324325 A JP2006324325 A JP 2006324325A JP 2006324325 A JP2006324325 A JP 2006324325A JP 2008140896 A JP2008140896 A JP 2008140896A
Authority
JP
Japan
Prior art keywords
reaction vessel
temperature
heat treatment
pressure
kpa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006324325A
Other languages
English (en)
Other versions
JP4748042B2 (ja
Inventor
Masahisa Watanabe
将久 渡邊
Tetsuya Shibata
哲弥 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006324325A priority Critical patent/JP4748042B2/ja
Priority to US11/987,134 priority patent/US7879397B2/en
Priority to TW096145232A priority patent/TWI411042B/zh
Priority to KR1020070122379A priority patent/KR101131640B1/ko
Priority to CN2007101963603A priority patent/CN101192531B/zh
Publication of JP2008140896A publication Critical patent/JP2008140896A/ja
Application granted granted Critical
Publication of JP4748042B2 publication Critical patent/JP4748042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】塗布膜を焼成する際に発生するパーティクルの抑制効果のより高い熱処理方法、熱処理装置及び前記方法を記憶した記憶媒体を提供する。
【解決手段】基板を反応容器３内に搬入して、基板に塗布されたポリシラザン膜等の塗布膜に熱処理を施して絶縁膜へと焼成するにあたって、反応容器３内の圧力を６．７ｋＰａ（５０ｔｏｒｒ）以上２６．７ｋＰａ（２００ｔｏｒｒ）以下に減圧した状態で、この反応容器３内の温度を予熱温度から焼成を行う処理温度まで昇温する。
【選択図】図２

Description

本発明は、基板表面に形成されたポリシラザン等の塗布膜を絶縁膜へと焼成する熱処理装置、熱処理方法及びその記憶媒体に関し、特にパーティクルの発生を抑制する技術に関する。
ＳＴＩ（Shallow Trench Isolation）構造における素子分離膜の形成やＰＭＤ（Pre-Metal Dielectric）構造の層間絶縁膜の形成においては、基板をなす例えばシリコンウエハ等の半導体ウエハ（以下ウエハという）上にＢＰＳＧ（Boro-phospho Silicate Glass）膜やオゾンＴＥＯＳ膜等の絶縁膜をＣＶＤ（Chemical Vapor Deposition）法により形成するプロセスが一般的である。他方、高集積化の進む半導体素子においては、トレンチ等の凹部のアスペクト比がますます高くなってきており、例えば線幅が０．１３μｍよりも狭くなる世代の半導体素子（半導体装置）においては、上述の従来プロセスで形成された絶縁膜ではこのような凹部への良好な埋め込み性が得られないという問題がでてきている。
そこでこうしたアスペクト比の高い凹部への埋め込み性を向上させるために、ウエハ上にポリシラザン（―（ＳｉＲ１―ＮＲ２）ｎ―：Ｒ１、Ｒ２はアルキル基）の塗布液を塗布し、得られた塗布膜に熱処理を施すことによりこの塗布膜をシリコン酸化膜（ＳｉＯ２膜）に変化させて上述の素子分離膜や層間絶縁膜等とする技術が知られている。このような塗布型のシリコン酸化膜はカバレッジ性能に優れ、水蒸気雰囲気で熱処理することで高密度化し、ボイドやシームの無い膜を形成する利点がある。
塗布されたポリシラザン膜を焼成してシリコン酸化膜に変化させる処理は、例えば縦型熱処理装置であるいわゆるバッチ炉を用い、反応容器内に多数枚のウエハを搭載した保持具を搬入し、反応容器内の雰囲気を水蒸気雰囲気や窒素雰囲気に順次切り替えながら所定の昇温工程に基づいてウエハに熱処理を施すことにより行われる。このような熱処理により塗布されたポリシラザン中の窒素や炭素、水素等の不純物が除去され、塗布膜の基本骨格構造がＳｉＯ２に変化することで絶縁膜が得られる。
ポリシラザン膜を焼成する一連の熱処理においては、焼成時の処理温度より低い例えば２００℃に反応容器内を予熱しておくことにより、処理温度までの昇温時間を短縮してスループットの向上を図っている。一方で、ウエハ上への塗布膜の形成は、溶剤に溶かしたポリシラザン溶液をウエハに塗布し、次いでベーク処理によりこの溶剤を揮発させることにより行われるが、塗布膜中には微量の溶剤が残存してしまう。このため塗布膜を高温雰囲気に晒すと、塗布膜内に残存している溶剤が反応容器内に揮発してしまうことが知られている。また、ポリシラザンは分子量分布を有しており、塗布膜を高温雰囲気に晒すと分子量の低いポリシラザンが昇華してガスとなってしまうことが分かっている。
このような事情により、ポリシラザンの塗布膜を予熱温度雰囲気に晒したり、予熱温度から処理温度まで昇温を行ったりすると、塗布膜からは溶剤の揮発ガスや低分子量ポリシラザンのガス（以下、これらをまとめてアウトガスという）が放出される。このアウトガスには、具体的にはシラン、水素、アンモニア等が含まれている。そして、これらのアウトガスが反応容器内で互いに反応し、パーティクルとなってウエハ表面に付着した結果、ウエハを汚染してしまうという問題があった。
そこで、本発明の発明者らを含む研究グループでは、予熱された反応容器を予め酸素雰囲気としておき、この中にポリシラザンの塗布されたウエハを搬入する技術を開発した（特許文献１）。酸素雰囲気にて低分子量ポリシラザンの骨格構造をＳｉＯ２へと変化させる反応を進行させることによりポリシラザンの昇華を抑制し、アウトガスの放出やパーティクルの発生を抑えることが可能となった。
特開２００５−１１６７０６号公報（請求項８、第００９１〜００９４段落、図１５）
このように、予熱された反応容器内を酸素雰囲気としておくことにより、例えば２００ｍｍウエハ１００枚に塗布した塗布膜を焼成する熱処理において、ウエハに付着するパーティクル（０．１６μｍ以上）の数を２０個以下／枚とすることができた。ところが、プロセス効率の向上のため、現在では３００ｍｍウエハを１００枚処理したり、２００ｍｍウエハを２００枚処理したりする必要が生じてきている。このような処理量のアップによりウエハに塗布されているポリシラザンの量も増加し、アウトガスのトータル発生量も増えたため、特許文献１に記載された従来技術を適用してもパーティクルの付着量が増加し、歩留まり低下の要因になる懸念が出てきた。
本発明はこのような事情に基づいて行われたものであり、その目的は、塗布膜の塗布された基板を熱処理する際に発生するパーティクルの抑制効果のより高い熱処理方法、熱処理装置及び前記方法を記憶した記憶媒体を提供することにある。
本発明に係る熱処理方法は、塗布膜が塗布された基板を予熱された反応容器内に搬入する工程と、
次いで、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温する工程と、
その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行う工程と、を含むことを特徴とすることを特徴とする。
また、他の発明に係る熱処理方法は、塗布膜が塗布された基板を予熱された反応容器内に搬入する工程と、
次いで、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度まで昇温する工程と、
その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行う工程と、を含むことを特徴とする。
更に他の発明に係る熱処理方法は、ａ）塗布膜が塗布された基板を反応容器内に搬入する工程と、
ｂ）次いで、前記反応容器内に酸素を供給しながら、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下に減圧した状態を維持する工程と、
ｃ）この反応容器内の温度を前記予熱温度から処理温度まで昇温する工程と、
ｄ）その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行う工程と、を含むことを特徴とする。ここで、前記ｂ）工程は、前記反応容器内への酸素供給量を変化させて、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下の圧力範囲で変動させながら減圧状態を維持するようにするとよい。
また、前記ｃ）工程は、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温するようにすることが好ましく、このｃ）工程を、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度まで昇温するように構成してもよい。
また上述の各熱処理方法は、前記塗布膜がポリシラザンの塗布膜である場合に適している。
また、本発明に係る熱処理装置は、基板を搭載して反応容器内に搬入する保持具と、
前記反応容器内を加熱するための加熱手段と、
前記反応容器内に酸素を供給するための酸素供給手段と、
前記反応容器内を減圧する減圧手段と、
塗布膜が塗布された基板を予熱された前記反応容器内に搬入するステップと、次いで、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温するステップと、その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行うステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする。
また、他の発明に係る熱処理装置は、基板を搭載して反応容器内に搬入する保持具と、
前記反応容器内を加熱するための加熱手段と、
前記反応容器内に酸素を供給するための酸素供給手段と、
前記反応容器内を減圧する減圧手段と、
塗布膜が塗布された基板を予熱された前記反応容器内に搬入するステップと、次いで、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度まで昇温するステップと、その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行うステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする。
更に他の発明に係る熱処理装置は、基板を搭載して反応容器内に搬入する保持具と、
前記反応容器内を加熱するための加熱手段と、
前記反応容器内に酸素を供給するための酸素供給手段と、
前記反応容器内を減圧する減圧手段と、
ａ）基板が塗布された基板を、塗布膜よりガスの放出される温度よりも高い予熱温度に予熱された前記反応容器内に搬入するステップと、ｂ）次いで、前記反応容器内に酸素を供給しながら、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下に減圧した状態を維持するステップと、ｃ）この反応容器内の温度を前記予熱温度から処理温度まで昇温するステップと、ｄ）その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行うステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする。ここで、前記ｂ）ステップでは、前記制御部は、前記反応容器内への酸素供給量を変化させて、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下の圧力範囲で変動させるように各手段を制御するとよい。
また前記制御部は、前記ｃ）ステップにおいて、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温するステップを実行するように各手段を制御するように構成してもよいし、前記ｃ）ステップにおいて、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度までするように各手段を制御するように構成してもよい。
また上述の各熱処理装置は、前記塗布膜がポリシラザンの塗布膜である場合に適している。
この他、本発明に係る記憶媒体は、熱処理装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、前記プログラムは上述の各熱処理方法を実行するためにステップが組まれていることを特徴とする。
本発明によれば、基板上の塗布膜を焼成してシリコン、酸素を含む絶縁膜を得るにあたり、反応容器内の温度を予熱温度から処理温度まで昇温する際に、酸素ガスの微減圧雰囲気としているため、塗布膜からの昇華を酸素により抑えつつ、且つ発生したアウトガスの排出効果も得られる。したがって、このアウトガスに基づくパーティクルの発生を抑制する効果を高めることができる。この結果、大口径の基板や多数枚の基板を熱処理する場合にも製品の歩留まりの低下が抑えられる。
先ず本発明実施の形態に係わる熱処理方法により形成される絶縁性のポリシラザン膜を備えた半導体デバイスの構成の一例について図１に基づいて説明する。図中１は、Ｎ＋ソース１１ＡとＮ＋ドレイン１１ＢとＳＴＩ構造の凹部に埋め込まれた素子分離膜１０と、が形成された例えばＰ型シリコン（Ｓｉ）基板よりなる半導体基板である。この半導体基板１の上層には第１の層間絶縁膜１２が形成されると共に、例えばシリコン酸化膜よりなるゲート酸化膜１３と、例えばポリシリコン膜よりなるゲート電極１４とがこの順序で設けられている。更に第１の層間絶縁膜１２の上層にはメタル配線層をなすＣｕ（銅）あるいはＡｌ（アルミニウム）の配線層１７が形成されている（図１には、銅の例を図示している）。また前記Ｎ＋ソース１１ＡとＮ＋ドレイン１１Ｂと配線層１７との間はＷ（タングステン）のプラグ層１５にて接続されている。第１の層間絶縁膜１２の上層には第２の層間絶縁膜１６が設けられ、この第２の層間絶縁膜１６の上層には例えば窒化膜よりなるハードマスク１８を介して第３の層間絶縁膜１９が形成されている。このような多層構造の半導体デバイスにおいて、例えば素子分離膜１０や第１の層間絶縁膜はポリシラザン膜により構成されている。
続いて本発明の実施の形態に係る熱処理装置について説明する。図２は実施の形態に係る熱処理装置としての縦型熱処理装置の縦断面図である。図２中の２は縦型の加熱炉であって、例えば天井部を備えた筒状の断熱体２１と、この断熱体２１の内壁面に沿って周方向に設けられる加熱手段をなす例えば抵抗発熱体からなるヒータ２２とを備え、その下端部はベース体２３に固定されている。ヒータ２２は処理領域（熱処理雰囲気）を上下に複数のゾーンに分割し、ゾーン毎に別個の温度制御を行うことができるように構成されている。加熱炉２内には、上端が閉じられ、その内部に熱処理雰囲気が形成される縦型の例えば石英よりなる反応容器としての反応管３が設けられている。この反応管３はその基部の周囲をベース体２３に囲まれた状態で固定されている。
この縦型熱処理装置は例えば３００ｍｍのウエハＷを１００枚保持する棚状のウエハボート３１を保持具として備えている。このウエハボート３１は断熱材である保温筒３２及びターンテーブル３３を介して蓋体３４上に載置されている。蓋体３４は反応管３下端の開口部を開閉する役割を果たし、ボートエレベータ３５上に設けられている。ボートエレベータ３５には回転機構３６が設けられ、これによりウエハボート３１がターンテーブル３３と共に回転するようになっている。そしてボートエレベータ３５を昇降することにより、反応管３に対するウエハボート３１の搬入出が行われる。
反応管３の下部側には、外部から内部にガス供給管４が配管され、このガス供給管４は例えば反応管３内にて垂直に立ち上がり、その先端部は反応管３の頂部中心付近で天井部に向けて処理ガスを吹き付けるように屈曲している。ガス供給管４の上流側には、水蒸気供給管４１、窒素ガス供給管４２が接続されており、水蒸気供給管４１の上流側には水蒸気発生装置５が設けられている。更に水蒸気発生装置５の上流側には酸素ガス供給管４３と水素ガス供給管４４とが接続されており、酸素ガス供給管４３の基端側はバルブＶ１及びマスフローコントローラＭ１を介して酸素ガス供給源４５に接続され、水素ガス供給管４４の基端側はバルブＶ２及びマスフローコントローラＭ２を介して水素ガス供給源４６に接続されている。
また酸素ガス供給管４３には水蒸気発生装置５のバイパスライン４３ａが設けられており、このバイパスライン４３ａはマスフローコントローラＭ１の手前で分岐してマスフローコントローラＭ４、バルブＶ４を介して直接ガス供給管４に接続され、反応管３に直接酸素を供給できるようになっている。また窒素ガス供給管４２の基端側はバルブＶ３及びマスフローコントローラＭ３を介して窒素ガス供給源４７に接続されている。マスフローコントローラＭ１〜Ｍ４及びバルブＶ１〜Ｖ４はガスの供給流量を調整するガス供給系４０を構成している。
水蒸気発生装置５下流の水蒸気供給管４１にはバルブＶ０が設けられると共に、水蒸気供給管４１及び反応管３外部のガス供給管４には、水蒸気が結露防止するための例えばテープヒータ５１が巻装されている。水蒸気発生装置５は、内部を通過するガスを加熱する加熱手段を備えると共に、ガスの流路には例えば白金等の触媒が設けられ、酸素ガス及び水素ガスを例えば５００℃以下の所定温度に加熱しながら触媒に接触させて水蒸気を発生させるように構成されている。この水蒸気発生装置５は、例えば減圧された反応管３内において水蒸気及び酸素ガスに対する水蒸気の濃度を１％〜９０％程度の濃度にすることができる。
更に反応管３の下部側には排気管２４が接続されており、この排気管２４の基端側には減圧手段としての真空ポンプ２５が接続されている。またこの排気管２４には例えばバタフライバルブからなる圧力調整手段２６が設けられている。
そしてこの縦型熱処理装置は例えばコンピュータからなる制御部６を備えており、この制御部６は、ヒータ２２やガス供給系４０及び圧力調整手段２６を制御する機能を有している。制御部６は、反応管３内の温度や圧力、酸素ガスや水蒸気供給量等を制御するために、処理パラメータ及び処理手順を実行するためのプログラムを格納した不図示の記憶媒体からこれらのプログラムを読み出して各手段に実行させる役割を果たす。記憶媒体は、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード等の記憶手段により構成されている。
次に図１に示す半導体デバイスの素子分離膜１０やメタル配線の下方側に形成される第１の層間絶縁膜１２としてのポリシラザン膜を、上述の熱処理装置を用いて形成する場合について図３及び図４を参照しながら説明する。図３はポリシラザンを塗布してから焼成するまでのウエハＷ処理の流れを示した工程図であり、図４はウエハＷを搬入してからの反応管３内の温度及び圧力条件を示した説明図である。
本実施の形態においては、図３に示すように、ポリシラザンの塗布に係る前工程を例えば図示しない塗布ユニットにて行い、その後の塗布膜の焼成を図２に示した縦型熱処理装置にて行うようになっている。塗布ユニットにおいては、ウエハＷの表面にポリシラザンの成分と溶媒とを含む塗布液を供給し例えばスピンコーティング法により塗布膜を形成する（プロセスＱ１）。次いでこのウエハＷを例えば１５０℃程度の温度で３分間ベーク処理して塗布膜中の溶媒を除去してから（プロセスＱ２）、図示しないウエハキャリアにて縦型熱処理装置へ搬送する。
ウエハＷ上に塗布膜を形成した後、それらを本実施の形態に係る縦型熱処理装置に搬入し熱処理を行う。ウエハＷの搬入にあたっては、反応管３内を後述する処理温度よりも低い予熱温度である例えば２００℃に昇温しておき、水蒸気発生装置５を作動させない状態で、バイパスライン４３ａのバルブＶ４を開いて反応管３内を酸素ガスでパージしておく。この状態で反応管３の下方側のローディングエリア内に下降しているウエハボート３１に、図示しないウエハ移載機により、ウエハキャリアから例えば１００枚のウエハＷを移載する。ウエハＷの移載が終了した後、ウエハボート３１を上昇させて反応管３内に搬入し、蓋体３４により反応管３の下端開口部を閉じる。
こうしてウエハＷが反応管３内に搬入されると、塗布膜の形成されたウエハＷはローディングエリアの雰囲気温度、例えば概ね室温の状態から例えば２００℃の予熱温度まで急激に加熱されるので、背景技術にて説明したように、ベーク処理にて除去し切れなかった溶剤や低分子量のポリシラザンが塗布膜からアウトガスとして放出され始める。そこで本実施の形態は、これらアウトガスの放出に伴うパーティクルの発生を抑制するために、図３に示すようにサイクルパージ（プロセスＰ１）及び低圧・低速昇温（プロセスＰ２）を熱処理（プロセスＰ３）の前に実行するように構成されている。以下、これらのプロセスについて説明する。
既述のように蓋体３４を閉じて反応管３内を密閉したら、真空ポンプ２５を作動させて反応管３内のガスを排気管２４より真空排気する。このとき、図４に示すように、予熱温度は一定のまま、圧力調整手段２６の設定値を例えば０．１〜１．３ｋＰａ（１〜１０ｔｏｒｒ）の範囲で「０．１ｋＰａ→１．３ｋＰａ→０．１ｋＰａ→…」等と周期的に変化させ、同時にマスフローコントローラＭ４の設定値も例えば１〜１０ｓｌｍの範囲で「１ｓｌｍ→１０ｓｌｍ→１ｓｌｍ→…」と周期的に変化させることにより反応管３内の圧力及び酸素ガスの供給量を変動させるサイクルパージを例えば５〜３０分間行う（プロセスＰ１）。サイクルパージの作用としては、酸素ガス供給量や圧力の変動により反応管３内の雰囲気を攪拌し、滞留の発生を抑えながら効率的に反応管３内のガスをパージアウトすることができる。ウエハＷの搬入された直後に反応管３内をサイクルパージすることにより、室温から予熱温度への急激な温度変化により塗布膜から一気に放出されたアウトガスを先ず系外に強制排気して、搬入直後のパーティクル発生を抑制することができる。
サイクルパージを終えたら、図４に示すように予熱温度を一定としたまま、マスフローコントローラＭ４の設定値を例えば１０ｓｌｍとして酸素ガスの供給量を一定にし、更に圧力調整手段２６の設定を６．７ｋＰａ（５０ｔｏｒｒ）以上２６．７ｋＰａ（２００ｔｏｒｒ）以下の例えば１３．３ｋＰａ（１００ｔｏｒｒ）に設定して、反応管３内の圧力を一定にする圧力調整を行う。
反応管３内の圧力調整を終えたら、酸素供給量及び反応管３内の圧力を例えば１５分間そのままにして塗布膜中の溶剤を十分に揮発させた後、反応管３内の昇温を開始する。昇温プロセスにおいては、ヒータ２２を制御して、１℃／分以上１０℃／分以下の例えば１０℃／分の平均昇温速度にて反応管３内を熱処理（後述の第１の熱処理）の行われる例えば４００℃まで昇温する。
この昇温期間中にも、塗布膜が温度変化の影響を受けることにより各ウエハＷからはアウトガスが放出される。そこで、この期間中、酸素ガスの供給を継続しながら反応管３内の圧力を熱処理の行われる圧力よりも低く保ち（低圧昇温）、処理温度までの昇温速度を低くすることにより（低速昇温）、低圧・低速昇温を行ってアウトガスによるパーティクルの発生を抑制することができる（プロセスＰ２）。
ここで、プロセスＰ２における低圧昇温の作用を説明すると、酸素ガスを供給することにより既述のように低分子量のポリシラザンの骨格構造をＳｉＯ２骨格構造に変化させて、アウトガスの放出を抑えると共に、放出されたアウトガスを排出することで反応管３内におけるパーティクルの発生が抑制される。ここで上記低圧昇温時の圧力を、サイクルパージ時の０．１〜１．３ｋＰａ（１〜１０ｔｏｒｒ）よりも高い６．７ｋＰａ（５０ｔｏｒｒ）以上２６．７ｋＰａ（２００ｔｏｒｒ）以下の範囲としているのは、圧力をこれより低くしてしまうと酸素ガスまでが排出されてしまい、ポリシラザンに酸素を十分に供給することができなくてポリシラザン膜からの昇華量が多くなり、結果として大量のパーティクルを発生させてしまうからであると考えられる。また、圧力がこの範囲よりも高いと、アウトガスの排気性能が足りずにやはりパーティクルの発生量を上昇させてしまうと推測される。
一方、プロセスＰ２における低速昇温の作用としては、昇温速度を低くして単位時間当たりにウエハＷから放出されるアウトガスの量を小さくすることにより、低分子量のポリシラザンと酸素との反応時間を十分に確保することが可能となる。ここで、上記低速昇温時の昇温速度を１℃／分以上１０℃／分以下としているのは、これよりも昇温速度が高いとパーティクルの抑制効果が十分でなく、昇温速度が更に低いとスループット低下による効率低下が顕著になってしまうからである。
以上のプロセスＰ１、Ｐ２を経て４００℃までの昇温が完了したら、塗布膜を焼成する熱処理を実行する（プロセスＰ３）。図４に示すように、例えばこの熱処理には、ポリシラザン膜の骨格を形成するための第１の熱処理と、アルコール成分を除去してポリシラザン膜の機械的強度を向上させるための第２の熱処理と、ポリシラザン膜を緻密化するための第３の熱処理と、の３種類の熱処理が含まれている。以下、これらの熱処理について簡単に説明する。なお、先行するサイクルパージや低圧・低速昇温によって塗布膜中の溶剤や低分子量のポリシラザンは既に反応管３より排出され、また酸素ガスによりＳｉＯ２骨格に変化してしまっているため、これらの熱処理が行われる際にはアウトガスによるパーティクル発生の問題は殆どない。
第１の熱処理は低圧・低速昇温の後に行われ、４００℃の温度にて反応管３内部を酸素ガス雰囲気から水蒸気雰囲気へと切り替える。この切り替えは、バイパスライン４３ａのバルブＶ４を閉、バルブＶ１、Ｖ２、Ｖ０を開として酸素ガス及び水素ガスを水蒸気発生装置５に供給し、生成された水蒸気を反応管３に導入することにより行う。また、圧力調整手段２６を調整することにより反応管３内の圧力を例えば５３．３ｋＰａ（４００ｔｏｒｒ）に調整し、減圧雰囲気下における処理領域の水分濃度を、例えば８０％とする。このような条件を例えば３０分間維持することにより第１の熱処理では、窒素や炭素、水素等の不純物が除去されてＳｉＯ２の骨格が形成され、ポリシラザン膜に絶縁性が備わる。このように水蒸気雰囲気で熱処理を行う温度は４００℃に限らず、例えば２００〜１０００℃の範囲とすることができる。なお、説明の便宜上、焼成後の膜についてもポリシラザン膜と称している。
次いで圧力及び水蒸気の供給状態はそのままでヒータ２２を制御し、例えば２５℃／分の平均昇温速度にて反応管３内の温度を例えば６００℃とする。この状態を例えば３０分程度維持することにより、第２の処理ではポリシラザン膜に含まれるアルコール等のＯＨ基に由来する成分が除去され、ポリシラザン膜の機械的な強度が向上する。
この後、バルブＶ０〜Ｖ２を閉じて水蒸気の供給を停止する一方で、バルブＶ３を開いて窒素ガスを供給し、反応管３内を窒素ガス雰囲気に置換する。次いで、圧力はそのままにしてヒータ２２を制御し、例えば２５℃／分の平均昇温速度で反応管３内を例えば８００℃まで昇温する。このような状態を例えば３０分程度維持することにより、第３の熱処理ではポリシラザン膜が緻密化される。
その後反応管３内を例えば４００℃まで降温させ、しかる後に反応管３内を窒素ガスによりパージして大気圧に戻し、ウエハボート３１を下降させる。そして既述のウエハＷの移載動作とは逆の順序にて、移載機によりウエハＷを取り出し、順次ウエハボート３１を下降させ、全てのウエハＷを取り出して処理を終了する。なお、上述の各熱処理における温度や圧力条件、ガス雰囲気は製造する半導体デバイスの構造等に応じて適宜適切な条件が選択される。
本実施の形態によれば以下のような効果がある。ウエハＷ上のポリシラザン膜を焼成して絶縁性のポリシラザン膜（シリコン、酸素を含む絶縁膜）を得るにあたり、反応管３内の温度を予熱温度から処理温度まで昇温する際に酸素ガスの微減圧雰囲気としているため、塗布膜からの昇華を酸素により抑えつつ、且つ発生したアウトガスの排出効果も得られる。したがって、このアウトガスに基づくパーティクルの発生を抑制する効果を高めることができる。
また、既述の酸素ガス雰囲気や圧力条件の下、反応管３内の温度を予熱温度から熱処理温度に昇温する際の平均昇温速度を１℃／分〜１０℃／分の範囲内に調整することにより、単位時間当たりにウエハＷから放出されるアウトガスの量を低減し、低分子量のポリシラザンと酸素との反応時間を十分に確保することが可能となる。この結果、酸素と反応できずに昇華してしまうアウトガス量を少なくして、パーティクル発生量を抑制することが可能となる。
また、予熱温度に調整された反応管３内にウエハＷを搬入した後、圧力と供給する酸素ガスの量とを変動させながら反応管３内をサイクルパージすることにより、室温から予熱温度への急激な温度変化によって放出されたアウトガスを効率的に排出することができる。
以上に述べた定圧昇温や低速昇温、サイクルパージによって、反応管３内に酸素ガスを供給して昇温するだけの従来法ではパーティクルの低減化が困難であった大口径の基板であるウエハＷや例えば２００以上もの多数枚のウエハＷに対して熱処理することが可能となり、焼成プロセスの処理効率を向上させることができる。
なお、上述の３つの技術（定圧昇温、低速昇温、サイクルパージ）は、夫々に独自のパーティクル抑制効果を備えている。したがって縦型熱処理装置への適用は、これら３つの技術を全て適用する実施の形態に示した場合に限定されず、必要に応じて１つの技術を選んで適用してもよいし、２つの技術を選んで組み合わせて適用してもよい。
（実験１）
反応管３内を酸素ガス雰囲気とし圧力条件を変化させて、塗布膜の形成された１００枚のウエハＷを２５℃／分の昇温速度で２００℃から４００℃まで加熱し、代表ウエハＷに付着した０．１２μｍ以上の大きさのパーティクル量を計測した。パーティクルの付着量の算出は光学式ウエハパーティクルカウンタにて行った。実験は、夫々の条件において３〜４ラン行い、各ランにて得られたパーティクル付着量の平均値を各実施例、比較例の結果とした。
（実施例１−１）
反応管３内の圧力を６．７ｋＰａ（５０ｔｏｒｒ）に設定した。結果を図５に示す。
（実施例１−２）
反応管３内の圧力を１３．３ｋＰａ（１００ｔｏｒｒ）とした点が（実施例１−１）と異なっている。結果を図５に示す。
（実施例１−３）
反応管３内の圧力を２６．７ｋＰａ（２００ｔｏｒｒ）とした点が（実施例１−１）と異なっている。結果を図５に示す。
（比較例１−１）
圧力調整手段２６であるバルブを全開にして反応管３内の圧力を引ききり状態（０．１ｋＰａ（１ｔｏｒｒ）以下）とした点が（実施例１−１）と異なっている。結果を図５に示す。
（比較例１−２）
反応管３内の圧力を５３．３ｋＰａ（４００ｔｏｒｒ）とした点が（実施例１−１）と異なっている。結果を図５に示す。
図５は各比較例、実施例について、反応管３内の１００枚のウエハＷのうち、代表ウエハＷに付着したパーティクルの平均個数を棒グラフで表している。図５に示した各カラムは粒径０．１２μｍ以上のパーティクル数を示している。
実験結果によれば、反応管３内の圧力を各々「６．７、１３．３、２６．７ｋＰａ（５０、１００、２００ｔｏｒｒ）」と変化させた（実施例１−１）〜（実施例１−３）では、図５に示すように粒径０．１２μｍ以上のパーティクル付着量は１，０００個程度となっている。
これに対して反応管３内を引ききり状態とした（比較例１−１）では、図５に示したように、いずれの実験条件においてもパーティクルカウンタの計測可能量を超える程のパーティクルの付着が確認された。これは、反応管３内を引ききり状態とすることにより、供給された酸素ガスの殆どが系外に排気されてしまい、ウエハＷ表面にて酸素ガスと低分子量ポリシラザンとの反応を進行させることができなかったためであると考えられる。この結果、アウトガスの放出量を抑制することができず、アウトガスより発生するパーティクルの量も低減することができなかったものと推測される。一方で、反応管３内の圧力を５３．３ｋＰａ（４００ｔｏｒｒ）とした（比較例１−２）では、０．１２μｍ以上の粒径のパーティクル付着量は約１万個と、上記各実施例の１０倍程度のパーティクルが確認された。これは反応管３内の圧力を比較的高く保ったことにより、系内に放出されたアウトガスが十分に排気されなかったため、パーティクルの付着量が増加したものと考えられる。
（実験２）
反応管３内を酸素ガス雰囲気、圧力条件を１３．３ｋＰａ（１００ｔｏｒｒ）として、塗布膜の形成された１００枚のウエハＷの昇温速度を変化させて２００℃から４００℃まで加熱し、全ウエハＷに付着したパーティクル量（０．１２μｍ以上）を計測した。パーティクルの付着量は、１００枚のウエハＷを保持したウエハボート３１の最上段、中上段、中下段、下段の４箇所から各１枚ずつ代表ウエハを採取し、これらの代表ウエハに付着していたパーティクルの数より各ウエハＷの平均パーティクル付着量を求め、この平均値を算出した。実験は、夫々の条件において３〜４ラン行い、各ランにて得られたパーティクル付着量の平均値を各実施例、比較例の結果とした。
（実施例２−１）
昇温速度を１℃／分に設定した。結果を図６に示す。
（実施例２−２）
昇温速度を１０℃／分とした点が（実施例２−１）と異なっている。結果を図６に示す。
図６は各実施例について、代表ウエハＷに付着したパーティクルの平均個数を棒グラフで表した結果を示している。また、比較のため既述の（実施例１−２）を併せて示している。実験結果によれば、昇温速度を各々「１、１０℃／分」と変化させた（実施例２−１）、（実施例２−２）では、パーティクルの付着量をトータルで２０個／枚程度に抑えることができている。（実施例１−２）の要件に加えて昇温速度を低くすることにより、単位時間当たりに放出されるアウトガス量が低減され、酸素ガスの供給やアウトガスの排気の効果を高めることができたためであると考えられる。
（実験３）
２００℃に予熱された反応管３内に、塗布膜の形成された１００枚のウエハＷを搬入した後、温度はそのままにして反応管３内に酸素ガスを供給し、酸素ガスの供給量と圧力条件とを変化させた。そして、夫々の条件で１５分間経過後の代表ウエハＷに付着した０．１２μｍ以上の大きさのパーティクル量を計測した。パーティクルの付着量は、（実験１）と同様の手法で代表ウエハＷを採取し、これらの代表ウエハに付着していたパーティクルの数より各ウエハＷの平均パーティクル付着量を求め、この平均値を算出した。実験は、夫々の条件において３〜４ラン行い、各ランにて得られたパーティクル付着量の平均値を各実施例の結果とした。
（実施例３−１）
酸素ガス供給量を１０ｓｌｍ、反応管３内の圧力を１．３ｋＰａ（１０ｔｏｒｒ）として夫々の条件を固定した（減圧ケース）。結果を図７に示す。
（実施例３−２）
酸素ガス供給量を１〜１０ｓｌｍの範囲で「１ｓｌｍ→１０ｓｌｍ→１ｓｌｍ→…」と周期的に変化させ、反応管３内の圧力を０．１〜１．３ｋＰａ（１〜１０ｔｏｒｒ）の範囲で「０．１ｋＰａ→１．３ｋＰａ→０．１ｋＰａ→…」と周期的に変化させた（減圧＋サイクルパージケース）。結果を図７に示す。
（比較例３−１）
酸素ガス供給量を１０ｓｌｍ、反応管３内の圧力を大気圧（１０１．３ｋＰａ（７６０ｔｏｒｒ））として夫々の条件を固定した（大気圧ケース）。結果を図７に示す。
図７は各実施例及び比較例について、反応管３内の１００枚のウエハＷのうち、代表ウエハＷに付着したパーティクルの平均個数を棒グラフで示している。図７に示した各カラムは粒径０．１２μｍ以上のパーティクル数を示しいている。
実験結果によれば、酸素ガス供給量と反応管３内の圧力とを固定した（実施例３−１）では、図７に示すように粒径０．１２μｍ以上のパーティクル付着量は６０個／枚程度となっている。反応管３内の圧力を大気圧とした（比較例３−１）と比較してパーティクル付着量は少なくなっている。これは、室温から予熱温度（２００℃）への急激な温度変化によって放出されたアウトガスが排出された効果によるものと考えられる。
更に反応管３内のサイクルパージを行った（実施例３−２）では、０．１２μｍ以上の粒径のパーティクル付着量は約２０個／枚程度まで更に低減された。これは、酸素ガス供給量と反応管３内の圧力とを変動させてサイクルパージすることにより、アウトガスをより効率的に排出することができた結果であると考えられる。
実施の形態に係る熱処理方法にて焼成されるポリシラザン膜を備えた半導体デバイスの構成例を示す断面図である。 上記実施の形態に係る熱処理装置の一例を示す縦断面図である。 上記実施の形態に係る熱処理方法を説明するための工程図である。 上記実施の形態に係る熱処理方法の各工程における反応容器内の温度及び圧力条件を示す説明図である。 昇温時における反応容器の圧力条件とウエハへのパーティクル付着量との関係を示す特性図である。 昇温速度とウエハへのパーティクル付着量との関係を示す特性図である。 ウエハ搬入後の減圧、サイクルパージとパーティクル付着量との関係を示す特性図である。
符号の説明
Ｍ１〜Ｍ５ マスフローコントローラ
Ｖ１〜Ｖ５ バルブ
Ｗ ウエハ
１ 半導体基板
２ 加熱炉
３ 反応管
４ ガス供給管
５ 水蒸気発生装置
６ 制御部
２１ 断熱体
２２ ヒータ
２３ ベース体
２４ 排気管
２５ 真空ポンプ
２６ 圧力調整手段
３１ ウエハボート
３２ 保温筒
３３ ターンテーブル
３４ 蓋体
３５ ボートエレベータ
３６ 回転機構
４０ ガス供給系
４１ 水蒸気供給管
４２ 窒素ガス供給管
４３ 酸素ガス供給管
４３ａ バイパスライン
４４ 水素ガス供給管
４５ 酸素ガス供給源
４６ 水素ガス供給源
４７ 窒素ガス供給源
５１ テープヒータ

Claims (15)

  1. 塗布膜が塗布された基板を予熱された反応容器内に搬入する工程と、
    次いで、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温する工程と、
    その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行う工程と、を含むことを特徴とする熱処理方法。
  2. 塗布膜が塗布された基板を予熱された反応容器内に搬入する工程と、
    次いで、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度まで昇温する工程と、
    その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行う工程と、を含むことを特徴とする熱処理方法。
  3. ａ）塗布膜が塗布された基板を反応容器内に搬入する工程と、
    ｂ）次いで、前記反応容器内に酸素を供給しながら、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下に減圧した状態を維持する工程と、
    ｃ）この反応容器内の温度を前記予熱温度から処理温度まで昇温する工程と、
    ｄ）その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行う工程と、を含むことを特徴とする熱処理方法。
  4. 前記ｂ）工程は、前記反応容器内への酸素供給量を変化させて、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下の圧力範囲で変動させながら減圧状態を維持することを特徴とする請求項３に記載の熱処理方法。
  5. 前記ｃ）工程は、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温することを特徴とする請求項３または４に記載の熱処理方法。
  6. 前記ｃ）工程は、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度まで昇温することを特徴とする請求項３ないし５のいずれか一つに記載の熱処理方法。
  7. 前記塗布膜は、ポリシラザンの塗布膜であることを特徴とする請求項１ないし６のいずれか一つに記載の熱処理方法。
  8. 基板を搭載して反応容器内に搬入する保持具と、
    前記反応容器内を加熱するための加熱手段と、
    前記反応容器内に酸素を供給するための酸素供給手段と、
    前記反応容器内を減圧する減圧手段と、
    塗布膜が塗布された基板を予熱された前記反応容器内に搬入するステップと、次いで、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温するステップと、その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行うステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする熱処理装置。
  9. 基板を搭載して反応容器内に搬入する保持具と、
    前記反応容器内を加熱するための加熱手段と、
    前記反応容器内に酸素を供給するための酸素供給手段と、
    前記反応容器内を減圧する減圧手段と、
    塗布膜が塗布された基板を予熱された前記反応容器内に搬入するステップと、次いで、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度まで昇温するステップと、その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行うステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする熱処理装置。
  10. 基板を搭載して反応容器内に搬入する保持具と、
    前記反応容器内を加熱するための加熱手段と、
    前記反応容器内に酸素を供給するための酸素供給手段と、
    前記反応容器内を減圧する減圧手段と、
    ａ）基板が塗布された基板を、塗布膜よりガスの放出される温度よりも高い予熱温度に予熱された前記反応容器内に搬入するステップと、ｂ）次いで、前記反応容器内に酸素を供給しながら、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下に減圧した状態を維持するステップと、ｃ）この反応容器内の温度を前記予熱温度から処理温度まで昇温するステップと、ｄ）その後前記塗布膜を焼成してシリコン及び酸素を含む絶縁膜を得るために熱処理を行うステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする熱処理装置。
  11. 前記ｂ）ステップにおいて、前記制御部は、前記反応容器内への酸素供給量を変化させて、当該反応容器内の圧力を０．１ｋＰａ以上１．３ｋＰａ以下の圧力範囲で変動させるように各手段を制御することを特徴とする請求項１０に記載の熱処理装置。
  12. 更に前記制御部は、前記ｃ）ステップにおいて、前記反応容器内に酸素を供給しながら当該反応容器内の圧力を６．７ｋＰａ以上２６．７ｋＰａ以下に減圧した状態で、この反応容器内の温度を予熱温度から処理温度まで昇温するステップを実行するように各手段を制御することを特徴とする請求項１０または１１に記載の熱処理装置。
  13. 更に前記制御部は、前記ｃ）ステップにおいて、前記反応容器内に酸素を供給しながら、１℃／分以上１０℃／分以下の平均昇温速度にて当該反応容器内の温度を予熱温度から処理温度までするように各手段を制御することを特徴とする請求項１０ないし１２のいずれか一つに記載の熱処理装置。
  14. 前記塗布膜は、ポリシラザンの塗布膜であることを特徴とする請求項８ないし１３のいずれか一つに記載の熱処理装置。
  15. 熱処理装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、
    前記プログラムは請求項１ないし７のいずれか一つに記載された熱処理方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
JP2006324325A 2006-11-30 2006-11-30 熱処理方法、熱処理装置及び記憶媒体 Active JP4748042B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006324325A JP4748042B2 (ja) 2006-11-30 2006-11-30 熱処理方法、熱処理装置及び記憶媒体
US11/987,134 US7879397B2 (en) 2006-11-30 2007-11-27 Method for processing polysilazane film
TW096145232A TWI411042B (zh) 2006-11-30 2007-11-28 製造聚矽氮烷之方法
KR1020070122379A KR101131640B1 (ko) 2006-11-30 2007-11-29 폴리실라잔막의 처리 방법
CN2007101963603A CN101192531B (zh) 2006-11-30 2007-11-30 处理聚硅氮烷膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006324325A JP4748042B2 (ja) 2006-11-30 2006-11-30 熱処理方法、熱処理装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2008140896A true JP2008140896A (ja) 2008-06-19
JP4748042B2 JP4748042B2 (ja) 2011-08-17

Family

ID=39487431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006324325A Active JP4748042B2 (ja) 2006-11-30 2006-11-30 熱処理方法、熱処理装置及び記憶媒体

Country Status (5)

Country Link
US (1) US7879397B2 (ja)
JP (1) JP4748042B2 (ja)
KR (1) KR101131640B1 (ja)
CN (1) CN101192531B (ja)
TW (1) TWI411042B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012018008A1 (ja) * 2010-08-05 2012-02-09 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
JP2015026693A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 膜の製造方法及びマルチチャンバー装置
JP2015026692A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 結晶化方法及び加圧式ランプアニール装置
US9082612B2 (en) 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
US9502239B2 (en) 2013-07-31 2016-11-22 Hitachi Kokusai Electric Inc. Substrate processing method, substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US9738787B2 (en) 2012-12-27 2017-08-22 Cheil Industry, Inc. Composition for forming silica-based insulating layer, method for preparing composition for forming silica-based insulating layer, silica-based insulating layer, and method for manufacturing silica-based insulating layer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
CN103839768B (zh) * 2012-11-20 2016-09-07 上海华虹宏力半导体制造有限公司 减少正硅酸乙酯炉体中颗粒杂质的方法
KR20160134290A (ko) 2015-05-15 2016-11-23 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058543A (ja) * 1998-08-10 2000-02-25 Tokyo Electron Ltd 酸化処理方法および酸化処理装置
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682927B2 (en) * 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP4331133B2 (ja) 2005-03-25 2009-09-16 株式会社東芝 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058543A (ja) * 1998-08-10 2000-02-25 Tokyo Electron Ltd 酸化処理方法および酸化処理装置
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012018008A1 (ja) * 2010-08-05 2012-02-09 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
KR101397467B1 (ko) 2010-08-05 2014-05-20 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 기판 처리 방법 및 반도체 장치의 제조 방법
US8901013B2 (en) 2010-08-05 2014-12-02 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method of processing substrate and method of manufacturing semiconductor device
US9082612B2 (en) 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
US9738787B2 (en) 2012-12-27 2017-08-22 Cheil Industry, Inc. Composition for forming silica-based insulating layer, method for preparing composition for forming silica-based insulating layer, silica-based insulating layer, and method for manufacturing silica-based insulating layer
JP2015026693A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 膜の製造方法及びマルチチャンバー装置
JP2015026692A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 結晶化方法及び加圧式ランプアニール装置
US9502239B2 (en) 2013-07-31 2016-11-22 Hitachi Kokusai Electric Inc. Substrate processing method, substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
TW200847280A (en) 2008-12-01
JP4748042B2 (ja) 2011-08-17
US20080139001A1 (en) 2008-06-12
CN101192531A (zh) 2008-06-04
CN101192531B (zh) 2011-07-20
US7879397B2 (en) 2011-02-01
KR20080049644A (ko) 2008-06-04
KR101131640B1 (ko) 2012-03-28
TWI411042B (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
JP4748042B2 (ja) 熱処理方法、熱処理装置及び記憶媒体
US7951728B2 (en) Method of improving oxide growth rate of selective oxidation processes
JP4342895B2 (ja) 熱処理方法及び熱処理装置
TWI440089B (zh) 基板處理方法及基板處理裝置
WO2007020874A1 (ja) 薄膜形成方法および半導体デバイスの製造方法
JP3965167B2 (ja) 熱処理方法及び熱処理装置
JP2011176095A (ja) 半導体装置の製造方法及び基板処理方法及び基板処理装置
KR101848573B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP2005093677A (ja) 成膜方法及び熱処理装置
JP3578155B2 (ja) 被処理体の酸化方法
JP3913638B2 (ja) 熱処理方法及び熱処理装置
JPWO2020054299A1 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP6987948B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP5051180B2 (ja) 成膜方法
JP6749469B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2024044462A1 (en) Systems and methods for depositing low-κ dielectric films
WO2019064434A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2013089833A (ja) 半導体装置の製造方法
WO2019058477A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Ref document number: 4748042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250