TWI440089B - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TWI440089B
TWI440089B TW099131172A TW99131172A TWI440089B TW I440089 B TWI440089 B TW I440089B TW 099131172 A TW099131172 A TW 099131172A TW 99131172 A TW99131172 A TW 99131172A TW I440089 B TWI440089 B TW I440089B
Authority
TW
Taiwan
Prior art keywords
substrate
substrate processing
heat treatment
temperature
processing chamber
Prior art date
Application number
TW099131172A
Other languages
English (en)
Other versions
TW201130042A (en
Inventor
Toru Harada
Masayoshi Minami
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201130042A publication Critical patent/TW201130042A/zh
Application granted granted Critical
Publication of TWI440089B publication Critical patent/TWI440089B/zh

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON

Description

基板處理方法及基板處理裝置
本發明係有關於將絕緣膜形成於元件分離槽等的基板處理技術，例如係有關於在將氧化膜等形成於被製入半導體積體電路(以下稱為IC)之半導體基板(例如半導體晶圓)上有效的基板處理方法或基板處理裝置、或者半導體裝置的製造方法與製造裝置。
在IC的製造，隨著IC的高集積化，要求構成IC之電晶體等之電路元件的微細化。因而，作為IC之元件分離形成方法，在現在，使用尺寸之控制性優異而且佔有面積小的STI(Shallow Trench Isolation)法。STI法係在將槽形成於半導體基板後，利用使用TEOS(tetraethoxysilane)與O3(臭氧)的常壓CVD(Chemical Vapor Deposition)法、或使用TEOS的電漿CVD法等，藉由將絕緣膜埋入該形成的槽內，而形成元件分離區域。
可是，最近IC的高集積化愈來愈進展，進而，是元件分離槽的深度與寬度之比的深寬比(槽的深度/槽的寬度)增大。因而，在自昔以來使用的該常壓CVD法等，要在不產生空隙或縫隙下，將絕緣膜埋入元件分離槽中這件事變得困難。
作為此空隙等的對策，例如開發一種使用SOD(Spin On Dielectric)法的埋入技術，其係藉由旋轉塗布過氫化矽氮烷聚合體溶液的塗布膜(PSZ：Polysilazane：聚矽氮烷)，而 堆積於元件間，然後，藉高溫水蒸汽氧化促進氧化．聚合反應，藉此形成絕緣膜。
可是，利用高溫水蒸汽氧化製程所形成之絕緣膜要對聚矽氮烷除去作為雜質所包含之碳或氫等而製作緻密的膜這件事並不容易。作為這種聚矽氮烷膜的形成方法，在專利文獻1表示在將聚矽氮烷塗布於基板後，以100℃~250℃的溫度進行第1熱處理，使有機溶媒蒸發，接著，以例如400℃進行第2熱處理，而使該聚矽氮烷塗布膜硬化。
[專利文獻1]特開平10-321719號公報
本發明之目的在於提供例如可將絕緣膜埋入如高深寬比而寬度窄之元件分離槽的凹部內之半導體裝置的製造方法或製造裝置，進而提供改善專利文獻1所記載的技術，例如可促進元件分離槽內之聚矽氮烷膜的氧化膜(SiO2 )化，並提高絕緣膜的膜質(耐蝕刻性)的基板處理方法(熱處理方法)及基板處理裝置(熱處理裝置)。
用以解決該課題之本發明的代表性構成係如下所示。
一種基板處理方法，其特徵為具有：基板搬入製程，係將塗布有聚矽氮烷的基板搬入基板處理室內；設定製程，係將已搬入基板的基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下 的溫度；第1熱處理製程，係在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下之溫度的狀態，對該基板進行熱處理；接著，昇溫製程，係將基板處理室內從第1熱處理製程之350℃以上、450℃以下昇溫至900℃以上、1000℃以下的溫度；及第2熱處理製程，係在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，對該基板進行熱處理。
若依據該基板處理方法，利用該第1熱處理製程，使聚矽氮烷塗布膜硬化，再利用第2熱處理製程，有效地除去聚矽氮烷所包含的雜質這件事變得容易。又，該基板處理方法在聚矽氮烷被塗布於基板上所形成之矽氮化膜之上的情況等，藉由該第2熱處理製程而聚矽氮烷膜之下層的基板被氧化等的影響小的情況，特別有效。
此外，在該第1熱處理製程之前，以100℃~250℃的溫度進行熱處理，預先使聚矽氮烷所包含的有機溶媒蒸發較佳。此熱處理製程可在聚矽氮烷被塗布於基板後，作為塗布膜之烘烤處理的一部分，在將基板搬入該基板處理室內之前進行。
以下，使用圖面說明應用本發明的實施例。第1圖係 表示作為本發明之實施例的基板處理裝置之分批式立式基板處理裝置的立體圖。第2圖係本發明之實施例之分批式立式熱處理裝置之處理爐的垂直剖面圖。
[基板處理裝置的概要]
首先，參照第1圖、第2圖，概略說明本實施例的基板處理裝置10。
如第1圖所示，盒工作台105設置於基板處理裝置10之框體101內部的前面側。盒工作台105在與未圖示的外部搬運裝置之間，進行作為基板收容容器的盒100的授受。盒搬運機115設置於盒工作台105的後方。用以保管盒100的盒架109設置於盒工作台105的後方。又，用以保管盒100的預備盒架110設置於盒工作台105的上方。淨化單元118設置於預備盒架110的上方。淨化單元118使淨化空氣在框體101的內部流通。
處理爐202設置於框體101的後部上方。晶舟升降機121設置於處理爐202的下方。晶舟升降機121使裝載了晶圓200的晶舟217在和處理爐202的內與外之間昇降。晶舟217是以水平姿勢多段地保持晶圓200的基板保持件。作為用以塞住處理爐202之下端之蓋體的密封蓋219設置於晶舟升降機121。密封蓋219垂直地支持晶舟217。
搬運晶圓200的晶圓移載機112設置於晶舟升降機121與盒架109之間。用以氣密地閉塞處理爐202之下端的爐口擋門116設置於晶舟升降機121的旁邊。爐口擋門116可在晶舟217位於處理爐202之外時閉塞處理爐202的下 端。
已裝填晶圓200的盒100從未圖示的外部搬運裝置被搬入盒工作台105。進而，利用盒搬運機115將盒100從盒工作台105搬至盒架109或預備盒架110。在盒架109，有收容成為晶圓移載機112之搬運對象之盒100的移載架123。對晶舟217被移載晶圓200的盒100利用盒搬運機115被移載至移載架123。盒100被移載至移載架123時，利用晶圓移載機112將晶圓200從移載架123移載至下降狀態的晶舟217。
既定片數的晶圓200被移載至晶舟217時，利用晶舟升降機121將晶舟217插入處理爐202內，利用密封蓋219氣密地閉塞處理爐202。在被氣密地閉塞的處理爐202內，晶圓200被加熱，同時供給處理氣體於處理爐202內，並對晶圓200進行加熱等的處理。
晶圓200的處理結束時，根據與上述之動作相反的步驟，利用晶圓移載機112將晶圓200從晶舟217移載至移載架123的盒100，再利用盒搬運機115將盒100從移載架123移載至盒工作台105，再利用未圖示的外部搬運裝置被搬至框體101的外部。
晶舟217在下降狀態，盒搬運機116將處理爐202的下端氣密地閉塞，防止外氣被捲入處理爐202內。
[處理爐]
如第1圖、第2圖所示，本實施例的基板處理裝置10具備處理爐202，處理爐202具備以圓筒形狀且石英製或 碳化矽製的反應管(reactor tube)203及襯套管209。反應管203是收容基板(在本例為晶圓200)並進行加熱處理的反應容器。反應管203成同心圓狀地設置於圓筒形之加熱部(在本例為電阻加熱器207)的內側。
反應管203係其上端被閉塞，又，利用密封蓋219經由氣密構件(在本例為O環220)氣密地閉塞其上端開口。襯套管209例如由石英(SiO2 )或碳化矽(SiC)等的耐熱材料所構成，並形成為上端及下端開口的圓筒形狀。是用以均勻地保持基板處理室201內之溫度的均熱管，襯套管209配置於加熱器207與反應管203之間。
利用加熱器207、反應管203、襯套管209及密封蓋219等構成處理爐202。又，利用反應管203及密封蓋219形成基板處理室201。基板保持構件(晶舟217)經由石英蓋218立設於密封蓋219之上。石英蓋218是保持晶舟217的保持體。晶舟217從處理爐202的下端開口被插入處理爐202內。將被分批處理的複數片晶圓200分別以水平姿勢於管軸方向(垂直方向)被多段地裝載於晶舟217。加熱器207將被插入處理爐202的晶圓200加熱至既定溫度。
密封蓋219成為從垂直方向下側與反應管203的下端抵接。密封蓋219例如由不銹鋼等的金屬所構成，並形成為圓板形。作為與反應管203之下端抵接之密封構件的O環220設置於密封蓋219的上面。
此外，如第2圖所示，亦可將底座222設置於密封蓋219之上。底座222例如由石英等的耐熱材料所構成，並 形成為圓板形。作為與反應管203之下端抵接之密封構件的O環220設置於底座222的上面。藉由使用未使用金屬材料的底座222，可減少反應管203內的金屬污染。
又，配備將密封蓋219加熱的密封蓋加熱器290，並構成為控制成所要的溫度，以抑制在底座222的上面發生凝結。
使晶舟217旋轉的晶舟旋轉機構227設置於密封蓋219的下側。晶舟旋轉機構227的轉軸貫穿密封蓋219，經由石英蓋218與晶舟217連接，並構成為以使晶舟217旋轉而使晶圓200旋轉。密封蓋219構成為利用垂直地配備於反應管203的外部之作為昇降設備的晶舟升降機121在垂直方向昇降，藉此，可對基板處理室201搬入搬出晶舟217。在晶舟旋轉機構227及晶舟升降機121，以電性連接驅動控制部285(參照第3圖)，並構成為控制成在所要之時序進行所要的動作。
晶舟217例如由石英或碳化矽等的耐熱材料所構成，構成為使複數片晶圓200以水平姿勢而且以使中心彼此一致之狀態排列並多段地保持。此外，石英蓋218設置於晶舟217的下部，或者例如由石英或碳化矽等耐熱材料所構成之作成圓板形且作為隔熱構件的隔熱板以水平姿勢被多段地配置複數片，並構成為來自加熱器207的熱難傳至密封蓋219側。
作為溫度檢測器的溫度監視器221設置於反應管203內。加熱器207及溫度監視器221與溫度控制部286以電 性連接，並構成為在既定時序控制成藉由根據由溫度監視器221所檢測出之溫度資訊調整對加熱器207的通電狀況，而基板處理室201內之溫度成為所要的溫度分佈。
用以排出反應管203與加熱器207之間之空間的環境氣體的排氣孔226設置於反應管203之上方的加熱器207。在排氣孔226，連接排氣管227，而送風機228設置於排氣管227的途中。利用送風機228，排出反應管203與加熱器207之間之空間的環境氣體。藉由排出反應管203與加熱器207之間之空間的環境氣體，而可在短時間冷卻反應管203內的晶舟217或晶圓200。在將晶圓200進行加熱處理後，藉由排出反應管203與加熱器207之間之空間的環境氣體，而冷卻晶圓200。
如第3圖所示，搬運控制部282、氣體流量控制部283、壓力控制部284、驅動控制部285及溫度控制部286與未圖示的操作部、輸出入部一起與控制基板處理裝置10整體的主控制部281以電性連接。利用這些搬運控制部282、氣體流量控制部283、壓力控制部284、驅動控制部285、溫度控制部286及主控制部281構成控制器(控制部)280。以主控制部281為首的各控制部，在硬體構成上具備CPU(中央運算單元)與記憶體。
[水蒸汽供給部]
如第2圖所示，向基板處理室201供給水蒸汽(H2 O)之作為水蒸汽供給路徑的氣體供給管233，自反應管203的下部至上部沿著晶圓200的裝載方向設置於反應管203 的外側。氣體供給管233的一端到達反應管203的上部，而氣體供給管233的另一端在反應管203的下方與水蒸汽產生器260連接。複數個氣體供給孔229設置於反應管203的上部。在水蒸汽產生器260所產生之水蒸汽自反應管203的下部在氣體供給管233內上昇，而到達反應管203的上部，並從複數個氣體供給孔229向基板處理室201內供給。
在反應管203的下部，氣體供給管233彎曲90度，並與水蒸汽產生器260連接。在水蒸汽產生器260，連接氫氣供給管232a與氧氣供給管232b。在氫氣供給管232a，從上游依序設置氫氣供給源240a、MFC(質量流量控制器：流量控制裝置)241a及開閉閥242a。在氧氣供給管232b，從上游依序設置氧氣供給源240b、MFC241b及開閉閥242b。水蒸汽產生器260使用由氫氣供給源240a所供給之氫氣、由氧氣供給源240b所供給之氧氣，產生水蒸汽。
在氣體供給管233的中途，連接非活性氣體供給管232c。在非活性氣體供給管232c，從上游側依序設置非活性氣體供給源240c、MFC241c及開閉閥242c。
在MFC241a、241b、241c，以電性連接氣體流量控制部283，並構成為在所要的時序控制成所供給之氣體的流量成為所要的量。
[排氣部]
在反應管203的下方，連接排出基板處理室201內的氣體之氣體排氣管231的一端。氣體排氣管231的另一端經由APC(Auto Pressure Controller)閥255與真空泵246(排 氣裝置)連接。基板處理室201內利用真空泵246排氣。此外，APC閥255是可藉由閥的開閉而進行基板處理室201之排氣及停止排氣的開閉閥，而且是可利用閥開度之調節而調整壓力的壓力調整閥。
又，作為壓力檢測器的壓力感測器223設置於APC閥255的上游側。依此方式，構成為進行真空排氣，以使基板處理室201內的壓力成為既定壓力(真空度)。利用APC閥255將壓力控制部284(參照第3圖)與基板處理室201及壓力感測器223以電性連接，壓力控制部284構成為根據由壓力感測器223所檢測出之壓力，利用APC閥255在所要的時序控制成基板處理室201內的壓力成為所要的壓力。
又，裝備將氣體供給管233與氣體排氣管231加熱的加熱器224，並構成為控制成所要的溫度，以抑制配管內部發生凝結。
[控制部]
控制器(控制部)280與MFC241a、241b、241c、閥242a、242b、242c、水蒸汽產生器260、APC閥255、溫度監視器221、加熱器207、加熱器224、壓力感測器223、真空泵246、晶舟旋轉機構227、晶舟升降機121以及密封蓋加熱器290等於基板處理裝置10的各構成部以電性連接。
控制器280根據程式及方法進行MFC241a、241b、241c的流量調整、閥242a、242b、242c的開閉動作、水蒸汽產生器260的起動與停止、APC閥255的開閉與壓力調整動 作、加熱器207、加熱器224的溫度調整、真空泵246的起動與停止、晶舟旋轉機構227的轉速調整、晶舟升降機121的昇降動作控制以及密封蓋加熱器290等基板處理裝置10之各構成部的控制。
使用第5圖，說明使用第1圖所示之基板處理裝置10的實施例。第5圖係表示本發明之實施例之熱處理製程例的圖。控制器280如以下所示控制本實施例的基板處理裝置10。
(1)對基板處理室201的基板搬入製程
首先，將基板處理室201內的溫度設為100~250℃，並從非活性氣體供給源240c向基板處理室201內供給非活性氣體，將基板處理室201內設為氮氣等非活性氣體環境氣體，並預先將壓力設為96000~102500Pa。具體而言，例如將基板處理室201內的溫度設為200℃，並將壓力設為100000Pa。
接著，如第4圖所示，利用晶圓移載機112，將聚矽氮烷塗布於在基板上的槽部41形成有矽氮化膜43之基板的表面，並以約100~250℃進行烘烤處理的晶圓200裝載於晶舟217，再利用晶舟升降機121將已裝載該晶圓200的晶舟217搬入基板處理室201內。第4圖係表示形成於基板上之槽部之矽氮化膜的模式圖。在第4圖，矽氧化膜42係為了提高由聚矽氮烷所形成之矽氧化膜與矽基板的密接性而形成。
在此，該烘烤處理是用以使在塗布聚矽氮烷時所使用 之有機溶媒蒸發，如本實施例所示，在基板處理裝置10為分批式裝置的情況，在與基板處理裝置10不同的裝置進行。在基板處理裝置10為逐片裝置的情況，能以基板處理裝置10進行烘烤處理。將有機溶媒與聚矽氮烷混合的理由係用以得到充分的流動性，以使聚矽氮烷進入窄槽內。該烘烤處理在第5圖以51表示，具體而言，例如，在降壓環境氣體(6000~60000Pa)、水蒸汽環境氣體下(水蒸汽分壓600~60000Pa)進行。
(2)聚矽氮烷膜的熱處理(之一)
向基板處理室201內搬入已裝載晶圓200的晶舟217後，將基板處理室201內的溫度設為350~450℃。又，以水蒸汽產生器260產生水蒸汽，並向基板處理室201內供給，同時從非活性氣體供給源240c向基板處理室201內供給是非活性氣體的氮氣。依此方式，將基板處理室201內的壓力設為6000~60000Pa、將水蒸汽的分壓設為600~60000Pa(將水分濃度設為10~100%)。在此溫度與壓力之狀態，對晶圓200進行熱處理5~120分鐘。具體而言，例如將基板處理室201內的溫度設為400℃，並將壓力設為53200Pa、將水蒸汽的分壓設為45800Pa(將水分濃度設為86%)，進行熱處理30分鐘。利用在此水蒸汽環境氣體而且降壓環境氣體的熱處理，被塗布於晶圓200的聚矽氮烷硬化。此聚矽氮烷膜的熱處理(之一)在第5圖以熱處理53表示。
此熱處理53例如在包含氧氧與水之水蒸汽環境氣體 進行。由於此水的存在，水成為觸媒，氮氣與氫氫被氧氣取代，而形成對熱堅固的Si-O鍵結。依此方式被熱處理的聚矽氮烷是以Si-O鍵結為主架構，多不包含烷基。因而，與以往的有機SOG相異，具有高的耐熱性。
(3)聚矽氮烷膜的熱處理(之二)
接著，使基板處理室201內的溫度從該聚矽氮烷膜之熱處理(之一)時的例如約400℃上昇至900~1000℃。又，從水蒸汽產生器260向基板處理室201內供給水蒸汽，同時從非活性氣體供給源240c向基板處理室201內供給是非活性氣體的氮氣。依此方式，將基板處理室201內的壓力設為6000~60000Pa、將水蒸汽的分壓設為600~60000Pa(將水分濃度設為10~100%)。在此溫度與壓力之狀態，對晶圓200進行熱處理5~120分鐘(之二)。具體而言，在本實施例，使基板處理室201內的溫度在120分鐘內從400℃大致直線上昇至1000℃，並在溫度約1000℃、壓力53200Pa、水蒸汽的分壓45800Pa(水分濃度86%)進行熱處理30分鐘。從400℃至1000℃的昇溫製程在第5圖以54表示。又，聚矽氮烷膜的熱處理(之二)在第5圖以熱處理55表示。
利用在此水蒸汽環境氣體且降壓環境氣體的熱處理55，可除去存在於晶圓200上之槽內的最深部為聚矽氮烷膜中之雜質的碳、氫、氮。結果，聚矽氮烷膜充分硬化、緻密化，作為絕緣膜可得到良好的WER(Wet Etching Rate：濕蝕刻速率)特性。WER係最終退火溫度相依性大，愈高溫WER愈慢。
此外，在第5圖，在熱處理55之後，將基板處理室201內的溫度設為900~1000℃，在降壓環境氣體而且非活性氣體環境氣體中進行第3熱處理5630分鐘。利用此第3熱處理56，可得到由除去聚矽氮烷膜中之雜質所構成緻密化之效果。
(4)自基板處理室201之基板搬出製程
接著，在基板處理室201內的溫度設為約200℃，設為氮氣等之非活性氣體環境氣體，並將壓力設為大氣壓，利用晶舟升降機121從基板處理室201內搬出已裝載進行過熱處理的晶圓200的晶舟217。
第6圖表示在本發明的熱處理後之聚矽氮烷膜中的雜質測量效果(SIMS(Secondary Ion Mass Spectrometry)分析結果)。第6圖係為表示本發明之減低雜值效果的圖。在第6圖，縱軸表示氫(H)、氮(N)、碳(C)的濃度。61是在以400℃進行聚矽氮烷膜的熱處理(之一)(第5圖的熱處理53)後，在水蒸汽環境氣體而且降壓環境氣體以700℃進行聚矽氮烷膜之熱處理的情況之第1比較例。62是在以400℃進行聚矽氮烷膜的熱處理(之一)(第5圖的熱處理53)後，在水蒸汽環境氣體而且降壓環境氣體以700℃進行聚矽氮烷膜之熱處理，然後，在為非活性氣體的氮氣環境氣體而且降壓環境氣體以1000℃進行熱處理的情況之第2比較例。63是本發明之熱處理的情況，是在以400℃進行聚矽氮烷膜的熱處理(之一)(第5圖的熱處理53)後，在水蒸汽環境氣體而且降壓環境氣體以1000℃進行聚矽氮烷膜之熱處理(之 二)(第5圖的熱處理55)的例子。
自第6圖之SIMS分析結果，在本發明之熱處理63的情況，即，在水蒸汽環境氣體以1000℃進行熱處理之高溫WET處理的情況，與第1比較例的熱處理61或第2比較例的熱處理62相比，得知可減少氫(H)、氮(N)、碳(C)的雜質濃度。在此，聚矽氮烷膜之基底為矽(Si)的情況，水蒸汽(H2 O)擴散，進行Si基板的氧化，因為發生矽氧化膜的形狀變形，或侵蝕電晶體的活化區域，所以難使用本發明的高溫WET處理。在此情況，雖然作為緻密化處理，推薦第6圖之第2比較例的熱處理62所示之未進行氧化之在非活性氣體環境氣體的熱處理(退火)，但是如第6圖所示，聚矽氮烷膜中之雜質濃度比本發明的高溫WET處理63更高。
可是，如第4圖所示，例如在聚矽氮烷膜之基底為矽氮化膜(SiN)的情況，即使進行高溫WET處理，亦可抑制Si基板的氧化。因此，作為聚矽氮烷熱處理，因為可使用高溫WET處理(1000℃)，所以可有效地減少聚矽氮烷膜中的雜質濃度。依此方式，本發明如對不進行Si基板的氧化，例如對鋪上作為Liner膜之矽氮化膜的槽部(參照第4圖)之聚矽氮烷膜的埋入特別有效。Liner膜是目的在於控制槽中的應力及提高密接性的基底膜。
如以上所述，若依據本發明的熱處理，因為可使埋入基板上之槽部的矽氧化膜更硬化，所以可提高埋入槽部之矽氧化膜的耐蝕刻性。
此外，本發明未限定為上述的實施例，當然可在不超 出其主旨之範圍內進行各種變更。
在上述的實施例，雖然說明分批式立式基板處理裝置，但是本發明亦可應用於逐片裝置。
根據以上之本專利說明書的記載，可掌握如下的發明。即，第1發明係一種基板處理方法，其特徵為具有：基板搬入製程，係將塗布有聚矽氮烷的基板搬入基板處理室內；設定製程，係將已搬入基板的基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下的溫度；第1熱處理製程，係在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下之溫度的狀態，對該基板進行熱處理；接著，昇溫製程，係將基板處理室內從第1熱處理製程之350℃以上、450℃以下昇溫至900℃以上、1000℃以下的溫度；及第2熱處理製程，係在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，對該基板進行熱處理。
依此方式構成基板處理方法時，利用該第1熱處理製程，使聚矽氮烷塗布膜硬化，再利用第2熱處理製程，有效地除去聚矽氮烷所包含的雜質這件事變得容易。又，因為接著該第1熱處理製程，進行該第2熱處理製程，所以與在該第1熱處理製程與該第2熱處理製程之間，進行以 該第1熱處理製程的處理溫度與該第2熱處理製程的處理溫度之間的溫度進行熱處理的中間熱處理製程的情況相比，可減少熱處理製程。
第2發明係申請專利範圍第1項之基板處理方法，其特徵為在該第1發明，在該第2熱處理製程之後，具有第3熱處理製程，其係在將基板處理室內設定成非活性氣體環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，對該基板進行熱處理。
依此方式構成基板處理方法時，利用第3熱處理製程，可得到由除去聚矽氮烷膜中的雜質所構成緻密化之效果。
第3發明係申請專利範圍第1或2項之基板處理方法，其特徵為在該第1發明或該第2發明，該基板係矽基板，在該矽基板，在被塗布聚矽氮烷膜之前形成矽氮化膜。
依此方式構成基板處理方法時，因為聚矽氮烷膜的基底是矽氮化膜，所以即使以高溫進行該第2熱處理製程，亦可抑制矽基板的氧化。
第4發明係一種基板處理裝置，其特徵為：具備：收容基板的基板處理室；加熱器，係將收容於基板處理室的基板加熱；水蒸汽產生器；水蒸汽供給管，係從水蒸汽產生器向基板處理室內供 給水蒸汽；排出基板處理室內之環境氣體的排氣管；及控制部；該控制部係以如下的方式控制，在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下之溫度的狀態，進行對該基板進行熱處理的第1熱處理後，將基板處理室內從第1熱處理製程之350℃以上、450℃以下昇溫至900℃以上、1000℃以下的溫度，再在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，進行對該基板進行熱處理的第2熱處理，然後，在將基板處理室內設定成非活性氣體環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，進行對該基板進行熱處理的第3熱處理。
依此方式構成基板處理裝置時，利用該第1熱處理製程，使聚矽氮烷塗布膜硬化，利用第2熱處理製程，有效地除去聚矽氮烷所包含的雜質這件事變得容易，再利用第3熱處理製程，可得到由除去聚矽氮烷膜中的雜質所構成緻密化之效果。
10‧‧‧基板處理裝置
200‧‧‧晶圓
201‧‧‧基板處理室
202‧‧‧處理爐
203‧‧‧反應管
207‧‧‧加熱器
209‧‧‧襯套管
217‧‧‧晶舟
218‧‧‧石英蓋
219‧‧‧密封蓋
220‧‧‧O環
221‧‧‧溫度監視器
223‧‧‧壓力感測器
224‧‧‧加熱器
227‧‧‧晶舟旋轉機構
229‧‧‧氣體供給孔
231‧‧‧氣體排氣管
232a‧‧‧氫氣供給管
232b‧‧‧氧氣供給管
232c‧‧‧非活性氣體供給管
233‧‧‧氣體供給管
240a‧‧‧氫氣供給源
240b‧‧‧氧氣供給源
240c‧‧‧非活性氣體供給源
241a‧‧‧質量流量控制器
241b‧‧‧質量流量控制器
241c‧‧‧質量流量控制器
246‧‧‧真空泵
224‧‧‧加熱器
242a‧‧‧開閉閥
242b‧‧‧開閉閥
242c‧‧‧開閉閥
255‧‧‧APC閥
260‧‧‧水蒸汽產生器
280‧‧‧控制器
第1圖係表示本發明之實施例之分批式立式基板處理裝置的立體圖。
第2圖係本發明之實施例之分批式立式基板處理裝置之處理爐的垂直剖面圖。
第3圖係本發明之實施例之分批式立式基板處理裝置之控制部的方塊構成圖。
第4圖係表示形成於基板上之槽部之矽氮化膜的模式圖。
第5圖係表示本發明之實施例之熱處理製程例的圖。
第6圖係表示本發明之雜質減少效果的圖。
227‧‧‧排氣管
228‧‧‧送風機
226‧‧‧排氣孔
207‧‧‧加熱器
202‧‧‧處理爐
209‧‧‧襯套管
229‧‧‧氣體供給孔
201‧‧‧基板處理室
203‧‧‧反應管
217‧‧‧晶舟
200‧‧‧晶圓
218‧‧‧石英蓋
240a‧‧‧氫氣供給源
240b‧‧‧氧氣供給源
240c‧‧‧非活性氣體供給源
242a、242b、242c‧‧‧開閉閥
232a‧‧‧氫氣供給管
232b‧‧‧氧氣供給管
232c‧‧‧非活性氣體供給管
241a、241b、241c‧‧‧質量流量控制器
233‧‧‧氣體供給管
224‧‧‧加熱器
221‧‧‧溫度監視器
223‧‧‧壓力感測器
231‧‧‧氣體排氣管
220‧‧‧O環
260‧‧‧水蒸汽產生器
222‧‧‧底座
219‧‧‧密封蓋
227‧‧‧晶舟旋轉機構
290‧‧‧密封蓋加熱器
255‧‧‧APC閥
246‧‧‧真空泵
280‧‧‧控制器

Claims (3)

  1. 一種基板處理方法，其具有：基板搬入製程，係將塗布有聚矽氮烷的基板搬入基板處理室內；設定製程，係將已搬入基板的基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下的溫度；第1熱處理製程，係在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下之溫度的狀態，對該基板進行熱處理；接著，昇溫製程，係將基板處理室內從第1熱處理製程之350℃以上、450℃以下的溫度昇溫至900℃以上、1000℃以下的溫度；第2熱處理製程，係在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，對該基板進行熱處理；及第3熱處理製程，其係於該第2熱處理製程後，在將基板處理室內設定成非活性氣體環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，對該基板進行熱處理。
  2. 如申請專利範圍第1項之基板處理方法，其中在該基板上被塗布聚矽氮烷膜之前形成矽氮化膜。
  3. 一種基板處理裝置，其特徵為：具備：收容基板的基板處理室； 加熱器，係將收容於基板處理室的基板加熱；水蒸汽產生器；水蒸汽供給管，係從水蒸汽產生器向基板處理室內供給水蒸汽；排出基板處理室內之環境氣體的排氣管；及控制部；該控制部係以如下的方式控制，在將已搬入塗布有聚矽氮烷的基板之基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及350℃以上、450℃以下之溫度的狀態，進行對該基板熱處理的第1熱處理後，將基板處理室內從第1熱處理製程之350℃以上、450℃以下昇溫至900℃以上、1000℃以下的溫度，再在將基板處理室內設定成水蒸汽環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，對該基板熱處理的第2熱處理，然後，在將基板處理室內設定成非活性氣體環境氣體、降壓環境氣體下及900℃以上、1000℃以下之溫度的狀態，進行對該基板熱處理的第3熱處理。
TW099131172A 2009-09-16 2010-09-15 基板處理方法及基板處理裝置 TWI440089B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009214452 2009-09-16
JP2010135000A JP4944228B2 (ja) 2009-09-16 2010-06-14 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201130042A TW201130042A (en) 2011-09-01
TWI440089B true TWI440089B (zh) 2014-06-01

Family

ID=43731000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131172A TWI440089B (zh) 2009-09-16 2010-09-15 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US7972979B2 (zh)
JP (1) JP4944228B2 (zh)
KR (1) KR20110030298A (zh)
CN (1) CN102024742B (zh)
TW (1) TWI440089B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US8932945B2 (en) * 2012-07-09 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment system and method
WO2014017638A1 (ja) * 2012-07-27 2014-01-30 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
JP5792390B2 (ja) 2012-07-30 2015-10-14 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
CN104798176B (zh) * 2012-11-22 2018-01-02 信越化学工业株式会社 复合基板的制造方法和复合基板
KR20160025591A (ko) 2013-07-29 2016-03-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10375901B2 (en) 2014-12-09 2019-08-13 Mtd Products Inc Blower/vacuum
JP1582475S (zh) * 2016-10-14 2017-07-31
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP6752249B2 (ja) * 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN109193340B (zh) * 2018-08-22 2019-06-28 深亮智能技术（中山）有限公司 一种垂直腔面发射激光器的湿法氧化工艺及装置
TW202143368A (zh) * 2020-01-07 2021-11-16 日商東京威力科創股份有限公司 水蒸氣處理裝置及水蒸氣處理方法、基板處理系統、以及乾蝕刻方法
CN111822304A (zh) * 2020-05-15 2020-10-27 江苏兴齐智能输电科技有限公司 钢杆管表面处理工艺
CN114300386A (zh) * 2021-12-17 2022-04-08 北京北方华创微电子装备有限公司 一种反应腔室尾气压力控制装置及半导体工艺设备
CN117287977B (zh) * 2023-11-24 2024-02-13 杭州嘉悦智能设备有限公司 碳化预热炉

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321719A (ja) 1997-05-19 1998-12-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
CN100444331C (zh) * 2003-11-11 2008-12-17 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
JP4263206B2 (ja) * 2005-11-15 2009-05-13 東京エレクトロン株式会社 熱処理方法、熱処理装置及び気化装置
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
JP2008305974A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US7972979B2 (en) 2011-07-05
US20110065288A1 (en) 2011-03-17
CN102024742A (zh) 2011-04-20
CN102024742B (zh) 2013-08-14
KR20110030298A (ko) 2011-03-23
TW201130042A (en) 2011-09-01
JP4944228B2 (ja) 2012-05-30
JP2011086908A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
TWI440089B (zh) 基板處理方法及基板處理裝置
JP6952799B2 (ja) 窒化ケイ素膜の高圧処理
WO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4342895B2 (ja) 熱処理方法及び熱処理装置
WO2006049199A1 (ja) 絶縁膜形成方法および基板処理方法
JP2005123275A (ja) 成膜方法及び成膜装置
US20170365459A1 (en) Method for manufacturing semiconductor device and recording medium
KR100964045B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체
JP6793031B2 (ja) 基板処理装置および基板処理方法、ならびに基板処理システム
JP4748042B2 (ja) 熱処理方法、熱処理装置及び記憶媒体
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP2011108737A (ja) 基板処理装置、半導体装置の製造方法、及び膜の形成方法
TW201303999A (zh) 電漿處理方法及元件分離方法
JP2005277386A (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
JP3578155B2 (ja) 被処理体の酸化方法
JP4745247B2 (ja) 半導体装置の製造方法
WO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
JP2009049316A (ja) 半導体装置の製造方法および基板処理装置
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
JP2009021560A (ja) 半導体装置の製造方法および基板処理装置
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2011066187A (ja) 成膜方法及び処理システム
JP2008047752A (ja) 半導体装置の製造方法及び装置
JP2008182194A (ja) 半導体装置の製造方法