KR100964045B1 - 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체 - Google Patents

반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체 Download PDF

Info

Publication number
KR100964045B1
KR100964045B1 KR1020050122312A KR20050122312A KR100964045B1 KR 100964045 B1 KR100964045 B1 KR 100964045B1 KR 1020050122312 A KR1020050122312 A KR 1020050122312A KR 20050122312 A KR20050122312 A KR 20050122312A KR 100964045 B1 KR100964045 B1 KR 100964045B1
Authority
KR
South Korea
Prior art keywords
reaction chamber
film
gas
substrate
processed
Prior art date
Application number
KR1020050122312A
Other languages
English (en)
Other versions
KR20060067843A (ko
Inventor
데쯔야 시바따
유따까 다까하시
고따 유메자와
마사히꼬 도미따
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060067843A publication Critical patent/KR20060067843A/ko
Application granted granted Critical
Publication of KR100964045B1 publication Critical patent/KR100964045B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반응실 내에서 피처리 기판 상에 실리콘 산질화막을 형성하는 반도체 처리용의 성막 방법은 피처리 기판을 로드하지 않은 상태에서 반응실 내의 부재에 예비 처리를 실시하는 공정과, 다음에 반응실 내에서 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 포함한다. 예비 처리는 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 동시에, 반응실 내를 제1 온도 및 제1 압력으로 설정한다.
열 처리 장치, 반응관, 정상부, 배기구, 배기관, 덮개

Description

반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체{FILM FORMATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS AND COMPUTER-READABLE MEDIUM}
도1은 본 발명의 제1 실시 형태에 관한 종형 열 처리 장치를 도시하는 도면.
도2는 도1에 도시한 장치 제어부의 구성을 도시하는 도면.
도3은 본 발명의 실시 형태에 관한 성막 방법의 레시피를 나타내는 도면.
도4는 제1 실험에서 사용된 실시예 및 비교예의 데이터를 나타내는 도면.
도5는 도4에서 언급한 실시예 및 비교예에 관한 실리콘 산질화막 중의 질소 농도를 나타내는 그래프.
도6은 제2 실험에서 사용된 실시예 및 비교예의 데이터를 나타내는 도면.
도7은 도6에서 언급한 실시예 및 비교예에 관한 반응관의 질소 농도를 나타내는 그래프.
도8은 본 발명의 제2 실시 형태에 관한 종형 열 처리 장치를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 열 처리 장치
2 : 반응관
3 : 정상부
4 : 배기구
5 : 배기관
6 : 덮개
7 : 보온통
8 : 히터
9 : 지지체
10 : 회전 테이블
11 : 웨이퍼 보트
12 : 회전 지지 기둥
13 : 회전 기구
14 : 회전축
15 : 회전 도입부
16 : 히터
17 : 처리 가스 도입관
18 : 퍼지 가스 도입관
100 : 제어부
[문헌 1] 일본 특허 공개 평5-251428호 공보
본 발명은, 반도체 웨이퍼 등의 피처리 기판 상에 실리콘 산질화막(SiON막)을 형성하는 반도체 처리용의 성막 방법 및 장치에 관한 것이다. 여기서, 반도체 처리라 함은, 웨이퍼나 LCD(Liquid Crystal Display)나 FPD(Flat Panel Display)용의 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나 반도체 디바이스에 접속되는 배선 및 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 여러 가지의 처리를 의미한다.
반도체 디바이스의 제조 공정에서는, 열 처리나 CVD(Chemical Vapor Deposition) 등의 처리에 의해 피처리 기판, 예를 들어 반도체 웨이퍼 상에 실리콘 질화막이나 실리콘 산질화막 등의 박막을 형성하는 처리가 행해진다. 예를 들어, 일본 특허 공개 평5-251428호 공보(특허 문헌 1)는 열 처리에 의해 실리콘 산질화막을 형성하는 방법을 개시한다. 이 방법은 반응실 내에서 피처리 기판 상에 실리콘 산화막을 형성하는 공정과, 다음에 반응실 내에서 피처리 기판 상의 실리콘 산화막을 질화하는 공정을 구비한다.
최근, 디바이스의 미세화에 수반하고, 실리콘 산질화막의 박막화가 요구되어 있다. 실리콘 산질화막을 박막화하면, 실리콘 산질화막 중에 포함되는 질소 농도의 약간의 어긋남이 디바이스의 전기 특성에 큰 영향을 준다. 예를 들어, 배치식의 종형 열 처리 장치인 경우, 반응실 내의 부재를 교환하는 것만으로, 형성되는 실리콘 산질화막 중에 포함되는 질소 농도가 저하한다. 이러한, 실리콘 산질화막 중의 질소 농도의 변화에 의해, 이 막을 포함하는 디바이스의 전기 특성이 변화하 게 된다.
본 발명은, 실리콘 산질화막 중에 포함되는 질소 농도의 변화를 억제하고, 원하는 질소 농도의 실리콘 산질화막을 계속적으로 안정되게 형성할 수 있는 반도체 처리용의 성막 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명은 또, 실리콘 산질화막 중에 포함되는 질소 농도를 향상시킬 수 있는 반도체 처리용의 성막 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은 반응실 내에서 피처리 기판 상에 실리콘 산질화막을 형성하는 반도체 처리용의 성막 방법이며,
상기 피처리 기판을 로드하지 않은 상태에서 상기 반응실 내의 부재에 예비 처리를 실시하는 공정과, 여기서 상기 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 동시에, 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과,
다음에, 상기 반응실 내에 상기 피처리 기판을 로드하여 성막 처리를 행함으로써 상기 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 구비한다.
본 발명의 제2 시점은 반도체 처리용의 성막 장치이며,
피처리 기판을 수납하는 반응실과,
상기 반응실 내에서 상기 피처리 기판을 지지하는 지지 부재와,
상기 반응실 내의 상기 피처리 기판을 가열하는 히터와,
상기 반응실 내를 배기하는 배기계와,
상기 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 예비 처리 가스 공급계와,
상기 반응실 내에 실리콘 산질화막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와,
상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는,
상기 피처리 기판을 로드하지 않은 상태에서 상기 반응실 내의 부재에 예비 처리를 실시하는 공정과, 여기서 상기 반응실 내에 상기 예비 처리 가스를 공급하는 동시에, 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과,
다음에, 상기 반응실 내에 상기 피처리 기판을 로드하여 성막 처리를 행함으로써 상기 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 실행한다.
본 발명의 제3 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
상기 프로그램 지령은 프로세서에 의해 실행될 때, 반응실 내에서 피처리 기판 상에 실리콘 산질화막을 형성하는 반도체 처리용의 성막 장치에,
상기 피처리 기판을 로드하지 않은 상태에서 상기 반응실 내의 부재에 예비 처리를 실시하는 공정과, 여기서 상기 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 동시에, 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과,
다음에, 상기 반응실 내에 상기 피처리 기판을 로드하여 성막 처리를 행함으로써 상기 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 실행시킨다.
본 발명의 부가적인 목적 및 장점은 다음의 기술에서 개시될 것이며, 일부에서는 상세한 설명으로부터 명확해지거나 본 발명의 실시에 의해 알 수 있을 것이다. 본 발명의 목적 및 장점은 특히 이후에 지적된 수단 및 조합에 의해 인식되고 얻어질 수도 있다.
이하에, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 부여하여 중복 설명은 필요한 경우에만 행한다.
도1은, 본 발명의 제1 실시 형태에 관한 종형 열 처리 장치를 도시하는 도면이다. 본 장치는, 실리콘 산질화막을 형성하기 위한 배치식 종형 열 처리 장치(1)로 구성된다. 도1에 도시한 바와 같이, 열 처리 장치(1)는 길이 방향이 수직 방향을 향하게 된 대략 원통형의 반응관(반응실)(2)을 갖는다. 반응관(2)은 내열 및 내부식성이 우수한 재료, 예를 들어 석영 및 탄화규소(SiC)로 이루어지는 군으로부터 선택된 재료를 주성분(50 ％ 이상)으로 한다.
반응관(2)의 상단부에는 상단부측을 향해 직경이 축소되도록 대략 원뿔 형상으로 형성된 정상부(3)가 배치된다. 정상부(3)의 중앙에는 반응관(2) 내의 가스를 배기하기 위한 배기구(4)가 배치된다. 배기구(4)에는 기밀인 배기관(5)을 통해 배기부(GE)가 접속된다. 배기부(GE)에는 밸브 및 진공 배기 펌프(도1에 도시하지 않음, 도2에 부호 127로 지시) 등의 압력 조정 기구가 배치되고, 배기부(GE)에 의해 반응관(2) 내의 분위기가 배출되는 동시에, 소정의 압력(진공도)으로 설정 가능하 게 된다.
반응관(2)의 하방에는 덮개(6)가 배치된다. 덮개(6)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성된다. 덮개(6)는, 후술하는 보트 엘리베이터(도1에 도시하지 않음, 도2에 부호 128로 지시)에 의해 상하 이동 가능하게 구성된다. 보트 엘리베이터에 의해 덮개(6)가 상승되면, 반응관(2)의 하방측(노구 부분)이 폐쇄된다. 보트 엘리베이터에 의해 덮개(6)가 하강되면, 반응관(2)의 하방측(노구 부분)이 개구된다.
덮개(6)의 상부에는 보온통(7)이 배치된다. 보온통(7)은 반응관(2)의 노구 부분으로부터의 방열에 의한 반응관(2) 내의 온도 저하를 방지하는 저항 발열체로 이루어지는 평면 형상의 히터(8)를 갖는다. 이 히터(8)는 통 형상의 지지체(9)에 의해, 덮개(6)의 표면으로부터 소정의 높이에 지지된다.
보온통(7)의 상방에는 회전 테이블(10)이 배치된다. 회전 테이블(10)은 피처리 기판, 예를 들어 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(11)를 회전 가능하게 적재하는 적재대로서 기능한다. 구체적으로는, 회전 테이블(10)의 하부에는 회전 지지 기둥(12)이 배치된다. 회전 지지 기둥(12)은 히터(8)의 중앙부를 관통하여 회전 테이블(10)을 회전시키는 회전 기구(13)에 접속된다.
회전 기구(13)는 모터(도시하지 않음)와, 덮개(6)의 하면측으로부터 상면측에 기밀 상태에서 관통 도입된 회전축(14)을 구비하는 회전 도입부(15)로 주로 구성된다. 회전축(14)은 회전 테이블(10)의 회전 지지 기둥(12)에 연결되고, 회전 지지 기둥(12)을 통해 모터의 회전력을 회전 테이블(10)에 전한다. 이로 인해, 회 전 기구(13)의 모터에 의해 회전축(14)이 회전하면, 회전축(14)의 회전력이 회전 지지 기둥(12)에 전해져 회전 테이블(10)이 회전한다.
웨이퍼 보트(11)는 반도체 웨이퍼(W) 혹은 반도체 웨이퍼(W) 및 더미 웨이퍼가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들어 100매 수용 가능하게 구성된다. 더미 웨이퍼는 웨이퍼 보트(11)의 소정 위치, 예를 들어 웨이퍼 보트(11)의 상부나 하부에 수용된다. 더미 웨이퍼의 수는 수용하는 반도체 웨이퍼(W)의 매수 등에 따라서 변경된다. 웨이퍼 보트(11)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영 및 탄화규소(SiC)로 이루어지는 군으로부터 선택된 재료를 주성분으로 한다. 이와 같이, 회전 테이블(10) 상에 웨이퍼 보트(11)가 적재되기 때문에, 회전 테이블(10)이 회전하면 웨이퍼 보트(11)가 회전하고, 웨이퍼 보트(11) 내에 수용된 반도체 웨이퍼(W)가 회전한다.
반응관(2)의 주위에는 반응관(2)을 둘러싸도록, 예를 들어 저항 발열체로 이루어지는 히터(16)가 배치된다. 이 히터(16)에 의해 반응관(2)의 내부가 소정의 온도로 승온(가열)되고, 이 결과 반도체 웨이퍼(W)가 소정의 온도로 가열된다.
반응관(2)의 하단부 근방의 측면에는, 반응관(2) 내에 처리 가스(예를 들어, 예비 처리 가스 및 성막 가스)를 도입하는 처리 가스 도입관(17)이 삽입 관통된다. 처리 가스 도입관(17)은, 후술하는 매스플로우 컨트롤(MFC)(도1에 도시하지 않음, 도2에 부호 125로 지시)을 통해 처리 가스 공급원(GS1)에 접속된다.
예비 처리 가스는 질화 가스 또는 산질화 가스, 예를 들어 암모니아(NH3), 산화질소(NO), 일산화이질소(N2O), 이산화질소(NO2)로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함한다. 예를 들어, 성막용 가스로서는 피처리 기판의 실리콘 표면(예를 들어, 실리콘 웨이퍼의 표면)을 산화하여 실리콘 산화막을 형성하는 산화 가스와, 이 실리콘 산화막을 질화하여 실리콘 산질화막(SiON막)을 형성하는 질화 가스 또는 산질화 가스가 이용된다. 예를 들어, 산화 가스는 물(H2O) 및 산소(O2)로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함한다. 예를 들어, 질화 가스 또는 산질화 가스는 암모니아, 산화질소, 일산화이질소, 이산화질소 등으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함한다.
또, 도1에서는 처리 가스 도입관(17)을 하나만 나타내고 있지만, 본 실시 형태에서는 처리 공정의 종류 혹은 반응관(2) 내로 도입하는 가스의 종류에 따라, 복수개의 처리 가스 도입관(17)이 삽입 관통된다. 구체적으로는, 반응관(2) 내에 산화 가스를 도입하는 가스 도입관과, 반응관(2) 내에 질화 가스 또는 산질화 가스를 도입하는 가스 도입관(예비 처리와 성막 처리로 겸용됨)이 반응관(2)의 하단부 근방의 측면에 삽입 관통된다.
또한, 반응관(2)의 하단부 근방의 측면에는 퍼지 가스 공급관(18)이 삽입 관통된다. 퍼지 가스 공급관(18)은, 후술하는 매스플로우 컨트롤(MFC)(도1에 도시하지 않음, 도2에 부호 125로 지시)을 통해 퍼지 가스 공급원(GS2)에 접속된다.
또한, 열 처리 장치(1)는 장치 각 부의 제어를 행하는 제어부(100)를 갖는다. 도2는 제어부(100)의 구성을 도시하는 도면이다. 도2에 도시한 바와 같이, 제어부(100)에는 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등이 접속된다.
조작 패널(121)은 표시 화면과 조작 버튼을 구비하고, 오퍼레이터의 조작 지시를 제어부(100)에 전하고, 또한 제어부(100)로부터의 여러 가지 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는 반응관(2) 내 및 배기관(5) 내의 각 부의 온도를 측정하고, 그 측정치를 제어부(100)에 통지한다. 압력계(군)(123)는 반응관(2) 내 및 배기관(5) 내의 각 부의 압력을 측정하고, 측정치를 제어부(100)에 통지한다.
히터 컨트롤러(124)는 히터(8) 및 히터(16)를 개별로 제어하기 위한 것이다. 히터 컨트롤러(124)는 제어부(100)로부터의 지시에 응답하여 히터(8) 및 히터(16)에 통전하여 이들을 가열한다. 히터 컨트롤러(124)는, 또한 히터(8) 및 히터(16)의 소비 전력을 개별로 측정하여 제어부(100)에 통지한다.
MFC(125)는 처리 가스 도입관(17) 및 퍼지 가스 공급관(18) 등의 각 배관에 배치된다. MFC(125)는, 각 배관을 흐르는 가스의 유량을 제어부(100)로부터 지시된 양으로 제어한다. MFC(125)는, 또한 실제로 흐른 가스의 유량을 측정하여 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 배관에 배치되고, 각 배관에 배치된 밸브의 개방도를 제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는 배기관(5)에 접속되어 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는 덮개(6)를 상승시킴으로써, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내에 로드한다. 보트 엘리베이터(128)는, 또한 덮개(6)를 하강시킴으로써, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내에서 언로드한다.
제어부(100)는 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 서로 접속되어 버스(116)를 통해, 각 부 사이에서 정보가 전달된다.
레시피 기억부(111)에는 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 열 처리 장치(1)의 제조 최초는 셋업용 레시피만이 저장된다. 셋업용 레시피는, 각 열 처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는 사용자가 실제로 행하는 열 처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는, 예를 들어 후술하는 도3에 도시한 바와 같이 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터, 처리 완료한 웨이퍼(W)를 언로드하기까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은 EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은 CPU(115)의 워크 영역 등으로서 기능한다.
I/O 포트(114)는 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등에 접속되고, 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit)(115)는 제어부(100)의 중추를 구성한다. CPU(115)는 ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)에 따라서, 열 처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는 온도 센서(군)(122), 압력계(군)(123), MFC(125) 등에 반응관(2) 내 및 배기관(5) 내의 각 부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는 이 측정 데이터에 따라서, 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하고, 상기 각 부가 프로세스용 레시피에 따르도록 제어한다.
다음에, 이상과 같이 구성된 열 처리 장치(1)를 이용한 실리콘 산질화막의 형성 방법에 대해 설명한다. 본 실시 형태에서는, 우선 반도체 웨이퍼(W)를 로드하지 않는 상태에서 반응관(2) 내의 부재에 예비 처리를 실시한다. 그 후, 반응관(2) 내에 반도체 웨이퍼(W)를 로드하고, 산소(O2)를 이용하여 반도체 웨이퍼(W) 상에 실리콘 산화막(열 산화막)을 형성한다. 다음에, 암모니아(NH3)를 이용하여 실리콘 산화막을 질화함으로써 실리콘 산질화막을 형성한다. 도3은, 본 발명의 실시 형태에 관한 성막 방법의 레시피를 도시하는 도면이다.
또, 이하의 설명에 있어서, 열 처리 장치(1)를 구성하는 각 부의 동작은, 제어부(100)[CPU(115)]에 의해 제어된다. 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 상술된 바와 같이 제어부(100)[CPU(115)]가 히터 컨트롤 러(124)[히터(8), 히터(16)], MFC(125)[처리 가스 도입관(17), 퍼지 가스 공급관(18)], 밸브 제어부(126), 진공 펌프(127) 등을 제어함으로써, 도3에 도시한 레시피에 따른 조건이 된다.
우선, 예비 처리를 행하기 위해, 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 300 ℃로 설정한다. 또한, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소(N2)를 공급한다. 다음에, 반도체 웨이퍼(W)가 수용되어 있지 않은 웨이퍼 보트(11)를 덮개(6)[회전 테이블(10)] 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개(6)를 상승시킨다. 이에 의해, 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정). 또, 실리콘 산질화막의 형성하는 차속의 성막 처리에 있어서 더미 웨이퍼를 이용하는 경우에는, 이 예비 처리에 있어서 더미 웨이퍼를 웨이퍼 보트(11) 내의 소정의 위치에 배치한다.
다음에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하는 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 질화 온도 처리 온도, 예를 들어 도3의 (a)에 도시한 바와 같이 1000 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들어 도3의 (b)에 도시한 바와 같이 16000 ㎩(120 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도로 안정되기까지 행한다(안정화 공정).
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로 부터의 질소의 공급을 정지한다. 그리고, 처리 가스 도입관(17)으로부터 질화 가스(예비 처리 가스)를 반응관(2) 내로 도입하고, 반응실 내 부재의 표면을 질화한다(예비 질화 공정). 여기서, 질화 가스로서 암모니아(NH3)를 소정량, 예를 들어 도3의 (e)에 도시한 바와 같이 2 리터/분 공급한다. 예비 질화 공정은 반응관(2)의 내벽, 더미 웨이퍼, 웨이퍼 보트(11) 등의 반응관(2) 내 부재의 표면의 질화가 거의 포화되기까지 행한다. 예를 들어, 예비 질화 공정은 도3의 (f)에 도시한 바와 같이 240분간에 걸쳐 행한다.
예비 질화 공정에 있어서의 반응관(2) 내의 온도는 600 내지 1050 ℃로 하는 것이 바람직하고, 800 내지 1000 ℃로 하는 것이 보다 바람직하다. 반응관(2) 내의 온도가 600 ℃보다 낮아지면, 반응관(2)의 내벽 등의 질화에 시간이 지나치게 걸린다. 600 ℃ 이상, 특히 800 ℃ 이상으로 하면, 단시간에서 질화 처리를 행할 수 있다. 단, 이 온도를 지나치게 높이면, 열 처리 장치(1)를 구성하는 부품의 열 열화를 방지하는 조치가 필요하게 된다. 이로 인해, 예비 질화 공정에 있어서의 반응관(2) 내의 온도는 1050 ℃ 이하로 하는 것이 바람직하고, 1000 ℃ 이하로 하는 것이 보다 바람직하다.
예비 질화 공정에 있어서의 반응관(2) 내의 압력은 665 ㎩(5 Torr) 내지 100000 ㎩(750 Torr)로 하는 것이 바람직하다. 특히, 예비 질화 공정에 있어서의 반응관(2) 내의 압력은 2660 ㎩(20 Torr) 내지 17290 ㎩(130 Torr)로 하는 것이 보다 바람직하고, 13300 ㎩(100 Torr) 내지 16000 ㎩(120 Torr)로 하는 것이 가장 바 람직하다. 이러한 범위로 함으로써, 효율적인 질화 처리를 행할 수 있다.
반응관(2)의 내벽 등이 질화되면, 처리 가스 도입관(17)으로부터의 암모니아의 공급을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급함으로써, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
다음에, 반응관(2) 내의 온도를 저하하여 소정의 온도, 예를 들어 300 ℃로 한다. 이와 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하고, 도3의 (b)에 도시한 바와 같이 반응관(2) 내의 압력을 상압으로 복귀한다. 그리고, 보트 엘리베이터(128)에 의해 덮개(6)를 하강시켜 질화한 웨이퍼 보트(11)를 반응관(2) 밖으로 언로드한다(언로드 공정).
계속해서, 성막 처리를 행하기 위해, 웨이퍼 보트(11)에 실리콘 표면을 갖는 반도체 웨이퍼(전형적으로는 실리콘 웨이퍼)(W)를 수용한다. 또, 성막 처리에서 더미 웨이퍼를 이용하는 경우에는, 예비 처리를 한 더미 웨이퍼를 그대로 웨이퍼 보트(11)에 적재해 둔다. 다음에, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개(6)를 상승시킨다. 이에 의해, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에 반응관(2)을 밀폐한다(로드 공정).
다음에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공 급하는 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 산화 온도, 예를 들어 도3의 (a)에 도시한 바와 같이 800 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들어 도3의 (b)에 도시한 바와 같이 2660 ㎩(20 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도로 안정되기까지 행한다(안정화 공정).
또한, 회전 기구(13)의 모터를 제어하여 회전 테이블(10)을 회전시키고, 웨이퍼 보트(11)를 회전시킨다. 웨이퍼 보트(11)를 회전시킴으로써, 웨이퍼 보트(11)에 수용된 반도체 웨이퍼(W)도 회전하고, 반도체 웨이퍼(W)가 균일하게 가열된다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 처리 가스 도입관(17)으로부터 산화 가스를 반응관(2) 내로 도입하고, 웨이퍼(W)의 실리콘 표면을 산화하여 실리콘 산화막을 형성한다(산화 공정). 여기서, 산화 가스로서 산소(O2)를 소정량, 예를 들어 도3의 (d)에 도시한 바와 같이 5 리터/분을 공급한다. 예를 들어, 산화 공정은, 도3의 (f)에 도시한 바와 같이 5 내지 20분간에 걸쳐 행한다.
반도체 웨이퍼(W)의 표면에 소정 두께의 실리콘 산화막이 형성되면, 처리 가스 도입관(17)으로부터의 산소의 공급을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정).
다음에, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하는 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 질화 온도, 예를 들어 도3의 (a)에 도시한 바와 같이 900 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여 반응관(2)을 소정의 압력, 예를 들어, 도3의 (b)에 도시한 바와 같이 8000 ㎩(60 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을 반응관(2)이 소정의 압력 및 온도로 안정되기까지 행한다(안정화 공정). 또한, 상술한 바와 마찬가지로 회전 기구(13)의 모터를 제어하여 회전 테이블(10)을 회전시키고, 웨이퍼 보트(11)를 회전시켜 반도체 웨이퍼(W)를 균일하게 가열한다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 처리 가스 도입관(17)으로부터 질화 가스를 반응관(2) 내로 도입하고, 웨이퍼(W)의 표면의 실리콘 산화막을 질화하고, 실리콘 산질화막을 형성한다(막 질화 공정). 여기서, 질화 가스로서 암모니아를 소정량, 예를 들어 도3의 (e)에 도시한 바와 같이 2 리터/분 공급한다. 예를 들어, 막 질화 공정은 도3의 (f)에 도시한 바와 같이 1 내지 15분간에 걸쳐 행한다. 이러한 공정에 의해 형성되는 실리콘 산질화막은, 예를 들어 두께 막이 10 ㎚ 내지 30 ㎚이며, 질소 농도가 5 ％ 내지 20 ％이다.
반도체 웨이퍼(W)의 표면에 소정 두께의 실리콘 산질화막이 형성되면, 처리 가스 도입관(17)으로부터의 암모니아의 공급을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정).
다음에, 반응관(2) 내의 온도를 내려 소정의 온도, 예를 들어 300 ℃로 한다. 이와 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급하여, 도3의 (b)에 도시한 바와 같이 반응관(2) 내의 압력을 상압으로 복귀한다. 그리고, 보트 엘리베이터(128)에 의해 덮개(6)를 하강시켜 실리콘 산질화막이 형성된 웨이퍼(W)와 함께 웨이퍼 보트(11)를 반응관(2) 밖으로 언로드한다(언로드 공정).
<제1 실험>
상술의 성막 방법에 의해 형성된 실리콘 산질화막의 질소 농도의 확인을 행하였다. 구체적으로는, 상기 실시 형태에 관한 예비 처리를 행하는 실시예 PE1 내지 PE5 및 예비 처리를 행하지 않는 비교예 CE1, CE2에 관한 것으로, 상술의 성막 처리를 행하여 실리콘 웨이퍼 상에 실리콘 산질화막을 형성하였다. 그리고, 실리콘 산질화막 중의 질소 농도를, X선 광전자 분광법(XPS 측정)에 의해 측정하였다. 또한, 성막 처리로 이용한 더미 웨이퍼의 상태를, 2차 이온 질량 분석법(SIMS 측정)에 의해 더미 웨이퍼 중의 열 산화막에 포함되는 질소의 혼입량으로부터 판단하였다. 더미 웨이퍼로서, 100 ㎚ 두께의 열 산화막을 부여한 실리콘 웨이퍼를 이용하였다.
도4는, 제1 실험에서 사용된 실시예 PE1 내지 PE5 및 비교예 CE1, CE2의 데이터를 나타내는 도면이다. 도5는, 도4에서 언급한 실시예 PE1 내지 PE5 및 비교예 CE1, CE2에 관한 실리콘 산질화막 중의 질소 농도를 나타내는 그래프이다.
실시예 PE1 내지 PE5에서는, 성막 처리에 앞서서 질화 가스로서 암모니아를 사용하여 상술의 예비 처리를 행하였다. 실시예 PE1 내지 PE5의 질화 시간은, 각각 2, 4, 6, 8, 6 시간으로 하였다. 실시예 PE1 내지 PE4에서는, 예비 처리 전에 신품의 더미 웨이퍼(100 ㎚막의 열 산화막을 부여함)를 웨이퍼 보트(11)에 수용, 즉 더미 웨이퍼를 신품으로 교환하였다. 실시예 PE5에서는, 예비 처리 전에 더미 웨이퍼를 신품으로 교환하지 않았다(즉, 예비 질화에 의해 표면이 이미 질화되어 있는 더미 웨이퍼를 사용함).
비교예 CE1, CE2에서는, 성막 처리에 앞서서 상술의 예비 처리를 행하지 않았다. 비교예 CE1에서는, 성막 처리 전에 더미 웨이퍼를 신품으로 교환하지 않았다(즉, 예비 질화에 의해 표면이 이미 질화되어 있는 더미 웨이퍼를 사용함). 비교예 CE2에서는 성막 처리 전에 더미 웨이퍼를 신품으로 교환하였다.
도5에 있어서, 비교예 CE2와 실시예 PE1 내지 PE4에 나타낸 바와 같이, 더미 웨이퍼를 신품으로 교환해도 예비 처리(예비 질화 공정)를 행함으로써, 실리콘 산질화막 중에 포함되는 질소 농도를 향상시킬 수 있었다. 특히, 예비 질화 공정을 4 시간 이상 행함으로써, 실리콘 산질화막 중에 포함되는 질소 농도를 향상시킬 수 있었다. 이는, 4 시간의 예비 질화 공정에 의해 반응관(2) 내의 부재[반응관(2)의 내벽, 웨이퍼 보트(11), 더미 웨이퍼 등]의 표면의 질화가, 거의 포화된 상태가 되었기 때문이라고 생각된다.
또한, 예비 질화 공정을 6 시간 이상 행함으로써, 실리콘 산질화막 중에 포함되는 질소 농도를 크게 향상시킬 수 있었다. 이는, 6 시간 이상 행함으로써 반응관(2) 내의 부재[반응관(2)의 내벽, 웨이퍼 보트(11), 더미 웨이퍼 등]의 표면의 질화가 완전히 포화되었기 때문이라고 생각된다. 도4에 도시한 바와 같이, 실시예 PE3, PE4에서는 더미 웨이퍼가 질화되어 포화된 상태가 되었다.
또한, 비교예 CE1과 실시예 PE1 내지 PE5에 나타낸 바와 같이, 본 실시 형태에 관한 성막 방법을 이용함으로써, 상술의 예비 처리를 행하지 않는 종래의 성막 방법에 비교하여 실리콘 산질화막 중에 포함되는 질소 농도를 향상시킬 수 있었다. 또한, 실시예 PE 3과 실시예 PE 5에 나타낸 바와 같이, 더미 웨이퍼의 교환의 유무에 상관없이, 실리콘 산질화막의 질소 농도는 거의 같은 값, 즉 거의 변화하지 않았다. 즉, 비교예 CE1과 비교예 CE2와의 관계와 같이, 더미 웨이퍼의 교환에 의해 실리콘 산질화막의 질소 농도가 저하하지 않게 되었다. 이는, 예비 질화 공정에 의해 반응관(2) 내의 부재[반응관(2)의 내벽, 웨이퍼 보트(11), 더미 웨이퍼 등]의 표면의 질화가 포화된 상태가 되기 때문이라고 생각된다.
상술한 바와 같이, 본 실시 형태에 관한 성막 방법을 이용함으로써, 실리콘 산질화막 중에 포함되는 질소 농도의 변화를 억제할 수 있다. 또, 원하는 질소 농도의 실리콘 산질화막을 계속적으로 안정적으로 형성할 수 있다.
<실험 2>
다음에, 상술의 성막 방법에 의해 실리콘 산질화막을 형성한 후, 반응관(2)(석영)의 질소 농도의 측정을 행하였다. 구체적으로는, 상기 실시 형태에 관한 예비 처리를 행하는 실시예 PE 6 내지 8 및 예비 처리를 행하지 않은 비교예 CE 3에 관한 것으로, 상술의 성막 처리를 행하여 실리콘 웨이퍼 상에 실리콘 산질화막을 형성하였다. 그리고, 처리에 사용한 반응관(2)의 질소 농도를 X선 광전자 분광법 (XPS 측정)에 의해 측정하였다. 또한, 반응관(2)의 상태를 2차 이온 질량 분석법(SIMS 측정)에 의해 반응관(2)을 구성하는 석영에 포함되는 질소의 혼입량으로부터 판단하였다. 또, 더미 웨이퍼로서 표면을 미리 질화하여 포화시킨 더미 웨이퍼를 이용하였다.
도6은, 제2 실험에서 사용된 실시예 PE 6 내지 8 및 비교예 CE 3의 데이터를 나타내는 도면이다. 도7은, 도6에서 언급한 실시예 PE 6 내지 8 및 비교예 CE 3에 관한 반응관의 질소 농도를 나타내는 그래프이다.
실시예 PE 6 내지 8에서는 반응관(2)을 신품으로 교환하고, 성막 처리에 앞서서 질화 가스로서 암모니아를 사용하여 상술의 예비 처리를 행하였다. 실시예 PE 6 내지 8의 질화 시간은, 각각 2, 4, 6 시간으로 하였다. 비교예 CE 3에서는 반응관(2)을 신품으로 교환하고, 성막 처리에 앞서서 상술의 예비 처리를 행하지 않았다.
도6 및 도7에 도시한 바와 같이, 예비 질화 공정을 2 시간 행함으로써, 반응관(2)을 구성하는 석영이 대부분 질화되었다. 특히, 예비 질화 공정을 4 시간 이상 행함으로써, 반응관(2)을 구성하는 석영이 포화되기까지 질화되었다. 이로 인해, 반응관(2)을 신품으로 교환한 경우에는 2 시간 이상, 특히 4 시간 이상의 예비 질화 공정을 하는 것이 바람직하다.
이상 설명한 바와 같이, 본 실시 형태에 따르면 예비 처리에 의해, 반응관(2) 내의 부재[반응관(2)의 내벽, 웨이퍼 보트(11), 더미 웨이퍼 등]를 거의 포화하기까지 질환한다. 이에 의해, 형성하는 실리콘 산질화막의 질소 농도가 저하되 지 않게 된다. 또한, 실리콘 산질화막 중에 포함되는 질소 농도의 변화를 억제할 수 있다. 또, 원하는 질소 농도의 실리콘 산질화막을 계속적으로 안정적으로 형성할 수 있다.
또, 상기 실시 형태에서는 실리콘 산질화막의 성막 공정마다 예비 질화 공정을 행하는 형태가 나타낸다. 그러나, 실리콘 산질화막 중에 포함되는 질소 농도의 변화가 문제가 되지 않은 범위 내이면, 성막 공정을 복수회 행하는 것마다 예비 질화 공정을 행하도록 해도 좋다.
상기 실시 형태에서는, 예비 처리 가스 및 산화막을 질화하는 질화 가스로서 암모니아를 이용한다. 그러나, 예비 처리 가스는 다른 질화 가스 혹은 산질화 가스, 예를 들어 산화질소, 일산화이질소, 이산화질소 등이라도 좋다.
상기 실시 형태에서는, 예비 처리 가스를 플라즈마화하지 않고(즉, 비플라즈마 상태에서) 반응관(2) 내에 공급하고, 여기서 가열에 의해 예비 처리 가스를 활성화한다. 그리고, 이 활성화된 예비 처리 가스에 의해 반응관(2) 내의 부재[반응관(2)의 내벽, 웨이퍼 보트(11), 더미 웨이퍼 등]을 질화시킨다. 이에 대신하여, 예비 처리 가스를 플라즈마화하면서(즉, 플라즈마 상태로) 반응관(2) 내에 공급하고, 이 활성화된 예비 처리 가스에 의해 반응관(2) 내의 부재를 질화시킬 수 있다.
도8은, 본 발명의 제2 실시 형태에 관한 종형 열 처리 장치를 도시하는 도면이다. 이 장치(201)는 처리 가스 도입관(17)에 플라즈마 생성기(202)가 배치되는 점을 제외하고, 상술의 열 처리 장치(1)와 같이 구성된다. 이 성막 장치(201)에 따르면, 처리 가스 공급원(GS1)으로부터의 예비 처리 가스가 플라즈마 생성기(202) 를 통과할 때에, 플라즈마화되어 활성화(질소 활성종을 생성)된다. 이렇게 하여 예비 처리 가스가 활성화된 상태에서 반응관(2) 내에 공급되고, 가스 중의 질소 활성종에 의해 반응관(2) 내의 부재[반응관(2)의 내벽, 웨이퍼 보트(11), 더미 웨이퍼 등]가 질화된다. 이 경우, 반응관(2) 내의 온도는 200 내지 800 ℃로 하는 것이 바람직하다. 또한, 반응관(2) 내의 암모니아의 압력(암모니아 분압)은 13.3 내지 16000 ㎩(0.1 내지 120 Torr)로 하는 것이 바람직하다. 이러한 범위로 함으로써, 효율적인 질화 처리를 행할 수 있다.
플라즈마 생성기(202)로서는 평행 평판형, 마그네트론형, 유도 결합형, ECR(Electron Cyclotron Resonance)형 등의 각종의 플라즈마 생성기를 이용할 수 있다. 플라즈마 생성기(202)가 RF 전원을 사용하는 경우, 예를 들어 13.56 ㎒의 고주파 전력을 50 내지 2000 W 인가하는 것이 바람직하다.
또, 성막 장치(201)를 이용하는 경우, 실리콘 산질화막의 형성 공정(산화 공정, 막질화 공정)에 있어서 플라즈마를 이용할 수 있다. 이 경우, 산화 공정 및 막질화 공정에 있어서의 반응관(2) 내의 온도를 앞선 실시 형태보다도 낮게 할 수 있다.
상기 실시 형태에서는 반응관(2) 등이 석영에 의해 형성되지만, 예를 들어 탄화규소(SiC)에 의해 형성되어 있어도 좋다. 이 경우에도, 예비 처리에 의해 실리콘 산질화막 중에 포함되는 질소 농도의 변화를 억제할 수 있다. 또, 원하는 질소 농도의 실리콘 산질화막을 계속적으로 안정적으로 형성할 수 있다.
상기 실시 형태에서는 예비 질화 공정(질화 시간)을 240분(4 시간) 행한다. 그러나, 예비 질화 공정이 바람직한 시간은 반응관(2) 내의 온도, 반응관(2) 등을 구성하는 석영의 구성의 상태, 더미 웨이퍼의 종류, 예비 처리 가스의 종류 등에 의해 변화된다. 따라서, 예비 질화 공정은 4 시간 미만이라도 좋다.
상기 실시 형태에서는, 처리 공정의 종류마다 처리 가스 도입관(17)이 배치된다. 대신해서, 예를 들어 가스의 종류마다 처리 가스 도입관(17)을 마련해도 좋다. 또, 복수개로부터 동일한 가스가 도입되도록, 반응관(2)의 하단부 근방의 측면에 복수개의 처리 가스 도입관(17)이 삽입 관통되어 있어도 좋다. 이 경우, 복수개의 처리 가스 도입관(17)으로부터 반응관(2) 내에 처리 가스가 공급되고, 반응관(2) 내에 처리 가스를 보다 균일하게 도입할 수 있다.
본 실시 형태에서는 열 처리 장치로서, 단일관 구조의 배치식 열 처리 장치가 사용된다. 대신해서, 본 발명은, 예를 들어 반응관이 내관과 외관으로 구성된 2관 구조의 배치식 종형 열 처리 장치에 적용할 수 있다. 또한, 본 발명은 매엽식의 열 처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)로 한정되는 것은 아니며, 예를 들어 LCD용의 글래스 기판이라도 좋다.
열 처리 장치의 제어부(100)는 전용의 시스템에 상관없이, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에, 상술의 처리를 실행하기 위한 프로그램을 저장한 기록 매체(가요성 디스크, CD-ROM 등)로부터 상기 프로그램을 인스톨함으로써, 상술의 처리를 실행하는 제어부(100)를 구성할 수 있다.
이러한 프로그램을 공급하기 위한 수단은 임의이다. 프로그램은, 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외, 예를 들어 통신 회선, 통 신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예를 들어 통신 네트워크의 게시판(BBS)에 상기 프로그램을 게시하고, 이를 네트워크를 통하여 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하고, 0S의 제어 하에서, 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 상술의 처리를 실행할 수 있다.
부가적인 장점 및 변형은 당업자에 의해 쉽게 이루어질 수 있을 것이다. 따라서, 보다 넓은 태양에서 본 발명은 본 명세서에서 도시되고 기술된 상세한 설명 및 발명의 실시예에 한정되지 않는다. 이에 따라, 여러 가지 변형이 첨부된 청구범위 및 그 등가에 의해 한정된 바와 같이 일반적인 발명의 태양의 정신 또는 범위로부터 벗어나지 않고 이루어질 수도 있다.
본 발명에 따르면, 실리콘 산질화막 중에 포함되는 질소 농도의 변화를 억제하고, 원하는 질소 농도의 실리콘 산질화막을 계속적으로 안정되게 형성할 수 있는 반도체 처리용의 성막 방법 및 장치를 제공할 수 있다.
또 본 발명에 따르면, 실리콘 산질화막 중에 포함되는 질소 농도를 향상시킬 수 있는 반도체 처리용의 성막 방법 및 장치를 제공할 수 있다.

Claims (20)

  1. 반응실 내에서, 피처리 기판 상에 실리콘 산질화막을 형성하는 반도체 처리용의 성막 방법이며,
    상기 피처리 기판을 로드하지 않은 상태에서 상기 반응실 내의 부재에 예비 처리를 실시하는 공정과, 여기서 상기 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 동시에, 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과,
    다음에, 상기 반응실 내에 상기 피처리 기판을 로드하여 성막 처리를 행함으로써 상기 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 구비하고,
    질화를 위한 예비 처리의 제1 온도는, 성막 처리에서 실리콘 산질화막을 형성하기 위한 질화 공정의 온도 이상의 고온인 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서, 상기 예비 처리는 상기 반응실 내면의 질화가 포화되기까지 행하도록 구성되는 성막 방법.
  3. 제2항에 있어서, 상기 반응실의 상기 내면은 석영 및 탄화규소로 이루어지는 군으로부터 선택된 재료를 성분의 50%이상으로 포함하는 성막 방법.
  4. 제1항에 있어서, 상기 예비 처리는 상기 예비 처리 가스를 플라즈마화하지 않고 상기 반응실 내에 공급하도록 구성되는 성막 방법.
  5. 제4항에 있어서, 상기 제1 온도는 600 내지 1050 ℃의 범위 내인 성막 방법.
  6. 제4항에 있어서, 상기 제1 압력은 665 ㎩ 내지 100 ㎪의 범위 내인 성막 방법.
  7. 반응실 내에서, 피처리 기판 상에 실리콘 산질화막을 형성하는 반도체 처리용의 성막 방법이며,
    상기 피처리 기판을 로드하지 않은 상태에서 상기 반응실 내의 부재에 예비 처리를 실시하는 공정과, 여기서 상기 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 동시에, 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과,
    다음에, 상기 반응실 내에 상기 피처리 기판을 로드하여 성막 처리를 행함으로써 상기 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 구비하고,
    상기 예비 처리는 상기 예비 처리 가스를 플라즈마화하면서 상기 반응실 내에 공급하도록 구성되는 것을 특징으로 하는 성막 방법.
  8. 제7항에 있어서, 상기 제1 온도는 200 내지 800 ℃의 범위 내인 성막 방법.
  9. 제7항에 있어서, 상기 제1 압력은 13.3 ㎩ 내지 16 ㎪의 범위 내인 성막 방법.
  10. 제1항에 있어서, 상기 예비 처리 가스는 암모니아, 산화질소, 일산화이질소, 이산화질소로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하는 성막 방법.
  11. 제1항에 있어서, 상기 실리콘 산질화막을 형성하는 성막 처리는,
    상기 반응실 내에서 상기 피처리 기판 상에 실리콘 산화막을 형성하는 공정 과,
    다음에, 상기 반응실 내에서 상기 피처리 기판 상의 상기 실리콘 산화막을 질화하는 공정을 구비하는 성막 방법.
  12. 제11항에 있어서, 상기 피처리 기판은 실리콘 표면을 구비하고, 상기 실리콘 산화막을 형성하는 공정은 상기 반응실 내에 산화 가스를 공급하여 상기 실리콘 표면을 산화함으로써 행하는 성막 방법.
  13. 제11항에 있어서, 상기 예비 처리 가스는 질화 가스이며, 상기 실리콘 산화막을 질화하는 공정은 상기 반응실 내에 상기 질화 가스와 실질적으로 동일한 질화 가스를 공급하여 행하는 성막 방법.
  14. 제1항에 있어서, 상기 피처리 기판은 지지 부재와 함께 상기 반응실에 대해 로드/언로드되고, 상기 예비 처리는 상기 피처리 기판을 지지하지 않는 상기 지지 부재를 상기 반응실 내에 배치하여 행하는 성막 방법.
  15. 반도체 처리용의 성막 장치이며,
    피처리 기판을 수납하는 반응실과,
    상기 반응실 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 반응실 내의 상기 피처리 기판을 가열하는 히터와,
    상기 반응실 내를 배기하는 배기계와,
    상기 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 예비 처리 가스 공급계와,
    상기 반응실 내에 실리콘 산질화막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와,
    상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는,
    상기 피처리 기판을 로드하지 않은 상태에서 상기 반응실 내의 부재에 예비 처리를 실시하는 공정과, 여기서 상기 반응실 내에 상기 예비 처리 가스를 공급하는 동시에, 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과,
    다음에, 상기 반응실 내에 상기 피처리 기판을 로드하여 성막 처리를 행함으로써 상기 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 실행하는 성막 장치.
  16. 제15항에 있어서, 상기 반응실의 내면은 석영 및 탄화규소로 이루어지는 군으로부터 선택된 재료를 성분의 50%이상으로 포함하는 성막 장치.
  17. 제15항에 있어서, 상기 예비 처리 가스를 플라즈마화하면서 상기 반응실 내에 공급하도록 배치된 플라즈마 생성기를 더 구비하는 성막 장치.
  18. 제15항에 있어서, 상기 성막 가스 공급계는 산화 가스 공급계와 질화 가스 공급계를 구비하고,
    상기 제어부는 상기 실리콘 산질화막을 형성하는 성막 처리가,
    상기 반응실 내에서 상기 피처리 기판 상에 실리콘 산화막을 형성하는 공정과,
    다음에, 상기 반응실 내에서 상기 피처리 기판 상의 상기 실리콘 산화막을 질화하는 공정을 구비하도록 구성되는 성막 장치.
  19. 제18항에 있어서, 상기 예비 처리 가스 공급계는 상기 성막 가스 공급계와 상기 질화 가스 공급계를 공유하는 성막 장치.
  20. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 반응실 내에서 피처리 기판 상에 실리콘 산질화막을 형성하는 반도체 처리용의 성막 장치에,
    상기 피처리 기판을 로드하지 않은 상태에서 상기 반응실 내의 부재에 예비 처리를 실시하는 공정과, 여기서 상기 반응실 내에 질화 가스 또는 산질화 가스를 포함하는 예비 처리 가스를 공급하는 동시에, 상기 반응실 내를 제1 온도 및 제1 압력으로 설정하는 것과,
    다음에, 상기 반응실 내에 상기 피처리 기판을 로드하여 성막 처리를 행함으로써 상기 피처리 기판 상에 실리콘 산질화막을 형성하는 공정을 실행시키고,
    질화를 위한 예비 처리의 제1 온도는, 성막 처리에서 실리콘 산질화막을 형성하기 위한 질화 공정의 온도 이상의 고온인 것을 특징으로 하는 컴퓨터로 판독 가능한 매체.
KR1020050122312A 2004-12-14 2005-12-13 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체 KR100964045B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00361108 2004-12-14
JP2004361108A JP4541864B2 (ja) 2004-12-14 2004-12-14 シリコン酸窒化膜の形成方法、形成装置及びプログラム

Publications (2)

Publication Number Publication Date
KR20060067843A KR20060067843A (ko) 2006-06-20
KR100964045B1 true KR100964045B1 (ko) 2010-06-16

Family

ID=36584565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122312A KR100964045B1 (ko) 2004-12-14 2005-12-13 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체

Country Status (5)

Country Link
US (1) US7981809B2 (ko)
JP (1) JP4541864B2 (ko)
KR (1) KR100964045B1 (ko)
CN (1) CN100474528C (ko)
TW (1) TWI375259B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541864B2 (ja) * 2004-12-14 2010-09-08 東京エレクトロン株式会社 シリコン酸窒化膜の形成方法、形成装置及びプログラム
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP4438850B2 (ja) * 2006-10-19 2010-03-24 東京エレクトロン株式会社 処理装置、このクリーニング方法及び記憶媒体
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
JP5151260B2 (ja) * 2007-06-11 2013-02-27 東京エレクトロン株式会社 成膜方法及び成膜装置
KR100916533B1 (ko) * 2007-09-21 2009-09-11 피에스케이 주식회사 기판 처리 장치 및 방법
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8473975B1 (en) 2012-04-16 2013-06-25 The Nielsen Company (Us), Llc Methods and apparatus to detect user attentiveness to handheld computing devices
JP6298391B2 (ja) * 2014-10-07 2018-03-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6779165B2 (ja) 2017-03-29 2020-11-04 東京エレクトロン株式会社 金属汚染防止方法及び成膜装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245268A (ja) * 1994-03-04 1995-09-19 Sony Corp 薄膜形成方法
KR20000039247A (ko) * 1998-12-11 2000-07-05 윤종용 저압하의실리콘산화막및질산화막형성방법
JP2001237162A (ja) * 2000-02-23 2001-08-31 Nec Corp 半導体装置の製造方法
JP2003243388A (ja) * 2002-02-15 2003-08-29 Seiko Epson Corp 半導体装置の製造方法及びｃｖｄ装置
KR20030097442A (ko) * 2002-06-21 2003-12-31 삼성전자주식회사 반도체 소자의 질화막 형성방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246281A (ja) * 1984-05-23 1985-12-05 セイコーエプソン株式会社 石英材の窒化処理方法
JPS6125636A (ja) * 1984-07-13 1986-02-04 Toshiba Mach Co Ltd 気相成長装置
JP2793416B2 (ja) 1992-03-06 1998-09-03 沖電気工業株式会社 絶縁膜形成方法
US5587128A (en) * 1992-05-01 1996-12-24 The Trustees Of The University Of Pennsylvania Mesoscale polynucleotide amplification devices
JPH08222575A (ja) * 1995-02-13 1996-08-30 Toshiba Ceramics Co Ltd 半導体水素熱処理用表面改質石英治具
JP3080867B2 (ja) * 1995-09-25 2000-08-28 日本電気株式会社 Ｓｏｉ基板の製造方法
WO1998021749A1 (fr) * 1996-11-14 1998-05-22 Tokyo Electron Limited Procede de nettoyage d'un dispositif de traitement au plasma et procede de traitement au plasma
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
US6451686B1 (en) * 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
US6211065B1 (en) * 1997-10-10 2001-04-03 Applied Materials, Inc. Method of depositing and amorphous fluorocarbon film using HDP-CVD
US6323119B1 (en) * 1997-10-10 2001-11-27 Applied Materials, Inc. CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application
US6624064B1 (en) * 1997-10-10 2003-09-23 Applied Materials, Inc. Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application
US5976900A (en) * 1997-12-08 1999-11-02 Cypress Semiconductor Corp. Method of reducing impurity contamination in semiconductor process chambers
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6530992B1 (en) * 1999-07-09 2003-03-11 Applied Materials, Inc. Method of forming a film in a chamber and positioning a substitute in a chamber
JP4790896B2 (ja) * 2000-05-26 2011-10-12 エーユー オプトロニクス コーポレイション トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置
US6413321B1 (en) * 2000-12-07 2002-07-02 Applied Materials, Inc. Method and apparatus for reducing particle contamination on wafer backside during CVD process
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
US6846745B1 (en) * 2001-08-03 2005-01-25 Novellus Systems, Inc. High-density plasma process for filling high aspect ratio structures
US6734101B1 (en) * 2001-10-31 2004-05-11 Taiwan Semiconductor Manufacturing Company Solution to the problem of copper hillocks
JP3982402B2 (ja) * 2002-02-28 2007-09-26 東京エレクトロン株式会社 処理装置及び処理方法
JP3946130B2 (ja) * 2002-11-20 2007-07-18 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
JP3974547B2 (ja) * 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US7723228B2 (en) * 2003-05-20 2010-05-25 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US20050082002A1 (en) * 2003-08-29 2005-04-21 Yuusuke Sato Method of cleaning a film-forming apparatus and film-forming apparatus
US6974781B2 (en) * 2003-10-20 2005-12-13 Asm International N.V. Reactor precoating for reduced stress and uniform CVD
JP4584572B2 (ja) * 2003-12-22 2010-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
US7288284B2 (en) * 2004-03-26 2007-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Post-cleaning chamber seasoning method
JP4541864B2 (ja) * 2004-12-14 2010-09-08 東京エレクトロン株式会社 シリコン酸窒化膜の形成方法、形成装置及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245268A (ja) * 1994-03-04 1995-09-19 Sony Corp 薄膜形成方法
KR20000039247A (ko) * 1998-12-11 2000-07-05 윤종용 저압하의실리콘산화막및질산화막형성방법
JP2001237162A (ja) * 2000-02-23 2001-08-31 Nec Corp 半導体装置の製造方法
JP2003243388A (ja) * 2002-02-15 2003-08-29 Seiko Epson Corp 半導体装置の製造方法及びｃｖｄ装置
KR20030097442A (ko) * 2002-06-21 2003-12-31 삼성전자주식회사 반도체 소자의 질화막 형성방법

Also Published As

Publication number Publication date
JP4541864B2 (ja) 2010-09-08
US20060128161A1 (en) 2006-06-15
JP2006173236A (ja) 2006-06-29
TWI375259B (en) 2012-10-21
CN100474528C (zh) 2009-04-01
TW200701344A (en) 2007-01-01
US7981809B2 (en) 2011-07-19
KR20060067843A (ko) 2006-06-20
CN1790629A (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
KR100964045B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독 가능한 매체
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP4607637B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR100980127B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체
KR100948985B1 (ko) 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체
TWI487026B (zh) 氮化矽膜成膜裝置及使用其之方法
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP4675127B2 (ja) 薄膜形成装置、薄膜形成装置の洗浄方法及びプログラム
TWI641067B (zh) Substrate processing device and plasma generating mechanism
JP4640800B2 (ja) 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
US8642486B2 (en) Thin film forming method, thin film forming apparatus, and program
KR101018493B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
JP2009283587A (ja) シリコン炭窒化膜の形成方法および形成装置
KR20060046767A (ko) 실리콘 질화막의 형성 방법 및 형성 장치
JP3828915B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
JP2006114780A (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
JP2010283385A (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR20140118815A (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
JP4312198B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
KR102154114B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5546994B2 (ja) 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP5661444B2 (ja) 薄膜形成装置、薄膜形成装置の洗浄方法及びプログラム
JP2002231716A (ja) 薄膜形成方法及び薄膜形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee