KR100980127B1 - 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체 - Google Patents

반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체 Download PDF

Info

Publication number
KR100980127B1
KR100980127B1 KR1020060062843A KR20060062843A KR100980127B1 KR 100980127 B1 KR100980127 B1 KR 100980127B1 KR 1020060062843 A KR1020060062843 A KR 1020060062843A KR 20060062843 A KR20060062843 A KR 20060062843A KR 100980127 B1 KR100980127 B1 KR 100980127B1
Authority
KR
South Korea
Prior art keywords
processing
gas
region
supplying
gases
Prior art date
Application number
KR1020060062843A
Other languages
English (en)
Other versions
KR20070005507A (ko
Inventor
히로유끼 마쯔우라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070005507A publication Critical patent/KR20070005507A/ko
Application granted granted Critical
Publication of KR100980127B1 publication Critical patent/KR100980127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 과제는 클로로실란계 가스를 포함하는 제1 처리 가스와, 산화 가스를 포함하는 제2 처리 가스와, 질화 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 실리콘 산질화막을 형성하는 것이다. 이 성막 방법은 제1 내지 제6 공정을 교대로 구비한다. 제1, 제3 및 제5 공정에서는 각각 제1, 제2 및 제3 처리 가스를 공급하고, 다른 2개의 처리 가스의 공급을 정지한다. 제2, 제4 및 제6 공정에서는 제1, 제2 및 제3 처리 가스의 공급을 정지한다. 상기 제3 및 제5 공정은 상기 제2 및 제3 처리 가스의 각각을 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비한다.
성막 장치, 처리 용기, 천장판, 매니폴드, 시일 부재, 웨이퍼 보트

Description

반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체{FILM FORMATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS, AND COMPUTER READABLE MEDIUM}
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3은 도1에 도시한 장치의 제어부의 구성을 도시하는 도면.
도4는 본 발명의 실시 형태에 관한 성막 처리의 레시피를 도시하는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 성막 장치
4 : 처리 용기
5 : 처리 영역
6 : 천장판
8 : 매니폴드
12 : 웨이퍼 보트
14 : 보온통
16 : 테이블
18 : 덮개
20 : 회전축
22 : 자성 유체 시일
24 : 시일 부재
30 : 제1 처리 가스 공급계
32 : 제2 처리 가스 공급계
34 : 제3 처리 가스 공급계
36 : 퍼지 가스 공급계
40, 42 : 가스 분산 노즐
40A, 42A : 가스 분사 구멍
50, 52, 54, 56 : 가스 공급 라인(가스 통로)
50A, 52A, 54A, 56A : 개폐 밸브
50B, 52B, 54B, 56B : 유량 제어기
66 : 가스 여기부
68 : 배기구
70 : 개구
72 : 커버
74 : 전극
76 : 고주파 전원
78 : 급전 라인
80 : 절연 보호 커버
82 : 배기 커버 부재
84 : 가스 출구
86 : 히터
100 : 주제어부
121 : 조작 패널
122 : 온도 센서(군)
123 : 압력계(군)
124 : 히터 콘트롤러
125 : MFC
126 : 밸브 제어부
127 : 진공 펌프
128 : 보트 엘리베이터
[문헌 1] 일본 특허 공개 제2004-281853호 공보
관련 출원에 대한 상호 참조
본 출원은 2005년 7월 6일에 출원된 종래 일본 특허 출원 제2005-197283호의 우선권을 주장하고, 그 전체 내용은 본 명세서에 참조에 의해 합체된다.
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 실리콘 산질화막을 형성하는 반도체 처리용의 성막 방법 및 장치에 관한 것이다. 여기서, 반도체 처리라 함은 웨이퍼나 LCD(Liquid Crystal Display)나 FPD(Flat Panel Display)용의 유리 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴에서 형성함으로써, 상기 피처리 기판 상에 반도체 장치나 반도체 장치에 접속되는 배선 및 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 여러 가지 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 장치의 제조에 있어서는, 피처리 기판, 예를 들어 반도체 웨이퍼에, 성막, 에칭, 산화, 확산, 개질, 어닐링, 자연 산화막의 제거 등의 각종의 처리가 실시된다.
예를 들어 반도체 웨이퍼에 실리콘 산화막을 형성할 경우, 종형의(소위 일괄식의) 열처리 장치에 있어서, 테트라 에톡시 실란[TEOS : Si(OC2H5)4]을 이용하여 성막 처리의 일종인 CVD(Chemical Vapor Deposition) 처리를 행할 수 있다. 이 처리에서는, 우선 반도체 웨이퍼가 웨이퍼 세트로부터 종형의 웨이퍼 보트 상에 이동 적재되어 다단에 지지된다. 웨이퍼 세트에는, 예를 들어 25매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 적재할 수 있다. 다음에 웨이퍼 보트가 처리 용기의 하방으로부터 그 내부에 로드되는 동시에, 처리 용기가 기밀로 폐쇄된다. 다음에 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종의 처리 조건이 제어된 상태에서 소정의 열처리가 행해진다.
최근, 반도체 집적 회로가 또 다른 고집적화 및 고미세화의 요구에 수반하여 반도체 장치의 제조 공정에 있어서의 열 이력을 경감하고, 디바이스의 특성을 향상되게 하는 것이 요구되어 있다. 종형의 처리 장치에 있어서도, 이러한 요구를 따른 반도체 처리 방법의 개량을 이루어질 수 있는 것이 요구되어 있다. 예를 들어, CVD처리에 있어서도 원료 가스 등을 간헐적으로 공급하면서, 원자 혹은 분자 레벨의 두께의 층을 1층 혹은 몇 층씩 반복하여 성막하는 방법이 채용된다. 이러한 성막 방법은, 일반적으로는 ALD(Atomic Layer Deposition)라 칭하게 되고, 이에 의해 웨이퍼를 그 정도의 고온에 노출되지 않아도 목적으로 하는 처리를 행하는 것이 가능해진다. 또한, ALD에 의한 성막은 스텝 커버리지가 양호하기 때문에, 디바이스의 미세화에 수반하여 좁아져 있는 반도체 장치 내의 오목부, 예를 들어 게이트간 갭을 매립하는 데 적합하다.
예를 들어, 일본 특허 공개 제2004-281853호 공보(특허 문헌 1)는 ALD법을 이용하여, 300 ℃ 내지 600 ℃의 저온에서 실리콘 질화막을 성막하는 방법을 개시한다. 그러나, 실리콘 산질화막에 대해서는 아직 ALD법을 이용한 적당한 성막 방법이 제안되어 있지 않다.
[특허 문헌 1] 일본 특허 공개 제2004-281853호 공보
본 발명은 저온 하에서 스텝 커버리지가 좋은 실리콘 산질화막을 형성할 수 있는 실리콘 산질화막의 형성 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은 클로로실란계 가스를 포함하는 제1 처리 가스와, 산화 가스를 포함하는 제2 처리 가스와, 질화 가스를 포함하는 제3 처리 가스를 선택적 으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 실리콘 산질화막을 형성하는 반도체 처리용의 성막 방법이며,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제1 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과, 상기 제3 공정은 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제5 공정과, 상기 제5 공정은 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 이 순서로 교대로 구비한다.
본 발명의 제2 시점은 반도체 처리용의 성막 장치이며,
피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
상기 처리 영역 내를 배기하는 배기계와,
상기 처리 영역에 클로로실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
상기 처리 영역에 산화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
상기 처리 영역에 질화 가스를 포함하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와,
상기 처리 영역에 공급되는 상기 제2 및 제3 처리 가스를 선택적으로 여기하는 여기 기구와,
상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는 상기 피처리 기판 상에 CVD에 의해 실리콘 산질화막을 형성하기 위해,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제1 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과, 상기 제3 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처 리 영역에 공급하는 여기 기간을 구비하는 것과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제5 공정과, 상기 제5 공정은 상기 제3 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 이 순서로 교대로 실행한다.
본 발명의 제3 시점은 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
상기 프로그램 지령은 프로세서에 의해 실행될 때, 클로로실란계 가스를 포함하는 제1 처리 가스와 산화 가스를 포함하는 제2 처리 가스와 질화 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 실리콘 산질화막을 형성하는 반도체 처리용의 성막 장치에,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제1 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처 리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과, 상기 제3 공정은 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제5 공정과, 상기 제5 공정은 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 이 순서로 교대로 실행시킨다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 일부는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 개시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
이하에, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이 하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일한 부호를 붙여, 중복 설명은 필요할 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는 클로로실란계 가스인 디클로로실란(DCS : SiH2Cl2) 가스를 포함하는 제1 처리 가스와, 산화 가스인 산소(O2) 가스를 포함하는 제2 처리 가스와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 성막 장치(2)는, 이러한 처리 영역 내에서 피처리 기판 상에 CVD에 의해 실리콘 산질화막을 형성하도록 구성된다.
성막 장치(2)는 간격을 두고 중첩할 수 있던 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하는 하단부가 개구된 천장이 있는 원통체형의 처리 용기(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는 석영제의 천장판(6)이 설치되어서 밀봉된다. 처리 용기(4)의 하단부 개구에는 원통체형으로 성형된 매니폴드(8)가 O링 등의 시일 부재(10)를 통해 연결된다. 또한, 매니폴드(8)를 별도 설치하지 않고, 전체를 원통체형의 석영제의 처리 용기로 구성할 수도 있다.
매니폴드(8)는, 예를 들어 스테인리스 스틸로 이루어지고, 처리 용기(4)의 하단부를 지지한다. 매니폴드(8)의 하단부 개구를 통과하여 석영제의 웨이퍼 보트(12)가 승강되고, 이에 의해 처리 용기(4)에 대해 웨이퍼 보트(12)가 로드/언로 드된다. 웨이퍼 보트(12)에는 피처리 기판으로서 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서 웨이퍼 보트(12)의 지지 기둥(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300 ㎜의 웨이퍼(W)가 대략 동일한 간격의 피치에 의해 다단으로 지지 가능해진다.
웨이퍼 보트(12)는 석영제의 보온통(14)을 통해 테이블(16) 상에 적재된다. 테이블(16)은 매니폴드(8)의 하단부 개구를 개폐하는, 예를 들어 스테인리스 스틸제의 덮개(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는, 예를 들어 자성 유체 시일(22)이 개재 설치되고, 회전축(20)을 기밀로 시일하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 시일 부재(24)가 개재 설치되어 용기 내의 시일성을 유지한다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 아암(26)의 선단부에 설치된다. 승강 기구(25)에 의해, 웨이퍼 보트(12) 및 덮개(18) 등이 일체로 승강된다. 또한, 테이블(16)을 덮개(18)측으로 고정하여 설치하고, 웨이퍼 보트(12)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행해도 좋다.
매니폴드(8)의 측부에는 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는 제1 처리 가스 공급계(30), 제2 처리 가스 공급계(32), 제3 처리 가스 공급계(34) 및 퍼지 가스 공급계(36)를 포함한다. 제1 처리 가스 공급계(30)는 클로로실란계 가스로서 디클로로 실란(DCS : SiH2Cl2) 가스를 포함하는 제1 처리 가스를 공급한다.
제2 처리 가스 공급계(32)는 산화 가스로서 산소(O2) 가스를 포함하는 제2 처리 가스를 공급한다. 제3 처리 가스 공급계(34)는 질화 가스로서 암모니아(NH3) 가스를 포함하는 제3 처리 가스를 공급한다. 퍼지 가스 공급계(36)는 퍼지 가스로서 불활성 가스, 예를 들어 N2 가스를 공급한다. 제1 내지 제3 처리 가스에는 필요에 따라서 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는 설명을 쉽게 하기 위해 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 제1 처리 가스 공급계(30)는 가스 분산 노즐(40)을 갖고, 제2 및 제3 처리 가스 공급계(32, 34)는 공통인 가스 분산 노즐(42)을 갖는다. 각 가스 분산 노즐(40, 42)은 매니폴드(8)의 측벽을 내측에 관통하여 상방에 굴곡되어 연장되는 석영관으로 이루어진다(도1 참조). 각 가스 분산 노즐(40, 42)에는, 그 길이 방향(상하 방향)에 따라, 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸쳐 복수의 가스 분사 구멍(40A, 42A)이 소정의 간격을 이격하여 형성된다. 가스 분사 구멍(40A, 42A)은 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록, 수평 방향으로 대략 균일하게 대응의 처리 가스를 각각 공급한다. 한편, 퍼지 가스 공급계(36)는 매니폴드(8)의 측벽을 관통하여 설치한 짧은 가스 노즐(46)을 갖는다.
노즐(40, 46)은 가스 공급 라인(가스 통로)(50, 56)을 통해, DCS 가스 및 N2 가스의 가스원(30S, 36S)에 각각 접속된다. 노즐(42)은 가스 공급 라인(가스 통로)(52, 54)을 통해, O2 가스 및 NH3 가스의 가스원(32S, 34S)에 접속된다. 가스 공급 라인(50, 52, 54, 56) 상에는 개폐 밸브(50A, 52A, 54A, 56A)와 질량 유량 제어기와 같은 유량 제어기(50B, 52B, 54B, 56B)가 설치된다. 이에 의해, DCS 가스, O2 가스, NH3 가스 및 N2 가스가 각각 유량 제어하면서 공급 가능해진다.
처리 용기(4)의 측벽의 일부에는, 그 높이 방향에 따라서 가스 여기부(66)가 설치된다. 가스 여기부(66)에 대향하는 처리 용기(4)의 반대측에는 이 내부 분위기를 진공 배기하기 위해 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성한 가늘고 긴 배기구(68)가 설치된다.
구체적으로는, 가스 여기부(66)는 처리 용기(4)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 형성한 상하로 가늘고 긴 개구(70)를 갖는다. 개구(70)는 처리 용기(4)의 외벽에 기밀로 용접 접합된 석영제의 커버(72)에 의해 덮여진다. 커버(72)는 처리 용기(4)의 외측으로 돌출하도록 단면 오목부형을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출하고, 또한 일측이 처리 용기(4) 내로 개구하는 가스 여기부(66)가 형성된다. 즉, 가스 여기부(66)의 내부 공간은 처리 용기(4) 내의 처리 영역(5)에 연통한다. 개구(70)는 웨이퍼 보트(12)에 유지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있게 상하 방향으로 충분히 길게 형성된다.
커버(72)의 양쪽 측벽의 외측면에는, 그 길이 방향(상하 방향)에 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(74)이 설치된다. 전극(74)에는 플라즈마 발생용의 고주파 전원(76)이 급전 라인(78)을 통해 접속된다. 전극(74)에, 예를 들어 13.56 ㎒의 고주파 전압을 인가함으로써, 한 쌍의 전극(74) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56 ㎒로 한정되지 않고, 다른 주파수, 예를 들어 400 ㎑ 등을 이용해도 좋다.
제2 및 제3 처리 가스의 가스 분산 노즐(42)은 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 아래의 위치에서 처리 용기(4)의 반경 방향으로 굴곡된다. 그 후에 가스 분산 노즐(42)은 가스 여기부(66) 내의 가장 안쪽[처리 용기(4)의 중심보다 가장 이격된 부분] 위치에서 수직으로 기립한다. 가스 분산 노즐(42)은 도2에도 도시한 바와 같이 한 쌍에 대향하는 전극(74)에 끼워져 있던 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측에 떨어진 위치에 설치된다. 가스 분산 노즐(42)의 가스 분사 구멍(42A)으로부터 분사된 O2 가스를 포함하는 제2 처리 가스 및 NH3 가스를 포함하는 제3 처리 가스 각각은 플라즈마 발생 영역(PS)을 향해 분사되고, 여기에서 여기(분해 혹은 활성화)되고, 그 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
커버(72)의 외측에는 이를 덮도록 하여, 예를 들어 석영으로 이루어지는 절연 보호 커버(80)를 설치할 수 있다. 절연 보호 커버(80)의 내측이며 전극(74)과 대향하는 부분에는 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 설치된다. 냉매 통로에 냉매로서, 예를 들어 냉각된 질소 가스를 흐르게 함으로써 전극(74)이 냉각된다. 또한, 절연 보호 커버(80)의 외측에는, 이를 덮어서 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 설치된다.
가스 여기부(66)의 개구(70)의 외측 근방, 즉 개구(70)의 외측[처리 용기(4) 내]의 한쪽에 제1 처리 가스의 가스 분산 노즐(40)이 수직으로 기립되어 설치된다. 가스 분산 노즐(40)에 형성된 가스 분사 구멍(40A)보다 처리 용기(4)의 중심 방향을 향해 DCS 가스를 포함하는 제1 처리 가스가 분사된다.
한편, 가스 여기부(66)에 대향시켜 설치한 배기구(68)에는, 이를 덮도록 하여 석영으로 이루어지는 단면 コ자형으로 성형된 배기구 커버 부재(82)가 용접에 의해 설치된다. 배기 커버 부재(82)는 처리 용기(4)의 측벽을 따라 상방으로 연장되고, 처리 용기(4)의 상방에 가스 출구(84)가 형성된다. 가스 출구(84)에는 진공 펌프 등을 설치한 진공 배기계(GE)가 접속된다.
처리 용기(4)를 포위하도록 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(86)가 설치된다. 처리 용기(4) 내의 배기구(68)의 근방에는 히터(86)를 제어하기 위한 열전대(도시하지 않음)가 설치된다.
또한, 성막 장치(2)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주제어부(100)를 구비한다. 도3은 주제어부(100)의 구성을 도시하는 도면이다. 도3에 도시한 바와 같이 주제어부(100)에는 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 콘트롤러(124), MFC(125)[도1의 유량 제어기(50B, 52B, 54B, 56B)에 대응], 밸브 제어부(126), 진공 펌프(127)[도1의 진공 배기계(GE)에 대응], 보트 엘리베이터(128)[도1의 승강 기구(25)에 대응], 플라즈마 제어부(129) 등이 접속된다.
조작 패널(121)은 표시 화면과 조작 버튼을 구비하고, 오퍼레이터의 조작 지시를 주제어부(100)에 전하고, 또한 주제어부(100)로부터의 다양한 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는 처리 용기(4) 내 및 배기관 내의 각 부의 온도를 측정하고, 그 측정치를 주제어부(100)에 통지한다. 압력계(군)(123)는 처리 용기(4) 내 및 배기관 내의 각 부의 압력을 측정하고, 측정치를 주제어부(100)에 통지한다.
히터 콘트롤러(124)는 히터(86)의 각 섹션을 개별로 제어하기 위한 것이다. 히터 콘트롤러(124)는 주제어부(100)로부터의 지시에 응답하여 히터(86)의 각 섹션에 통전하여 이들을 가열한다. 히터 콘트롤러(124)는, 또한 히터(86)의 각 섹션의 소비 전력을 개별로 측정하여 주제어부(100)에 통지한다.
MFC(125)는 가스 공급 라인의 배관에 배치된다. MFC(125)는 각 배관을 흐르는 가스의 유량을 주제어부(100)로부터 지시된 양으로 제어한다. MFC(125)는, 또한 실제로 흐른 가스의 유량을 측정하여 주제어부(100)에 통지한다.
밸브 제어부(126)는 각 배관에 배치되고, 각 배관에 배치된 밸브의 개방도를 주제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는 배기관에 접속되어 처리 용기(4) 내의 가스를 배기한다.
보트 엘리베이터(128)는 덮개(18)를 상승시킴으로써, 회전 테이블(16) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 처리 용기(4) 내에 로드한다. 보트 엘리베이터(128)는, 또한 덮개(18)를 하강시킴으로써, 회전 테이블(16) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 처리 용기(4) 내로부터 언로드한다.
플라즈마 제어부(129)는 주제어부(100)로부터의 지시에 응답하여 가스 여기부(66)를 제어한다. 이에 의해 가스 여기부(66) 내에 공급된 산소 가스나 암모니아 가스를 활성화하여 라디칼을 생성시킨다.
주제어부(100)는 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 서로 접속되어 버스(116)를 통해, 각 부 사이에서 정보가 전달된다.
레시피 기억부(111)에는 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 성막 장치(2)의 제조 처음에는 셋업용 레시피만 저장된다. 셋업용 레시피는 각 성막 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는 사용자가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는 처리 용기(4)로의 반도체 웨이퍼(W)의 로드로부터, 처리 완료의 웨이퍼(W)를 언로드할 때까지의 각 부의 온도의 변화, 처리 용기(4) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은 EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은 CPU(115)의 워크 영역 등으로 기능한다.
I/O 포트(114)는 조작 패널(121), 온도 센서(122), 압력계(123), 히터 콘트 롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128), 플라즈마 제어부(129) 등에 접속되어 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit)(115)는 주제어부(100)의 중추를 구성한다. CPU(115)는 ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라서, 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)에 따라, 성막 장치(2)의 동작을 제어한다. 즉, CPU(115)는 온도 센서(군)(122), 압력계(군)(123), MFC(125) 등에 처리 용기(4) 내 및 배기관 내의 각 부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는 이 측정 데이터를 기초로 하여 히터 콘트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하고, 상기 각 부가 프로세스용 레시피를 따르도록 제어한다.
다음에, 도1에 도시한 장치를 이용하여 주제어부(100)의 제어 하에서 행해지는 성막 방법[소위 ALD(Atomic Layer Deposition)성막]에 대해 설명한다. 본 실시 형태에 관한 성막 방법에서는 CVD에 의해 반도체 웨이퍼(W) 상에 실리콘 산질화막을 형성한다. 이로 인해, 웨이퍼(W)를 수납한 처리 영역(5) 내에 클로로실란계 가스인 디클로로실란(DCS : SiH2Cl2) 가스를 포함하는 제1 처리 가스와, 산화 가스인 O2 가스를 포함하는 제2 처리 가스와, 질화 가스인 NH3 가스를 포함하는 제3 처리 가스를 선택적으로 공급한다.
우선, 다수매, 예를 들어 50 내지 100매의 300 ㎜ 사이즈의 웨이퍼(W)를 유지한 상온의 웨이퍼 보트(12)를 소정의 온도로 설정된 처리 용기(4) 내에 로드하 고, 처리 용기(4)를 밀폐한다. 다음에, 처리 용기(4) 내를 진공화하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용의 처리 온도로 안정될 때까지 대기한다. 다음에, 웨이퍼 보트(12)를 회전시키면서, 제1 내지 제3 처리 가스를, 각각 유량 제어하면서 가스 분산 노즐(40, 42)로부터 간헐적으로 공급한다.
개략적으로는, 우선 DCS 가스를 포함하는 제1 처리 가스가 가스 분산 노즐(40)의 가스 분사 구멍(40A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 사이에 DCS 가스의 분자 혹은, 그러한 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼 상에 흡착되어 흡착층을 형성한다(제1 스테이지 : DCS 흡착).
다음에, O2 가스를 포함하는 제2 처리 가스가 가스 분산 노즐(42)의 가스 분사 구멍(42A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 제2 처리 가스는 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이때, O*, O2* 등의 산소 라디칼(활성종)이 생성된다(기호「*」는 라디칼한 것을 나타냄). 이러한 라디칼은 가스 여기부(66)의 개구(70)로부터 처리 용기(4)의 중심을 향해 유출되고, 웨이퍼(W) 상호간에 층류 상태에서 공급된다. 웨이퍼(W) 상에 산소 라디칼이 공급되면, 웨이퍼(W) 상의 흡착층의 Si와 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 산화물의 박막이 형성된다(제2 스테이지 : 산화).
다음에, NH3 가스를 포함하는 제3 처리 가스가 가스 분산 노즐(42)의 가스 분사 구멍(42A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 제3 처리 가스는 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이때, N*, NH*, NH2*, NH3* 등의 질소 라디칼이나 암모니아 라디칼(활성종)이 생성된다. 이러한 라디칼은 가스 여기부(66)의 개구(70)로부터 처리 용기(4)의 중심을 향해 유출되고, 웨이퍼(W) 상호간에 층류 상태에서 공급된다. 웨이퍼(W) 상에 질소 라디칼이나 암모니아 라디칼이 공급되면, 웨이퍼(W) 상의 실리콘 산화물의 박막을 질화하고, 이에 의해 웨이퍼(W) 상에 실리콘 산질화물의 박막이 형성된다(제3 스테이지 : 질화).
도4는 본 발명의 실시 형태에 관한 성막 처리의 레시피를 도시하는 흐름도이다. 도4에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에 있어서는 제1 내지 제3 스테이지(ST1 내지 ST3)를 이 순서로 교대로, 예를 들어 200회 반복한다. 즉, 제1 내지 제3 스테이지(ST1 내지 ST3)로 이루어지는 사이클을 다수회 반복, 사이클마다 형성되는 실리콘 산질화물의 박막을 적층함으로써, 최종적인 두께의 실리콘 산질화막을 얻을 수 있다. 이하에, 각 스테이지에 대해 구체적으로 설명한다.
[제1 스테이지(ST1) : DCS 흡착]
우선 처리 영역(5) 내에 소정량, 예를 들어 도4의 (c)에 도시한 바와 같이 0.5 slm(standard liter per minute)의 질소 가스를 공급한다. 이와 동시에, 처리 영역(5) 내를 소정의 온도, 예를 들어 도4의 (a)에 도시한 바와 같이 450 ℃로 설정한다. 또한, 처리 영역(5) 내를 배기하고, 처리 영역(5)을 소정의 압력, 예를 들어 도4의 (b)에 도시한 바와 같이 400 ㎩로 설정한다. 그리고, 이 조작을 처리 영역(5)이 소정의 압력 및 온도로 안정될 때까지 행한다(안정화 공정).
처리 영역(5) 내가 소정의 압력 및 온도로 안정되면 DCS 가스를 소정량, 예를 들어 도4의 (d)에 도시한 바와 같이 1 slm과, 질소 가스를 소정량, 예를 들어 도4의 (c)에 도시한 바와 같이 0.5 slm을 처리 영역(5) 내에 공급한다(흐름 공정). 처리 영역(5) 내에 공급된 DCS는 처리 영역(5) 내에서 가열되어 활성화하고, 웨이퍼(W)의 표면에 흡착층을 형성한다.
처리 영역(5) 내의 온도는 400 ℃ 내지 550 ℃로 하는 것이 바람직하다. 400 ℃보다 낮아지면 실리콘 산질화막을 성막할 수 없게 될 우려가 생긴다. 처리 영역(5) 내의 온도가 550 ℃보다 높아지면 흡착층이 불균일이 되고, 형성되는 실리콘 산질화막의 막질이나 막 두께 균일성 등이 악화될 우려가 생긴다. 처리 영역(5) 내의 온도는 450 ℃ 내지 500 ℃로 하는 것이 더 바람직하다. 이러한 범위의 온도로 함으로써, 형성되는 실리콘 산질화막의 막질이나 막 두께 균일성 등을 더 향상시킬 수 있다.
처리 영역(5) 내의 압력은 400 ㎩ 내지 1,200 ㎩로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 웨이퍼(W)에 대한 DCS의 흡착을 촉진할 수 있다. 처리 영역(5) 내의 압력은 800 ㎩ 내지 1,000 ㎩로 하는 것이 더 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(5) 내의 압력 제어가 용이해진다.
DCS 가스의 공급량은 0.5 slm 내지 2 slm으로 하는 것이 바람직하다. 0.5 slm보다 적으면 웨이퍼(W)에 충분한 DCS가 흡착되지 않을 우려가 생긴다. 2 slm보다 많으면 웨이퍼(W)로의 흡착에 기여하는 DCS의 비율이 지나치게 낮아질 우려가 생긴다. DCS 가스의 공급량은 1 slm 내지 2 slm으로 하는 것이 더 바람직하다. 이러한 범위로 함으로써, 웨이퍼(W)에 대한 DCS의 흡착이 촉진된다.
DCS 가스를 소정 시간 공급 후, DCS 가스의 공급을 정지한다. 그리고, 질소 가스의 공급량을 증가하고, 처리 영역(5) 내에 소정량, 예를 들어 도4의 (c)에 도시한 바와 같이 5 slm을 공급한다. 이때, 처리 영역(5) 내를 배기하고, 이에 의해 처리 영역(5) 내의 가스를 처리 영역(5) 외부로 배출한다(퍼지 공정).
또한, 성막 시퀸스 상, 제1 내지 제3 스테이지에 걸쳐 처리 영역(5) 내의 온도를 변화시키지 않는 것이 바람직하다. 이로 인해, 본 실시예에서는 제1 내지 제3 스테이지에 걸쳐 처리 영역(5) 내의 온도를 450 ℃로 설정한다. 또한, 처리 영역(5) 내의 배기도 제1 내지 제3 스테이지에 걸쳐 계속한다.
[제2 스테이지(ST2) : 산화]
계속해서, 도4의 (c)에 도시한 바와 같이 예를 들어 처리 영역(5) 내에 소정량, 예를 들어 0.5 slm의 질소 가스를 공급한다. 이와 동시에, 처리 영역(5) 내를 소정의 온도, 예를 들어 도4의 (a)에 도시한 바와 같이 450 ℃로 설정한다. 또한, 처리 영역(5) 내를 배기하고, 처리 영역(5)을 소정의 압력, 예를 들어 도4의 (b)에 도시한 바와 같이 400 ㎩로 설정한다. 그리고, 이 조작을 처리 영역(5)이 소정의 압력 및 온도로 안정될 때까지 행한다(안정화 공정).
처리 영역(5) 내가 소정의 압력 및 온도로 안정되면, 도4의 (g)에 도시한 바와 같이 전극(11) 사이에 고주파 전력을 인가(RF : ON)한다. 이와 동시에, 산소 가스를 소정량, 예를 들어 도4의 (e)에 도시한 바와 같이 3 slm을 한 쌍의 전극(11) 사이[가스 여기부(66) 내]에 공급한다. 한 쌍의 전극(11) 사이에 공급된 산소 가스는 플라즈마 여기(활성화)되어 산소 라디칼을 생성한다. 이렇게 생성된 산소 라디칼이 가스 여기부(66)로부터 처리 영역(5) 내에 공급된다. 또한, 질소 가스를 소정량, 예를 들어 도4의 (c)에 도시한 바와 같이 0.5 slm을 처리 영역(5) 내에 공급한다(흐름 공정).
여기에서, 산소 가스의 공급량은 0.5 slm 내지 5 slm으로 하는 것이 바람직하다. 이러한 범위로 함으로써, 플라즈마를 문제없이 발생할 수 있는 동시에 웨이퍼(W) 상의 흡착층의 Si를 산화하는 데 충분한 산소 라디칼을 공급할 수 있다. 산소 가스의 공급량은 2.5 slm 내지 3.5 slm으로 하는 것이 더 바람직하다. 이러한 범위로 함으로써, 산소 플라즈마를 안정시켜 발생시킬 수 있다.
RF 파워는 10 W 내지 1,500 W로 하는 것이 바람직하다. 10 W보다 적으면 산소 라디칼이 생성하기 어려워진다. 1,500 W를 넘으면 가스 여기부(66)를 구성하는 석영벽이 손상을 받을 우려가 생긴다. RF 파워는 300 W 내지 500 W로 하는 것이 더 바람직하다. 이러한 범위로 함으로써, 산소 라디칼을 효율적으로 생성할 수 있다.
처리 영역(5) 내의 압력은 40 ㎩ 내지 400 ㎩로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 산소 라디칼이 발생하기 쉽고, 또한 처리 영역(5) 내의 산소 라디칼의 평균 자유 행정도가 커진다. 처리 영역(5) 내의 압력은 50 ㎩내지 70 ㎩로 하는 것이 더 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(5) 내의 압력 제어가 용이해진다.
또한, 가스 여기부(66) 내의 압력(가스 분사 구멍의 압력)은 70 ㎩ 내지 400 ㎩로 하는 것이 바람직하고, 350 ㎩ 내지 400 ㎩로 하는 것이 더 바람직하다. 이러한 범위의 압력으로 함으로써, 플라즈마를 문제없이 발생할 수 있는 동시에 웨이퍼(W) 상의 흡착층의 Si를 산화하는 데 충분한 산소 라디칼을 공급할 수 있다.
산소 가스를 소정 시간 공급 후, 산소 가스의 공급을 정지시키는 동시에, 고주파 전력의 인가를 정지한다. 그리고, 질소 가스의 공급량을 유지하고, 처리 영역(5) 내에 소정량, 예를 들어 도4의 (c)에 도시한 바와 같이 0.5 slm을 공급한다. 이때, 처리 영역(5) 내를 배기하고, 이에 의해 처리 영역(5) 내의 가스를 처리 영역(5) 외부로 배출한다(퍼지 공정). 이 퍼지 공정은 제1 및 제3 스테이지(ST1, ST3)의 퍼지 공정보다도 질소 가스(불활성 가스로서 사용됨)의 공급량을 적게 하고, 예를 들어 1/5 미만, 바람직하게는 1/8 미만으로 한다. 즉, 이때에 공급되는 질소 가스는 가스 분산 노즐(40, 42)로부터 공급되는 역류 방지용의 질소 가스만으로 한다.
[제3 스테이지(ST3) : 질화]
계속해서, 도4의 (c)에 도시한 바와 같이 예를 들어 처리 영역(5) 내에 소정량, 예를 들어 0.5 slm의 질소 가스를 공급한다. 이와 동시에, 처리 영역(5) 내를 소정의 온도, 예를 들어 도4의 (a)에 도시한 바와 같이 450 ℃로 설정한다. 또한, 처리 영역(5) 내를 배기하고, 처리 영역(5)을 소정의 압력, 예를 들어 도4의 (b)에 도시한 바와 같이 40 ㎩로 설정한다. 그리고, 이 조작을 처리 영역(5)이 소정의 압력 및 온도로 안정될 때까지 행한다(안정화 공정).
처리 영역(5) 내가 소정의 압력 및 온도로 안정되면, 도4의 (g)에 도시한 바와 같이 전극(11) 사이에 고주파 전력을 인가(RF : ON)한다. 이와 동시에, 암모니아 가스를 소정량, 예를 들어 도4의 (f)에 도시한 바와 같이 3 slm을 한 쌍의 전극(11) 사이[가스 여기부(66) 내]에 공급한다. 한 쌍의 전극(11) 사이에 공급된 암모니아 가스는 플라즈마 여기(활성화)시켜 질소 라디칼이나 암모니아 라디칼을 생성한다. 이렇게 생성된 라디칼이 가스 여기부(66)로부터 처리 영역(5) 내에 공급된다. 또한, 질소 가스를 소정량, 예를 들어 도4의 (c)에 도시한 바와 같이 0.5 slm을 처리 영역(5) 내에 공급한다(흐름 공정).
여기서, 암모니아 가스의 공급량은 1 slm 내지 8 slm으로 하는 것이 바람직하다. 이러한 범위로 함으로써, 플라즈마를 문제없이 발생할 수 있는 동시에 웨이퍼(W) 상의 실리콘 산화막을 질화하는 데 충분한 라디칼을 공급할 수 있다. 암모니아 가스의 공급량은 3 slm 내지 4 slm으로 하는 것이 더 바람직하다. 이러한 범위로 함으로써, 암모니아 플라즈마를 안정시켜 발생시킬 수 있다.
RF 파워는 10 W 내지 1,500 W로 하는 것이 바람직하다. 10 W보다 적으면 질소 라디칼이나 암모니아 라디칼이 생성하기 어려워진다. 1,500 W를 넘으면 가스 여기부(66)를 구성하는 석영벽이 손상을 받을 우려가 생긴다. RF 파워는 300 W 내지 500 W로 하는 것이 더 바람직하다. 이러한 범위로 함으로써, 라디칼을 효율적 으로 생성할 수 있다.
처리 영역(5) 내의 압력은 40 ㎩ 내지 100 ㎩로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 질소 라디칼이나 암모니아 라디칼이 발생하기 쉽고, 또한 처리 영역(5) 내의 라디칼의 평균 자유 행정이 커진다. 처리 영역(5) 내의 압력은 50 ㎩ 내지 70 ㎩로 하는 것이 더 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(5) 내의 압력 제어가 용이해진다.
또한, 가스 여기부(66) 내의 압력(가스 분사 구멍의 압력)은 70 ㎩ 내지 600 ㎩로 하는 것이 바람직하고, 280 ㎩ 내지 330 ㎩로 하는 것이 더 바람직하다. 이러한 범위의 압력으로 함으로써, 플라즈마를 문제없이 발생할 수 있는 동시에 웨이퍼(W) 상의 실리콘 산화막을 질화하는 데 충분한 라디칼을 공급할 수 있다.
암모니아 가스를 소정 시간 공급 후, 암모니아 가스의 공급을 정지하는 동시에 고주파 전력의 인가를 정지한다. 그리고, 질소 가스의 공급량을 증가하고, 처리 영역(5) 내에 소정량, 예를 들어 도4의 (c)에 도시한 바와 같이 5 slm을 공급한다. 이때, 처리 영역(5) 내를 배기하고, 이에 의해 처리 영역(5) 내의 가스를 처리 영역(5) 외부로 배출한다(퍼지 공정). 다음에, 처리 영역(5) 내를 배기하면서 질소 가스의 공급량을 0.5 slm까지 감소시킨다. 이 저공급량의 질소 가스를 사용한 추가의 퍼지는 생략해도 좋다.
제3 스테이지(ST3)에 있어서, 암모니아 라디칼에 의해 웨이퍼(W) 상의 실리콘 산화막을 질화할 때, 실리콘 산화막의 표면에 존재하는 -OH기의 일부와 -H기의 일부가 -NH2기로 치환된다. 이로 인해, 제3 스테이지(ST3) 후에 제1 스테이지(ST1)를 개시할 때, 실리콘 산질화막의 표면에는 -NH2기가 존재한다. 이 상태에서 DCS가 공급되면, 실리콘 산질화막의 표면에서 식 1에 나타내는 반응이 일어나고, DCS의 흡착이 촉진된다. 이로 인해, 실리콘 산질화막의 성막 속도를 향상시킬 수 있다.
-NH2 + SiH2Cl2 + -NH(SiH2Cl) + HCl … (1)
[귀결 및 변경예]
본 실시 형태에 관한 성막 방법에서는 제1 내지 제3 스테이지(ST1 내지 ST3)를 이 순서로 교대로 예를 들어 200회 반복한다. 이렇게, 웨이퍼(W)에 DCS를 공급하여 흡착층을 형성하고, 다음에 산소 라디칼을 공급하여 흡착층을 산화함으로써 실리콘 산화막을 형성하고, 다음에 질소 라디칼을 공급하여 실리콘 산화막을 질화한다. 이에 의해 효율적으로, 또한 고품질인 상태에서 실리콘 산질화막을 형성할 수 있다.
웨이퍼(W) 상에 원하는 두께의 실리콘 산질화막이 형성되면 웨이퍼(W)를 언로드한다. 구체적으로는 처리 영역(5) 내에 소정량의 질소 가스를 공급하고, 처리 영역(5) 내의 압력이 상압으로 복귀하는 동시에, 처리 영역(5) 내를 소정 온도로 유지한다. 그리고, 보트 엘리베이터(25)에 의해 덮개(18)를 하강시킴으로써, 웨이퍼(W)와 동시에 웨이퍼 보트(12)가 처리 용기(4)로부터 언로드된다.
이렇게 형성된 실리콘 산질화막에 대해, 스텝 커버리지를 확인한 바, 거의 100 ％ 가까운 스텝 커버리지인 것을 확인할 수 있었다. 또한, 막 두께 균일성도 양호하였다. 이로 인해, 저온 하에서 스텝 커버리지가 좋은 실리콘 산질화막이 형성되어 있는 것을 확인할 수 있었다.
상기 실시 형태에서는 성막 장치(2)로서 플라즈마를 형성하는 여기부(66)를 처리 용기(4)에 일체로 조립한 구성이 예시된다. 대신에, 여기부(66)를 처리 용기(4)는 별개의 부재로 설치하고, 가스를 처리 용기(4) 밖에서 미리 여기(소위 리모트 플라즈마), 그 여기 가스를 처리 용기(4) 내로 공급하도록 해도 좋다. 또한, 가스를 활성화하지 않고 공급할 경우, 플라즈마를 이용하지 않는 것에 의한 에너지의 저하를 보상하기 위해 프로세스 온도를 올리는 것이 필요하다.
상기 실시 형태에서는 제1 처리 가스 중의 클로로실란계 가스로서 DCS 가스가 예시된다. 이 점에 관한 것으로서, 클로로실란계 가스로서는 디클로로실란(DCS), 헥사클로로실란(HCD : Si2Cl6), 트리클로로실란(SiHCl3), 테트라클로로실란(TCS : SiCl4)으로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 이용할 수 있다.
상기 실시 형태에서는 제2 처리 가스 중의 산화 가스로서 산소 가스가 예시된다. 이 점에 관한 것으로서, 산화 가스로서는 산소, 일산화질소(NO), 일산화이질소(N2O)로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 이용할 수 있다.
상기 실시 형태에서는 200 사이클 실행함으로써, 반도체 웨이퍼(W) 상에 실리콘 산질화막을 형성할 경우가 예시된다. 이 점에 관해, 예를 들어 50 사이클, 100 사이클과 같이 사이클수를 적게 해도 좋다. 또한, 300 사이클, 400 사이클과 같이 사이클수를 많게 해도 좋다. 이 경우에도, 사이클수에 따라, 예를 들어 DCS 가스, 산소 가스 및 암모니아 가스의 공급량, RF 파워 등을 조정함으로써, 원하는 두께의 실리콘 산질화막의 형성이 가능하다. 또한, 이러한 파라미터를 조정함으로써, 실리콘 산질화막 중 산소나 질소의 비율을 제어하는 것이 가능해진다.
상기 실시 형태에서는 플라즈마에 의해 산소 라디칼이나 암모니아 라디칼을 발생시킬 경우가 예시된다. 이 점에 관한 것으로서, 다른 에너지, 예를 들어 자력, 자외선 등을 이용하여 산소 및 암모니아를 활성화시킬 수 있다.
상기 실시 형태에서는 DCS 가스 등의 처리 가스 공급시에 질소 가스를 공급할 경우가 예시된다. 이 점에 관한 것으로서, 처리 가스 공급시에 질소 가스를 공급하지 않아도 좋다. 단, 질소 가스를 희석 가스로서 포함시킴으로써 처리 시간의 설정 등이 용이해지므로, 희석 가스를 포함시키는 것이 바람직하다. 희석 가스로서는 불활성 가스인 것이 바람직하고, 질소 가스 이외에, 예를 들어 헬륨 가스(He), 네온 가스(Ne), 아르곤 가스(Ar)를 적용할 수 있다.
상기 실시예에서는 산소 가스와 암모니아 가스가 공통인 가스 공급 노즐로부터 공급된다. 대신에, 가스의 종류마다 가스 공급 노즐이 설치되어도 좋다. 또한, 복수개로부터 동일 가스가 도입되도록, 처리 용기(4)의 하단부 근방의 측면에 복수개의 가스 공급 노즐이 삽통되어 있어도 좋다. 이 경우, 복수개의 가스 공급 노즐로부터 처리 용기(4) 내에 처리 가스가 공급되기 때문에, 처리 용기(4) 내에 처리 가스를 보다 균일하게 도입할 수 있다.
상기 실시 형태에서는 성막 장치로서, 단관 구조의 일괄식 열처리 장치가 사 용된다. 대신에, 본 발명은, 예를 들어 처리 용기가 내관과 외관으로 구성된 이중관 구조의 일괄식 종형 열처리 장치에 적용할 수 있다. 또한, 본 발명은 웨이퍼형의 열처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)로 한정되는 것은 아니며, 예를 들어 LCD용의 유리 기판이라도 좋다.
열처리 장치의 제어부(100)는 전용의 시스템에 의하지 않고, 일반적인 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어 범용 컴퓨터에, 전술의 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 상기 프로그램을 인스톨함으로써, 전술의 처리를 실행하는 제어부(100)를 구성할 수 있다.
이러한 프로그램을 공급하기 위한 수단은 임의이다. 프로그램은, 상술된 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예를 들어 통신 네트워크의 게시판(BBS)에 상기 프로그램을 게시하고, 이를 네트워크를 통해 반송파에 중첩하여 제공해도 좋다. 그리고, 이렇게 제공된 프로그램을 기동하고, 0S의 제어 하에서, 다른 어플리케이션 프로그램과 같이 실행함으로써, 전술의 처리를 실행할 수 있다.
추가적인 이점 및 변경들은 당 업계의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예들에 한정되지 않는다. 따라서, 첨부된 청구항들 및 그와 균등한 것에 의해 정의된 바와 같은 일반적인 본 발명의 개념의 사상 또는 범주를 벗어나지 않는 한 다양한 변경들이 이루어질 수도 있다.
본 발명에 따르면, 저온 하에서 스텝 커버리지가 좋은 실리콘 산질화막을 형성할 수 있는 실리콘 산질화막의 형성 방법 및 장치를 제공할 수 있다.

Claims (21)

  1. 클로로실란계 가스를 포함하는 제1 처리 가스와, 산화 가스를 포함하는 제2 처리 가스와, 질화 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 ALD에 의해 실리콘 산질화막을 형성하는 반도체 처리용의 성막 방법이며,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제1 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과, 상기 제3 공정은 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제5 공정과, 상기 제5 공정은 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 이 순서로 교대로 구비하는 반도체 처리용의 성막 방법.
  2. 제1항에 있어서, 상기 제1 내지 제6 공정에 있어서 상기 처리 영역을 400 ℃ 내지 550 ℃로 설정하는 반도체 처리용의 성막 방법.
  3. 제1항에 있어서, 상기 제1 공정에 있어서 상기 처리 영역을 400 ㎩ 내지 1,200 ㎩로 설정하고, 상기 제3 공정에 있어서 상기 처리 영역을 40 ㎩내지 400 ㎩로 설정하고, 상기 제5 공정에 있어서 상기 처리 영역을 40 ㎩ 내지 100 ㎩로 설정하는 반도체 처리용의 성막 방법.
  4. 제1항에 있어서, 상기 클로로실란계 가스는 디클로로실란, 헥사클로로실란, 트리클로로실란 및 테트라클로로실란으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 구비하는 반도체 처리용의 성막 방법.
  5. 제1항에 있어서, 상기 산화 가스는 산소, 일산화질소, 일산화이질소로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 구비하는 반도체 처리용의 성막 방법.
  6. 제1항에 있어서, 상기 질화 가스는 암모니아 가스를 구비하는 반도체 처리용 의 성막 방법.
  7. 제1항에 있어서, 상기 제1 공정으로부터 상기 제6 공정에 걸쳐 상기 처리 영역 내의 배기를 계속하는 반도체 처리용의 성막 방법.
  8. 제7항에 있어서, 제2 및 제6 공정은 상기 처리 영역에 대해 불활성 가스를 공급하는 기간을 구비하는 반도체 처리용의 성막 방법.
  9. 제8항에 있어서, 상기 제4 공정은 상기 처리 영역에 대해 불활성 가스를 공급하는 기간을 구비하고, 상기 제4 공정에 있어서의 불활성 가스의 유량은 상기 제2 및 제6 공정에 있어서의 불활성 가스의 유량의 1/5 미만인 반도체 처리용의 성막 방법.
  10. 제1항에 있어서, 상기 제2 및 제3 처리 가스는 공통인 공급 구멍으로부터 공급되고, 상기 제2 처리 가스를 여기하는 상기 여기 기구와 상기 제3 처리 가스를 여기하는 상기 여기 기구는 공통인 여기 기구를 구비하는 반도체 처리용의 성막 방법.
  11. 제10항에 있어서, 상기 공통의 여기 기구는 상기 처리 영역과 연통하는 공간 내에 설치된 상기 공통의 공급 구멍과 상기 피처리 기판 사이에 설치된 플라즈마 발생 영역을 구비하고, 상기 제2 및 제3 처리 가스의 각각은 상기 플라즈마 발생 영역을 통과할 때에 여기되는 반도체 처리용의 성막 방법.
  12. 제11항에 있어서, 상기 제1 처리 가스는 상기 플라즈마 발생 영역과 상기 기판 사이에서 상기 처리 영역에 공급되는 반도체 처리용의 성막 방법.
  13. 제11항에 있어서, 상기 제3 공정에 있어서 상기 공통의 공급 구멍은 70 ㎩ 내지 400 ㎩로 설정하고, 상기 제5 공정에 있어서 상기 공통의 공급 구멍은 70 ㎩ 내지 600 ㎩로 설정하는 반도체 처리용의 성막 방법.
  14. 제1항에 있어서, 상기 처리 영역 내에 복수의 피처리 기판이 상하로 간격을 두고 적층한 상태에서 수납되고, 상기 복수의 피처리 기판은 상기 처리 영역의 주위에 설치된 히터에 의해 가열되는 반도체 처리용의 성막 방법.
  15. 제14항에 있어서, 상기 제1, 제2 및 제3 처리 가스의 각각은 상기 복수의 피처리 기판에 대해 평행한 가스류를 형성하도록 상기 복수의 피처리 기판에 걸쳐 상하 방향으로 배열된 복수의 가스 분사 구멍으로부터 공급되는 반도체 처리용의 성막 방법.
  16. 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
    상기 처리 영역 내를 배기하는 배기계와,
    상기 처리 영역에 클로로실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리 영역에 산화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 처리 영역에 질화 가스를 포함하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와,
    상기 처리 영역에 공급되는 상기 제2 및 제3 처리 가스를 선택적으로 여기하는 여기 기구와,
    상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는 상기 피처리 기판 상에 ALD에 의해 실리콘 산질화막을 형성하기 위해,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제1 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과, 상기 제3 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제5 공정과,
    상기 제5 공정은 상기 제3 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 이 순서로 교대로 실행하는 반도체 처리용의 성막 장치.
  17. 제16항에 있어서, 상기 여기 기구는 상기 처리 영역과 연통하는 공간 내에 설치된 상기 제2 및 제3 처리 가스의 공통인 공급 구멍과 상기 피처리 기판 사이에 설치된 플라즈마 발생 영역을 구비하고, 상기 제2 및 제3 처리 가스의 각각은 상기 플라즈마 발생 영역을 통과할 때에 여기되는 반도체 처리용의 성막 장치.
  18. 제17항에 있어서, 상기 플라즈마 발생 영역은 상기 처리 용기에 설치된 전극 및 고주파 전원에 의해, 상기 공통의 공급 구멍과 상기 피처리 기판 사이에 형성되는 고주파 전계를 구비하는 반도체 처리용의 성막 장치.
  19. 제16항에 있어서, 상기 처리 영역은 복수의 피처리 기판을 상하로 간격을 두 고 적층한 상태에서 수납하도록 구성되고, 상기 복수의 피처리 기판은 상기 처리 영역의 주위에 설치된 상기 히터에 의해 가열되는 반도체 처리용의 성막 장치.
  20. 제19항에 있어서, 상기 제1, 제2 및 제3 처리 가스 가스의 각각은 상기 복수의 피처리 기판에 대해 평행한 가스류를 형성하도록 상기 복수의 피처리 기판에 걸쳐 상하 방향으로 배열된 복수의 가스 분사 구멍으로부터 공급되는 반도체 처리용의 성막 장치.
  21. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터 판독 가능한 매체이며,
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 클로로실란계 가스를 포함하는 제1 처리 가스와 산화 가스를 포함하는 제2 처리 가스와 질화 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 ALD에 의해 실리콘 산질화막을 형성하는 반도체 처리용의 성막 장치에,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 제1 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과, 상기 제3 공정은 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제5 공정과, 상기 제5 공정은 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 것과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 이 순서로 교대로 실행시키는 컴퓨터 판독 가능한 매체.
KR1020060062843A 2005-07-06 2006-07-05 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체 KR100980127B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005197283A JP2007019145A (ja) 2005-07-06 2005-07-06 シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JPJP-P-2005-00197283 2005-07-06

Publications (2)

Publication Number Publication Date
KR20070005507A KR20070005507A (ko) 2007-01-10
KR100980127B1 true KR100980127B1 (ko) 2010-09-03

Family

ID=37597047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062843A KR100980127B1 (ko) 2005-07-06 2006-07-05 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체

Country Status (5)

Country Link
US (1) US7632757B2 (ko)
JP (1) JP2007019145A (ko)
KR (1) KR100980127B1 (ko)
CN (1) CN1891859B (ko)
TW (1) TWI358769B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916257B2 (ja) * 2006-09-06 2012-04-11 東京エレクトロン株式会社 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP4476313B2 (ja) * 2007-07-25 2010-06-09 東京エレクトロン株式会社 成膜方法、成膜装置、および記憶媒体
JP5090097B2 (ja) * 2007-07-26 2012-12-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
JP5575582B2 (ja) * 2007-12-26 2014-08-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP4886021B2 (ja) * 2008-12-16 2012-02-29 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP5490585B2 (ja) * 2009-05-29 2014-05-14 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US8728956B2 (en) 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9611544B2 (en) * 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5562431B2 (ja) * 2010-11-04 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
CN107342216B (zh) * 2011-09-23 2022-05-31 诺发系统公司 等离子体活化保形电介质膜沉积
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US20150253762A1 (en) * 2012-09-26 2015-09-10 Hitachi Kokusai Electric Inc. Integrated management system, management device, method of displaying information for substrate processing apparatus, and recording medium
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9105062B2 (en) 2012-12-13 2015-08-11 Addepar, Inc. Transaction effects
JP6577695B2 (ja) * 2013-12-18 2019-09-18 大陽日酸株式会社 シリコン窒化膜の形成方法
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9424333B1 (en) 2014-09-05 2016-08-23 Addepar, Inc. Systems and user interfaces for dynamic and interactive report generation and editing based on automatic traversal of complex data structures
US9244899B1 (en) 2014-10-03 2016-01-26 Addepar, Inc. Systems and user interfaces for dynamic and interactive table generation and editing based on automatic traversal of complex data structures including time varying attributes
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
SG11201705569PA (en) * 2015-01-07 2017-08-30 Hitachi Int Electric Inc Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US10732810B1 (en) 2015-11-06 2020-08-04 Addepar, Inc. Systems and user interfaces for dynamic and interactive table generation and editing based on automatic traversal of complex data structures including summary data such as time series data
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP6909762B2 (ja) 2018-07-23 2021-07-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US10559458B1 (en) * 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition
KR20220085674A (ko) * 2020-12-15 2022-06-22 주식회사 원익아이피에스 박막 형성 방법 및 장치
CN116133367B (zh) * 2021-08-12 2024-10-22 长鑫存储技术有限公司 一种半导体薄膜形成方法、半导体结构及存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299329A (ja) 2001-03-28 2002-10-11 Tokyo Electron Ltd 熱処理装置、熱処理方法及びクリーニング方法
KR20030079786A (ko) * 2002-04-05 2003-10-10 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
KR20050028321A (ko) * 2003-09-17 2005-03-22 도쿄 엘렉트론 가부시키가이샤 성막 방법 및 열처리 장치
KR20050069986A (ko) * 2002-08-18 2005-07-05 에비자 테크놀로지, 인크. 실리콘 산화물 및 산질화물의 저온 증착

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6566186B1 (en) * 2000-05-17 2003-05-20 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
KR100771800B1 (ko) * 2003-01-24 2007-10-30 도쿄 엘렉트론 가부시키가이샤 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법
JP2004281853A (ja) 2003-03-18 2004-10-07 Hitachi Kokusai Electric Inc 基板処理装置
JP4410497B2 (ja) * 2003-06-17 2010-02-03 東京エレクトロン株式会社 成膜方法
JP4541864B2 (ja) * 2004-12-14 2010-09-08 東京エレクトロン株式会社 シリコン酸窒化膜の形成方法、形成装置及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299329A (ja) 2001-03-28 2002-10-11 Tokyo Electron Ltd 熱処理装置、熱処理方法及びクリーニング方法
KR20030079786A (ko) * 2002-04-05 2003-10-10 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
KR20050069986A (ko) * 2002-08-18 2005-07-05 에비자 테크놀로지, 인크. 실리콘 산화물 및 산질화물의 저온 증착
KR20050028321A (ko) * 2003-09-17 2005-03-22 도쿄 엘렉트론 가부시키가이샤 성막 방법 및 열처리 장치

Also Published As

Publication number Publication date
US7632757B2 (en) 2009-12-15
TW200721306A (en) 2007-06-01
KR20070005507A (ko) 2007-01-10
CN1891859A (zh) 2007-01-10
JP2007019145A (ja) 2007-01-25
CN1891859B (zh) 2010-11-24
TWI358769B (en) 2012-02-21
US20070010071A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
KR100980127B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체
KR100957879B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR101160722B1 (ko) 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로판독가능한 매체
US7906168B2 (en) Film formation method and apparatus for forming silicon oxide film
KR101131645B1 (ko) 반도체 처리용의 성막 방법 및 장치
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR100771800B1 (ko) 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR100890684B1 (ko) 반도체 처리용 성막 방법
KR101129741B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
US8080477B2 (en) Film formation apparatus and method for using same
KR20080001646A (ko) 성막 장치 및 그 사용 방법
KR20090084737A (ko) 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
US20090114156A1 (en) Film formation apparatus for semiconductor process
KR101077695B1 (ko) 종형 플라즈마 처리 장치 및 그 사용 방법
KR100980126B1 (ko) 성막 방법, 성막 장치 및 기억매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee