KR20220085674A - 박막 형성 방법 및 장치 - Google Patents

박막 형성 방법 및 장치 Download PDF

Info

Publication number
KR20220085674A
KR20220085674A KR1020200175918A KR20200175918A KR20220085674A KR 20220085674 A KR20220085674 A KR 20220085674A KR 1020200175918 A KR1020200175918 A KR 1020200175918A KR 20200175918 A KR20200175918 A KR 20200175918A KR 20220085674 A KR20220085674 A KR 20220085674A
Authority
KR
South Korea
Prior art keywords
thin film
containing gas
silicon oxynitride
oxygen
nitrogen
Prior art date
Application number
KR1020200175918A
Other languages
English (en)
Inventor
한석준
이태완
홍영준
김도현
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020200175918A priority Critical patent/KR20220085674A/ko
Priority to TW110130159A priority patent/TWI788953B/zh
Priority to CN202110935574.8A priority patent/CN114639590A/zh
Priority to JP2021133279A priority patent/JP7317079B2/ja
Publication of KR20220085674A publication Critical patent/KR20220085674A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 박막 형성 방법 및 장치에 관한 것으로, 보다 상세하게는 게이트 산화막을 형성하는 방법 및 장치에 관한 것이다. 본 발명에 따른 박막 형성 방법의 일 실시예는, 기판 상에 산화실리콘 박막을 형성하는 산화실리콘 박막 형성 단계; 상기 산화실리콘 박막 상에 제1 산화질화실리콘 박막을 형성하되, 상기 제1 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제1 공정 조건을 포함하여 제1 산화질화실리콘 박막을 형성하는 제1 산화질화실리콘 박막 형성 단계; 상기 제1 산화질화실리콘 박막 상에 제2 산화질화실리콘 박막을 형성하되, 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제2 공정 조건을 포함하여 제2 산화질화실리콘 박막을 형성하는 제2 산화질화실리콘 박막 형성 단계;를 포함하며, 상기 제1 산화질화실리콘 박막 내의 질소(N) 함유량이 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량보다 크게 되도록, 상기 제1 공정 조건과 상기 제2 공정 조건을 조절한다.

Description

박막 형성 방법 및 장치{METHOD AND APPARATUS FOR FORMING THIN FILM}
본 발명은 박막 형성 방법 및 장치에 관한 것으로, 보다 상세하게는 게이트 산화막을 형성하는 방법 및 장치에 관한 것이다.
NFET과 PFET과 같은, 필드 효과 트랜지스터(FET, Field Effect Transistor)는 통상적으로 CMOS(Complementary Metal Oxide Semiconductor) 장치에서 발견된다. MOSFET 장치에서, 게이트 전극 또는 게이트는, 게이트 산화막과 같은 절연체 또는 게이트 절연체 위에 형성된 도핑된 폴리실리콘 또는 메탈 도전체를 포함할 수 있다. 또한, 게이트 전극 스택(stack)은 게이트 절연막이 형성되는 반도체층 또는 기판을 포함한다. 게이트 산화막 아래의 기판 영역은 채널 영역이고, 채널 양쪽에 소오스/드레인 쌍이 기판 내에 형성된다.
반도체 공정에서, 실리콘(Si)은 기판 물질로서 이용될 수 있다. 실리콘 게르마늄(SiGe)는 실리콘의 대체제로서 이용되어, 트랜지스터가 보다 빠르게 스위칭하고 높은 성능을 낼 수 있게 한다. 예를 들어, SiGe는 고주파 장치에서 사용될 수 있고, SiGe 공정은 나노 장치의 PMOS 성능을 증가시킨다.
SiGe는 Si보다 더 큰 격자 상수를 가지고 있고, 산화될 때 Si보다 더 변형되기(dislocated) 쉽다. 그 결과, SiGe 표면에서, 산화 공정(oxidation process)의 대체 방법이 사용된다.
그러므로, 산화 공정의 대체 방법에 의해서 형성된 게이트 산화막이 필요하다. 이를 위해, 산화실리콘 박막의 일부를 질화(Nitridation) 처리하여 산화실리콘 박막 표면에 질소(N)가 함유된 산화실리콘 박막을 갖는 구조의 게이트 산화막에 대해 연구가 이루어지고 있다. 이러한 구조의 게이트 산화막의 질소(N) 함유량을 도 1에 나타내었다. 산화실리콘 박막에 질소(N)를 추가하게 되면, 유전율 조절이 용이하다. 이러한 게이트 산화막은 산화실리콘 박막을 형성한 후, 산소 분위기에서의 열처리, 질화 처리를 위한 플라즈마 처리, 산소 분위기에서의 열처리, 질소 분위기에서의 열처리 등 복잡한 열처리와 플라즈마 처리가 수행되어야 해서 생산성이 낮아지는 문제점이 있었다. 또한, 상기의 방법으로 게이트 산화막을 제조하게 되므로, 하나의 장비에서 인-시튜(in-situ)로 게이트 산화막을 제조할 수 없다.
그리고 상기의 방법으로 게이트 산화막을 형성하는 경우, 도 1에 도시된 바와 같이, 기판과 산화실리콘 박막 계면 사이에 질소가 파일-업(pile-up)되어 전기적 특성이 열화되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 유전율 조절을 위해 산화질화실리콘 박막이 포함된 게이트 산화막을 형성하되, 인-시튜(in-situ)로 게이트 산화막을 형성할 수 있으며, 기판과 산화막의 계면에 질소가 파일-업되는 것을 최소화하는 박막 형성 방법 및 장치를 제공하는 것을 목적으로 한다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 박막 형성 방법의 일 실시예는, 기판 상에 산화실리콘 박막을 형성하는 산화실리콘 박막 형성 단계; 상기 산화실리콘 박막 상에 제1 산화질화실리콘 박막을 형성하되, 상기 제1 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제1 공정 조건을 포함하여 제1 산화질화실리콘 박막을 형성하는 제1 산화질화실리콘 박막 형성 단계; 상기 제1 산화질화실리콘 박막 상에 제2 산화질화실리콘 박막을 형성하되, 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제2 공정 조건을 포함하여 제2 산화질화실리콘 박막을 형성하는 제2 산화질화실리콘 박막 형성 단계;를 포함하며, 상기 제1 산화질화실리콘 박막 내의 질소(N) 함유량이 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량보다 크게 되도록, 상기 제1 공정 조건과 상기 제2 공정 조건을 조절한다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제1 산화질화실리콘 박막 형성 단계는, 제1 실리콘(Si) 함유 가스 공급 단계, 제1 산소(O) 함유 가스 공급 단계 및 제1 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제1 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되며, 상기 제2 산화질화실리콘 박막 형성 단계는, 제2 실리콘(Si) 함유 가스 공급 단계, 제2 산소(O) 함유 가스 공급 단계 및 제2 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제2 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행될 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제1 공정 조건과 상기 제2 공정 조건은 산소(O) 함유 가스 종류이며, 상기 제1 산화질화실리콘 박막 형성 단계에 공급되는 제1 산소(O) 함유 가스와 상기 제2 산화질화실리콘 박막 형성 단계에 공급되는 제2 산소(O) 함유 가스가 서로 다른 종류의 가스일 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제1 산소(O) 함유 가스는 아산화질소(N2O)이고, 상기 제2 산소(O) 함유 가스는 산소(O2)일 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 산화실리콘 박막 형성 단계와 상기 제1 산화질화실리콘 박막 형성 단계 사이에, 상기 산화실리콘 박막 상에 제3 산화질화실리콘 박막을 형성하되, 상기 제3 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제3 공정 조건을 포함하여 제3 산화질화실리콘 박막을 형성하는 제3 산화질화실리콘 박막 형성 단계;를 더 포함하며, 상기 제3 산화질화실리콘 박막 내의 질소(N) 함유량이 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량보다 작게 되도록, 상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건을 조절하고, 상기 제1 산화질화실리콘 박막 형성 단계는, 제1 실리콘(Si) 함유 가스 공급 단계, 제1 산소(O) 함유 가스 공급 단계 및 제1 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제1 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되며, 상기 제2 산화질화실리콘 박막 형성 단계는, 제2 실리콘(Si) 함유 가스 공급 단계, 제2 산소(O) 함유 가스 공급 단계 및 제2 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제2 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되고, 상기 제3 산화질화실리콘 박막 형성 단계는, 제3 실리콘(Si) 함유 가스 공급 단계, 제3 산소(O) 함유 가스 공급 단계 및 제3 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제3 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건은 산소(O) 함유 가스 종류이며, 상기 제1 산소(O) 함유 가스는 아산화질소(N2O)이고, 상기 제2 산소(O) 함유 가스는 산소(O2)이며, 상기 제3 산소(O) 함유 가스는 산소(O2)와 수소(H2)의 혼합가스 및 산소(O2) 중 적어도 하나일 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제1 산화질화실리콘 박막 내 질소(N) 함유량은 20 ~ 40%이고, 상기 제2 산화질화실리콘 박막 내 질소(N) 함유량은 10 ~ 20%이며, 상기 제3 산화질화실리콘 박막 내 질소(N) 함유량은 10% 이하가 되도록, 상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건을 조절할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 산화실리콘 박막 형성 단계는, 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제2 산화질화실리콘 박막 형성 단계 이후에, 상기 박막을 열처리하는 단계;를 더 포함할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 열처리하는 단계는, 질소(N2), 아산화질소(N2O), 일산화질소(NO), 수소(H2) 및 암모니아(NH3) 중 적어도 하나의 가스 분위기에서 수행할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 산화실리콘 박막 형성 단계, 상기 제1 산화질화실리콘 박막 형성 단계, 상기 제2 산화질화실리콘 박막 형성 단계, 상기 제3 산화질화실리콘 박막 형성 단계 및 상기 열처리하는 단계는, 인-시튜(in-situ)에서 수행될 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 산소(O) 함유 가스는, 산소(O2), 오존(O3), 아산화질소(N2O), 일산화질소(NO) 및 산소(O2)와 수소(H2)의 혼합가스 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 질소(N) 함유 가스는, 암모니아(NH3)를 포함할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 실리콘(Si) 함유 가스는, 실란계 가스 및 실록산계 가스 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 산화실리콘 박막 형성 단계 이후에, 산소(O2)와 수소(H2)의 혼합가스를 이용하여 상기 산화실리콘 박막을 열처리하는 단계;를 더 포함할 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건은 하나의 사이클에 포함된 산소(O) 함유 가스 공급 단계 회수이며, 상기 제1 사이클은, 상기 제1 실리콘(Si) 함유 가스 공급 단계와 상기 제1 산소(O) 함유 가스 공급 단계를 n(n은 자연수)회 반복한 후 상기 제1 질소(N) 함유 가스 공급 단계를 수행하고, 상기 제2 사이클은, 상기 제2 실리콘(Si) 함유 가스 공급 단계와 상기 제2 산소(O) 함유 가스 공급 단계를 m(m은 자연수)회 반복한 후 상기 제2 질소(N) 함유 가스 공급 단계를 수행하며, 상기 제3 사이클은, 상기 제3 실리콘(Si) 함유 가스 공급 단계와 상기 제3 산소(O) 함유 가스 공급 단계를 l(l은 자연수)회 반복한 후 상기 제3 질소(N) 함유 가스 공급 단계를 수행하고, l > m > n 일 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건은, 산소(O) 함유 가스 공급 시간, 공급되는 산소(O) 함유 가스의 압력, 공급되는 산소(O) 함유 가스의 유량, 질소(N) 함유 가스 공급 시간, 공급되는 질소(N) 함유 가스의 압력, 공급되는 질소(N) 함유 가스의 유량, 하나의 사이클에 포함된 질소(N) 함유 가스 공급 단계 회수 및 공정 온도 중 적어도 하나일 수 있다.
본 발명에 따른 박막 형성 방법의 일부 실시예들에 있어서, 상기 박막은 게이트 산화막일 수 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 박막 형성 장치의 일 실시예는, 실리콘 기판 상에 박막을 형성하는 장치로, 상기 박막은 상기 기재된 박막 형성 방법으로 형성된다.
본 발명에 따르면, 산화실리콘 박막 형성, 산화질화실리콘 박막 형성 및 열처리 공정을 모두 인-시튜(in-situ)로 수행할 수 있어 생산성이 증가한다. 즉, 유전율 조절이 되는 산화질화실리콘 박막이 포함된 게이트 산화막을 보다 손쉽게 형성할 수 있게 된다. 또한, 본 발명과 같이 산화실리콘 박막과 산화질화실리콘 박막을 모두 증착에 의해 형성하는 경우, 기판과 산화막 계면에 질소가 파일-업되는 현상을 최소화할 수 있어 전기적 특성이 향상된다.
도 1은 종래의 방법으로 게이트 산화막을 형성하였을 경우, 게이트 산화막 내의 질소 농도를 개략적으로 나타낸 도면이다.
도 2는 본 발명에 따른 박막 형성 방법을 수행하기 위한 장치의 일 예를 개략적으로 나타낸 도면이다.
도 3은 본 발명에 따른 박막 형성 방법에 대한 일 실시예의 수행 과정을 개략적으로 나타낸 흐름도이다.
도 4 내지 도 7은 도 3에 도시된 실시예의 수행과정을 설명하기 위한 도면들이다.
도 8 및 도 9는 본 발명에 따른 박막 형성 방법에 있어서, 산화질화실리콘 박막을 형성하기 위한 개략적인 가스 공급 순서를 설명하기 위한 도면들이다.
도 10은 본 발명에 따른 박막 형성 방법으로 형성된 박막 내의 질소 농도를 개략적으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 2는 본 발명에 따른 박막 형성 방법을 수행하기 위한 장치의 일 예를 개략적으로 나타낸 도면이다. 도 2에 도시된 장치는 수직형의 배치식 기판 처리 장치로, 본 발명에 따른 산화막 형성 방법을 실시하기 위한 기판 처리 장치의 일 예이다. 본 발명에 따른 산화막 형성 방법을 수행하는 장치는 도 2에 도시된 기판 처리 장치로 한정되지 않으며, 본 발명의 기술적 사상이 적용 가능한 다른 기판 처리 장치를 이용할 수 있음은 당연하고, 이를 위해 이 분야의 통상의 기술자에게 자명한 정도의 구성의 추가, 변경은 있을 수 있다.
도 2를 참조하면, 본 발명에 따른 박막 형성 방법을 수행하기 위한 장치의 일 예(100)는 반응 용기(110, 120), 매니폴드(160), 보트(140), 캡 플랜지(150) 및 히터(130)를 구비한다.
반응 용기(110, 120)는 이너 튜브(120)와 아우터 튜브(110)로 구성되며, 석영 등의 내열성 재료를 포함하여 이루어질 수 있다. 아우터 튜브(110)는 하부가 개구된 원통 형상으로 형성되어 내부에 수용부가 형성된다. 이너 튜브(120)는 아우터 튜브(110)의 내부 수용부에 배치되며, 하부가 개구된 원통 형상으로 형성되고 내부에 보트(140)가 수용 가능하게 구성되어, 이너 튜브(120) 내부에서 기판 처리가 수행되는 기판 처리 공간을 갖는다. 이너 튜브(120)의 측벽에는 이너 튜브(120) 내의 가스를 배기하기 위한 배기구(122)가 형성된다. 아우터 튜브(110)의 하부 측면에는 아우터 튜브(110) 내부를 배기하는 배기포트(111)가 형성되어 있으며, 배기포트(111)는 펌핑 능력이 구비된 펌프(미도시)와 연결된다. 이너 튜브(120) 내부에는 수직 방향으로 연장된 온도 센서 보호관(183) 내부에 프로파일 온도 센서가 배치된다.
아우터 튜브(110)는 매니폴드(160)의 상면에 위치하며, 아우터 튜브(110)의 하단 외주측에 돌출된 아우터 튜브 돌출부(113)가 아우터 튜브 고정 플랜지(115)에 의해 고정되는 방식으로 아우터 튜브(110)가 매니폴드(160) 상면에 고정된다. 이너 튜브(120)의 하단 외주측에 돌출된 이너 튜브 돌출부(125) 또한 매니폴드(160)의 상면에 위치한다.
매니폴드(160)에는 이너 튜브(120)에 가스를 공급하기 위한 복수의 가스 공급 포트(165)들이 설치된다. 복수의 가스 공급 포트(165)는 산화실리콘 박막 또는 질화산화실리콘 박막 형성을 위한 실리콘 함유 가스 공급 수단(192), 산소 함유 가스 공급 수단(194), 질소 함유 가스 공급 수단(196) 및 퍼지 가스 공급 수단(197)과 연결될 수 있다. 또한 가스 공급 포트(165)는 산화실리콘 박막 또는 산화막을 열처리하기 위한 열처리 가스 공급 수단(198)과 연결될 수 있다. 복수의 가스 공급 포트(165)들은 매니폴드(160) 내부에서 각각 가스 노즐(162)과 결합된다. 복수의 가스 노즐(162)은 이너 튜브(120) 내부의 상방으로 연장 형성되어 실리콘 함유 가스, 산소 함유 가스, 질소 함유 가스, 퍼지 가스, 열처리 가스를 공급한다. 가스 노즐(162)은 이너 튜브(120)의 상부로 길게 연장 형성되어 가스를 수평하게 분사할 수 있는 분사공을 갖는 형태로 구성되어, 상하 방향으로 적층되어 있는 기판에 각각 분사될 수 있다.
실리콘 함유 가스 공급 수단(192)은 기판 상에 실리콘(Si)을 함유하는 가스를 공급하는 것으로, 예컨대, SiH4, Si2H6, HCDS(Hexachlorodisilane) 등의 실란계 가스나 HCDSO(Hexachlorodisiloxane) 등의 실록산계 가스를 공급할 수 있다. 산소 함유 가스 공급 수단(194)은 기판 상에 산소(O)를 함유하는 가스를 공급하는 것으로, 예컨대, 산소(O2), 오존(O3), 아산화질소(N2O), 일산화질소(NO), 산소(O2)와 수소(H2)의 혼합가스 등의 가스를 공급할 수 있다. 산소(O2)와 수소(H2)의 혼합가스는 별도의 산소(O2) 가스 공급 수단, 수소(H2) 공급 수단에 의해 각각 이너 튜브(120) 내부로 공급될 수 있다. 질소 함유 가스 공급 수단(196)은 기판 상에 질소(N)를 함유하는 가스를 공급하는 것으로, 예컨대, 암모니아(NH3) 등의 가스를 공급할 수 있다. 퍼지 가스 공급 수단(197)은 기판 상에 퍼지 가스를 공급하는 것으로, 불활성 가스, 예컨대 질소(N2)를 공급할 수 있다. 열처리 가스 공급 수단(198)은 열처리 분위기를 위한 조성하기 위해 공급하는 것으로, 예컨대, 산소(O2), 수소(H2), 질소(N2), 아산화질소(N2O), 일산화질소(NO), 암모니아(NH3) 등의 가스를 공급할 수 있다. 가스 공급 수단(192, 194, 196, 197, 198) 중 동일한 가스가 이용되는 경우, 하나의 가스 공급 수단이 2가지 이상의 목적으로 이용될 수 있다. 예컨대, 퍼지 가스와 열처리 가스가 모두 질소(N2)가 이용되는 경우, 퍼지 가스 공급 수단(197)과 열처리 가스 공급 수단(198)은 하나만 설치될 수 있고, 산소 함유 가스와 열처리 가스가 모두 아산화질소(N2O)가 이용되는 경우, 산소 함유 가스 공급 수단(194)과 열처리 가스 공급 수단(198)은 하나만 설치될 수 있다.
가스 공급 수단(192, 194, 196, 197, 198)은 각각 가스 보관 용기 또는 기화기, 가스 라인, 유량 조절기 등을 구비할 수 있으며, 제어되는 신호를 수신하여, 유량 조절기 또는 가스 밸브 등을 통하여 가스를 공급하거나 차단할 수 있으며, 공급되는 가스의 유량을 조절할 수 있다.
반응 용기(110, 120)의 하방에는 반응 용기(110, 120)의 하부 개구를 개폐할 수 있는 원판 형상의 캡 플랜지(150)가 배치된다. 캡 플랜지(150)는 승강수단(미도시)에 연결되어 승강된다. 반응 용기(110, 120)의 하방에 배치된 캡 플랜지(150)가 상승하여, 반응 용기(110, 120) 하부에 배치되어 있는 매니폴드(160)와 밀폐됨으로써, 반응 용기(110, 120)의 하부 개구가 밀폐된다. 그리고 캡 플랜지(150)가 하강하여, 매니폴드(160)와 캡 플랜지(150)가 이격됨으로써, 반응 용기(110, 120)의 하부 개구가 개방된다. 캡 플랜지(150)의 상면에는 실링 부재(미도시)가 배치된다. 캡 플랜지(150)가 상승하여 매니폴드(160)와의 사이에서 밀폐될 때, 실링 부재는 캡 플랜지(150)와 매니폴드(160)와의 사이에 개재됨으로써 캡 플랜지(150)와 매니폴드(160)와의 사이를 밀폐한다.
보트(140)는 캡 플랜지(150) 상에 배치되며, 복수의 기판이 상하 방향으로 안착되는 기판 적재부(142)와 단열부(144)로 구성된다. 단열부(144)는 기판 적재부(142)를 지지하며, 반응 용기(110, 120) 내부로 전달된 열이 캡 플랜지(150)에 전달되기 어렵게 하는 구성 및 재료를 가진다. 기판 적재부(142)는 상하 방향으로 간격을 두고 복수의 기판이 안착될 수 있도록 구성된다. 기판 적재부(142)는 복수의 기판을 지지하는 것이 가능하도록 복수의 슬롯들이 수직으로 나란히 형성된 구조의 상하 방향으로 긴 막대 형상의 지주(141)를 복수 개 구비한다. 기판을 안정적으로 지지하기 위해 지주(141) 외에 보조 지주(미도시)가 추가로 더 구비될 수 있다. 보트(140)는 캡 플랜지(150)를 관통하여 설치된 회전축(155)에 의해 회전되며, 보트(140)가 회전함에 따라 보트(140)에 배치되는 기판도 회전하게 된다.
히터(130)는 히터 베이스(135) 상에 설치되어 지지되며, 아우터 튜브(110)를 둘러싸도록 설치되어, 반응 용기(110, 120)를 가열함으로써, 이너 튜브(120) 내로 장입되는 보트(140)에 배치되는 기판을 가열한다. 히터(130)는 단열 벽체와 단열 벽체의 내주면에 위치한 열선(미도시)으로 구성되며, 히터(130)의 단열 벽체 내부에는 원통형의 공간을 갖는 냉각 유로(미도시)가 형성된다. 이 냉각 유로에는 급속 냉각을 위한 기체가 공급된다.
도 3은 본 발명에 따른 박막 형성 방법에 대한 일 실시예의 수행 과정을 개략적으로 나타낸 흐름도이고, 도 4 내지 도 7은 도 3에 도시된 실시예의 수행과정을 설명하기 위한 도면들이다. 도 3에 도시된 본 발명에 따른 박막 형성 방법에 대한 일 실시예는 도 2에 도시된 장치를 이용하여 수행할 수 있으나, 이에 한정된 것은 아니다.
도 3과 도 4 내지 도 7을 함께 참고하면, 본 발명에 따른 박막 형성 방법에 대한 일 실시예는 우선, 도 4에 도시된 바와 같이 기판(310) 상에 산화실리콘 박막(320)을 형성한다(S210). 산화실리콘 박막(320)은 증착 방법으로 형성될 수 있으며, 증착 방법에 특별한 제한이 있는 것은 아니나, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용하여 증착할 수 있다. 실리콘(Si) 함유 가스로는 HCDS와 같은 실란계 가스를 사용할 수 있으며, 산소(O) 함유 가스로는 수소(H2)와 산소(O2)의 혼합가스를 사용할 수 있다.
S210 단계 수행 이후, 산화실리콘 박막(320)을 열처리할 수 있다. 이때 열처리는 산소(O2)와 수소(H2)의 혼합가스 분위기에서 수행하는 래디컬 산화(radical oxidation) 방법으로 수행될 수 있다. 이와 같이 산화실리콘 박막(320)을 래디컬 산화시키게 되면, 산화실리콘 박막(320)의 물성이 향상된다.
다음으로, 도 5에 도시된 바와 같이, 산화실리콘 박막(320) 상에 제3 산화질화실리콘 박막(330)을 형성한다(S220). 이어서 도 6에 도시된 바와 같이, 제3 산화질화실리콘 박막(330) 상에 제1 산화질화실리콘 박막(340)을 형성한다(S230). 이어서 도 7에 도시된 바와 같이, 제1 산화질화실리콘 박막(340) 상에 제2 산화질화실리콘 박막(350)을 형성한다(S240).
제1 산화질화실리콘 박막(340) 형성 단계(S230)은 제1 산화질화실리콘 박막(340) 내의 질소(N) 함유량을 조절할 수 있는 제1 공정 조건을 포함하여 수행되고, 제2 산화질화실리콘 박막(350) 형성 단계(S240)은 제2 산화질화실리콘 박막(350) 내의 질소(N) 함유량을 조절할 수 있는 제2 공정 조건을 포함하여 수행되며, 제3 산화질화실리콘 박막(330) 형성 단계(S220)은 제3 산화질화실리콘 박막(330) 내의 질소(N) 함유량을 조절할 수 있는 제3 공정 조건을 포함하여 수행된다. 이때, 제1 산화질화실리콘 박막(340) 내의 질소(N) 함유량이 가장 크고, 제3 산화질화실콘 박막(330) 내의 질소(N) 함유량이 가장 작으며, 제2 산화질화실리콘 박막(350) 내의 질소(N) 함유량은 중간이 되도록 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건을 조절하여 S220 단계 내지 S250 단계를 수행한다. 예컨대, 제1 산화질화실리콘 박막(340) 내의 질소(N) 함유량은 20 ~ 40 % 정도가 되도록 제1 공정 조건을 조절하여 S230 단계를 수행하고, 제2 산화질화실리콘 박막(350) 내의 질소(N) 함유량은 10 ~ 20 % 정도가 되도록 제2 공정 조건을 조절하여 S240 단계를 수행하고, 제3 산화질화실리콘 박막(330) 내의 질소(N) 함유량은 10 % 이하가 되도록 제3 공정 조건을 조절하여 S220 단계를 수행한다.
산화질화실리콘 박막(330, 340, 350)은 모두 증착 방법으로 형성될 수 있으며, 증착 방법에 특별한 제한이 있는 것은 아니나, 원자층 증착법을 이용하여 증착할 수 있다. 산화실리콘 박막(320) 및 산화질화실리콘 박막(330, 340, 350) 모두 원자층 증착법을 이용하여 증착할 수 있으며, 도 2에 도시된 동일한 장비에서 인-시튜(in-situ)로 증착될 수 있다.
구체적으로, 제1 산화질화실리콘 박막(340) 형성 단계(S230)는, 제1 실리콘(Si) 함유 가스 공급 단계, 제1 산소(O) 함유 가스 공급 단계 및 제1 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제1 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되고, 제2 산화질화실리콘 박막(350) 단계(S240)는, 제2 실리콘(Si) 함유 가스 공급 단계, 제2 산소(O) 함유 가스 공급 단계 및 제2 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제2 사이클을 반복 수행하는 원자층증착법에 의해 수행되며, 제3 산화질화실리콘 박막(330) 형성 단계(S220)는, 제3 실리콘(Si) 함유 가스 공급 단계, 제3 산소(O) 함유 가스 공급 단계 및 제3 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제3 사이클을 반복 수행하는 원자층증착법에 의해 수행된다. 실리콘(Si) 함유 가스는 HCDS와 같은 실란계 가스나 HCDSO와 같은 실록산계 가스가 사용될 수 있고, 산소(O) 함유 가스는 산소(O2), 오존(O3), 아산화질소(N2O), 일산화질소(NO), 산소(O2)와 수소(H2)의 혼합가스나 이들의 조합이 사용될 수 있으며, 질소(N) 함유 가스는 암모니아(NH3)와 같은 가스가 사용될 수 있다.
산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절하기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건의 제1 실시예는 산소(O) 함유 가스 종류로, 서로 다른 종류의 산소(O) 함유 가스를 사용하여 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절할 수 있다. 예컨대, 제1 산화질화실리콘 박막(340) 형성 단계(S230)에서는 제1 산소(O) 함유 가스로 아산화질소(N2O)를 사용하고, 제2 산화질화실리콘 박막(350) 형성 단계(S240)에서는 제2 산소(O) 함유 가스로 산소(O2)를 사용하고, 제3 산화질화실리콘 박막(330) 형성 단계(S220)에서는 제3 산소(O) 함유 가스로 산소(O2)와 수소(H2)의 혼합가스를 사용할 수 있다. 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절하기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건 중 질소(N) 함유량의 변화를 가장 크게 할 수 있는 공정 조건은 산소(O) 함유 가스의 종류를 변경하는 것이다.
이하에서는 산소(O) 함유 가스의 종류를 변경하는 경우보다 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량이 작은 범위에서 조절되기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건에 해당한다.
산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절하기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건의 제2 실시예는 산소(O) 함유 가스 시간으로, 서로 다른 시간 동안 산소(O) 함유 가스를 공급하여 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절할 수 있다. 예컨대, 제1 산화질화실리콘 박막(340) 형성 단계(S230)에서의 제1 산소(O) 함유 가스 공급 시간이 가장 짧고, 제2 산화질화실리콘 박막(350) 형성 단계(S240)에서의 제2 산소(O) 함유 가스 공급 시간은 중간이며, 제3 산화질화실리콘 박막(330) 형성 단계(S220)에서의 제3 산소(O) 함유 가스 공급 시간은 가장 길 수 있다.
산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절하기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건의 제3 실시예는 공급되는 산소(O) 함유 가스의 압력으로, 서로 다른 압력으로 산소(O) 함유 가스를 공급하여 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절할 수 있다. 예컨대, 제1 산화질화실리콘 박막(340) 형성 단계(S230)에서 공급되는 제1 산소(O) 함유 가스 압력이 가장 작고, 제2 산화질화실리콘 박막(350) 형성 단계(S240)에서 공급되는 제2 산소(O) 함유 가스 압력은 중간이며, 제3 산화질화실리콘 박막(330) 형성 단계(S220)에서 공급되는 제3 산소(O) 함유 가스 공급 압력은 가장 클 수 있다.
산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절하기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건의 제4 실시예는 공급되는 산소(O) 함유 가스의 유량으로, 서로 다른 유량으로 산소(O) 함유 가스를 공급하여 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절할 수 있다. 예컨대, 제1 산화질화실리콘 박막(340) 형성 단계(S230)에서 공급되는 제1 산소(O) 함유 가스 유량이 가장 작고, 제2 산화질화실리콘 박막(350) 형성 단계(S240)에서 공급되는 제2 산소(O) 함유 가스 유량은 중간이며, 제3 산화질화실리콘 박막(330) 형성 단계(S220)에서 공급되는 제3 산소(O) 함유 가스 공급 유량은 가장 클 수 있다.
산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절하기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건의 제5 실시예는 하나의 사이클에 포함되는 산소(O) 함유 가스 공급 단계의 회수로, 하나의 사이클 당 서로 다른 회수의 산소(O) 함유 가스 공급 단계를 가짐으로써 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절할 수 있다. 예컨대, 제1 산화질화실리콘 박막(340) 형성 단계(S230)에서 하나의 제1 사이클 당 제1 산소(O) 함유 가스 공급 단계의 회수가 가장 작고, 제2 산화질화실리콘 박막(350) 형성 단계(S240)에서 하나의 제2 사이클 당 제2 산소(O) 함유 가스 공급 단계의 회수는 중간이며, 제3 산화질화실리콘 박막(330) 형성 단계(S220)에서 하나의 제3 사이클 당 제3 산소(O) 함유 가스 공급 단계의 회수는 가장 클 수 있다.
보다 구체적으로, 제1 산화질화실리콘 박막(340) 형성 단계(S230)에서의 제1 사이클은 제1 실리콘(Si) 함유 가스 공급 단계와 제1 산소(O) 함유 가스 공급 단계를 n(n은 자연수)회 반복한 후 제1 질소(N) 함유 가스 공급 단계를 수행하고, 제2 산화질화실리콘 박막(350) 형성 단계(S240)에서의 제2 사이클은 제2 실리콘(Si) 함유 가스 공급 단계와 제2 산소(O) 함유 가스 공급 단계를 m(m은 자연수)회 반복한 후 제2 질소(N) 함유 가스 공급 단계를 수행하며, 제3 산화질화실리콘 박막(330) 형성 단계(S220)에서의 제3 사이클은 제3 실리콘(Si) 함유 가스 공급 단계와 제3 산소(O) 함유 가스 공급 단계를 l(l은 자연수)회 반복한 후 제3 질소(N) 함유 가스 공급 단계를 수행할 수 있다. 이때, l > m > n이 되도록 S220 단계 내지 S240가 수행될 수 있다.
이와 같은 개략적인 가스 공급 순서를 도 8 및 도 9에 나타내었다.
도 8에 도시된 바와 같이, 실리콘(Si) 함유 가스, 퍼지 가스, 산소(O) 함유 가스, 퍼지 가스, 질소(N) 함유 가스, 퍼지 가스 순으로 공급하는 것을 하나의 사이클로 원자층 증착 방법을 수행할 수 있으며, 이때, 산소 함유 가스나 질소 함유 가스의 공급 시간 등을 변경하여 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함량을 조절할 수 있다.
그리고 도 9에 도시된 바와 같이, 실리콘(Si) 함유 가스, 퍼지 가스, 산소(O) 함유 가스, 퍼지 가스, 실리콘(Si) 함유 가스, 퍼지 가스, 산소(O) 함유 가스, 퍼지 가스, 실리콘(Si) 함유 가스, 퍼지 가스, 산소(O) 함유 가스, 퍼지 가스, 질소(N) 함유 가스, 퍼지 가스 순으로 공급하는 것을 하나의 사이클로 원자층 증착 방법을 수행할 수 있다.
도 9에 도시된 가스 공급 순서와 같이 가스를 공급하게 되면, 하나의 사이클 당 산소(O) 함유 가스가 3회 공급되고, 도 8에 도시된 가스 공급 순서와 같이 가스를 공급하게 되면 하나의 사이클 당 산소(O) 함유 가스가 1회 공급된다. 이에 따라 도 8에 도시된 가스 공급 순서로 공급하여 산화질화실리콘 박막을 형성하게 되면 도 9에 도시된 가스 공급 순서로 공급하여 산화질화실리콘 박막을 형성하는 경우에 비해 질소(N) 함유량이 증가하게 된다. 따라서 제1 산화질화실리콘 박막(340)을 형성하는 단계(S230)는 도 8에 도시된 가스 공급 순서로 가스를 공급하고, 제2 산화질화실리콘 박막(350)을 형성하는 단계(S240)는 도 9에 도시된 가스 공급 순서로 가스를 공급할 수 있다.
이외에, 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함유량을 조절하기 위한 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건으로, 질소(N) 함유 가스 공급 시간, 공급되는 질소(N) 함유 가스의 압력, 공급되는 질소(N) 함유 가스의 유량, 하나의 사이클에 포함된 질소(N) 함유 가스 공급 단계 회수 및 공정 온도 중 적어도 하나일 수 있다.
산화질화실리콘 박막(330, 340, 350) 내의 질소 함량을 증가시키기 위해서, 질소(N) 함유 가스 공급 시간을 증가시키거나, 공급되는 질소(N) 함유 가스 압력을 증가시키거나, 공급되는 질소(N) 함유 가스 유량을 증가시키거나, 사이클 당 질소(N) 함유 가스 공급 회수를 증가시킨다.
그리고 산소(O) 함유 가스를 공급하여 산화되는 반응의 활성화 에너지가 질소(N) 함유 가스를 공급하여 질화되는 반응의 활성화 에너지보다 더 큰 경우에는 공정 온도를 감소시킬 때 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함량이 증가하며, 산소(O) 함유 가스를 공급하여 산화되는 반응의 활성화 에너지가 질소(N) 함유 가스를 공급하여 질화되는 반응의 활성화 에너지보다 더 작은 경우에는 공정 온도를 증가시킬 때 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함량이 증가하게 된다.
반대로 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함량을 감소시키기 위해서는, 질소(N) 함유 가스 공급 시간을 감소시키거나, 공급되는 질소(N) 함유 가스 압력을 감소시키거나, 공급되는 질소(N) 함유 가스 유량을 감소시키거나, 사이클 당 질소(N) 함유 가스 공급 회수를 감소시킨다.
그리고 산소(O) 함유 가스를 공급하여 산화되는 반응의 활성화 에너지가 질소(N) 함유 가스를 공급하여 질화되는 반응의 활성화 에너지보다 큰 경우에는 공정 온도를 증가시킬 때 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함량이 감소하며, 산소(O) 함유 가스를 공급하여 산화되는 반응의 활성화 에너지가 질소(N) 함유 가스를 공급하여 질화되는 반응의 활성화 에너지보다 작은 경우에는 공정 온도를 감소시킬 때 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함량이 증가하게 된다.
상술한 바와 같이 제1 공정 조건, 제2 공정 조건 및 제3 공정 조건을 조절하여, S220 단계, S230 단계 및 S240 단계를 수행하면, 제1 산화질화실리콘 박막(340) 내의 질소(N) 함유량이 가장 크고, 다음으로 제2 산화질화실리콘 박막(350) 내의 질소(N) 함유량이 크고, 제3 산화질화실리콘 박막(330) 내의 질소(N) 함유량이 가장 작게 되도록 산화질화실리콘 박막(330, 340, 350) 내의 질소(N) 함량을 조절하여 도 10에 도시된 바와 같이 산화막 내의 질소(N) 농도를 조절할 수 있다. 본 발명과 같이 산화실리콘 박막(320), 산화질화실리콘 박막(330, 340, 350)을 증착 방법으로 형성하게 되면, 도 2에 도시된 장치에서 인-시튜로 형성할 수 있을 뿐 아니라, 산화실리콘 박막(320)과 기판(310) 사이의 계면에 질소(N)가 파일-업되는 것을 최소화할 수 있다.
다음으로, 전체 박막(320, 330, 340, 350)을 열처리한다(S250).S250 단계를 통해, 전체 박막(320, 330, 340, 350)의 밀도를 증가시키거나(densification), 전체 박막(320, 330, 340, 350) 표면의 질소(N) 함량을 조절할 수 있다. 이를 위해 S250 단계는 질소(N2), 아산화질소(N2O), 일산화질소(NO), 수소(H2) 및 암모니아(NH3) 분위기에서 수행할 수 있다. 그리고 S250 단계도 S210 단계 내지 S240 단계와 인-시튜로 수행할 수 있다. 즉 S210 단계 내지 S250 단계를 모두 도 2에 도시된 장치를 이용하여 인-시튜로 수행할 수 있다. 이와 같이 형성된 박막(320, 330, 340, 350)은 게이트 산화막으로 사용될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 산화실리콘 박막 형성, 산화질화실리콘 박막 형성 및 열처리 공정을 모두 인-시튜(in-situ)로 수행할 수 있어 생산성이 증가한다. 즉, 유전율 조절이 되는 산화질화실리콘 박막이 포함된 게이트 산화막을 보다 손쉽게 형성할 수 있게 된다. 또한, 본 발명과 같이 산화실리콘 박막과 산화질화실리콘 박막을 모두 증착에 의해 형성하는 경우, 기판(310)과 산화실리콘 박막(320) 계면에 질소가 파일-업되는 현상을 최소화할 수 있어 전기적 특성이 향상되어 게이트 산화막으로 사용하기에 적절하다.
이상에서 본 발명의 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (19)

  1. 기판 상에 산화실리콘 박막을 형성하는 산화실리콘 박막 형성 단계;
    상기 산화실리콘 박막 상에 제1 산화질화실리콘 박막을 형성하되, 상기 제1 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제1 공정 조건을 포함하여 제1 산화질화실리콘 박막을 형성하는 제1 산화질화실리콘 박막 형성 단계;
    상기 제1 산화질화실리콘 박막 상에 제2 산화질화실리콘 박막을 형성하되, 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제2 공정 조건을 포함하여 제2 산화질화실리콘 박막을 형성하는 제2 산화질화실리콘 박막 형성 단계;를 포함하며,
    상기 제1 산화질화실리콘 박막 내의 질소(N) 함유량이 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량보다 크게 되도록, 상기 제1 공정 조건과 상기 제2 공정 조건을 조절하는 것을 특징으로 하는 박막 형성 방법.
  2. 제1항에 있어서,
    상기 제1 산화질화실리콘 박막 형성 단계는, 제1 실리콘(Si) 함유 가스 공급 단계, 제1 산소(O) 함유 가스 공급 단계 및 제1 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제1 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되며,
    상기 제2 산화질화실리콘 박막 형성 단계는, 제2 실리콘(Si) 함유 가스 공급 단계, 제2 산소(O) 함유 가스 공급 단계 및 제2 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제2 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되는 것을 특징으로 하는 박막 형성 방법.
  3. 제2항에 있어서,
    상기 제1 공정 조건과 상기 제2 공정 조건은 산소(O) 함유 가스 종류이며,
    상기 제1 산화질화실리콘 박막 형성 단계에 공급되는 제1 산소(O) 함유 가스와 상기 제2 산화질화실리콘 박막 형성 단계에 공급되는 제2 산소(O) 함유 가스가 서로 다른 종류의 가스인 것을 특징으로 하는 박막 형성 방법.
  4. 제3항에 있어서,
    상기 제1 산소(O) 함유 가스는 아산화질소(N2O)이고,
    상기 제2 산소(O) 함유 가스는 산소(O2)인 것을 특징으로 하는 박막 형성 방법.
  5. 제1항에 있어서,
    상기 산화실리콘 박막 형성 단계와 상기 제1 산화질화실리콘 박막 형성 단계 사이에, 상기 산화실리콘 박막 상에 제3 산화질화실리콘 박막을 형성하되, 상기 제3 산화질화실리콘 박막 내의 질소(N) 함유량을 조절할 수 있는 제3 공정 조건을 포함하여 제3 산화질화실리콘 박막을 형성하는 제3 산화질화실리콘 박막 형성 단계;를 더 포함하며,
    상기 제3 산화질화실리콘 박막 내의 질소(N) 함유량이 상기 제2 산화질화실리콘 박막 내의 질소(N) 함유량보다 작게 되도록, 상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건을 조절하고,
    상기 제1 산화질화실리콘 박막 형성 단계는, 제1 실리콘(Si) 함유 가스 공급 단계, 제1 산소(O) 함유 가스 공급 단계 및 제1 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제1 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되며,
    상기 제2 산화질화실리콘 박막 형성 단계는, 제2 실리콘(Si) 함유 가스 공급 단계, 제2 산소(O) 함유 가스 공급 단계 및 제2 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제2 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되고,
    상기 제3 산화질화실리콘 박막 형성 단계는, 제3 실리콘(Si) 함유 가스 공급 단계, 제3 산소(O) 함유 가스 공급 단계 및 제3 질소(N) 함유 가스 공급 단계가 적어도 1회 포함된 제3 사이클을 반복 수행하는 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행하는 것을 특징으로 하는 박막 형성 방법.
  6. 제5항에 있어서,
    상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건은 산소(O) 함유 가스 종류이며,
    상기 제1 산소(O) 함유 가스는 아산화질소(N2O)이고,
    상기 제2 산소(O)는 함유 가스 산소(O2)이며,
    상기 제3 산소(O) 함유 가스는 산소(O2)와 수소(H2)의 혼합가스 및 산소(O2) 중 적어도 하나인 것을 특징으로 하는 박막 형성 방법.
  7. 제5항에 있어서,
    상기 제1 산화질화실리콘 박막 내 질소(N) 함유량은 20 ~ 40%이고,
    상기 제2 산화질화실리콘 박막 내 질소(N) 함유량은 10 ~ 20%이며,
    상기 제3 산화질화실리콘 박막 내 질소(N) 함유량은 10% 이하가 되도록, 상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건을 조절하는 것을 특징으로 하는 박막 형성 방법.
  8. 제5항에 있어서,
    상기 산화실리콘 박막 형성 단계는, 원자층증착법(Atomic Layer Deposition, ALD)에 의해 수행되는 것을 특징으로 하는 박막 형성 방법.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서,
    상기 제2 산화질화실리콘 박막 형성 단계 이후에,
    상기 박막을 열처리하는 단계;를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  10. 제9항에 있어서,
    상기 열처리하는 단계는,
    질소(N2), 아산화질소(N2O), 일산화질소(NO), 수소(H2) 및 암모니아(NH3) 중 적어도 하나의 가스 분위기에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  11. 제9항에 있어서,
    상기 산화실리콘 박막 형성 단계, 상기 제1 산화질화실리콘 박막 형성 단계, 상기 제2 산화질화실리콘 박막 형성 단계, 상기 제3 산화질화실리콘 박막 형성 단계 및 상기 열처리하는 단계는, 인-시튜(in-situ)에서 수행되는 것을 특징으로 하는 박막 형성 방법.
  12. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 산소(O) 함유 가스는,
    산소(O2), 오존(O3), 아산화질소(N2O), 일산화질소(NO) 및 산소(O2)와 수소(H2)의 혼합가스 중 적어도 하나를 포함하는 것을 특징으로 하는 박막 형성 방법.
  13. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 질소(N) 함유 가스는, 암모니아(NH3)를 포함하는 것을 특징으로 하는 박막 형성 방법.
  14. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 실리콘(Si) 함유 가스는, 실란계 가스 및 실록산계 가스 중 적어도 하나를 포함하는 것을 특징으로 하는 박막 형성 방법.
  15. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 산화실리콘 박막 형성 단계 이후에,
    산소(O2)와 수소(H2)의 혼합가스를 이용하여 상기 산화실리콘 박막을 열처리하는 단계;를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  16. 제5항 내지 제8항 중 어느 한 항에 에 있어서,
    상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건은 하나의 사이클에 포함된 산소(O) 함유 가스 공급 단계 회수이며,
    상기 제1 사이클은, 상기 제1 실리콘(Si) 함유 가스 공급 단계와 상기 제1 산소(O) 함유 가스 공급 단계를 n(n은 자연수)회 반복한 후 상기 제1 질소(N) 함유 가스 공급 단계를 수행하고,
    상기 제2 사이클은, 상기 제2 실리콘(Si) 함유 가스 공급 단계와 상기 제2 산소(O) 함유 가스 공급 단계를 m(m은 자연수)회 반복한 후 상기 제2 질소(N) 함유 가스 공급 단계를 수행하며,
    상기 제3 사이클은, 상기 제3 실리콘(Si) 함유 가스 공급 단계와 상기 제3 산소(O) 함유 가스 공급 단계를 l(l은 자연수)회 반복한 후 상기 제3 질소(N) 함유 가스 공급 단계를 수행하고,
    l > m > n 인 것을 특징으로 하는 박막 형성 방법.
  17. 제5항 내지 제8항 중 어느 한 항에 에 있어서,
    상기 제1 공정 조건, 상기 제2 공정 조건 및 상기 제3 공정 조건은,
    산소(O) 함유 가스 공급 시간, 공급되는 산소(O) 함유 가스의 압력, 공급되는 산소(O) 함유 가스의 유량, 질소(N) 함유 가스 공급 시간, 공급되는 질소(N) 함유 가스의 압력, 공급되는 질소(N) 함유 가스의 유량, 하나의 사이클에 포함된 질소(N) 함유 가스 공급 단계 회수 및 공정 온도 중 적어도 하나인 것을 특징으로 하는 박막 형성 방법.
  18. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 박막은 게이트 산화막인 것을 특징으로 하는 박막 형성 방법.
  19. 실리콘 기판 상에 박막을 형성하는 장치로,
    상기 박막은 제1항 내지 제8항 중 어느 한 항에 기재된 박막 형성 방법으로 형성되는 것을 특징으로 하는 장치.
KR1020200175918A 2020-12-15 2020-12-15 박막 형성 방법 및 장치 KR20220085674A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200175918A KR20220085674A (ko) 2020-12-15 2020-12-15 박막 형성 방법 및 장치
TW110130159A TWI788953B (zh) 2020-12-15 2021-08-16 薄膜形成方法及裝置
CN202110935574.8A CN114639590A (zh) 2020-12-15 2021-08-16 薄膜形成方法及装置
JP2021133279A JP7317079B2 (ja) 2020-12-15 2021-08-18 薄膜形成方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200175918A KR20220085674A (ko) 2020-12-15 2020-12-15 박막 형성 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20220085674A true KR20220085674A (ko) 2022-06-22

Family

ID=81945570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200175918A KR20220085674A (ko) 2020-12-15 2020-12-15 박막 형성 방법 및 장치

Country Status (4)

Country Link
JP (1) JP7317079B2 (ko)
KR (1) KR20220085674A (ko)
CN (1) CN114639590A (ko)
TW (1) TWI788953B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071573A1 (ko) * 2022-09-29 2024-04-04 (주)이큐테크플러스 고밀도 라디컬을 이용하여 계면을 질화하는 기법이 적용된 박막 생성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173171A (ja) * 1996-12-05 1998-06-26 Sony Corp 半導体装置の製造方法および半導体装置
JP2000091337A (ja) 1998-09-09 2000-03-31 Toshiba Microelectronics Corp 半導体装置及びその製造方法
JP2001189314A (ja) 1999-12-27 2001-07-10 Toshiba Microelectronics Corp 半導体装置の製造方法
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배（ｇｒａｄｅｄ）박막
JP2002151684A (ja) 2000-11-09 2002-05-24 Nec Corp 半導体装置及びその製造方法
KR100431812B1 (ko) 2001-12-29 2004-05-17 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
JP2007019145A (ja) 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP2009071232A (ja) 2007-09-18 2009-04-02 Elpida Memory Inc 半導体装置及びその製造方法
JP5190307B2 (ja) 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5770892B2 (ja) 2009-11-20 2015-08-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2019102530A (ja) 2017-11-29 2019-06-24 東芝メモリ株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071573A1 (ko) * 2022-09-29 2024-04-04 (주)이큐테크플러스 고밀도 라디컬을 이용하여 계면을 질화하는 기법이 적용된 박막 생성 방법

Also Published As

Publication number Publication date
TWI788953B (zh) 2023-01-01
JP2022094904A (ja) 2022-06-27
CN114639590A (zh) 2022-06-17
TW202225450A (zh) 2022-07-01
JP7317079B2 (ja) 2023-07-28

Similar Documents

Publication Publication Date Title
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
US9269566B2 (en) Substrate processing apparatus
US7651730B2 (en) Method and apparatus for forming silicon oxide film
US7727828B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
US10964530B2 (en) Method of forming blocking silicon oxide film, and storage medium
JP2009513000A (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
US10553686B2 (en) Method and apparatus for forming silicon oxide film, and storage medium
WO2002058130A1 (fr) Procede de production
US10636649B2 (en) Method and apparatus for forming silicon oxide film on tungsten film
KR100860683B1 (ko) 성막 방법 및 열처리 장치
US8415723B2 (en) Spacer structure wherein carbon-containing oxide film formed within
JP7317079B2 (ja) 薄膜形成方法及び装置
EP1394844B1 (en) Method of fabricating semiconductor device
US7084023B2 (en) Method of manufacturing semiconductor device, film-forming apparatus, and storage medium
KR20220085673A (ko) 산화막 형성 방법 및 장치
US8759182B2 (en) Manufacturing method for semiconductor device
KR102650586B1 (ko) 유동성 pecvd를 위한 낮은 증착 레이트들
JP2008235397A (ja) 半導体装置の製造方法
KR20080061286A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal