KR100944833B1 - 성막 장치, 성막 방법 및 기억 매체 - Google Patents

성막 장치, 성막 방법 및 기억 매체 Download PDF

Info

Publication number
KR100944833B1
KR100944833B1 KR1020060025905A KR20060025905A KR100944833B1 KR 100944833 B1 KR100944833 B1 KR 100944833B1 KR 1020060025905 A KR1020060025905 A KR 1020060025905A KR 20060025905 A KR20060025905 A KR 20060025905A KR 100944833 B1 KR100944833 B1 KR 100944833B1
Authority
KR
South Korea
Prior art keywords
gas
processing container
silane
film
gas supply
Prior art date
Application number
KR1020060025905A
Other languages
English (en)
Other versions
KR20060103128A (ko
Inventor
히로유끼 마쯔우라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060103128A publication Critical patent/KR20060103128A/ko
Application granted granted Critical
Publication of KR100944833B1 publication Critical patent/KR100944833B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 내부가 진공화 가능한 종형의 통 형상의 처리 용기와, 복수의 피처리체를 다단으로 유지하는 동시에, 상기 처리 용기 내에 삽탈 가능한 피처리체 유지 수단과, 상기 처리 용기의 주위에 마련된 가열 수단과, 상기 처리 용기 내로 할로겐 원소를 포함하지 않는 실란계 가스를 공급하는 실란계 가스 공급 수단과, 상기 처리 용기 내로 질화 가스를 공급하는 질화 가스 공급 수단과, 상기 질화 가스를 플라즈마에 의해 활성화하는 활성화 수단과, 상기 피처리체에 소정의 박막을 형성하기 위해, 상기 실란계 가스와 상기 질화 가스가 상기 처리 용기 내로 동시에 공급되면서 상기 질화 가스가 활성화되도록, 상기 실란계 가스 공급 수단, 상기 질화 가스 공급 수단 및 상기 활성화 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 성막 장치이다.
성막 장치, 처리 용기, 내통, 외통, 천정판, 웨이퍼 보트

Description

성막 장치, 성막 방법 및 기억 매체{FILM FORMATION APPARATUS, FILM FORMATION METHOD AND MEMORY MEDIUM}
도1은 본 발명에 관한 성막 장치의 일실시 형태를 나타내는 종단면 개략도.
도2는 도1의 성막 장치의 횡단면 개략도.
도3은 웨이퍼 온도에 대한, SiN막의 인장 응력 및 웨이퍼 면내 막 두께 균일성의 관계를 나타내는 그래프.
도4는 모노실란의 분압에 대한, SiN막의 인장 응력 및 웨이퍼 면내 막 두께 균일성의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
2 : 성막 장치
4 : 처리 용기
6 : 내통
8 : 외통
10 : 천정판
12 : 웨이퍼 보트
12A : 지지 기둥
14 : 보온통
16 : 테이블
18 : 덮개부
20 : 회전축
22 : 자성 유체 시일
24 : 시일 부재
26 : 승강 기구
28 : 아암
30 : 실란계 가스 공급 수단
32 : 질화 가스 공급 수단
34 : 실란계 가스 공급 노즐부
34A : 가스 분사 구멍
36 : 희석 가스 공급계
38 : 질화 가스 공급 노즐부
38A : 가스 분사 구멍
40 : N2 가스 노즐
42 : 노즐 수용부
44 : 배기구
45, 46 : 개구
48 : 구획벽
50 : 활성화 수단
52A, 52B : 플라즈마 전극
54 : 고주파 전원
56 : 배선
58 : 매칭 회로
60 : 절연 보호 커버
[문헌 1] 일본 특허 공개 평6-34974호 공보
[문헌 2] 일본 특허 공개 제2002-280378호 공보
[문헌 3] 일본 특허 공개 평6-45256호 공보
[문헌 4] 일본 특허 공개 평11-87341호 공보
본 발명은 반도체 웨이퍼 등의 피처리체에 박막을 형성하는 성막 장치 및 성막 방법에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 되는 반도체 웨이퍼에 대해, 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리, 자연 산화막의 제거 처리 등의 각종의 열처리가 행해진다. 이러한 열처리는 종형의, 소위 뱃치식의 열처리 장치(일본 특허 공개 평6-34974호 공보, 일본 특허 공개 제2002-280378호 공보 등)로 행해질 수 있다. 이 경우, 우선 반도체 웨이퍼를 복수매, 예를 들어 25매 정도 수용할 수 있는 카세트로부터, 반도체 웨이퍼가 종형의 웨이퍼 보트에 이동 탑재된다. 웨이퍼 보트에는, 예를 들어(웨이퍼 사이즈에도 의하지만) 30 내지 150매 정도의 웨이퍼가 다단으로 적재된다. 이 웨이퍼 보트는 배기 가능한 처리 용기 내에 그 하방으로부터 반입(로드)된다. 그 후, 처리 용기 내는 기밀 상태로 유지된다. 그리고, 처리 가스의 유량, 프로세스 압력, 프로세스 온도 등의 각종의 프로세스 조건이 제어되면서 소정의 열처리가 실시된다.
여기서, 반도체 집적 회로의 특성을 향상시키기 위해서는 집적 회로 중의 절연막의 특성을 향상시키는 것이 중요하다. 집적 회로 중의 절연막으로서는, 일반적으로는 SiO2, PSG(Phospho Silicate Glass), P(플라즈마)-SiO, P(플라즈마)-SiN, SOG(Spin On Glass), Si3N4(실리콘 질화막) 등이 이용된다. 여기서, 특히 실리콘 질화막이, 그 절연 특성이 실리콘 산화막보다도 비교적 양호한 것 및 그것이 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능하는 것을 이유로서 다용되는 경향에 있다.
반도체 웨이퍼의 표면에 상술한 바와 같은 실리콘 질화막을 형성하기 위해서는 성막 가스로서, 모노실란(SiH4), 디크롤실란(SiH2Cl2), 헥사클로로실란(Si2Cl6), 비스 3급 부틸아미노실란(BTBAS) 등의 실란계 가스를 이용하여, 열 CVD(Chemical Vapor Deposition)에 의해 성막하는 방법이 알려져 있다. 구체적으로는 실리콘 질화막을 퇴적하는 경우, SiH2Cl2 + NH3이라는 조합(일본 특허 공개 평6-34974호 공보 참조) 혹은 Si2Cl6 + NH3 등의 조합이고, 열 CVD에 의해 실리콘 질화막을 형성하고 있다.
그런데, 최근에 있어서는 반도체 집적 회로의 또 다른 고집적화 및 고미세화의 요구가 강해지고 있다. 이에 수반하여, 회로 소자 특성의 향상된 점으로부터, 반도체 집적 회로의 제조 공정에 있어서의 열이력을 저온화하는 것이 기대되고 있다.
이러한 상황 하에 있어서, 소위 뱃치식의 종형의 열처리 장치에 있어서도, 웨이퍼를 고온에 그만큼 노출되지 않아도 목적으로 하는 처리가 가능하므로, 원료 가스 등을 간헐적으로 공급하면서 원자 레벨로 1층 내지 수층씩 혹은 분자 레벨로 1층 내지 수층씩 반복 성막하는 방법이 알려져 있다(일본 특허 공개 평6-45256호 공보, 일본 특허 공개 평11-87341호 공보 등). 이러한 성막 방법은, 일반적으로는 ALD(Atomic Layer Deposition)라 칭하고 있다.
여기서, 종래의 성막 방법에서는 실란계 가스인 디클로로실란(이하,「DCS」라고도 함)과 질화 가스인 NH3 가스를 이용하여 실리콘 질화막(SiN)을 형성하고 있다. 구체적으로는, 처리 용기 내에 DCS와 NH3 가스를 교대로 간헐적으로 공급하고, NH3 가스를 공급할 때에 RF(고주파)를 인가하여 플라즈마를 세워 질화 반응을 촉진하도록 하고 있다.
상술한 바와 같이 종래의 ALD법에서는, 웨이퍼 온도를 고온에 그만큼 노출되는 일 없이 비교적 저온에 유지해도 실리콘 질화막을 형성할 수 있었다. 그렇지 만, 상술한 바와 같이 방법으로 형성된 실리콘 질화막에는, 다음과 같은 문제가 있었다.
즉, 최근 반도체 집적 회로, 예를 들어 CM0S 등으로 되는 로딕 디바이스 등에 있어서는, 동작 속도의 또 다른 고속화가 요구되어 있기 때문에, 이동도(모빌리티)를 보다 크게 할 필요가 있다. 그로 위해서는, 상기 로딕 디바이스 등의 CMOS 트랜지스터 등에 적용되는 실리콘 질화막에 있어서는, 트랜지스터의 채널의 결정 격자를 충분히 넓히기 위해, 실리콘 질화막의 인장 응력을 어느 정도 이상의 큰 값으로 해야만 한다.
그러나, 상술한 바와 같은 종래의 성막 방법으로 형성된 실리콘 질화막으로는, 상기 막의 인장 응력이 충분하게는 높지 않다. 특히, 반도체 직접 회로의 선 폭의 설계 룰이 65 ㎚ 이하의 경우에는, 상기한 인장 응력은 1.5 ㎬ 이상의 값이 요구되는 것이지만, 상술한 종래의 성막 방법에 의해 형성된 실리콘 질화막에서는 이 요구를 충족시킬 수 없었다.
[특허 문헌 1] 일본 특허 공개 평6-34974호 공보
[특허 문헌 2] 일본 특허 공개 제2002-280378호 공보
[특허 문헌 3] 일본 특허 공개 평6-45256호 공보
[특허 문헌 4] 일본 특허 공개 평11-87341호 공보
본 발명은, 이상과 같은 문제점에 비추어, 이를 유효하게 해결하도록 창안된 것이다. 본 발명의 목적은 실리콘 질화막을 비교적 저온으로 성막할 수 있고, 게 다가 성막된 실리콘 질화막의 인장 응력이 충분히 높은 것을 실현할 수 있는 성막 장치 및 성막 방법을 제공하는 데 있다.
본 발명은 내부가 진공화 가능한 종형의 통 형상의 처리 용기와, 복수의 피처리체를 다단으로 유지하는 동시에, 상기 처리 용기 내에 삽탈 가능한 피처리체 유지 수단과, 상기 처리 용기의 주위에 마련된 가열 수단과, 상기 처리 용기 내로 할로겐 원소를 포함하지 않는 실란계 가스를 공급하는 실란계 가스 공급 수단과, 상기 처리 용기 내로 질화 가스를 공급하는 질화 가스 공급 수단과, 상기 질화 가스를 플라즈마에 의해 활성화하는 활성화 수단과, 상기 피처리체에 소정의 박막을 형성하기 위해, 상기 실란계 가스와 상기 질화 가스가 상기 처리 용기 내로 동시에 공급되면서 상기 질화 가스가 활성화되도록, 상기 실란계 가스 공급 수단, 상기 질화 가스 공급 수단 및 상기 활성화 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 성막 장치이다.
본 발명에 따르면, 실리콘 질화막을 비교적 저온으로 성막할 수 있다. 또, 얻어지는 실리콘 질화막의 인장 응력은 충분히 높다.
예를 들어, 상기 처리 용기는 원통 형상의 본체부와, 상기 본체부에 대해 횡방향에 외측으로 돌출하는 동시에, 높이 방향에는 대략 같은 형상으로 마련된 노즐 수용부를 갖고 있고, 상기 질화 가스 공급 수단은 상기 노즐 수용부 내에 연장되는 질화 가스 공급 노즐부를 갖고 있고, 상기 노즐 수용부에 대향하는 처리 용기의 본체부의 측벽에는, 상기 처리 용기 내의 분위기를 배기하기 위한 배기구가 설치되어 있다.
또한, 예를 들어 상기 활성화 수단은 고주파 전원과, 상기 고주파 전원에 접속된 플라즈마 전극을 갖고 있고, 상기 플라즈마 전극은 상기 노즐 수용부 내에 설치되어 있다.
또한, 예를 들어 상기 실란계 가스 공급 수단은 상기 처리 용기의 상기 본체부와 상기 노즐 수용부와의 접속부의 근방에 연장되는 실란계 가스 공급 노즐부를 갖고 있다.
또한, 예를 들어 상기 실란계 가스 공급 수단에는 희석 가스를 공급하기 위한 희석 가스 공급계가 접속되어 있다.
이 경우, 바람직하게는 상기 희석 가스는 H2 가스, N2 가스, 불활성 가스로 되는 군으로부터 선택되는 1 이상의 가스로 구성되어 있다.
또한, 바람직하게는 상기 할로겐 원소를 포함하지 않는 실란계 가스는 모노실란[SiH4], 디실란[Si2H6], 트리실란[Si3H8], 헥사메틸디실라잔(HMDS), 디실릴아민(DSA), 트리실릴아민(TSA), 비스 3급 부틸아미노실란(BTBAS)으로 되는 군으로부터 선택되는 1 이상의 가스이다.
또한, 바람직하게는 상기 질화 가스는 암모니아[NH3], 질소[N2], 일산화이질소[N2O], 일산화질소[NO]로 되는 군으로부터 선택되는 1 이상의 가스이다.
또한, 바람직하게는 상기 가열 수단은 상기 피처리체를, 250 내지 450 ℃의 범위 내의 온도로까지 가열하도록 되어 있다.
또한, 바람직하게는 상기 처리 용기 내에 공급되는 상기 할로겐 원소를 포함 하지 않는 실란계 가스의 분압은 2.1 내지 3.9 ㎩의 범위 내이다.
또한, 본 발명은 내부가 진공화 가능한 종형의 통형체의 처리 용기 내에 복수매의 피처리체를 수용시키는 공정과, 상기 피처리체를 가열하면서 상기 처리 용기 내에 할로겐 원소를 포함하지 않는 실란계 가스와 플라즈마에 의해 활성화된 질화 가스를 동시에 공급하여, 상기 피처리체에 소정의 박막을 형성하는 공정을 구비한 것을 특징으로 하는 성막 방법이다.
본 발명에 따르면, 실리콘 질화막을 비교적 저온으로 성막할 수 있다. 또, 얻어지는 실리콘 질화막의 인장 응력은 충분히 높다.
또한, 본 발명은 내부가 진공화 가능한 종형의 통형체의 처리 용기 내에 수용된 복수매의 피처리체를 가열하면서, 상기 처리 용기 내에 할로겐 원소를 포함하지 않는 실란계 가스와 플라즈마에 의해 활성화된 질화 가스를 동시에 공급하여, 상기 피처리체에 소정의 박막을 형성하는 성막 방법을 제어하는 프로그램을 기억하는 컴퓨터 판독 가능한 기억 매체이다.
또한, 본 발명은 내부가 진공화 가능한 종형의 통 형상의 처리 용기와, 복수의 피처리체를 다단으로 유지하는 동시에, 상기 처리 용기 내에 삽탈 가능한 피처리체 유지 수단과, 상기 처리 용기의 주위에 마련된 가열 수단과, 상기 처리 용기 내로 할로겐 원소를 포함하지 않는 실란계 가스를 공급하는 실란계 가스 공급 수단과, 상기 처리 용기 내로 질화 가스를 공급하는 질화 가스 공급 수단과, 상기 질화 가스를 플라즈마에 의해 활성화하는 활성화 수단을 구비한 성막 장치를 제어하는 제어 장치이며, 상기 피처리체에 소정의 박막을 형성하기 위해, 상기 실란계 가스 와 상기 질화 가스가 상기 처리 용기 내로 동시에 공급되면서 상기 질화 가스가 활성화되도록, 상기 실란계 가스 공급 수단, 상기 질화 가스 공급 수단 및 상기 활성화 수단을 제어하도록 되어 있는 것을 특징으로 하는 제어 장치이다.
또한, 본 발명은 내부가 진공화 가능한 종형의 통 형상의 처리 용기와, 복수의 피처리체를 다단으로 유지하는 동시에, 상기 처리 용기 내에 삽탈 가능한 피처리체 유지 수단과, 상기 처리 용기의 주위에 마련된 가열 수단과, 상기 처리 용기 내로 할로겐 원소를 포함하지 않는 실란계 가스를 공급하는 실란계 가스 공급 수단과, 상기 처리 용기 내로 질화 가스를 공급하는 질화 가스 공급 수단과, 상기 질화 가스를 플라즈마에 의해 활성화하는 활성화 수단을 구비한 성막 장치를 제어하는 프로그램이며, 상기 피처리체에 소정의 박막을 형성하기 위해, 상기 실란계 가스와 상기 질화 가스가 상기 처리 용기 내로 동시에 공급되면서 상기 질화 가스가 활성화되도록, 상기 실란계 가스 공급 수단, 상기 질화 가스 공급 수단 및 상기 활성화 수단을 제어하는 순서를 컴퓨터에 실행시키는 프로그램이다.
이하에, 본 발명에 관한 성막 장치의 일실시 형태가, 첨부 도면에 따라서 상세하게 서술된다.
도1은, 본 발명에 관한 성막 장치의 일실시 형태를 도시하는 종단면 개략도이다. 도2는, 도1의 성막 장치의 횡단면 개략도이다(가열 수단은 생략되어 있음). 한편, 여기서는 할로겐 원소를 포함하지 않은 실란계 가스로서 모노실란(SiH4)이 이 용되고, 질화 가스로서 암모니아 가스가 이용되고, 실리콘 질화막(SiN)이 성막되는 예를 들어 설명한다.
도1 및 도2에 도시한 바와 같이, 본 실시 형태의 성막 장치(2)는 천정과 개구된 하단부를 갖는 원통형체의 처리 용기(4)를 갖고 있다. 처리 용기(4)는, 예를 들어 석영에 의해 형성된다.
보다 구체적으로는, 처리 용기(4)는 원통형체의 석영제의 내통(6)과, 그 외측에 소정의 간격을 두고 동심원형으로 배치된 석영제의 외통(8)에 의해 구성된다. 내통(6)의 천정부는 석영제의 천정판(10)에 의해 밀봉되어 있다. 외통(8)은 내통(6)보다도 약간 짧은 높이로 형성되어 있다. 외통(8)의 하단부는 내측으로 연장되어 있고, 내통(6)의 하단부보다도 조금 상방의 위치에 있어서 상기 내통(6)의 외주에 용접되어 있다. 그리고, 이 내통(6)과 외통(8) 사이는, 후술하는 바와 같이 배기로로 되어 있다.
내통(6)의 하단부는, 도시하지 않은 베이스에 의해 지지되어 있다. 내통(6)의 하방으로부터, 다수매의 피처리체로서의 반도체 웨이퍼(W)가 다단으로 적재된 유지 수단으로서의 석영제의 웨이퍼 보트(12)가 내통(6) 내에 삽입되도록 되어 있다. 웨이퍼 보트(12)는 승강 가능하며, 이에 의해 내통(6)에 대해 삽탈 가능하다. 본 실시 형태에서는 웨이퍼 보트(12)의 지지 기둥(12A)에, 다수의 지지 홈(도시하지 않음)이 형성되어 있다. 이에 의해, 예를 들어 30매 정도의 300 ㎜ 직경의 웨이퍼(W)가, 대략 등피치에서 다단으로 지지되도록 되어 있다. 또, 지지 기둥(12A)에 석영제의 링 형상의 지지대를 마련하고, 상기 지지대 상에 웨이퍼(W)가 지지되 어도 좋다.
웨이퍼 보트(12)는 석영제의 보온통(14)을 통해, 테이블(16) 상에 적재되어 있다. 이 테이블(16)은 내통(6)의 하단 개구부[처리 용기(4)의 하단 개구부]를 개폐하는 덮개부(18)를 관통하는 회전축(20) 상에 지지되어 있다. 덮개부(18)는, 예를 들어 스테인레스 스틸제이다. 회전축(20)은 덮개부(18)에 대해, 자성 유체 시일(22)을 통해 설치되어 있다. 이에 의해, 회전축(20)은 덮개부(18)와의 기밀성을 유지하면서 회전 가능하다. 또한, 덮개부(18)의 주변부와 처리 용기(4)의 하단부 사이에, 예를 들어 O링 등으로 되는 시일 부재(24)가 설치되어 있다. 이에 의해, 덮개부(18)와 처리 용기(4)의 하단부가 기밀로 폐색될 수 있다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(26)의 아암(28)의 선단부에 부착되어 있다. 이에 의해, 웨이퍼 보트(12) 및 덮개부(18) 등은 일체적으로 승강하여 처리 용기(4) 내로 삽탈할 수 있게 되어 있다. 또, 테이블(16)은 덮개부(18)에 고정되어 웨이퍼 보트(12)를 회전시키는 일 없이 웨이퍼(W)의 처리를 하게 되어 있어도 좋다.
처리 용기(4)의 하방부에는 처리 용기(4) 내로 염소 등의 할로겐 원소를 포함하지 않는 실란계 가스를 공급하는 실란계 가스 공급 수단(30)과, 질화 가스를 공급하는 질화 가스 공급 수단(32)이 마련되어 있다. 실란계 가스 공급 수단(30)에는 희석 가스로서, 예를 들어 H2 가스를 공급하는 희석 가스 공급계(36)가 접속되어 있다.
구체적으로는, 실란계 가스 공급 수단(30)은 처리 용기(4)[내통(6)]의 하방부의 측벽을 내측을 향해 관통하고, 처리 용기(4)[내통(6)] 내에서 상방향으로 굴곡되어 연장되는 실란계 가스 공급 노즐부(34)를 갖고 있다. 실란계 가스 공급 노즐부(34)는 석영관으로 이루어진다. 실란계 가스 노즐부(34)는, 여기서는 2개 설치되어 있다. 실란계 가스 공급 노즐부(34)에는, 그 길이 방향에 따라서 복수(다수)의 가스 분사 구멍(34A)이 소정의 간격을 두고 형성되어 있다. 이에 의해, 각 가스 분사 구멍(34A)으로부터, 수평 방향을 향해 대략 균일하게 모노실란과 수소와의 혼합 가스가 층류 상태로 분사(공급)될 수 있게 되어 있다.
또한, 질화 가스 공급 수단(32)은 처리 용기(4)[내통(6)]의 하방부의 측벽을 내측을 향해 관통하고, 처리 용기(4)[내통(6)] 내에서 상방향으로 굴곡되어 연장되는 질화 가스 공급 노즐부(38)를 갖고 있다. 질화 가스 공급 노즐부(38)도 석영관으로 이루어진다. 질화 가스 공급 노즐부(38)에도, 그 길이 방향에 따라서 복수(다수)의 가스 분사 구멍(38A)이 소정의 간격을 두고 형성되어 있다. 이에 의해, 각 가스 분사 구멍(38A)으로부터, 수평 방향을 향해 대략 균일하게 플라즈마에 의해 활성화되는 NH3 가스가 분사(공급)될 수 있게 되어 있다.
필요에 따라서, 처리 용기(4)[내통(6)]의 하방부의 측벽을 내측을 향해 관통하는 N2 가스 노즐(40)이 마련될 수 있다. N2 가스 노즐(40)에 의해, N2 가스가 처리 용기(4) 내로 공급될 수 있다.
여기서, 상기 각 가스, 즉 모노실란, H2 가스, NH3 가스, (N2 가스)는, 각각 도시하지 않은 질량 유량 제어기와 같은 유량 제어기에 의해, 유량 제어 가능하게 공급되도록 되어 있다.
처리 용기(4)의 측벽의 일부에는, 그 높이 방향에 따라서 노즐 수용부(42)가 형성되어 있다. 구체적으로는, 원통 형상의 외통(8)에 대해 횡(수평)방향에 외측으로 돌출하도록, 높이 방향에는 대략 같은 형상으로 노즐 수용부(42)가 형성되어 있다. 보다 구체적으로는, 도2에 도시한 바와 같이 처리 용기(4)의 외통(8)의 측벽이 상하 방향(높이 방향)으로 소정의 폭으로 깎아내어져 상하로 가늘고 긴 개구(46)가 형성되고, 상기 개구(46)를 그 외측으로부터 덮도록 단면 오목부 형상(단면 コ자형)의 상하로 가늘고 긴 구획벽(48)이 외통(8)의 외벽에 기밀로 용접 접합되고, 상기 구획벽(48)에 의해 노즐 수용부(42)가 형성되어 있다. 즉, 노즐 수용부(42)는 처리 용기(4)와 일체적으로 형성되어 있다. 구획벽(48)은, 예를 들어 석영제이다. 상기 개구(46)는 웨이퍼 보트(12)에 유지되어 있는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있게, 상하 방향으로 충분히 길게 형성되어 있다.
또한, 노즐 수용부(42)측의 내통(6)의 측벽에는 외통(8)의 개구(46)의 폭보다도 큰 폭으로 상하 방향(높이 방향)으로 깎아내어져 상하로 가늘고 긴 개구부(45)가 형성되고, 내통(6)은 상기 개구(45)의 측단부로부터 외측으로 연장되어 외통(8)의 내면에 기밀로 용접되어 있다. 이에 의해, 노즐 수용부(42)의 내부 공간은 내통(6) 내에 대해서도 일체적으로 연통된 상태로 되어 있다.
한편, 노즐 수용부(42)라 함은 반대측 내통(6)의 측벽에는 상하 방향(높이 방향)으로 깎아내어져 상하로 가늘고 긴 배기구(44)가 설치되어 있다.
처리 용기(4) 내를 상방향으로 연장되는 질화 가스 공급 노즐부(38)는, 도중에 처리 용기(4)의 반경 방향 외측으로 굴곡되어 노즐 수용부(42) 내의 가장 안쪽[처리 용기(4)의 중심에서 제일 떨어진 부분]에 따르도록 상방으로 연장되어 있다. 한편, 2개의 실란계 가스 공급 노즐부(34)는 상기 개구(46)의 근방, 즉 개구(46)의 양 사이드이며 외통(8)의 내측으로 연장되어 있다.
그리고, 노즐 수용부(42)에는 NH3 가스를 플라즈마에 의해 활성화하기 위한 활성화 수단(50)이 마련되어 있다. 구체적으로는, 활성화 수단(50)은 가늘고 긴 한 쌍의 플라즈마 전극(52A, 52B)을 갖고 있다. 이 가늘고 긴 플라즈마 전극(52A, 52B)은 구획벽(48)의 양측벽의 외측면에, 그 길이 방향(상하 방향)에 따라서 서로 대향하도록 설치되어 있다. 또한, 플라즈마 전극(52A, 52B)에는 플라즈마 발생용의 고주파 전원(54)이 배선(56)을 통해 접속되어 있다.
예를 들어, 플라즈마 전극(52A, 52B)에 13.56 ㎒의 고주파 전압을 인가함으로써, 상기 NH3 가스는 플라즈마화되어 상기 가스가 활성화될 수 있다. 또, 이 고주파 전압의 주파수는 13.56 ㎒로 한정되지 않고, 다른 주파수, 예를 들어 400 ㎑ 등이라도 좋다. 또, 상기 배선(56)의 도중에는 임피던스 정합을 도모하는 매칭 회로(58)가 개재 설치되어 있다. 따라서, 질화 가스 공급 노즐부(38)의 가스 분사 구멍(38A)으로부터 분사되는 암모니아 가스는 플라즈마에 의해 분해 혹은 활성화된 상태에서, 처리 용기(4)의 중심을 향해 확산하면서 흐른다. 또, 구획벽(48)의 외측에는, 이를 덮도록 하여, 예를 들어 석영으로 이루어지는 절연 보호 커버(60)가 부착되어 있다.
한편, 배기구(44)의 외측에서는 내통(6)과 외통(8) 사이에 배기로(60)가 형성되어 있다. 이 배기로(60)는 처리 용기(4)의 상방의 가스 출구(64)(도1 참조)를 통해, 도시하지 않은 진공 펌프 등이 개재 설치된 진공 배기계에 접속되어 있고, 진공화 가능하게 되어 있다.
또한, 처리 용기(4)의 외주를 둘러싸도록 하여, 상기 처리 용기(4) 및 상기 처리 용기 내의 웨이퍼(W)를 가열하기 위한 통형체의 가열 수단(66)이 마련되어 있다.
이상의 성막 장치(2)의 전체 동작은, 예를 들어 컴퓨터 등으로 되는 제어 수단(70)에 의해 제어된다. 예를 들어, 제어 수단(70)은 상기 각 가스의 유량이나, 각 가스의 공급 및 공급 정지를 제어하거나, 또 제어 수단(70)은 처리 용기(4) 내의 압력을 제어한다. 기타, 제어 수단(70)은 성막 장치(2)의 전체 동작을 제어한다.
제어 수단(70)은, 상기 제어를 행하는 프로그램을 기억하기 위한 플래시 메모리나 하드 디스크나 플로피 디스크 등의 기억 매체(72)를 갖고 있다.
다음에, 이상과 같이 구성된 성막 장치(2)를 이용하여 행해지는 플라즈마 처리 방법에 대해 설명한다. 여기서는, 플라즈마 처리로서 웨이퍼 표면에 플라즈마 CVD에 의해 실리콘 질화막을 형성하는 경우를 예를 들어 설명한다.
우선, 웨이퍼 보트(12)에 상온의 다수매, 예를 들어 50매의 300 ㎜ 사이즈의 웨이퍼(W)가 적재된다. 상기 웨이퍼 보트(12)가, 미리 소정의 온도로 이루어진 처 리 용기(4) 내에 그 하방으로부터 로드된다. 그리고, 덮개부(18)에 의해 처리 용기(4)의 하단 개구부가 폐쇄되어 용기 내가 밀폐된다.
그리고, 처리 용기(4) 내가 탈기되어 소정의 프로세스 압력으로 유지된다. 또한, 가열 수단(66)으로의 공급 전력이 증대되고 웨이퍼 온도가 상승되어 프로세스 온도로 유지된다.
한편, 할로겐 원소를 포함하지 않는 실란계 가스의 일례인 모노실란 및 NH3 가스가, 각각 실란계 가스 공급 수단(3O) 및 질화 가스 공급 수단(32)으로부터 동시에 연속적으로 공급된다. 이때, 유량이 적은 모노실란 가스는 캐리어 가스인 H2 가스에 의해 희석되면서 공급된다. 이와 동시에, 활성화 수단(50)의 플라즈마 전극(52A, 52B) 사이에 고주파 전압이 인가된다. 이에 의해, NH3 가스는 플라즈마화되어 활성화되면서, 용기 중심측을 향해 공급된다. 이에 의해, 회전하고 있는 웨이퍼 보트(12)에 지지되어 있는 웨이퍼(W)의 표면에 실리콘 질화막이 형성된다.
보다 구체적으로는, NH3 가스는 노즐 수용부(42) 내에 마련된 질화 가스 공급 노즐부(38)의 각 가스 분사 구멍(38A)으로부터 수평 방향으로 분사된다. 또한, 모노실란 가스는 실란계 가스 공급 노즐(34)의 각 가스 분사 구멍(34A)으로부터 수평 방향으로 분사된다. 양쪽 가스의 분사는 동시에 연속적으로 행해진다. 이에 의해, 양쪽 가스가 반응하여 실리콘 질화막이 형성된다. 이때, 고주파 전원(54)으로부터의 고주파 전압이 양쪽 플라즈마 전극(52A, 52B) 사이에 인가되어 있다. 따라서, 상기 질화 가스 공급 노즐부(38)의 가스 분사 구멍(38A)으로부터 분출되는 NH3 가스는 고주파 전압이 인가되어 있는 플라즈마 전극(52A, 52B) 사이의 공간에 유입, 상기 공간에 있어서 플라즈마화되어 활성화되고, 예를 들어 N*, NH*, NH2*, NH3*(기호*는 래디컬한 것을 나타냄) 등의 래디컬(활성종)을 발생시킨다. 이 래디컬은 노즐 수용부(42)의 개구(46)로부터 처리 용기(4)의 반경 방향 중심을 향해 방출되면서 확산하여 웨이퍼(W) 사이에 층류 상태로 흘러간다. 그리고, 상기 각 래디컬은 웨이퍼(W)의 표면에 부착되어 있는 모노실란 가스의 분자와 반응하여, 상기한 바와 같이 실리콘 질화막을 형성하게 된다.
또, 할로겐 원소를 포함하지 않는 실란계 가스가 이용되는 이유는 염소 등의 할로겐 원소가 포함되면 염화암모늄 등이 발생하기 때문에, 이를 방지하기 위해서이다[염화암모늄은 처리 용기(4) 내나 배기계 내에 부착되어 파티클의 발생이나 배기관 내의 폐색 등을 야기시켜 버림].
여기서, 프로세스 조건에 관해 설명한다. 프로세스 온도 웨이퍼 온도는 250 내지 450 ℃의 범위 내, 예를 들어 300 ℃ 정도이다. 프로세스 압력은 5 m Torr(0.7 ㎩) 내지 1 Torr(133 ㎩)의 범위 내, 예를 들어 50 m Torr(7 ㎩) 정도이다. 모노실란의 유량은 5 내지 200 sccm, 예를 들어 30 sccm 정도이다. H2 가스의 유량은 50 내지 400 sccm, 예를 들어 100 sccm 정도이다. NH3 가스의 유량은 100 내지 100O sccm의 범위 내, 예를 들어 300 sccm 정도이다. RF(고주파) 파워는, 예를 들어 50 와트이고, 그 주파수는 13.56 ㎒이다. 웨이퍼 매수는 300 ㎜ 사이즈의 웨이퍼인 경우 25매 정도이다. 이때 성막 비율은 0.5 내지 1 ㎚/min 정도였다.
또, 기초층에, 온도에 특히 약한 박막, 예를 들어 융점이 430 ℃ 정도의 NiSi막을 포함하는 경우에는, 프로세스 온도는 400 ℃ 이하로 설정하고, NiSi막의 특성 열화를 방지하는 것이 바람직하다.
이상과 같이, 본 실시 형태의 실리콘 질화막은 비교적 저온으로 성막할 수 있다. 게다가, 상기 실리콘 질화막 중의 인장 응력은 종래의 성막 방법에 의해 형성된 실리콘 질화막의 인장 응력보다도 상당히 높은 것을 알게 되었다. 결과적으로, 본 실시 형태의 실리콘 질화막을 CM0S 등의 트랜지스터에 적용하면, 상기 트랜지스터의 채널의 결정 격자를 충분히 넓힐 수 있고, 또한 이동도를 높여 고속 동작이 가능한 집적 회로를 형성할 수 있다. 따라서, 특히 선 폭의 설계 룰이 보다 엄하게 되어도, 이에 대응한 반도체 집적 회로를 작성하는 것이 가능해진다.
또, 실리콘 질화막 중의 인장 응력을 원하는 값, 예를 들어 1.4 ㎬ 이상으로 유지하면서 웨이퍼 면내의 막 두께의 균일성을 높게 유지하기 위해서는, 성막시의 웨이퍼 온도를 250 내지 450 ℃의 범위로 설정하는 것이 바람직하고, 또한 모노실란의 분압을 2.1 내지 3.9 ㎩의 범위 내로 설정하는 것 바람직하다.
또한, 실리콘 질화막의 성막 후에, 예를 들어 350 내지 450 ℃ 정도의 저온 가열을 수반하는 자외선 조사 처리를 실시함으로써, 1.5 ㎬의 인장 응력을 얻을 수 있다. 이는, 특히 바람직하다.
또한, 상술한 바와 같이 비교적 저온에서 실리콘 질화막을 성막할 수 있기 때문에, 기초층으로서 열에 약한 재료를 이용한 경우라도, 그 기초층의 열 손상을 억제할 수 있는, 게다가 비교적 저온에서 실리콘 질화막을 성막하기 때문에, 소자 형성시에 절연막으로서 병용되는 것이 있는 SiO2막보다도, 실리콘 질화막의 에칭 비율을 매우 작게 할 수 있다. 즉, SiO2막에 대한 에칭시의 선택성을 크게 할 수 있다. 특히, 본 실시 형태에서는, 상기 실리콘 질화막에 관해 콘택트 에칭 스톱퍼로서 요구되는 6.5 ㎚/min 이하의 에칭 비율을 달성할 수 있었다. 게다가 본 실시 형태에서는, 상술된 바와 같이 웨이퍼 상에 있어서의 실리콘 질화막의 막 두께의 면내 및 면간 균일성을 높게 유지할 수 있고, 또 배기계를 막히게 하는 원인이 되는 반응 부생성물의 발생도 거의 없었다.
또한, 본 실시 형태에서는 성막 가스를 연속하여 공급하도록 하였기 때문에, 성막 가스를 간헐적으로 공급하는 종래의 소위 ALD 성막 방법과 비교하여, 성막 비율을 대폭 향상시킬 수 있다. 예를 들어, 종래의 ALD 성막 방법에서는 성막 비율은 1 내지 2 Å/min 정도이지만, 본 실시 형태에서는 성막 비율은 5 내지 10 Å/min 정도이다.
여기서, 상기한 본 실시 형태(본 발명) 이외의 다른 성막 방법(비교예)에 대해 검토를 하였다. 그 검토 결과에 대해 설명한다.
<제1 비교예>
제1 비교예에서는 암모니아 플라즈마에 의한 NH3*(활성종)을 이용하지 않고, 반응 에너지의 공급을 열만으로 하였다. 그리고, SiH4와 NH3을 이용한 열 CVD법 및 열 ALD법으로 실리콘 질화막을 각각 성막하였다.
이 결과, "SiH4 + NH3 → N3Si - NH2"와 같은 질화 반응의 에너지는 2 eV 정도로 커졌다. 이에 의해, 500 ℃ 이하의 저온에서는 상기 양쪽 방법으로서는 성막이 곤란하다는 것을 확인할 수 있었다.
<제2 비교예>
제2 비교예에서는 프로세스 온도 500 ℃ 이하로, 플라즈마에 의해 활성화된 NH3 가스로 활성화되어 있지 않은 SiH4 가스를 간헐적으로 교대로 공급하여 ALD법이 행해졌다.
이 결과, 실리콘 질화막의 성막은 거의 생기지 않는 것이 확인되었다. 이 이유는 플라즈마에 의해 생성된 NH3*(활성종)에 의해 웨이퍼 표면을 질화하면, 상기 웨이퍼 표면에 "-NH2"기가 존재하게 되지만, 이 "-NH2"기의 N원자에 대한 SiH4의 흡착 반응이 50O ℃ 이하로 거의 생기지 않기 때문이다.
<제3 비교예>
제3 비교예에서는 SiH4 가스와 NH3 가스를 동시에 공급하고, 또한 양쪽 가스를 함께 플라즈마화하여 활성화하고, 생성된 반응 중간체나 활성종을 이용하여 플라즈마 CVD법에 의해 성막이 행해졌다.
이 결과, 성막에 기여하는 상기 반응 중간체나 활성종이 플라즈마 발생부나 그 주변에 국재하여 그 부분에서 다량으로 성막이 행해져 버려 막 두께의 균일성이 현저하게 악화되는(바람직하지 못함) 것을 확인할 수 있었다.
<제4 비교예>
제4 비교예에서는 플라즈마에 의해 활성화된 SiH4 가스와 플라즈마에 의해 활성화된 NH3 가스를 간헐적으로 교대로 공급하여 ALD법이 행해졌다.
이 결과, 플라즈마 발생부나 처리 용기 내나 웨이퍼 표면 상에 SiH4*에 의한 아몰퍼스(Si)가 형성되었다. 즉, 이 성막 방법은 부적당한 것을 확인할 수 있었다.
이상, 각 제1 내지 제4 비교예 모두 실리콘 질화막의 형성에 적합하지 않는 것을 확인할 수 있었다.
또, 상기 실시 형태에서는 모노실란의 공급량이 매우 적기 때문에, 캐리어 가스가 기능을 갖는 희석 가스를 이용하여 균일한 가스 확산을 도모하고 있다. 희석 가스로서는 H2 가스 외에, N2 가스, He 가스, Ar 가스, Ne 가스 등의 불활성 가스를 이용할 수 있다. 성막 비율의 향상 및 웨이퍼면 내의 막 두께의 균일성의 향상을 고려하면, 희석 가스로서는 H2 가스가 바람직하다. 이 이유는, H2 가스는 질량이 가장 가볍고, 또한 충돌 단면적이 가장 작기 때문에, 진동 여기 상태에 있는 활성화 암모니아 분자가 H2 가스와 충돌하는 확률이 작고(실활하는 확률이 작고), 즉 암모니아의 활성종을 유효하게 실리콘 질화막의 성막에 기여시킬 수 있기 때문이다. 이 결과, 실리콘 질화막의 성막 비율이 높아지는 한편, 활성종의 수명도 길어지고, 상기 활성종이 웨이퍼의 중심부에까지 충분히 닿기 때문에, 막 두께의 면 내 균일성도 높아진다.
여기서, 실리콘 질화막(SiN 막) 중인 인장 응력에 대해, 웨이퍼 온도나 모노실란의 분압의 최적화를 도모하는 실험을 행하였다. 그 실험의 결과(평가)에 대해 설명한다.
도3은, SiN막 중의 인장 응력 및 웨이퍼 면내 막 두께 균일성과 웨이퍼 온도와의 관계를 나타내는 그래프이다. 도3의 성막 조건에 관해서는, 성막 온도는 가변, 성막 압력은 13 ㎩, SiH4 유량은 113 sccm, H2 유량은 87 sccm, NH3 유량은 300 sccm, RF 파워는 50 와트, RF 주파수는 13.56 ㎒였다.
도3에 도시한 바와 같이, SiN막 중의 인장 응력은 웨이퍼 온도의 상승에 수반하여 조금씩 증가하고 있다. 이에 대해, 웨이퍼 면내 막 두께 균일성은 350 ℃ 부근이 최소값이 되어, 이보다 웨이퍼 온도가 낮게 되어도 혹은 높아져도 면내 막 두께 균일성은 증가하고 있다. 따라서, 인장 응력의 하한치를 1.4 ㎬로 하고, 또한 면내 막 두께 균일성의 상한치를 ±3.5 ％로 하면, 양자의 요구를 충족시키기 위해서는 웨이퍼 온도를 250 내지 450 ℃의 범위로 설정하는 것이 바람직한 것을 확인할 수 있었다.
다음에, 도4는 SiN막 중 인장 응력 및 웨이퍼 면내 막 두께 균일성과 SiH4 분압과의 관계를 나타내는 그래프이다. 도4의 성막 조건에 관해서는, 성막 온도는 300 ℃, 성막 압력은 13 ㎩, SiH4 유량은 가변, SiH4 + H2 유량은 200 sccm, NH3 유량은 300 sccm, RF 파워는 50 와트, RF 주파수는 13.56 ㎒였다.
도4에 도시한 바와 같이, SiN막 중 인장 응력은 모노실란의 분압의 상승에 수반하여 조금씩 증가하고, 웨이퍼 면내 막 두께 균일성은 모노실란의 분압의 상승에 수반하여 급격히 증가하고 있다. 따라서, 상기한 바와 같이 인장 응력의 하한치를 1.4 ㎬로 하고, 또한 면내 막 두께 균일성의 상한치를 ±3.5 ％로 하면, 양자의 요구를 충족시키기 위해서는 모노실란의 분압을 2.1 내지 3.9 ㎩의 범위 내로 설정하는 것이 바람직한 것을 확인할 수 있었다.
또, 성막 장치(2)에 있어서는 실란계 가스 공급 노즐부(34)가 개구(46)의 양측에 2개 마련되고, NH3 가스의 활성종과의 혼합이 촉진되도록 되어 있지만, 본 발명은 이에 한정되지 않고, 실란계 가스 공급 노즐부는 1개만이라도 좋다.
또한, 플라즈마 전극(52A, 52B)을 갖는 노즐 수용부(42)에 대해, 이를 복수 인접하도록 병렬시켜 마련해도 좋다.
또한, 처리 용기(4)는 내통(6)과 외통(8)으로 이루어지는 2중관 구조로 한정되지 않고, 단관 구조의 처리 용기를 이용해도 좋다.
또한, 활성화 수단(50)은 고주파 전원(54)을 갖고 있지만, 이에 대신하여, 예를 들어 2.45 ㎓ 등의 마이크로파를 이용하여 플라즈마를 일으켜 NH3 가스를 활성화해도 좋다.
또한, 상기 실시 형태에서는 할로겐 원소를 포함하지 않는 실란계 가스로서 모노실란을 이용하였지만, 이에 한정되지 않고, 모노실란[SiH4], 디실란[Si2H6], 트리실란[Si3H8], 헥사메틸디실라잔(HMDS), 디실릴아민(DSA), 트리실릴아민(TSA), 비 스 3급 부틸아미노실란(BTBAS)으로 되는 군으로부터 선택되는 1 이상의 가스를 이용할 수 있다.
또한, 상기 실시 형태에서는 질화 가스로서 NH3 가스를 이용하였지만, 이에 한정되지 않고, 암모니아[NH3], 질소[N2], 일산화이질소[N2O], 일산화질소[NO]로 이루어지는 군으로부터 선택되는 1 이상의 가스를 이용할 수 있다.
또한, 피처리체는 반도체 웨이퍼로 한정되지 않고, 글래스 기판이나 LCD 기판이나 세라믹 기판 등에도 본 발명은 적용될 수 있다.
본 발명에 따르면, 실리콘 질화막을 비교적 저온으로 성막할 수 있고, 게다가 성막된 실리콘 질화막의 인장 응력이 충분히 높은 것을 실현할 수 있는 성막 장치 및 성막 방법을 제공할 수 있다.

Claims (12)

  1. 내부가 진공화 가능한 종형의 통 형상의 처리 용기와,
    복수의 피처리체를 다단으로 유지하는 동시에, 상기 처리 용기 내에 삽탈 가능한 피처리체 유지 수단과,
    상기 처리 용기의 주위에 마련된 가열 수단과,
    상기 처리 용기 내로 할로겐 원소를 포함하지 않는 실란계 가스를 공급하는 실란계 가스 공급 수단과,
    상기 처리 용기 내로 질화 가스를 공급하는 질화 가스 공급 수단과,
    상기 질화 가스를 플라즈마에 의해 활성화하는 활성화 수단과,
    상기 피처리체에 소정의 박막을 형성하기 위해, 상기 피처리체를 250 내지 450 ℃의 범위 내의 온도까지 가열하고, 상기 실란계 가스와 상기 질화 가스가 상기 처리 용기 내로 동시에 공급되면서 상기 질화 가스가 활성화되고, 상기 처리 용기 내에 공급되는 할로겐 원소를 포함하지 않는 실란계 가스의 분압이 2.1 내지 3.9Pa의 범위가 되도록, 상기 가열 수단, 상기 실란계 가스 공급 수단, 상기 질화 가스 공급 수단 및 상기 활성화 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 성막 장치.
  2. 제1항에 있어서, 상기 처리 용기는,
    원통 형상의 본체부와,
    상기 본체부에 대해 횡방향에 외측으로 돌출하는 동시에, 높이 방향에는 같은 형상으로 마련된 노즐 수용부를 갖고 있고,
    상기 질화 가스 공급 수단은, 상기 노즐 수용부 내에 연장되는 질화 가스 공급 노즐부를 갖고 있고,
    상기 노즐 수용부에 대향하는 처리 용기의 본체부의 측벽에는, 상기 처리 용기 내의 분위기를 배기하기 위한 배기구가 설치되어 있는 것을 특징으로 하는 성막 장치.
  3. 제2항에 있어서, 상기 활성화 수단은,
    고주파 전원과,
    상기 고주파 전원에 접속된 플라즈마 전극을 갖고 있고,
    상기 플라즈마 전극은, 상기 노즐 수용부 내에 설치되어 있는 것을 특징으로 하는 성막 장치.
  4. 제2항에 있어서, 상기 실란계 가스 공급 수단은, 상기 처리 용기의 상기 본체부와 상기 노즐 수용부의 접속부의 근방에 연장되는 실란계 가스 공급 노즐부를 갖고 있는 것을 특징으로 하는 성막 장치.
  5. 제4항에 있어서, 상기 실란계 가스 공급 수단에는, 희석 가스를 공급하기 위한 희석 가스 공급계가 접속되어 있는 것을 특징으로 하는 성막 장치.
  6. 제5항에 있어서, 상기 희석 가스는 H2 가스, N2 가스, 불활성 가스로 되는 군으로부터 선택되는 1 이상의 가스로 구성되어 있는 것을 특징으로 하는 성막 장치.
  7. 제1항에 있어서, 상기 할로겐 원소를 포함하지 않는 실란계 가스는 모노실란[SiH4], 디실란[Si2H6], 트리실란[Si3H8], 헥사메틸디실라잔(HMDS), 디실릴아민(DSA), 트리실릴아민(TSA), 비스 3급 부틸아미노실란(BTBAS)으로 되는 군으로부터 선택되는 1 이상의 가스인 것을 특징으로 하는 성막 장치.
  8. 제1항에 있어서, 상기 질화 가스는 암모니아[NH3], 질소[N2], 일산화이질소[N2O], 일산화질소[NO]로 되는 군으로부터 선택되는 1 이상의 가스인 것을 특징으로 하는 성막 장치.
  9. 삭제
  10. 삭제
  11. 내부가 진공화 가능한 종형의 통형체의 처리 용기 내에 복수매의 피처리체를 수용시키는 공정과,
    상기 피처리체를 250 내지 450℃의 범위 내의 온도까지 가열하면서, 상기 처리 용기 내에 할로겐 원소를 포함하지 않고 분압이 2.1 내지 3.9Pa의 범위 내인 실란계 가스와 플라즈마에 의해 활성화된 질화 가스를 동시에 공급하여, 상기 피처리체에 소정의 박막을 형성하는 공정을 구비한 것을 특징으로 하는 성막 방법.
  12. 내부가 진공화 가능한 종형의 통형체의 처리 용기 내에 수용된 복수매의 피처리체를 250 내지 450℃의 범위 내의 온도까지 가열하면서, 상기 처리 용기 내에 할로겐 원소를 포함하지 않고 분압이 2.1 내지 3.9Pa의 범위 내인 실란계 가스와 플라즈마에 의해 활성화된 질화 가스를 동시에 공급하여, 상기 피처리체에 소정의 박막을 형성하는 성막 방법을 제어하는 프로그램을 기억하는 컴퓨터 판독 가능한 기억 매체.
KR1020060025905A 2005-03-23 2006-03-22 성막 장치, 성막 방법 및 기억 매체 KR100944833B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005084829 2005-03-23
JPJP-P-2005-00084829 2005-03-23
JP2006002343A JP4228150B2 (ja) 2005-03-23 2006-01-10 成膜装置、成膜方法及び記憶媒体
JPJP-P-2006-00002343 2006-01-10

Publications (2)

Publication Number Publication Date
KR20060103128A KR20060103128A (ko) 2006-09-28
KR100944833B1 true KR100944833B1 (ko) 2010-03-03

Family

ID=37035781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025905A KR100944833B1 (ko) 2005-03-23 2006-03-22 성막 장치, 성막 방법 및 기억 매체

Country Status (5)

Country Link
US (2) US20060216950A1 (ko)
JP (1) JP4228150B2 (ko)
KR (1) KR100944833B1 (ko)
CN (1) CN1837404B (ko)
TW (1) TWI371784B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9325998B2 (en) * 2003-09-30 2016-04-26 Sharp Laboratories Of America, Inc. Wireless video transmission system
US8018850B2 (en) * 2004-02-23 2011-09-13 Sharp Laboratories Of America, Inc. Wireless video transmission system
US7784076B2 (en) * 2004-10-30 2010-08-24 Sharp Laboratories Of America, Inc. Sender-side bandwidth estimation for video transmission with receiver packet buffer
US8356327B2 (en) * 2004-10-30 2013-01-15 Sharp Laboratories Of America, Inc. Wireless video transmission system
US20070067480A1 (en) * 2005-09-19 2007-03-22 Sharp Laboratories Of America, Inc. Adaptive media playout by server media processing for robust streaming
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US9544602B2 (en) * 2005-12-30 2017-01-10 Sharp Laboratories Of America, Inc. Wireless video transmission system
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7652994B2 (en) * 2006-03-31 2010-01-26 Sharp Laboratories Of America, Inc. Accelerated media coding for robust low-delay video streaming over time-varying and bandwidth limited channels
US7632354B2 (en) * 2006-08-08 2009-12-15 Tokyo Electron Limited Thermal processing system with improved process gas flow and method for injecting a process gas into a thermal processing system
US8861597B2 (en) * 2006-09-18 2014-10-14 Sharp Laboratories Of America, Inc. Distributed channel time allocation for video streaming over wireless networks
US7652993B2 (en) * 2006-11-03 2010-01-26 Sharp Laboratories Of America, Inc. Multi-stream pro-active rate adaptation for robust video transmission
US8089031B2 (en) 2007-02-27 2012-01-03 Tokyo Electron Limited Heating apparatus for heating objects to be heated, heating method for heating the objects to be heated, and storage medium in which computer-readable program is stored
JP4905381B2 (ja) * 2007-02-27 2012-03-28 東京エレクトロン株式会社 被処理体の熱処理装置及び熱処理方法
WO2008117430A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Microelectronics Limited 半導体装置の製造方法、半導体装置
WO2008117431A1 (ja) 2007-03-27 2008-10-02 Fujitsu Microelectronics Limited 半導体装置および半導体装置の製造方法
JP4470970B2 (ja) * 2007-07-31 2010-06-02 東京エレクトロン株式会社 プラズマ処理装置
US20090035463A1 (en) * 2007-08-03 2009-02-05 Tokyo Electron Limited Thermal processing system and method for forming an oxide layer on substrates
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
KR20090087190A (ko) * 2008-02-12 2009-08-17 삼성전자주식회사 반도체 제조설비 그를 이용한 반도체 제조방법
JP2009246131A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 高ストレス薄膜の成膜方法及び半導体集積回路装置の製造方法
JP5099101B2 (ja) * 2009-01-23 2012-12-12 東京エレクトロン株式会社 プラズマ処理装置
JP5658463B2 (ja) * 2009-02-27 2015-01-28 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP5490585B2 (ja) * 2009-05-29 2014-05-14 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
JP6236709B2 (ja) * 2014-10-14 2017-11-29 大陽日酸株式会社 シリコン窒化膜の製造方法及びシリコン窒化膜
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
JP5882509B2 (ja) * 2015-02-12 2016-03-09 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
KR102418092B1 (ko) 2016-03-11 2022-07-06 다이요 닛산 가부시키가이샤 실리콘 질화막의 제조 방법 및 실리콘 질화막
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
CN106169414A (zh) * 2016-08-23 2016-11-30 成都海威华芯科技有限公司 一种应力可控型硅基薄膜的制备方法
US11735413B2 (en) * 2016-11-01 2023-08-22 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-k films to fill surface features
JP6825956B2 (ja) * 2017-03-28 2021-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理方法および紫外線照射手段の選択方法
JP7273079B2 (ja) * 2021-02-15 2023-05-12 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、プログラムおよび基板処理方法
JP2023003828A (ja) * 2021-06-24 2023-01-17 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2023068928A (ja) * 2021-11-04 2023-05-18 東京エレクトロン株式会社 成膜方法、及び成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226721A (ja) * 1988-10-31 1990-09-10 Tokyo Electron Ltd 処理方法
WO2004066377A1 (ja) 2003-01-24 2004-08-05 Tokyo Electron Limited 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
JP2004343017A (ja) * 2003-05-19 2004-12-02 Tokyo Electron Ltd プラズマ処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2015330A (en) * 1933-05-13 1935-09-24 Air Reduction Cutting or welding machine
US4282267A (en) * 1979-09-20 1981-08-04 Western Electric Co., Inc. Methods and apparatus for generating plasmas
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
KR910006164B1 (ko) * 1987-03-18 1991-08-16 가부시키가이샤 도시바 박막형성방법과 그 장치
US5185179A (en) * 1988-10-11 1993-02-09 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method and products thereof
US5015330A (en) * 1989-02-28 1991-05-14 Kabushiki Kaisha Toshiba Film forming method and film forming device
JPH08167605A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp シリコン窒化膜の製造方法
KR20020088091A (ko) * 2001-05-17 2002-11-27 (주)한백 화합물 반도체 제조용 수평 반응로
US6686232B1 (en) * 2002-06-19 2004-02-03 Advanced Micro Devices, Inc. Ultra low deposition rate PECVD silicon nitride
KR100623562B1 (ko) * 2002-07-08 2006-09-13 간사이 티.엘.오 가부시키가이샤 실리콘 질화막의 형성 방법 및 형성 장치
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US7129187B2 (en) * 2004-07-14 2006-10-31 Tokyo Electron Limited Low-temperature plasma-enhanced chemical vapor deposition of silicon-nitrogen-containing films
JP2006066884A (ja) * 2004-07-27 2006-03-09 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7713868B2 (en) * 2007-03-30 2010-05-11 Tokyo Electron Limited Strained metal nitride films and method of forming

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226721A (ja) * 1988-10-31 1990-09-10 Tokyo Electron Ltd 処理方法
WO2004066377A1 (ja) 2003-01-24 2004-08-05 Tokyo Electron Limited 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
JP2004343017A (ja) * 2003-05-19 2004-12-02 Tokyo Electron Ltd プラズマ処理装置

Also Published As

Publication number Publication date
CN1837404A (zh) 2006-09-27
TW200701345A (en) 2007-01-01
US20100209624A1 (en) 2010-08-19
CN1837404B (zh) 2010-07-21
US20060216950A1 (en) 2006-09-28
KR20060103128A (ko) 2006-09-28
JP2006303431A (ja) 2006-11-02
TWI371784B (en) 2012-09-01
JP4228150B2 (ja) 2009-02-25

Similar Documents

Publication Publication Date Title
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
JP5190307B2 (ja) 成膜方法、成膜装置及び記憶媒体
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
US8119544B2 (en) Film formation method and apparatus for semiconductor process
US7351668B2 (en) Film formation method and apparatus for semiconductor process
KR100771800B1 (ko) 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법
US10224185B2 (en) Substrate processing apparatus
JP2006287195A (ja) 成膜方法、成膜装置及び記憶媒体
JP2010090413A (ja) 成膜方法及び成膜装置
JP2004343017A (ja) プラズマ処理装置
KR20080001646A (ko) 성막 장치 및 그 사용 방법
KR100974969B1 (ko) 실리콘 질화막의 형성 방법
JP2016121368A (ja) 成膜方法
KR20190014471A (ko) 텅스텐막 상에 실리콘 산화막을 형성하는 방법 및 장치
CN108695149B (zh) 蚀刻方法、蚀刻装置以及存储介质
KR102334581B1 (ko) 실리콘 질화막의 성막 방법 및 성막 장치
TW202225450A (zh) 薄膜形成方法及裝置
KR20240001666A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee