KR100623562B1 - 실리콘 질화막의 형성 방법 및 형성 장치 - Google Patents

실리콘 질화막의 형성 방법 및 형성 장치 Download PDF

Info

Publication number
KR100623562B1
KR100623562B1 KR1020057000364A KR20057000364A KR100623562B1 KR 100623562 B1 KR100623562 B1 KR 100623562B1 KR 1020057000364 A KR1020057000364 A KR 1020057000364A KR 20057000364 A KR20057000364 A KR 20057000364A KR 100623562 B1 KR100623562 B1 KR 100623562B1
Authority
KR
South Korea
Prior art keywords
gas
silicon nitride
substrate
nitride film
chamber
Prior art date
Application number
KR1020057000364A
Other languages
English (en)
Other versions
KR20050021446A (ko
Inventor
다구치고시
요시모토마사히로
Original Assignee
간사이 티.엘.오 가부시키가이샤
유겐가이샤 사키가케한도타이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 간사이 티.엘.오 가부시키가이샤, 유겐가이샤 사키가케한도타이 filed Critical 간사이 티.엘.오 가부시키가이샤
Publication of KR20050021446A publication Critical patent/KR20050021446A/ko
Application granted granted Critical
Publication of KR100623562B1 publication Critical patent/KR100623562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 목적은 탄소 및 수소 함유량이 적은 실리콘 질화막을 안전하고도 효과적으로 형성하는 것이다. 본 발명에 따르면, 챔버(4)의 내부 공간(3)에 수용된 기판(2)을 원하는 온도로 가열하고, 헥사메틸디실라잔 가스, 및 N2 가스를 플라즈마 여기시켜 활성 종이 형성된 가스를 기판(2)이 수용된 챔버(4) 내에 공급하고, 상기 헥사알킬디실라잔 가스와 전술한 활성 종과의 반응에 의해서 생성된 반응 생성물을 기판(2) 상에 퇴적시켜 실리콘 질화막을 형성한다.
실리콘 질화막, 헥사메틸디실라잔 가스, 플라즈마, 활성 종, 장치

Description

실리콘 질화막의 형성 방법 및 형성 장치 {METHOD AND APPARATUS FOR FORMING NITRIDED SILICON FILM}
본 발명은 집적 회로 기판의 표면 등에 절연막이나 보호막으로서 형성되는 실리콘 질화막의 형성 방법 및 형성 장치에 관한 것이다.
집적 회로 기판에는 많은 전극이 형성되기 때문에 각각의 전극 사이를 절연하기 위한 절연막, 또한 대기 중의 수분 등으로부터 회로를 보호하기 위한 보호막, 이른바 부동태화막이 형성되어 있다. 예를 들면, 반도체 집적 회로 기판의 일종인 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)에는, 종래에 실리콘 웨이퍼를 열 산화함으로써 형성되는 실리콘 산화막(SiO2)이 게이트 절연막으로서 이용되고 있다. 그러나, 상기 실리콘 산화막은 치밀성이 떨어지기 때문에, 이종(異種) 재료를 적층하는 경우에는 상기 이종 재료의 구성 원소가 불순물로서 상기 실리콘 산화막 중으로 확산되기 쉽고, 상기 불순물이 상기 실리콘 산화막 중으로 확산되어 기판 또는 전극에 도달하여, 반도체 성능을 저해한다는 문제가 있다. 또한, 상기 실리콘 산화막은 비유전율(比誘電率)이 4.0 정도이기 때문에, 예를 들어, 상기 실리콘 산화막을 MOSFET의 게이트 절연막으로서 사용하는 경우에는 게이트 용 량이 작아진다는 문제가 있다.
이러한 문제점을 해결하는 기술 중 하나로서, 전술한 실리콘 산화막 대신에 실리콘 질화막을 이용하는 방법이 있다. 상기 실리콘 질화막은 전술한 실리콘 산화막에 비해 치밀성이 우수하고, 비유전율도 7.5 정도로 높고, 아울러, 내습성이 우수하기 때문에 전술한 실리콘 산화막을 대신할 절연막으로서 적절할 뿐만 아니라, 부동태화막으로서도 적합하다.
이러한 실리콘 질화막을 기판 상에 형성하는 선행 기술로는, 예를 들면, 헥사메틸디실라잔 가스와 암모니아 가스를 이용하여 기판 상에 실리콘 질화막을 열화학 기상 성장(CVD: chemical vapor deposition)시키는 것(일본 특개2001-23904호 공보 참조); 모노 실란계 화합물, 유기 실란계 화합물 및 질소 화합물로 이루어진 혼합 가스에 고주파 전력을 인가하여 플라즈마 여기시키고, 이렇게 하여 얻은 반응 생성물로서 실리콘 질화막을 기판 상에 퇴적시킨 플라즈마 CVD(PECVD: plasma enhanced CVD)법에 의한 것(일본 특개평7-106256호 공보 참조) 등이 있다.
그러나, 전술한 선행 기술에는 하기와 같은 문제점이 있다. 일본 특개2001-23904호 공보에 기재된 열 CVD법에서는 고온에서의 화학 반응을 이용하여 실리콘 질화 박막을 형성하기 때문에, 생산성을 고려하면 반응 가스와 기판을 900℃ 내지 1000℃ 이상의 고온으로 상승시켜야만 한다. 예를 들어, 기판이 반도체 집적 회로 기판인 경우, 반도체에는 내열 온도가 700∼800℃ 정도인 것도 포함되기 때문에, 상기 열 CVD법을 이용 시에는 실리콘 질화막이 형성되기는 하지만 반도체 집적 회로 자체가 손상되어 사용하기 어렵게 될 수 있다. 즉, 상기 열 CVD법은 한정된 종 류의 기판에 대해서만 적용할 수 있다는 문제점이 있다.
한편, 일본 특개평7-106256호 공보에 기재된 PECVD법에 따르면 200∼400℃ 정도의 온도에서 박막을 형성할 수 있기 때문에, 전술한 열 CVD법에서와 같이 기판 자체가 열에 의해 손상될 우려는 없다. 그러나, 모노 실란계 화합물, 유기 실란계 화합물 및 질소 화합물이 전부 플라즈마 여기되기 때문에, 모노 실란계 화합물이 해리되어 발생하는 수소(H), 그리고 유기 실란계 화합물이 해리되어 발생하는 탄소(C)나 H가, 반응 생성물의 일부로서 기판 상에 퇴적되는 실리콘 질화막 중에 수용된다. 상기 실리콘 질화막에 다량의 H가 포함되면 화학 결합이 불안정해지기 때문에, 반도체 소자를 제조하기 위한 포토리소그래피 공정에서, 예를 들면, 습식 에칭 시의 에칭성이 불안정하게 되고, 양호한 정밀도로 패터닝할 수 없다는 문제가 있다. 또한, 상기 실리콘 질화막 중에 다량의 C가 포함되면 C가 상기 질화막에 도전성을 부여하기 때문에, 절연 성능이 저하되어 상기 실리콘 질화막을 절연막으로서 사용할 수 없다는 문제가 있다.
전술한 문제점 중에서도 실리콘 질화막에 C가 함유되는 문제점을 방지하기 위한 기술로서, 모노실란(SiH4), 질소(N2) 및 암모니아(NH3)의 혼합 가스를 이용하여, PECVD법에 따라서 기판 상에 실리콘 질화막을 퇴적시키는 방법이 있다. 상기 방법을 이용하면, 원료 가스에 C가 포함되지 않기 때문에 실리콘 질화막에 C가 수용되는 문제는 해결된다. 그러나, 모노실란은 강한 폭발성이 있는 가스로서 대기 중의 산소와 접촉하는 것만으로 폭발하기 때문에, 실리콘 질화막을 형성하기 위해 서는 일반적인 PECVD 장치를 사용할 수 없고, 각종 부대 설비를 설치하여 안전 대책을 강구한 고액의 PECVD 장치를 사용해야 한다는 문제점이 있다. 아울러, 전술한 바와 같이 모노실란은 폭발성이 있기 때문에 실리콘 질화막 형성 작업을 수행할 수 있는 사람이 모노실란을 취급하는 데 익숙한 작업자에만 한정되는 문제가 있다.
이에 따라, 취급하기 어려운 모노실란 대신에 취급이 용이한 헥사메틸디실라잔을 이용하여 실리콘 탄질화막을 형성하는 원격 플라즈마 시스템이 제안된 바 있다(비특허 문헌: Hatanaka, Kitamura, S. Wickramanayaka, Nakanishi, J. Tyczkowsky, 「Remote Plasma deposition of SiCxNy film using hexamethyldisilazane」, Proc. of 6th Int. Conf. Silicon Carbide and Related Materials Kyoto, IOP Conf. Ser. No. 142, 1995년, p1055-1058 참조). 그러나, 상기 비특허 참조 문헌에 기재되어 있는 기술은 기본적으로 실리콘 탄질화막을 형성하는 기술이기 때문에, 형성된 막에 C가 혼입되는 것을 방지할 수 없으며, 아울러, 형성된 막의 조성 분석 결과에는 상기 막 중에 CH3도 포함되는 것으로서 기재되어 있다. 즉, 상기 비특허 참조 문헌에 따른 원격 플라즈마 시스템에서는 헥사메틸디실라잔이 플라즈마에 의해 분해되어, 형성된 막 중에 그 구성 원소인 C와 H가 혼입된다.
전술한 바와 같이, C는 절연 성능을 저하시키며, H는 에칭 성능을 저하시키기 때문에, 형성한 막에 이들을 함유하는 상기 비특허 참조 문헌의 기술을 이용해서는, 집적 회로 기판의 절연 성능 및 보호 성능이 우수한 실리콘 질화막을 형성할 수 없다는 문제점이 있다.
본 발명의 목적은, 안전하고도 효율적으로 형성할 수 있으며, 탄소 및 수소 함유량이 적은 실리콘 질화막의 형성 방법 및 형성 장치를 제공하는 것이다.
본 발명은, 기판을 챔버(chamber)의 내부 공간에 수용하고,
상기 기판이 수용된 상기 챔버 내에 헥사알킬디실라잔 {(CnH2n+1)3SiNHSi(CnH2n+1)3} 가스 및 플라즈마 여기된 질소 화합물로 이루어진 가스를 공급하고,
상기 헥사알킬디실라잔 가스와 상기 플라즈마 여기된 질소 화합물로 이루어진 가스와의 반응 생성물을 상기 기판 상에 퇴적시켜 실리콘 질화막을 형성하는 단계를 포함하는 실리콘 질화막의 형성 방법이다.
본 발명에 따르면, 챔버 내에 수용된 기판에, 플라즈마 여기된 질소 화합물로 이루어진 가스, 및 플라즈마 여기되어 있지 않은 헥사알킬디실라잔 가스를 공급하고, 상기 질소 화합물이 플라즈마 여기되어 생성된 활성 종(active species)과 상기 헥사알킬디실라잔이 상기 기판 부근에서 반응하여 생성되는 반응 생성물을 상기 기판 상에 퇴적시킴으로써, 실리콘 질화막이 형성된다. 본 명세서에서 질소 화합물이란, 구성 원자로서 N 원자를 포함하는 화합물을 칭하며, N 원자만으로 이루어진 N2를 포함한다.
또한, 본 발명에 따르면, 상기 반응 생성물이 생성되는, 상기 기판 부근의 영역에서의 압력보다도 상기 질소 화합물이 플라즈마 여기되는 영역의 압력을 높게 하여, 상기 헥사알킬디실라잔 가스와 상기 플라즈마 여기된 질소 화합물로 이루어진 가스를 챔버 내로 공급함으로써, 실리콘 질화막의 실리콘(Si) 공급원인 헥사알킬디실라잔이 플라즈마 여기되지 않고 공급되기 때문에 상기 헥사알킬디실라잔은 상기 기판 부근에서의 질소 화합물이 플라즈마 여기되어 형성되는 활성 종과의 에너지 전달에 의해 해리되고, 해리된 Si가 전술한 활성 종과 반응하여 반응 생성물을 형성한다. 따라서, 헥사알킬디실라잔에 포함된 C 및 H가 과도하게 활성화되지 않고, 기판 상에 퇴적된 실리콘 질화막에 함유된 C 및 H의 양을 적게 할 수 있다. 또한, 헥사알킬디실라잔은 폭발성과 같은 위험성이 없어, 실리콘 질화막 형성 작업을 안전하게 수행할 수 있으며, 이를 취급하는 작업자를 제한할 필요가 없다.
또한, 본 발명은 상기 기판을 실온∼800℃로 가열하는 단계를 포함한다.
본 발명에 따르면, 상기 기판이 실온∼800℃의 온도로 가열되기 때문에, 상기 기판 부근에서의 질소 화합물이 플라즈마 여기되어 형성되는 활성 종과 상기 헥사알킬디실라잔의 에너지 전달, 및 반응 생성물의 생성이 촉진됨으로써, 상기 기판 상에 상기 실리콘 질화막을 더욱 효율적으로 퇴적시킬 수 있다.
아울러, 본 발명에 따른 상기 헥사알킬디실라잔은 헥사메틸디실라잔{(CH3)3SiNHSi(CH3)3}인 것을 특징으로 한다.
본 발명에 따르면, 상기 헥사알킬디실라잔은 헥사메틸디실라잔(이하, HMDS로 약칭함)이다. HMDS는 폭발성을 나타내지 않으며, 상온에서는 액체이지만 증기압이 높기 때문에 기화되기 용이하므로, PECVD법에 사용되는 원료로서 이용하는 데 적합하다. 또한, HMDS는 금속에 대한 부식성이 없기 때문에, 기판의 배선 등에 이용되는 알루미늄(Al)이나 구리(Cu) 등을 부식시키지 않으며, 기판의 성능 및 수명을 저하시키지 않는다. 아울러, 예를 들면, 상기 HMDS는 반도체 소자를 제조하기 위한 포토리소그래피 공정에서 이용하는 포토레지스트의 밀착성 향상제로서 공업적으로 생산되고 있기 때문에 입수가 용이하고, 비용이 저렴하다.
또한, 본 발명은 상기 질소 화합물이 N2 및 NH3 중 1종 이상을 포함하는 가스인 것을 특징으로 한다.
본 발명에 따르면, 상기 플라즈마 여기되는 질소 화합물은 N2 및 NH3 중 1종 이상을 포함한다. 상기 N2 및 NH3는 입수가 용이하고 저가이기 때문에 본 발명의 실리콘 질화막의 형성 방법의 범용성을 향상시킬 수 있다. 본 명세서에서, N2 및 NH3 중 1종 이상을 포함하는 가스의 구성이란, N2 및/또는 NH3를 필수 구성 요소로서 포함하고, H2, He, Ar, Xe 및 Ne로 이루어진 군에서 선택되는 1종 이상의 가스를 더 포함하는 구성을 의미한다.
아울러, 본 발명은 기판 표면에 실리콘 질화막을 형성하기 위한 실리콘 질화막 형성 장치로서,
상기 기판을 내부 공간에 수용하는 챔버,
상기 챔버의 내부 공간에 헥사알킬디실라잔 가스를 공급하는 제1 가스 공급 수단,
상기 챔버의 내부 공간에 질소 화합물로 이루어진 가스를 공급하는 제2 가스 공급 수단, 및
상기 제2 가스 공급 수단에 구비되고, 상기 챔버의 내부 공간에 공급되는 질소 화합물로 이루어진 가스를 플라즈마 여기하는 플라즈마 여기 수단을 포함하는 실리콘 질화막 형성 장치를 제공한다.
본 발명에 따르면 상기 실리콘 질화막 형성 장치는, 기판을 내부 공간에 수용하는 챔버, 상기 챔버의 내부 공간에 헥사알킬디실라잔 가스를 공급하는 제1 가스 공급 수단, 상기 챔버의 내부 공간에 질소 화합물로 이루어진 가스를 공급하는 제2 가스 공급 수단, 및 상기 챔버의 내부 공간에 공급되는 질소 화합물로 이루어진 가스를 플라즈마 여기하는 플라즈마 여기 수단을 포함한다.
본 발명의 실리콘 질화막 형성 장치에서는, 상기 플라즈마 여기된 질소 화합물로 이루어진 가스와 상기 플라즈마 여기되어 있지 않은 헥사알킬디실라잔 가스가, 기판이 수용된 챔버 내에 공급되고, 상기 질소 화합물이 플라즈마 여기되어 형성되는 활성 종과 상기 헥사알킬디실라잔 가스와의 반응에 의해서 생성되는 반응 생성물이 상기 기판 상에 퇴적됨으로써, 실리콘 질화막이 형성된다. 전술한 바와 같이, 폭발성 등의 위험성이 없는 헥사알킬디실라잔, 및 상기 플라즈마 여기된 질소 화합물을 이용함으로써, 안전성이 우수하고, 원치 않는 부대 설비를 설치할 필요가 없는 저비용이며, 생산 효율이 높은 실리콘 질화막 형성 장치를 실현할 수 있다.
아울러, 본 발명은, 상기 챔버의 내부 공간에 가스를 공급하는 상기 제2 가스 공급 수단의 가스 공급부가 오리피스(orifice) 구조를 갖는 것을 특징으로 한다.
본 발명에 따르면, 상기 제2 가스 공급 수단의 가스 공급부가 오리피스 구조를 갖기 때문에, 상기 가스 공급부의 압력이 상기 챔버의 내부 공간의 압력보다도 높도록 구성된다. 따라서, 상기 제1 가스 공급 수단을 통해 상기 챔버의 내부 공간에 공급된 헥사알킬디실라잔 가스의 압력은 상기 오리피스 구조의 가스 공급부로부터 공급되는, 질소 화합물로 이루어진 가스의 압력보다도 낮기 때문에, 상기 헥사알킬디실라잔 가스가 상기 챔버의 내부 공간으로부터 상기 제2 가스 공급 수단으로 역류하는 것을 방지할 수 있다.
한편, 상기 플라즈마 여기 수단은 상기 제2 가스 공급 수단에 설치되기 때문에, 상기 제2 가스 공급 수단으로 역류하지 않는 헥사알킬디실라잔 가스가 상기 플라즈마 여기 수단에 의해서 해리되는 것을 방지할 수 있다. 이로써, 상기 헥사알킬디실라잔 가스를 구성하는 C나 H가 실리콘 질화막에 혼입되는 것을 억제할 수 있으므로, 집적 회로 기판의 절연 성능 및 보호 성능이 우수한 실리콘 질화막을 형성할 수 있다.
아울러, 본 발명은 상기 기판을 가열하는 가열 수단을 더 구비한 것을 특징으로 한다.
본 발명에 따르면, 상기 실리콘 질화막 형성 장치는 상기 기판을 가열하는 가열 수단을 더 구비한다. 상기 가열 수단을 이용하여 기판을, 예를 들면, 실온∼ 800℃의 온도로 가열할 수 있기 때문에, 상기 기판 부근에서의 질소 화합물이 플라즈마 여기되어 형성되는 활성 종과 상기 헥사알킬디실라잔과의 에너지 전달, 및 반응 생성물의 생성이 촉진되어, 기판 상에 실리콘 질화막을 더욱 효율적으로 퇴적시킬 수 있는 실리콘 질화막 형성 장치를 실현할 수 있다.
또한, 본 발명은, 상기 헥사알킬디실라잔이 헥사메틸디실라잔(HMDS)이며, 상기 질소 화합물이 N2 및 NH3중 1종 이상을 포함하는 가스로 구성된 것을 특징으로 한다.
본 발명에 따르면, 상기 실리콘 질화막 형성 장치에 공급되는 헥사알킬디실라잔은 HMDS이고, 상기 질소 화합물은 N2 및 NH3 중 1종 이상이다. 또한, 본 발명에 따르면, 상기 HMDS 및 N2 또는 NH3와 같은, 공업적으로 생산되어 입수가 용이한 반응 가스를 이용할 수 있기 때문에, 범용성이 높은 실리콘 질화막 형성 장치를 제공할 수 있다.
이하, 도면을 참고로 하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명의 일 실시 형태에 따른 실리콘 질화막 형성 장치(1)의 구성을 간략화하여 도시한 도면이다. 상기 실리콘 질화막 형성 장치(1)는 기판(2)을 내부 공간(3)에 수용하는 챔버(4), 상기 챔버(4)의 내부 공간(3)에 HMDS 가스를 공급하는 제1 가스 공급 수단(5), 상기 챔버(4)의 내부 공간(3)에 N2 가스를 공급하는 제2 가스 공급 수단(6), 상기 제2 가스 공급 수단(6)에 구비되고, 상기 챔버(4)의 내부 공간(3)에 공급되는 N2 가스를 플라즈마 여기하는 플라즈마 여기 수단(7), 및 상기 기판(2)을 가열하는 가열 수단(8)을 포함한다.
챔버(4)는 예를 들면, 스테인리스 스틸 등으로 이루어진 대략 직방체 형상을 갖는 중공(中空)의 챔버(chamber)로서, 기밀성을 갖는다. 챔버(4)의 한 쪽 측벽부(9)에는 내부 공간(3)을 배기하기 위한 배기구(10)가 형성되어 있고, 배기구(10)에는 배기관로(11)가 접속되어 있으며, 배기관로(11)의 배기구(10)측과 반대측의 선단에는 진공 펌프(12)(터보 분자 펌프)가 접속되어 있다. 배기관로(11)의 진공 펌프(12)와 챔버(4)의 배기구(10) 사이에는 셔터(13)가 설치된다. 셔터(13)를 열고 진공 펌프(12)를 작동시킴으로써, 내부 공간(3)을 배기하여 저압이 되도록 조절할 수 있다. 또한, 셔터(13)를 닫아, 챔버(4)의 내부 공간(3)을 밀폐 공간으로 할 수 있다. 또한, 도 1에는 생략되어 있지만, 챔버(4)에는 기판(2)을 내부 공간(3)에 출입시킬 수 있는 개폐 가능한 문이 설치되어 있다.
챔버(4)의 내부 공간(3)에 수용되며 실리콘 질화막이 형성되는 기판(2)은, 예를 들면, 실리콘 웨이퍼에 회로가 형성된 실리콘 기판이다. 이 기판(2)을 가열하는 가열 수단(8)은 히터(14), 히터(14)에서 발생되는 열을 기판(2)에 전도하는 열 전도부재(15), 및 히터(14)에 전력을 공급하는 동시에 전력 공급의 온-오프(on-off)를 제어하는 제어 전원(도시하지 않음)을 포함한다. 히터(14)의 재료로는 니크롬선과 같은 저항 발열 재료가 이용된다. 전술한 기판(2)을 열 전도부재(15)에 접하도록 장착하고, 열 전도부재(15)를 통해 히터(14)를 이용하여 기판(2)이 실온 ∼800℃ 중 원하는 온도로 가열한다.
제어 전원은, 예를 들면, 미리 정해 놓은 작동 프로그램에 따른 통전 시간(通電時間) 제어에 의해 기판(2)의 온도를 제어하도록 구성된 것일 수 있고, 다른 예를 들면, 열 전도부재(15)의 기판(2)이 장착된 부근에 온도 검출기를 설치하고, 상기 온도 검출기의 검출 출력을 제어 전원에 입력하여 온-오프를 피드백 제어하도록 구성된 것일 수 있다.
본 실시 형태에서는 실리콘 질화막의 실리콘(Si) 소스(source)로서, 헥사알킬디실라잔{(CnH2n+1)3SiNHSi(CnH2n+1)3}의 일종인 HMDS{(CH3)3SiNHSi(CH3)3}가 이용된다. 그리고, 상기 HMDS를 챔버(4)의 내부 공간(3)에 공급하는 제1 가스 공급 수단(5)은 HMDS를 수용하는 HMDS 공급원(16); HMDS 공급원(16)으로부터 챔버(4)에 공급되는 HMDS 가스의 유로(流路)인 제1 관로(管路)(17); 제1 관로(17)의 가스 흐름 방향의 하류측 단부에 접속되고, 내부 공간(3)에 수용된 기판(2) 부근에 HMDS 가스를 분사하도록 설치된 제1 분사 노즐(18); 및 HMDS 공급원(16)과 제1 분사 노즐(18) 사이의 제1 관로(17)에 설치되어 HMDS 가스의 압력과 유량을 조정하는 압력 유량 조정 밸브(19)를 포함한다.
HMDS 공급원(16)은 예를 들면, 봄베형의 밀폐 용기이며, 내부에는 액상의 HMDS가 저장되어 있고, 상기 밀폐 용기 내의 액체면 상에 형성되는 공간에는 기화하여 증기압을 갖는 HMDS 가스가 존재하고 있는 상태이다. 제1 분사 노즐(18)은 분사 구멍(20)이 기판(2)에 대면되도록 배치되고, 분사 구멍(20)으로부터 분사된 HMDS 가스가 기판(2) 부근에 공급되도록, 챔버(4)를 구성하는 플랜지(flange)형의 저판(底板)(21)에 고정 설치된다. HMDS 가스는, 압력 유량 조정 밸브(19)를 개방함으로써 전술한 진공 펌프(12)에 의해서 HMDS 가스가 배기되어 저압 상태인 내부 공간(3)에 흡인되는 형태로, 제1 분사 노즐(18)로부터 기판(2) 부근을 향해 분사 공급된다. HMDS 가스의 공급 유량은 압력 유량 조정 밸브(19)의 개방도에 따라서 조정된다.
또한, 본 실시 형태에서는 HMDS의 높은 증기압을 이용하여 HMDS 공급원(16) 내에서 기화된 HMDS 가스가 챔버(4) 내로 흡인되는 형태로 공급되도록 구성되어 있으나, 이것에 한정되지 않고, HMDS 공급원(16)에, 예를 들면, 질소(N2) 가스를 블로잉(blowing)하여 버블(bubble)을 발생시키고, 블로잉한 N2 가스를 캐리어 가스로 하여 HMDS 가스를 챔버(4) 내에 공급하도록 구성될 수 있다.
본 실시 형태에서는 실리콘 질화막의 질소(N) 소스인 질소 화합물로서 N2 가스가 이용된다. 이 N2 가스를 챔버(4)의 내부 공간(3)에 공급하는 제2 가스 공급 수단(6)은 N2 가스를 저장하는 N2 공급원(22); N2 공급원(22)으로부터 챔버(4)로 공급되는 N2 가스의 유로인 제2 관로(23); 제2 관로(23)의 가스 흐름 방향의 하류측 단부에 접속되고, 내부 공간(3)에 수용된 기판(2) 부근에 N2 가스를 분사하도록 설치된 제2 분사 노즐(24); 및 N2 공급원(22)과 제2 분사 노즐(24) 사이의 제2 관로 (23)에 설치되어 N2 가스의 압력과 유량을 조정하는 압력 유량 조정 밸브(25)를 포함한다.
N2 공급원(22)은 예를 들면, 봄베형의 밀폐 용기이며, 내부에는 N2 가스가 저장되어 있다. 제2 분사 노즐(24)은 분사 구멍(26)이 기판(2)에 대면되도록 배치되고, 분사 구멍(26)으로부터 분사되는 N2 가스가 기판(2) 부근에 공급되도록, 챔버(4)를 구성하는 플랜지형 저판(21)에 고정 설치된다. N2 가스의 공급 유량은 압력 유량 조정 밸브(25)의 개방도에 따라서 조정된다.
도 2는 제2 가스 공급 수단(6)의 제2 분사 노즐(24) 부분의 확대도이다. 도 2에 도시한 바와 같이, 제2 가스 공급 수단(6)의 가스 공급부인 제2 분사 노즐(24)은 오리피스 구조를 갖는다. 제2 분사 노즐(24)에서 기판(2)을 향하는 선단부(24a)에 형성되는 분사 구멍(26)은 제2 분사 노즐(24)로부터 유체인 N2 가스를 분출하는 구멍, 즉, 오리피스이다. 제2 분사 노즐(24)은, 챔버(4)의 내부 공간(3)에 N2 가스를 공급하는 분사 구멍(26)인 오리피스부의 압력이 챔버(4)의 내부 공간(3)의 압력, 즉, 제1 가스 공급 수단(5)으로부터 내부 공간(3)에 공급된 HMDS의 압력보다도 높도록 구성된다.
플라즈마 여기 수단(7)은 제2 분사 노즐(24)의 제2 관로(23)에 접속되는 쪽의 단부 부근에 접속된다. 플라즈마 여기 수단(7)은 고주파 발진기(27) 및 매칭 유닛(matching unit)(28)을 포함한다. 플라즈마 여기 수단(7)은 유동 결합형(誘動 結合型) R. F. 셀을 구비하며, 플라즈마 여기 수단(7)에 의해 생성된 고주파 전압을 제2 분사 노즐(24)에 설치된 헬리컬 안테나(29)에 인가함으로써, 제2 분사 노즐(24)을 통과하는 N2 가스가 플라즈마 여기되어 활성 종(도 2에서는 N*로 표기되어 있음)이 형성된다. 따라서, 제2 분사 노즐(24)의 분사 구멍(26)으로부터 분사되어 기판(2) 부근에 공급되는 N2 가스는 정확하게는 플라즈마 여기되어 형성된 활성 종을 포함하는 가스를 칭한다.
전술한 바와 같이, 제1 가스 공급 수단(5)으로부터 내부 공간(3)에 공급된 HMDS 가스의 압력은 오리피스 구조를 갖는 제2 분사 노즐(24)로부터 공급되는 활성 종을 포함하는 N2 가스의 압력보다도 낮기 때문에, HMDS 가스가 내부 공간(3)으로부터 제2 분사노즐(24) 내로 역류하는 것을 방지할 수 있다. 따라서, HMDS 가스는 플라즈마 여기 수단(7)에 의해 여기되거나 해리되지 않는다.
제1 분사 노즐(18)로부터 기판(2) 부근에 공급되는 HMDS는, 제2 분사 노즐(24)로부터 기판(2)부근에 공급되고 플라즈마 여기되어 형성되는 활성 종으로부터 에너지를 받아들여 해리된다. 이 같은 HMDS의 해리에 의해 형성되는 Si가 또한 활성 종과 반응하고, 상기 반응을 통해 얻어진 반응 생성물이 기판(2)의 표면에 퇴적되어 실리콘 질화막이 형성된다. HMDS는 상기 활성 종으로부터 에너지를 얻어 해리되고, 직접 플라즈마 여기되어 해리되지는 않으며, HMDS가 해리됨으로써 생성되는 C 및 H는 과도하게 활성화되지 않는다.
전술한 바와 같이, 본 발명의 실리콘 질화막 형성 장치(1)는 실리콘 질화막 의 구성 요소 중 하나인 N 소스만을 플라즈마 여기시켜 공급하고, 실리콘 질화막의 구성 요소 중 다른 하나인 Si 소스의 HMDS는 플라즈마 여기시키지 않고 공급할 수 있다.
일반적인 PECVD 장치에서는 챔버 내에 한 쌍의 전극이 구비되어 있어 챔버 내에서 방전을 수행하기 때문에, 챔버 내에 공급된 N2 가스, NH3 가스 및 HMDS가 함께 플라즈마 여기된다. 따라서, 실리콘 질화막의 퇴적 효율은 좋지만, HMDS도 플라즈마 여기되기 때문에 Si와 함께 C 및 H도 활성화되어, 이들 역시 활성 종과의 반응 생성물로서 기판(2) 표면에 퇴적된다. 이에 따라, 실리콘 질화막이 C 및 H에 의해 오염되어, 막 성능이 저하된다.
이에 반해, 본 발명의 실리콘 질화막 형성 장치(1)에서는, 전술한 바와 같이 플라즈마 여기된 N 소스와 플라즈마 여기되지 않은 Si 소스인 HMDS를 분리하여 개별적으로 공급할 수 있기 때문에, HMDS에 포함된 C 및 H의 활성화가 억제되어, 반응 생성물로서 형성되는 실리콘 질화막 중에 C 및 H 함유량을 감소시킬 수 있다. 또한, N 소스인 N2 가스는 플라즈마 여기되지만, Si 소스인 HMDS는 플라즈마 여기되지 않기 때문에, N 소스와 Si 소스 모두가 플라즈마 여기되는 경우에 비해서는 실리콘 질화막의 퇴적 효율이 약간 저하되기는 하지만, 열 CVD 법을 이용하는 경우에 비해서는 높은 퇴적 효율을 유지할 수 있다.
본 발명의 실리콘 질화막 형성 장치(1)에 의해 형성되는 실리콘 질화막의 조성은 대부분이 Si3N4이지만, 기판(2) 부근에 공급하는 HMDS 및 N2 가스의 유량비를 조정함으로써 상기 실리콘 질화막에서의 Si와 N의 조성비를 제어할 수 있다. 또한, 본 발명의 실리콘 질화막 형성 장치(1)에서는 실리콘 질화막의 구성 요소인 Si 및 N을 각각 제1 및 제2 가스 공급 수단(5, 6)을 이용하여 공급하기 때문에, 실리콘 질화막을 형성할 때, 기판의 Si와의 반응이 필수 요건으로 하지 않는다. 따라서, 기판의 조성에 Si를 함유해야 한다는 제약이 없기 때문에, 실리콘 질화막이 형성될 기판은 실리콘 웨이퍼에 한정되지 않고, 갈륨비소(GaAs) 등과 같은 다른 조성을 갖는 기판을 이용할 수 있다.
도 3은 실리콘 질화막 형성 장치(1)를 이용하여 기판(2) 상에 실리콘 질화막을 형성하는 조작을 설명하는 흐름도이다. 이하, 도 3을 참조하여 기판(2)상에 실리콘 질화막을 형성하는 조작에 대해 설명한다.
개시 단계(a1)에서는 실리콘 질화막 형성 장치(1), 그리고 제1 및 제2 가스 공급 수단(5, 6)에 각각 HMDS 및 N2 가스가 준비되어 있는 상태이다. 단계(a2)에서는 기판(2)을 챔버(4)의 내부 공간(3)에 반입하여, 열 전도부재(15)의 미리 정해 놓은 위치에 장착한다. 단계(a3)에서는 셔터(13)를 열어 진공 펌프(12)를 작동시키고, 챔버(4) 내부를 배기시킨다. 셔터(13)의 개구도에 따라 챔버(4) 내의 진공도를 조정하여, 정해진 압력이 되도록 조절한다.
단계(a4)에서는 기판(2)을 가열 수단(8)에 의해서 정해진 온도로 가열한다. 이 때, HMDS 가스 및 N2 가스를 공급하기 전에 기판(2)을 가열할 수 있다. 단계(a5)에서는 플라즈마 여기 수단(7)에 의해 플라즈마 여기된 N2 가스를 제2 가스 공 급 수단(6)을 이용하여 챔버(4) 내에 공급한다. 상기 단계(a5)에서, N2 가스를 보다 정확하게 설명하면, 플라즈마 여기되어 형성된 활성 종을 포함하는 가스이다. 단계(a6)에서는 제1 가스 공급 수단(5)을 이용하여, 챔버(4) 내에 HMDS 가스를 공급한다.
단계(a7)에서는 미리 정해 놓은 실리콘 질화막의 퇴적 두께와 처리 시간 간의 관계에 기초하여 설정한 시간이 경과할 때까지 기판(2)을 계속 가열하고, 아울러, HMDS 가스 및 N2 가스를 계속 공급하여, HMDS 가스와 플라즈마 여기에 의해 형성된 활성 종과의 반응 생성물을 기판(2) 표면에 퇴적시켜, 실리콘 질화막을 형성한다. 단계(a8)에서는 챔버(4) 내로의 HMDS 가스의 공급을 중지한다. 단계(a9)에서는 챔버(4) 내로의 N2 가스 공급을 중지한다. 단계(a10)에서는 앞서 설정한 시간이 경과된 다음, 기판(2)의 가열을 중지하고 냉각시킨다.
단계(a11)에서는, 예를 들면 챔버(4)에 설치된 대기 개방 밸브(도 1에는 도시되지 않음)를 개방하여 챔버(4) 내의 압력을 대기압으로 조정한다. 단계(a12)에서는 챔버(4)로부터 기판(2)을 반출하고, 단계(a13)에서 일련의 실리콘 질화막의 형성 조작을 종료한다.
본 발명의 목적, 특색 및 이점은 상세한 설명 및 도면을 통해 더욱 명확하게 이해될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 실리콘 질화막 형성 장치(1)의 구성 을 간략하게 도시한 도면.
도 2는 제2 가스 공급 수단(6)의 제2 분사 노즐 부분의 확대도.
도 3은 실리콘 질화막 형성 장치(1)를 이용하여 기판(2) 상에 실리콘 질화막을 형성하는 조작을 도시한 흐름도(flow chart).
도 4는 XPS에 의한 실리콘 질화막 중의 Si의 분석 결과를 도시한 도면.
도 5는 XPS에 의한 실리콘 질화막 중의 N의 분석 결과를 도시한 도면.
도 6은 FT-IR에 의한 실리콘 질화막의 분석 결과를 도시한 도면.
도 7은 XPS에 의한 실리콘 질화막 중의 C의 분석 결과를 도시한 도면.
이하, 본 발명의 실시예에 대해 설명한다.
실리콘 질화막 형성 장치(1)를 준비하고, 실리콘 질화막의 Si 소스로서 HMDS를, N 소스로서 N2 가스를 이용하여, 실리콘 웨이퍼 기판 상에 실리콘 질화막을 형성하였다. 전술한 실리콘 질화막을 형성하는 데 이용한 조건을 표 1에 통합하여 나타낸다. 또한, 형성 장치(1)에 구비된 챔버(4)의 내부 공간(3)의 부피는 약 1000L(리터)이었다.
(표 1)
Figure 112005001001348-pct00001
표 1에 나타낸 조건에서, HMDS 가스, 및 N2 가스가 플라즈마 여기되어 형성된 활성 종과의 반응 생성물을 실리콘 웨이퍼 상에 3시간 동안 계속 퇴적시켜 실리콘 질화막을 형성하였다. 이렇게 형성된 실리콘 질화막의 조성을 XPS(X-ray photoelectron spectroscopy) 및 푸리에 변환 적외분광 광도계(FT-IR: Fourier transform Infra Red)를 이용하여 측정하였다. 또한, 상기 실리콘 질화막의 비유전율을 임피던스계(WAYNEKERR사 제조; Precision Component Analyzer 6425)를 이용하여 측정하였고, 아울러, 상기 실리콘 질화막의 굴절률을 엘립소미터(ellipsometer)(Mizojiri Optical Co., Ltd. 제조; DVA-FL형)를 이용하여 측정하였다.
도 4는 XPS에 의한 실리콘 질화막 중의 Si의 분석 결과를 도시한 도면이며, 도 5는 XPS에 의한 실리콘 질화막 중의 N의 분석 결과를 도시한 도면이다. 도 4에서의 라인(31)으로 명확히 나타난 바와 같이, Si의 존재를 나타내는 결합 에너지에서 명료한 피크를 확인할 수 있었다. 이와 마찬가지로, 도 5에서의 라인(32)으로 명확히 나타난 바와 같이, N의 존재를 나타내는 결합 에너지에서 명료한 피크를 확인할 수 있었다. 이를 통해, 실리콘 웨이퍼 상에 형성된 막에는 Si 및 N이 함유되어 있다는 것, 즉, 실리콘 질화막이 형성된 것을 확인할 수 있다.
도 6은 FT-IR에 의한 실리콘 질화막의 분석 결과를 도시한 도면이다. FT-IR에 의한 실리콘 질화막의 분석 결과에서 횡축은 파수, 종축은 투과율을 나타내며, 스펙트럼은 도 6에서 라인(33)으로 나타난다. 상기 스펙트럼으로부터, 실리콘 질화막에 Si-N의 결합이 존재하는 것을 확인하였다. 또한, 상기 스펙트럼으로부터, 대단히 적은 량이지만 H가 취입된 것을 확인하였다. 그리고, C-H는 FT-IR의 검출 한계 이하였다. 실리콘 질화막 중에 C-H가 포함되면 실리콘 질화막이 대단히 불안정하게 되고, 막 특성이 경시 변화를 일으키기 쉽다. 아울러, 막 밀도의 치밀성을 소실할 수 있다. 그러나, 본 방법에 따라 퇴적된 실리콘 질화막은 치밀하며 경시 변화가 일어나기 어려운 막인 것으로 생각된다.
도 7은 XPS에 의한 실리콘 질화막 중의 C(탄소)의 분석 결과를 도시한 도면이다. 도 7에서 도시한 라인(34)를 통해 확인되는 바와 같이, C가 관측되지 않았기 때문에 실리콘 질화막 중에 C의 혼입이 적다.
또한, 상기 실리콘 질화막을 분석한 결과, 실리콘 질화막의 비유전율은 7.6이었으며, 이는 다른 절연 피막, 예를 들면, 실리콘 산화막의 비유전율(4)에 비해 우수한 값이다. 그리고, 상기 실리콘 질화막의 굴절률은 1.8∼2.0이었다. 본 발명에 따라, 상기 실리콘 질화막의 형성 시에 HMDS 가스의 유량과 N2 가스의 유량의 비를 조정함으로써, 실리콘 질화막 중의 Si와 Ni의 조성비를 조정하여, 굴절률을 어느 정도 제어할 수 있다. 이와 같이, 원하는 굴절률을 갖는 실리콘 질화막을 형성함으로써, 예를 들면, 도파로를 형성하는 광학 소자 등에 이용할 수도 있다.
전술한 바와 같이, 본 실시예에서는 실리콘 질화막의 Si 소스로서 HMDS를 이용하였으나 이에 한정되지 않고, 헥사알킬디실라잔에 속하는 다른 유기 실란계 화합물을 이용할 수 있다. 또한, 본 실시예에서는 질소 화합물로서 N2를 이용하였으나 이에 한정되지 않고, NH3를 이용할 수도 있고, N2 및/또는 HN3 이외에도 추가적으로, H2, He, Ar, Xe 및 Ne으로 이루어진 군에서 선택되는 1종 이상의 가스를 포함한 것을 이용할 수 있다. 아울러, 본 실시예에서는 플라즈마 여기 수단(7)으로서 고주파 전계를 인가하여 방전하는 수단을 이용하였으나 이에 한정되지 않고, 다른 수단을 이용할 수도 있다. 또한, 기판(2)을 가열 수단(8)에 의해서 가열되도록 구성하였으나, 기판(2)을 가열하지 않을 수도 있다. 단, 실리콘 질화막의 퇴적 효율을 조금이라도 향상시키기 위해서는 기판을 가열하는 것이 바람직하다.
본 발명은 본 발명의 정신 또는 중요한 특징으로부터 일탈하지 않고, 다른 여러 가지 형태로 실시할 수 있다. 따라서, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않고, 본 발명의 범위는 청구의 범위에 나타낸 것이며, 명세서 본문에는 구속되지 않는다. 또한, 청구의 범위에 속하는 변형이나 변경은 모두 본 발명의 범위 내인 것이다.
본 발명에 따르면, 챔버 내에 수용된 기판에, 플라즈마 여기된 질소 화합물로 이루어진 가스, 및 플라즈마 여기되어 있지 않은 헥사알킬디실라잔 가스를 공급하고, 상기 질소 화합물이 플라즈마 여기되어 생성된 활성 종과 헥사알킬디실라잔이 기판 부근에서 반응하여 생성된 반응 생성물을 기판 상에 퇴적시킴으로써, 실리콘 질화막이 형성된다.
이와 같이, 실리콘 질화막의 Si 공급원인 헥사알킬디실라잔은 플라즈마 여기되지 않은 채로 공급되기 때문에, 기판 부근에서 질소 화합물이 플라즈마 여기되어 생성된 활성 종과의 에너지 전달에 의해서 해리되고, 이렇게 해리된 Si가 전술한 활성 종과 반응하여 반응 생성물이 된다. 따라서, 헥사알킬디실라잔에 포함된 C 및 H가 과도하게 활성화되지 않고, 기판 상에 퇴적된 실리콘 질화막에 함유된 C 및 H의 양을 감소시킬 수 있다. 또한, 헥사알킬디실라잔은 폭발성과 같은 위험성이 없기 때문에 실리콘 질화막 형성 공정을 안전하게 수행할 수 있으며, 상기 헥사알킬디실라잔을 취급하는 작업자를 한정할 필요가 없다.
또한, 본 발명에 따르면, 상기 기판을 실온∼800℃의 온도로 가열하기 때문에, 기판 부근에서의 질소 화합물이 플라즈마 여기되어 형성되는 활성 종과 상기 헥사알킬디실라잔의 에너지 전달, 및 반응 생성물의 생성이 촉진되어, 상기 기판 상에 실리콘 질화막을 더욱 효율적으로 퇴적시킬 수 있다.
아울러, 본 발명에 따르면 상기 헥사알킬디실라잔은 HMDS이다. 상기 HMDS는 폭발성이 없으며, 상온에서 액체이지만 증기압이 높기 때문에 기화가 용이하므로, PECVD법에 사용되는 원료로서 이용하는 데 적합하다. 또한, HMDS는 금속에 대한 부식성이 없기 때문에, 기판의 배선 등에 이용되는 Al이나 Cu 등을 부식시키지 않고, 기판의 성능 및 기판 수명을 저하시키지 않는다. 아울러, 예를 들면, 상기 HMDS는 반도체 소자를 제조하기 위한 포토리소그래피 공정에서 이용하는 포토레지스트의 밀착성 향상제로서 공업적으로 생산되고 있기 때문에 입수가 용이하고, 비용이 저렴하다.
또한, 본 발명에 따르면, 상기 플라즈마 여기되는 질소 화합물은 N2 및 NH3 중 1종 이상을 포함하는 가스이다. 상기 N2 및 NH3는 입수가 용이하고 저가이기 때문에 본 발명의 실리콘 질화막의 형성 방법의 범용성을 향상시킬 수 있다.
본 발명에 따른 실리콘 질화막 형성 장치는, 기판을 내부 공간에 수용하는 챔버, 상기 챔버의 내부 공간에 헥사알킬디실라잔 가스를 공급하는 제1 가스 공급 수단, 상기 챔버의 내부 공간에 질소 화합물로 이루어진 가스를 공급하는 제2 가스 공급 수단, 및 상기 제2 가스 공급 수단에 구비되고, 상기 챔버의 내부 공간에 공급되는 질소 화합물로 이루어진 가스를 플라즈마 여기하는 플라즈마 여기 수단을 포함한다.
본 발명의 실리콘 질화막 형성 장치에서는, 상기 플라즈마 여기된 질소 화합물로 이루어진 가스와 상기 플라즈마 여기되어 있지 않은 헥사알킬디실라잔 가스가, 기판이 수용된 챔버 내에 공급되고, 상기 질소 화합물이 플라즈마 여기되어 형성되는 활성 종과 상기 헥사알킬디실라잔 가스와의 반응에 의해서 생성되는 반응 생성물이 상기 기판 상에 퇴적됨으로써, 실리콘 질화막이 형성된다. 전술한 바와 같이, 폭발성 등의 위험성이 없는 헥사알킬디실라잔, 및 상기 플라즈마 여기된 질소 화합물을 이용함으로써, 안전성이 우수하고, 원치 않는 부대 설비를 설치할 필요가 없는 저비용이며, 생산 효율이 높은 실리콘 질화막 형성 장치를 실현할 수 있다.
본 발명에 따르면, 상기 제2 가스 공급 수단의 가스 공급부가 오리피스 구조를 갖기 때문에, 상기 가스 공급부의 압력이 상기 챔버의 내부 공간의 압력보다도 높도록 구성된다. 따라서, 상기 제1 가스 공급 수단을 통해 상기 챔버의 내부 공간에 공급된 헥사알킬디실라잔 가스의 압력은 상기 오리피스 구조의 가스 공급부로부터 공급되는, 질소 화합물로 이루어진 가스의 압력보다도 낮기 때문에, 상기 헥사알킬디실라잔 가스가 상기 챔버의 내부 공간으로부터 상기 제2 가스 공급 수단으로 역류하는 것을 방지할 수 있다.
한편, 상기 플라즈마 여기 수단은 상기 제2 가스 공급 수단에 설치되기 때문에, 상기 제2 가스 공급 수단으로 역류하지 않는 헥사알킬디실라잔 가스가 상기 플라즈마 여기 수단에 의해서 해리되는 것을 방지할 수 있다. 이로써, 상기 헥사알킬디실라잔 가스를 구성하는 C나 H가 실리콘 질화막에 혼입되는 것을 억제할 수 있으므로, 집적 회로 기판의 절연 성능 및 보호 성능이 우수한 실리콘 질화막을 형성할 수 있다.
또한, 본 발명에 따르면, 상기 실리콘 질화막 형성 장치는 상기 기판을 가열하는 가열 수단을 더 구비한다. 상기 가열 수단을 이용하여 기판을, 예를 들면, 실온∼800℃의 온도로 가열할 수 있기 때문에, 상기 기판 부근에서의 질소 화합물 이 플라즈마 여기되어 형성되는 활성 종과 상기 헥사알킬디실라잔과의 에너지 전달, 및 반응 생성물의 생성이 촉진되어, 기판 상에 실리콘 질화막을 더욱 효율적으로 퇴적시킬 수 있는 실리콘 질화막 형성 장치를 실현할 수 있다.
아울러, 본 발명에 따르면, 상기 실리콘 질화막 형성 장치에 공급되는 헥사알킬디실라잔은 HMDS이고, 상기 질소 화합물은 N2 및 NH3 중 1종 이상이다. 또한, 본 발명에 따르면, 상기 HMDS 및 N2 또는 NH3와 같은, 공업적으로 생산되어 입수가 용이한 반응 가스를 이용할 수 있기 때문에, 범용성이 높은 실리콘 질화막 형성 장치를 제공할 수 있다.

Claims (9)

  1. 기판을 챔버(chamber)의 내부 공간에 수용하고,
    상기 기판이 수용된 상기 챔버 내에 플라즈마 여기되어 있지 않은 헥사알킬디실라잔 {(CnH2n+1)3SiNHSi(CnH2n+1)3} 가스 및 플라즈마 여기된 질소 화합물로 이루어진 가스를 공급하고,
    상기 헥사알킬디실라잔 가스와 상기 플라즈마 여기된 질소 화합물로 이루어진 가스와의 반응 생성물을 상기 기판 상에 퇴적시켜 실리콘 질화막을 형성하는 단계를 포함하며,
    상기 반응 생성물이 생성되는 상기 기판 부근 영역에서의 압력보다 상기 질소 화합물이 플라즈마 여기되는 영역의 압력을 높게 하는 것을 특징으로 하는 실리콘 질화막의 형성 방법.
  2. 제1항에 있어서,
    상기 기판을 실온∼800℃의 온도로 가열하는 단계를 포함하는 것을 특징으로 하는 실리콘 질화막의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 헥사알킬디실라잔이 헥사메틸디실라잔{(CH3)3SiNHSi(CH3)3}인 것을 특징으로 하는 실리콘 질화막의 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 질소 화합물이 N2 및 NH3 중 1종 이상을 포함하는 가스인 것을 특징으로 하는 실리콘 질화막의 형성 방법.
  5. 기판 표면에 실리콘 질화막을 형성하기 위한 실리콘 질화막 형성 장치로서,
    상기 기판을 내부 공간에 수용하는 챔버,
    상기 챔버의 내부 공간에 헥사알킬디실라잔 가스를 공급하는 제1 가스 공급 수단,
    상기 챔버의 내부 공간에 질소 화합물로 이루어진 가스를 공급하는 제2 가스 공급 수단, 및
    상기 제2 가스 공급 수단에 구비되고, 상기 챔버의 내부 공간에 공급되는 질소 화합물로 이루어진 가스를 플라즈마 여기하는 플라즈마 여기 수단
    을 포함하며,
    상기 챔버의 내부 공간에 가스를 공급하는 상기 제2 가스 공급 수단은 선단부에 오리피스(orifice)가 설치된 가스 공급부 갖는 것을 특징으로 하는 실리콘 질화막 형성 장치.
  6. 삭제
  7. 제5항에 있어서,
    상기 기판을 가열하는 가열 수단을 추가로 구비하는 것을 특징으로 하는 실리콘 질화막 형성 장치.
  8. 제5항 또는 제7항에 있어서,
    상기 헥사알킬디실라잔이 헥사메틸디실라잔이고, 상기 질소 화합물이 N2 및 NH3 중 1종 이상을 포함하는 가스인 것을 특징으로 하는 실리콘 질화막 형성 장치.
  9. 제5항에 있어서.
    상기 가스 공급부에는 고주파 전압이 인가되는 헬리컬 안테나가 설치되는 것을 특징으로 하는 실리콘 질화막 형성 장치.
KR1020057000364A 2002-07-08 2003-07-04 실리콘 질화막의 형성 방법 및 형성 장치 KR100623562B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00199122 2002-07-08
JP2002199122 2002-07-08
PCT/JP2003/008552 WO2004006321A1 (ja) 2002-07-08 2003-07-04 シリコン窒化膜の形成方法および形成装置

Publications (2)

Publication Number Publication Date
KR20050021446A KR20050021446A (ko) 2005-03-07
KR100623562B1 true KR100623562B1 (ko) 2006-09-13

Family

ID=30112450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057000364A KR100623562B1 (ko) 2002-07-08 2003-07-04 실리콘 질화막의 형성 방법 및 형성 장치

Country Status (5)

Country Link
US (1) US20050255713A1 (ko)
JP (1) JP4197319B2 (ko)
KR (1) KR100623562B1 (ko)
AU (1) AU2003281403A1 (ko)
WO (1) WO2004006321A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350752A1 (de) * 2003-10-30 2005-06-09 Infineon Technologies Ag Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung und Kondensatoranordnung
US20050214456A1 (en) * 2004-03-29 2005-09-29 Donghul Lu Enhanced dielectric layers using sequential deposition
US20060192183A1 (en) * 2005-02-28 2006-08-31 Andreas Klyszcz Metal ink, method of preparing the metal ink, substrate for display, and method of manufacturing the substrate
JP4228150B2 (ja) * 2005-03-23 2009-02-25 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
DE102006035563A1 (de) * 2006-07-27 2008-01-31 Kimes, Karin Silan freie plasmagestützte CVD-Abscheidung von Siliziumnitrid als anti-reflektierendem Film und zur Wasserstoffpassivierung von auf Siliziumwafern aufgebauten Photozellen
US8017182B2 (en) * 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
US7638170B2 (en) * 2007-06-21 2009-12-29 Asm International N.V. Low resistivity metal carbonitride thin film deposition by atomic layer deposition
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
CN101518409B (zh) * 2009-03-27 2011-07-20 美的集团有限公司 一种电炊具及其加热控制方法
JP5883049B2 (ja) * 2014-03-04 2016-03-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
KR101909110B1 (ko) * 2016-08-18 2018-10-18 피에스케이 주식회사 기판 처리 방법
JP6777614B2 (ja) * 2017-09-26 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20190386256A1 (en) * 2018-06-18 2019-12-19 Universal Display Corporation Sequential material sources for thermally challenged OLED materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123599A (en) * 1978-03-17 1979-09-25 Toshiba Corp Forming method for silicon nitride film
JPH05263255A (ja) * 1992-03-19 1993-10-12 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333575A (ja) * 1986-07-28 1988-02-13 Nippon Soken Inc 電子サイクロトロンプラズマｃｖｄ装置
KR920002864B1 (ko) * 1987-07-20 1992-04-06 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리방법 및 그 장치
JPH01298164A (ja) * 1988-05-25 1989-12-01 Canon Inc 機能性堆積膜の形成方法
JP2861600B2 (ja) * 1992-03-04 1999-02-24 日本電気株式会社 シリコンエピタキシャル膜の選択成長方法及び成長装置
JPH07335395A (ja) * 1994-04-13 1995-12-22 Rikagaku Kenkyusho プラズマ発生方法およびそれを用いた成膜方法、エッチング方法、半導体堆積方法ならびにドーピング方法
JPH07288237A (ja) * 1994-04-15 1995-10-31 Nippon Steel Corp プラズマ励起セル装置
JPH08321504A (ja) * 1995-05-24 1996-12-03 Ulvac Japan Ltd 窒化物用ｍｏｃｖｄ装置
JPH0941147A (ja) * 1995-07-31 1997-02-10 Canon Inc プラズマｃｖｄ方法
JPH11265883A (ja) * 1998-03-17 1999-09-28 Asahi Kasei Micro Syst Co Ltd 半導体製造装置及び反応室用プロセスチューブ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123599A (en) * 1978-03-17 1979-09-25 Toshiba Corp Forming method for silicon nitride film
JPH05263255A (ja) * 1992-03-19 1993-10-12 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置

Also Published As

Publication number Publication date
JPWO2004006321A1 (ja) 2005-11-10
JP4197319B2 (ja) 2008-12-17
KR20050021446A (ko) 2005-03-07
WO2004006321A1 (ja) 2004-01-15
AU2003281403A1 (en) 2004-01-23
US20050255713A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
KR100623562B1 (ko) 실리콘 질화막의 형성 방법 및 형성 장치
US7470470B2 (en) System and method for forming multi-component dielectric films
KR101295604B1 (ko) 고품질 저온 질화규소층 형성 방법 및 장치
JP4960276B2 (ja) ケイ素含有膜の周期的プラズマ化学気相堆積
US10804098B2 (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US5968611A (en) Silicon nitrogen-based films and method of making the same
US8877655B2 (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US20050070126A1 (en) System and method for forming multi-component dielectric films
US8883270B2 (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen—oxygen species
US9972501B1 (en) Techniques and systems for continuous-flow plasma enhanced atomic layer deposition (PEALD)
US6746726B2 (en) Method for forming film
JP4624991B2 (ja) 酸窒化膜の形成方法、及び形成装置
EP1756328A2 (en) System and method for forming multi-component dielectric films
JP2004119629A (ja) 熱化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
Reinberg Plasma deposition of inorganic silicon containing films
EP0906965A2 (en) Silicon nitride from bis (tertiarybutylamino) silane
US6812146B2 (en) Chemical vapor deposition process for depositing titanium nitride films from an organo-metallic compound
CN101472931A (zh) 有机金属化合物
EP1584100A2 (en) A method and apparatus for forming a high quality low temperature silicon nitride layer
EP1376672A1 (en) Deposition method, deposition apparatus, insulating film and semiconductor integrated circuit
Hoffman et al. Plasma enhanced chemical vapor deposition of silicon nitride films from a metal-organic precursor
US20060198958A1 (en) Methods for producing silicon nitride films by vapor-phase growth
Yamaguchi et al. Modification Effect of a-Si 1-xNx: H Surface by Hydrogen Radicals
Creatore et al. Expanding thermal plasma deposition of silicon dioxide-like films for microelectronic devices
Neumayer Plasma-Enhanced Chemical Vapor Deposition (PECVD): Silicon Nitride Films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20110808

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee