KR102418092B1 - 실리콘 질화막의 제조 방법 및 실리콘 질화막 - Google Patents

실리콘 질화막의 제조 방법 및 실리콘 질화막 Download PDF

Info

Publication number
KR102418092B1
KR102418092B1 KR1020187025685A KR20187025685A KR102418092B1 KR 102418092 B1 KR102418092 B1 KR 102418092B1 KR 1020187025685 A KR1020187025685 A KR 1020187025685A KR 20187025685 A KR20187025685 A KR 20187025685A KR 102418092 B1 KR102418092 B1 KR 102418092B1
Authority
KR
South Korea
Prior art keywords
gas
silicon nitride
nitride film
film
manufacturing
Prior art date
Application number
KR1020187025685A
Other languages
English (en)
Other versions
KR20180122619A (ko
Inventor
히로시 다카
마사야 야마와키
쇼이치 무라카미
마사야스 하타시타
Original Assignee
다이요 닛산 가부시키가이샤
에스피피 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 닛산 가부시키가이샤, 에스피피 테크놀로지스 컴퍼니 리미티드 filed Critical 다이요 닛산 가부시키가이샤
Publication of KR20180122619A publication Critical patent/KR20180122619A/ko
Application granted granted Critical
Publication of KR102418092B1 publication Critical patent/KR102418092B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

250℃ 이하로 제어된 기판 상에, 높은 불산 내성과 높은 내습성과 적절한 내부 응력을 갖는 실리콘 질화막의 제조 방법을 제공하는 것을 목적의 하나로 하고, 유기 실란 가스를 원료 가스로 하여 온도 250℃ 이하의 기판(20) 상에 소정의 불산 내성, 내습성 및 내부 응력을 갖는 실리콘 질화막(30)을, 플라즈마 화학 기상 성장법에 의해 제조하는 방법으로서, 1체적유량의 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고, 기판(20)을 수용한 프로세스 챔버(40) 내의 압력을 35∼400Pa의 범위 내로 조정하고, 프로세스 챔버(40) 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하는 것을 특징으로 하는 실리콘 질화막(30)의 제조 방법을 제공한다.

Description

실리콘 질화막의 제조 방법 및 실리콘 질화막
본 발명은 실리콘 질화막의 제조 방법 및 실리콘 질화막에 관한 것이다.
실리콘 질화막은 화학적 안정성이 뛰어난 점에서, 전자 디바이스나 광 디바이스 등의 반도체 장치의 제조 공정에 있어서의 마스크 재료, 및 반도체 장치를 구성하는 메탈 확산 방지막, 산화 배리어막, 패시베이션막 및 절연막 등으로서 이용되고 있다.
실리콘 질화막을 기판 상에 제조하는 방법으로는, 700℃ 이상으로 가열한 기판 상에 염화실란과 암모니아의 혼합 가스를 공급하여 성막하는 열화학 기상 성장법(열 CVD)이나, 실란과 암모니아의 혼합 가스를 플라즈마로 여기시킴으로써 얻어지는 활성종을 350℃ 이상으로 가열한 기판 상에 공급하여 성막하는 플라즈마 화학 기상 성장법(플라즈마 CVD) 등이 널리 이용되고 있다.
근래, 반도체 장치의 미세화·고집적화 및 실리콘 질화막 자체의 용도 확대에 수반하여, 실리콘 질화막을 제조하는 기판이나 하지층이 다양해지고, 열내성이 낮은 하지층이 증가하고 있다. 이 때문에, 플라즈마 CVD로 300℃ 이하, 바람직하게는 250℃ 이하에서 실리콘 질화막을 제조하는 것이 바람직하다.
그러나, 일반적으로, 성막 온도를 낮게 하면 막을 구성하는 원자의 조성이나 원자간 결합 상태의 제어가 어려워진다. 이 때문에, 350℃ 초과의 기판 온도로 플라즈마 CVD를 행했을 때와 비교하여, 막 구조가 거칠어지고, 또한, 실리콘 원자와 수소 원자, 질소 원자와 수소 원자의 결합이 많아져, 화학적 안정성이 저하하는 것이 알려져 있다.
한편, 절연층 등에 사용되는 실리콘 질화막 상에 다른 박막을 제조하는 경우, 실리콘 질화층의 표면에 유기물이나 파티클 등의 오염물이 부착해 있을 가능성이 있기 때문에, 다른 박막을 제조하기 전에 실리콘 질화층의 표면을 묽은 불산 등의 클리닝액에 침지시켜, 오염물을 제거하는 클리닝 처리가 행해지는 경우가 있다. 당해 처리에 대해, 실리콘 질화막이 깎이면 소정의 기능을 발휘할 수 없게 되므로, 실리콘 질화막에는 높은 불산 내성이 요구된다.
마찬가지로, 디바이스 구조를 제조하는 에칭 공정에 있어서의 에칭 스토퍼층으로서 사용되는 경우에도, 실리콘 질화막에는 높은 불산 내성이 요구된다. 이 때문에 상술한 이유에 따라, 실리콘 질화막의 화학적 안정성이 저하했을 경우, 메탈 확산 방지막, 산화 배리어막, 패시베이션막 및 절연막 등으로서의 기능을 할 수 없게 될 우려가 있다.
이러한 과제에 대해, 특허문헌 1에는 불화 수소산 용액(1％ HF 수용액)에 대한 웨트 에칭 속도가 50㎚/min 미만인 실리콘 질화막을 고밀도 플라즈마 CVD 장치로 제조하는 방법이 개시되어 있다. 그러나, 기판 온도는 450℃ 정도이며, 상술한 250℃ 이하의 요망에는 불충분하다. 이는 불산 내성이 높은 실리콘 질화막을 제조하는 것이 곤란함을 의미하고 있다.
또한, 특허문헌 2에는 기판 온도 200∼400℃에서, 불산 내성과 낮은 리크 전류값(높은 절연성)을 갖는 SiNCH막을 제조하는 방법으로서, 유기 실라잔 화합물을 사용하는 플라즈마 CVD법이 개시되어 있다. 그러나, 불산 내성 및 절연성의 정량적인 수치는 나타나 있지 않다. 또한, 산화 배리어막이나 패시베이션막에 요구되는 내습성에 대해 논의되어 있지 않다.
또한, 특허문헌 3에는 패시베이션막에 유효한 실리콘 질화막을, 200℃ 이하에서 제조하는 플라즈마 CVD법에 대해 개시되어 있다. 그러나, 논의되어 있는 막 특성은 가스 투과성뿐이며, 디바이스 구조를 제조하는데 있어서 필요 불가결한 불산 내성에 대해서는 논의되어 있지 않다.
그런데, 반도체 장치를 구성하는 박막으로서 실리콘 질화막을 이용하기 위해서는, 기판의 변형이나 막 박리를 예방할 목적으로, 내부 응력이 작은 실리콘 질화막의 제조도 필요하다. 특허문헌 4는 실리콘 질화막의 제조 방법을 개시해, 실시예 중에서, 25∼250℃의 범위에서 제조한 실리콘 질화막의 내부 응력이 -200MPa∼200MPa의 범위에 있는 것이 기재되어 있다. 그러나, 내부 응력 이외의 막 특성에 대해서는 기재가 전혀 없다.
또한, 특허문헌 5에는 실란 또는 디실란을 사용하는 플라즈마 CVD법에 있어서, 수소 가스 유량 및 마이크로파 출력을 제어함으로써, 100℃ 이하의 기판 상에 성막하는 실리콘 질화막의 막 응력을 -400∼＋100MPa의 범위로 제어할 수 있는 기술이 개시되어 있지만, 내습성이나 절연성에 대한 영향에 대해서는 기재가 전혀 없다.
일본 특허 제5269093호 공보 일본 특허 제4048112호 공보 일본 공개특허공보 2011-89186호 일본 공개특허공보 평9-186153호 일본 공개특허공보 2012-188735호
그런데, 플라즈마 CVD법에 따른 실리콘 질화막의 제조에 대한 근래의 요망은 종래의 기판 온도 350℃ 이상에서 제조되는 실리콘 질화막보다 웨트 에칭레이트가 낮고, 또한 내습성이 동등 이상인 막을 250℃ 이하의 낮은 온도로 제어된 기판 상에 제조하는 것이며, 동시에 막 중 내부 응력을 임의로 제어할 수 있는 것이다.
그러나, 기판 온도를 내리는 것은, 반도체 장치 등을 구성하는 박막으로서 요구되는 높은 불산 내성, 높은 배리어성, 적절한 내부 응력으로의 조정, 높은 절연성 등의 다양한 특성을 저하시키는 것으로 이어진다는 과제가 있었다.
또한, 상술한 바와 같이, 성막 조건을 조정함으로써 막 특성의 개선이 시도되어 왔지만, 각 막 특성이 받는 영향이 조건 인자마다 상이하여, 저온도 환경 하에서 복수의 막 특성을 동시에 만족하는 실리콘 질화막의 제조 방법은 확립되어 있지 않은 상황이다.
이에, 본 발명은 상기 사정을 감안하여 이루어진 것으로서, 높은 불산 내성, 높은 내습성 및 디바이스측의 요망에 따라 적절한 내부 응력을 갖는 실리콘 질화막을, 250℃ 이하의 성막 온도로 제조하는 것이 가능한 실리콘 질화막의 제조 방법 및 실리콘 질화막을 제공하는 것을 과제로 한다.
일반적으로, 실리콘 질화막 중에 수소 원자가 많이 존재하면, 즉 Si-H 결합이나 N-H 결합이 많이 존재하면, 예를 들어 불산 내성 및 내습성이 악화되는 것이 알려져 있다. 특히, 플라즈마 CVD법의 경우, 원료 가스 중의 원자간 결합의 해리에 수반하여 다량의 수소 원자가 유리하고, 막에 취입되기 때문에, 고품질 막을 제조하는 것이 곤란하다. 그 대책으로서 탄소를 함유하는 원료 가스를 채용하여 실리콘 질화막 중에 탄소 원자를 첨가함으로써, 불산 내성을 개선할 수 있는 것이 알려져 있다. 한편, 상술한 대책에 의해 절연성이 열화하는 것도 알려져 있다.
본 발명자들은 이들의 상반되는 과제를 해결하기 위해 예의 검토하여 본 발명에 이르렀다. 즉, 실리콘 질화막에 첨가하는 탄소량을 억제하면서 불산 내성과 내습성의 개선 효과를 동시에 높이는 방법을 발명했다. 구체적으로는, 플라즈마 공간 중의 과잉의 탄소 원자 및 수소 원자의 어느 한쪽 또는 양쪽을 그대로 배기하는 기술과, 적당한 양의 탄소 원자를 도전성이 낮은 결합 상태로 막에 취입하는 기술을 복수의 실리콘 질화막 제조 조건 인자를 적절히 조절함으로써 양립시키는 방법을 발명했다.
또한, 실리콘 질화막의 구조 자체는 해명되어 있지는 않지만, 상기 방법에 따르면 종래의 기판 온도 350℃ 이상에서 제조되는 실리콘 질화막보다 웨트 에칭레이트가 낮고 또한 내습성이 동등 이상이며, 적당한 내부 응력을 구비하는 실리콘 질화막이 얻어지는 것을 알아냈다. 구체적으로는, 상기 방법에 따르면 (a) 불산 용액에 의한 피(被)에칭레이트가 10㎚/min 이하, (b) 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2㎚/hr 이하, 그리고 (c) 막 중의 내부 응력이 -1000∼1000MPa의 범위 내의 실리콘 질화막이 얻어지는 것을 알아냈다.
즉, 본 발명은 이하의 구성 (1)∼(8)을 갖는다.
(1) 본 발명은 유기 실란 가스를 원료 가스로 하여 온도 250℃ 이하의 기판 상에 하기 (a)∼(c)에 나타내는 막 특성을 갖는 실리콘 질화막을 플라즈마 화학 기상 성장법에 의해 제조하는 방법으로서,
1체적유량의 상기 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고, 상기 기판을 수용한 프로세스 챔버 내의 압력을 35∼400Pa의 범위 내로 조정하고, 상기 프로세스 챔버 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하는 것을 특징으로 하는 실리콘 질화막의 제조 방법을 제공한다.
(a) 불산 용액에 의한 피에칭레이트가 10㎚/min 이하
(b) 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2㎚/hr 이하
(c) 막 중의 내부 응력이 -1000∼1000MPa의 범위 내
상기 제조 방법에 있어서는, 상기 프로세스 챔버 내로 도입하는 상기 처리 가스의 선속도를 0.3∼5.0㎝/초의 범위로 조정하는 것이 바람직하다.
한편, 상기 「선속도」란, 공급 가스 총 유량÷플라즈마 생성 면적×(대기압÷처리 압력)으로 산출된 값을 의미한다.
또한, 상기 플라즈마 생성 면적이란, 플라즈마 생성을 위한 전극의 면적을 의미한다.
(2) 상기 프로세스 챔버 내로 도입하는 상기 처리 가스의 선속도를 0.3∼5.0㎝/초의 범위로 조정하는 (1) 기재의 실리콘 질화막의 제조 방법.
(3) 상기 유기 실란 가스는 식 (R1R2N)nSiH4 -n(식 중, R1 및 R2는 각각 독립한 탄화수소기이며, n은 2, 3, 4 중 어느 하나의 수이다)으로 나타내는 유기 실란 가스인 (1) 또는 (2) 기재의 실리콘 질화막의 제조 방법.
(4) 상기 탄화수소기는 메틸기 또는 에틸기인 (3) 기재의 실리콘 질화막의 제조 방법.
(5) 상기 유기 실란 가스는 테트라키스디메틸아미노실란, 트리스디메틸아미노실란, 비스디메틸아미노실란, 테트라키스디에틸아미노실란, 트리스디에틸아미노실란, 비스디에틸아미노실란, 테트라키스에틸메틸아미노실란, 트리스에틸메틸아미노실란, 비스에틸메틸아미노실란 중 어느 하나 이상을 포함하는 (1) 기재의 실리콘 질화막의 제조 방법.
(6) 상기 수소 환원 가스는, 바람직하게는 수소 원자를 포함하는 (1)∼(5) 중 어느 하나에 기재의 실리콘 질화막의 제조 방법.
(7) 상기 수소 환원 가스는 암모니아, 아민, 탄화수소 중 어느 하나 이상을 포함하는 (6) 기재의 실리콘 질화막의 제조 방법.
(8) 하기 (a)∼(c)에 나타내는 막 특성을 갖는 실리콘 질화막으로서, 플라즈마 화학 기상 성장법에 있어서, 유기 실란 가스를 원료 가스로 하고 성막 온도를 250℃ 이하로 함과 함께, 1체적유량의 상기 유기 실란 가스에 대해 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고, 프로세스 챔버 내의 압력을 35∼400Pa의 범위 내로 조정하고, 상기 프로세스 챔버 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하여 성막한 것을 특징으로 하는 실리콘 질화막을 제공한다.
(a) 불산 용액에 의한 피에칭레이트가 10㎚/min 이하
(b) 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2㎚/hr 이하
(c) 막 중의 내부 응력이 -1000∼1000MPa의 범위 내
본 발명의 실리콘 질화막의 제조 방법은 유기 실란 가스를 원료 가스로 하여 성막 온도 250℃ 이하에서 플라즈마 화학 기상 성장법에 따라 실리콘 질화막을 제조할 때, 1체적유량의 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고, 기판을 수용한 프로세스 챔버 내의 압력을 35∼400Pa의 범위 내로 조정하고, 프로세스 챔버 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정한다. 이에 의해, 높은 불산 내성, 높은 내습성 및 디바이스측의 요망에 따라 적절한 내부 응력을 갖는 실리콘 질화막을 제조할 수 있다.
다음으로, 본 발명의 실리콘 질화막은 플라즈마 화학 기상 성장법에 있어서, 유기 실란 가스를 원료 가스로 하고, 성막 온도를 250℃ 이하로 함과 함께, 1체적유량의 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고, 프로세스 챔버 내의 압력을 35∼400Pa의 범위 내로 조정하고, 프로세스 챔버 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하여 성막한 것이기 때문에, 높은 불산 내성, 높은 내습성 및 디바이스측의 요망에 따라 적절한 내부 응력을 갖는 실리콘 질화막을 제공할 수 있다.
도 1은 본 발명을 적용한 일 실시형태인 실리콘 질화막의 제조 방법에 사용하는 플라즈마 CVD 장치의 구성의 일례를 나타내는 도면이다.
도 2는 가스 비율과 BHF 에칭레이트와의 관계를 나타내는 그래프이다.
도 3은 가스 비율과 산화막 생성 속도와의 관계를 나타내는 그래프이다.
도 4는 가스 비율과 실리콘 질화막의 성막 속도와의 관계를 나타내는 그래프이다.
도 5는 압력과 BHF 에칭레이트와의 관계를 나타내는 그래프이다.
도 6은 압력과 산화막 생성 속도와의 관계를 나타내는 그래프이다.
도 7은 선속도와 BHF 에칭레이트와의 관계를 나타내는 그래프이다.
도 8은 선속도와 산화막 생성 속도와의 관계를 나타내는 그래프이다.
도 9는 고주파 전력 밀도와 BHF 에칭레이트와의 관계를 나타내는 그래프이다.
도 10은 고주파 전력 밀도와 산화막 생성 속도와의 관계를 나타내는 그래프이다.
이하, 본 발명의 일 실시형태인 실리콘 질화막의 제조 방법에 대해, 도면을 사용하여 상세히 설명한다. 한편, 이하의 설명에서 사용하는 도면은 특징을 알기 쉽게 하기 위해서, 편의상 특징이 되는 부분을 확대하여 나타내고 있는 경우가 있어, 각 구성 요소의 치수 비율 등이 실제와 같다고는 한정되지 않는다.
＜실리콘 질화막의 제조 장치＞
우선, 본 발명의 일 실시형태인 실리콘 질화막의 제조 방법에 사용하는 것이 가능한 실리콘 질화막의 제조 장치의 구성에 대해 설명한다. 즉, 본 실시형태의 실리콘 질화막의 제조 방법에 사용하는 플라즈마 화학 기상 성장 장치(플라즈마 CVD)의 구성의 일례에 대해 설명한다.
도 1은 본 발명의 일 실시형태인 실리콘 질화막의 제조 방법에 사용하는 플라즈마 CVD 장치의 구성의 일례를 나타내는 도면이다. 도 1에 나타내는 바와 같이, 플라즈마 CVD 장치(100)는 기판(20)과, 프로세스 챔버(40)와, 스테이지(41)와, 히터(44a, 44b)와, 샤워 헤드 가스 도입부(45)와, 전원(46a, 46b)과, 진공 펌프(47)와, 배기 유량 조정기(48)와, 제어부(49)와, 유기 실란 가스 공급원(50)과, 제1 수소 환원 가스 공급원(52)과, 제2 수소 환원 가스 공급원(54)과, 가스 유량 조정기(51, 53, 55)와, 컴퓨터(60)와, 절연부(S)를 구비하여 개략 구성되어 있다.
기판(20)은 스테이지(41) 상에 설치되어 있고, 기판(20) 상에서 실리콘 질화막(30)을 제조한다. 기판의 재질로는 성막 온도 250℃에 있어서의 내열성을 갖고 있으면, 특별히 한정되는 것은 아니지만, 구체적으로는 예를 들면, 석영 등을 사용할 수 있다.
프로세스 챔버(40)는 기판(20)과, 스테이지(41)와, 히터(44a, 44b)와, 샤워 헤드 가스 도입부(45)를 갖고 있다. 유기 실란 가스 공급원(50)으로부터 유기 실란 가스를, 제1 수소 환원 가스 공급원(52) 및 제2 수소 환원 가스 공급원(54)으로부터 수소 환원 가스를, 각각 프로세스 챔버(40) 내에 공급하여 실리콘 질화막(30)을 제조한다.
스테이지(41)는 프로세스 챔버(40)의 중앙 부근에 설치되어 있다.
히터(44a)는 샤워 헤드 가스 도입부(45)의 상부와 프로세스 챔버(40)의 측면에, 히터(44b)는 스테이지(41)의 하부에 설치되어 있고, 프로세스 챔버(40) 내 및 기판(20)의 온도를 조정할 수 있다. 기판 온도의 상한은 특별히 한정하지 않지만, 저온 성막에 대한 요망의 배경으로부터 250℃ 이하로 설정되는 것이 바람직하다.
샤워 헤드 가스 도입부(45)는 프로세스 챔버(40)의 상부에 설치되어 있고, 샤워 헤드 가스 도입부(45)를 개재하여 유기 실란 가스와 수소 환원 가스를 프로세스 챔버(40) 내로 도입한다.
전원(46a)은 전원 배선(P1)을 개재하여 샤워 헤드 가스 도입부(45)와 접속되어 있다. 한편, 전원(46b)은 전원 배선(P2)을 개재하여 스테이지(41)와 접속되어 있다. 전원(46a)은 샤워 헤드 가스 도입부(45)에 소정의 주파수의 전력을 인가함에 의해, 샤워 헤드 가스 도입부(45)로부터 토출한 유기 실란 가스와 수소 환원 가스가 혼합한 가스를 플라즈마화할 수 있다. 스테이지(41)는 필요에 따라 전원(46b)에 의해 소정의 주파수의 전력이 인가되고 있으며 생성한 플라즈마를 스테이지(41) 상의 기판(20)에 공급한다. 이 플라즈마에 노출된 기판(20) 상에, 실리콘 질화막(30)이 제조된다. 전원(46a, 46b)으로는 특별히 한정되는 것은 아니지만, 구체적으로는 예를 들면, 고주파 전원 등을 사용할 수 있다. 또한, 복수의 전원을 동시에 사용하는 것도 가능하다.
진공 펌프(47)는 배기 라인(L4)을 개재하여 프로세스 챔버(40)와 접속되어 있다. 진공 펌프(47)에 의해, 프로세스 챔버(40) 내의 감압과 실리콘 질화막(30)의 제조 후에 생성하는 가스를 배기할 수 있다.
배기 유량 조정기(48)는 배기 라인(L4)에 설치되어 있고, 진공 펌프(47)에 의해 배기되는 가스의 배기 유량을 조정할 수 있다. 배기 유량 조정기(48)로는 특별히 한정되는 것은 아니지만, 수동으로 제어하는 것이어도 되고, 외부의 제어 장치에 의해 자동으로 제어하는 것이어도 된다.
제어부(49)는 히터(44a)와 신호선(C1)을 개재하고, 히터(44b)와 신호선(C2)을 개재하고, 전원(46a)과 신호선(C3)을 개재하고, 전원(46b)과 신호선(C4)을 개재하고, 가스 유량 조정기(51)와 신호선(C5)을 개재하고, 가스 유량 조정기(53)와 신호선(C6)을 개재하고, 가스 유량 조정기(55)와 신호선(C7)을 개재하고, 배기 유량 조정기(48)와 신호선(C8)을 개재하여 접속되어 있다. 제어부(49)에 의해, 히터(44a, 44b)와 전원(46a, 46b)과 가스 유량 조정기(51, 53, 55)와 배기 유량 조정기(48)를 제어할 수 있다. 제어부(49)는 컴퓨터(60)와 접속되어 있다.
유기 실란 가스 공급원(50)은 가스 공급 라인(L접속되어 있고, 프로세스 챔버(40)에 설치된 샤워 헤드 가스 도입부(45)와 접속되어 있고, 프로세스 챔버(40) 내로 유기 실란 가스를 공급할 수 있다. 유기 실란 가스 공급원(50)으로는 특별히 한정되는 것은 아니지만, 구체적으로는 예를 들면, 유기 실란 가스가 충전된 봄베 등을 사용할 수 있다.
또한, 유기 실란 가스로는 특별히 한정되는 것은 아니지만, 구체적으로는 예를 들면, 테트라키스디메틸아미노실란, 트리스디메틸아미노실란, 비스디메틸아미노실란, 테트라키스디에틸아미노실란, 트리스디에틸아미노실란, 비스디에틸아미노실란, 테트라키스에틸메틸아미노실란, 트리스에틸메틸아미노실란, 비스에틸메틸아미노실란 등을 사용할 수 있다.
제1 수소 환원 가스 공급원(52)은 제1 수소 환원 가스 공급 라인(L2)과 가스 공급 라인(L1)을 개재하여 프로세스 챔버(40)에 설치된 샤워 헤드 가스 도입부(45)와 접속되어 있고, 프로세스 챔버(40) 내로 수소 환원 가스를 공급할 수 있다. 제1 수소 환원 가스 공급원(52)으로는 특별히 한정되는 것은 아니지만, 구체적으로는 예를 들면, 수소 환원 가스 공급원이 충전된 봄베 등을 사용할 수 있다.
또한, 수소 환원 가스로는 특별히 한정되는 것은 아니지만, 구체적으로는 예를 들면, 수소 가스(H2), 암모니아 가스(NH3), 아민류, 탄화수소류 등을 사용할 수 있다.
제2 수소 환원 가스 공급원(54)은 제2 수소 환원 가스 공급 라인(L3)과 가스 공급 라인(L1)을 개재하여 프로세스 챔버(40)에 설치된 샤워 헤드 가스 도입부(45)와 접속되어 있고, 프로세스 챔버(40) 내로 수소 환원 가스를 공급할 수 있다. 또한, 제1 수소 환원 가스 공급원(52) 외에, 제2 수소 환원 가스 공급원(54)을 사용함으로써, 2종류의 수소 환원 가스를 혼합한 것을 사용할 수 있다. 제2 수소 환원 가스 공급원(54)으로는 특별히 한정되는 것은 아니지만, 구체적으로는 예를 들면, 수소 환원 가스 공급원이 충전된 봄베 등을 사용할 수 있다.
가스 유량 조정기(51)는 가스 공급 라인(L1)으로서 제1 수소 환원 가스 공급 라인(L2)과의 접합부의 1차측에 설치되어 있고, 유기 실란 가스 공급원(50)으로부터 공급되는 유기 실란 가스의 유량을 조정할 수 있다. 또한, 가스 유량 조정기(53)는 제1 수소 환원 가스 공급 라인(L2)에 설치되어 있고, 제1 수소 환원 가스 공급원(52)으로부터 공급되는 수소 환원 가스의 유량을 조정할 수 있다. 또한, 가스 유량 조정기(55)는 제2 수소 환원 가스 공급 라인(L3)에 설치되어 있고, 제2 수소 환원 가스 공급원(54)으로부터 공급되는 수소 환원 가스의 유량을 조정할 수 있다. 가스 유량 조정기(51, 53, 55)로는 특별히 한정되는 것은 아니지만, 수동으로 제어하는 것이어도 되고, 외부의 제어 장치에 의해 자동으로 제어하는 것이어도 된다.
절연부(S)는 샤워 헤드 가스 도입부(45)와 프로세스 챔버(40) 사이에 설치되어 있고, 샤워 헤드 가스 도입부(45)와 프로세스 챔버(40)를 전기적으로 절연할 수 있다. 또한, 절연부(S)는 스테이지(41)와 프로세스 챔버(40) 사이에도 설치되어 있고, 스테이지(41)와 프로세스 챔버(40)를 전기적으로 절연할 수 있다.
＜실리콘 질화막의 제조 방법＞
다음으로, 상술한 플라즈마 CVD 장치(100)를 사용한 본 실시형태의 실리콘 질화막의 제조 방법(이하, 단순히 「제조 방법」이라고 한다)을 설명한다.
본 실시형태의 제조 방법은 처리 가스를 소정의 가스 도입 조건으로 프로세스 챔버(40) 내로 도입하는 공정과, 고주파 전력을 인가함으로써 처리 가스를 플라즈마 여기하는 공정과, 플라즈마 활성종을 사용하여 기판(20) 상에 실리콘 질화막(30)을 제조하는 공정을 포함하는 플라즈마 화학 기상 성장법(플라즈마 CVD법)에 따라, 필요한 막 특성을 갖는 실리콘 질화막을 제조하는 방법이다. 보다 구체적으로는, 상기 플라즈마 CVD법에 있어서, 유기 실란 가스를 원료 가스로 하고 성막 온도를 250℃ 이하로 함과 함께, 1체적유량의 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하여 프로세스 챔버(40) 내의 압력을 35∼400Pa의 범위 내로 조정하고, 프로세스 챔버(40) 내에 설치된 샤워 헤드 가스 도입부(45)에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하는 것을 특징으로 한다. 한편, 막 특성 평가 방법에 대해서는 후술한다.
이하, 본 실시형태의 제조 방법에 대해, 상세히 설명한다.
우선 처음에, 기판(20)을 스테이지(41)에 설치하고 기판(20)이 소정의 온도에 이를 때까지 히터(44b)로 가열한다. 기판 온도의 상한은 특별히 한정하지 않지만, 저온 성막에 대한 요망의 배경으로부터 250℃ 이하로 설정하는 것이 바람직하다.
다음으로, 유기 실란 가스 공급원(50)으로부터 공급한 유기 실란 가스를, 제1 수소 환원 가스 공급원(52) 및 제2 수소 환원 가스 공급원(54)으로부터 공급한 다량의 수소 환원 가스로 희석한 후, 가스 공급 라인(L1)을 개재하여 프로세스 챔버(40) 내로 공급한다. 한편, 상술한 희석 조작을 행함에 의해, 탄소 원자 및 수소 원자의 막으로의 취입량을 삭감하는 효과에 더해, 결합 에너지가 낮은 C=C 결합을 막 중에 형성하지 않는 효과가 얻어진다.
여기서, 1체적유량의 유기 실란 가스에 대한 수소 환원 가스의 가스 비율과 막 특성과의 관계에 대해, 본 발명자들이 검토한 결과를 도 2∼도 4에 각각 나타낸다.
도 2는 가스 비율과 BHF 에칭레이트와의 관계를 나타내는 그래프이다. 도 2 중, 가로축은 1체적유량의 유기 실란 가스에 대한 수소 환원 가스의 가스 비율을 나타내고 있다. 한편, 세로축은 BHF 에칭레이트를 나타내고 있으며, 값이 작을수록 불산 내성이 높은 것을 나타낸다.
도 2로부터 본 실시형태의 제조 방법에 있어서, 상기 가스 비율을 증가시키면 불산 내성이 향상하는 경향이 있는 것을 알 수 있다. 한편, 상기 가스 비율을 감소시키면 불산 내성이 저하하는 경향이 있는 것을 알 수 있다.
도 3은 가스 비율과 산화막 생성 속도와의 관계를 나타내는 그래프이다. 도 3 중, 가로축은 1체적유량의 유기 실란 가스에 대한 수소 환원 가스의 가스 비율을 나타내고 있다. 한편, 세로축은 산화막 생성 속도를 나타내고 있으며, 값이 작을수록 내습성이 높은 것을 나타낸다. 한편, 본 발명의 실리콘 질화막에 있어서는, 산화막의 생성은 실리콘 질화막의 표면측으로부터 진행하는 것이며, 생성한 산화막의 막 두께 이상으로 깊은 곳에 수분이 투과하지 않는 것이, 별도 실험에 의해 확인되고 있다. 도 3으로부터, 본 실시형태의 제조 방법에 있어서, 상기 가스 비율을 증가시키면 내습성이 향상하는 경향이 있는 것을 알 수 있다. 한편, 상기 가스 비율을 감소시키면 내습성이 저하하는 경향이 있는 것을 알 수 있다.
도 4는 가스 비율과 실리콘 질화막의 성막 속도와의 관계를 나타내는 그래프이다. 도 4 중, 가로축은 1체적유량의 유기 실란 가스에 대한 수소 환원 가스의 가스 비율을 나타내고 있다. 한편, 세로축은 실리콘 질화막의 성막 속도를 나타내고 있으며, 값이 클수록 실리콘 질화막의 성막 속도가 빠른 것을 나타낸다. 도 4로부터, 본 실시형태의 제조 방법에 있어서, 가스 비율을 증가시키면 실리콘 질화막의 성막 속도가 저하하는 경향이 있는 것을 알 수 있다. 한편, 가스 비율을 감소시키면 실리콘 질화막의 성막 속도가 증가하는 경향이 있는 것을 알 수 있다.
상기 검토 결과로부터, 1체적유량의 유기 실란 가스에 대한 수소 환원 가스의 가스 비율을 높게 할수록 불산 내성 및 내습성이 향상하지만, 그 한편 성막 속도가 저하하여 생산성이 저하하는 것을 알 수 있다. 이 때문에 본 실시형태의 제조 방법에서는, 1체적유량의 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하는 것이 바람직하다.
한편, 상기 가스 비율의 조정은 각 가스의 유량을 조정함에 의해 행한다. 구체적으로는, 유기 실란 가스의 유량을 가스 유량 조정기(51)로 조정하고, 제1 수소 환원 가스 공급원(52)으로부터 공급하는 수소 환원 가스의 유량을 가스 유량 조정기(53)로 조정하고, 제2 수소 환원 가스 공급원(54)으로부터 공급하는 수소 환원 가스의 유량을 가스 유량 조정기(55)로 조정함에 의해 행한다.
한편, 상기 처리 가스가 공급되는 프로세스 챔버(40)에서는 내부의 압력을 진공 펌프(47)에 의해 제어한다. 프로세스 챔버(40) 내의 압력은 원료 가스가 플라즈마 중에서 분해하고 나서 기판(20) 상에서 반응할 때까지의 프로세스 챔버(40) 내에서의 체재 시간, 플라즈마 방전 상태 및 충돌 빈도에 영향을 주는 것이며, 그 결과, 제조되는 실리콘 질화막의 막 특성에도 영향을 준다. 구체적으로는, 압력을 낮게 하면 충돌 빈도가 줄어서 해리 불충분해지고, 더 낮게 하면 플라즈마 상태의 불안정이 불충분해진다. 한편, 높게 하면 평균 자유 행로가 짧아져 충분한 가속 에너지가 얻어지지 않게 되고, 더 높게 하면 플라즈마 상태의 유지가 곤란해진다.
여기서, 프로세스 챔버(40) 내의 압력과 막 특성과의 관계에 대해, 본 발명자들이 검토한 결과를 도 5 및 6에 각각 나타낸다.
도 5는 압력과 BHF 에칭레이트와의 관계를 나타내는 그래프이다. 도 5 중, 가로축은 프로세스 챔버(40) 내의 압력을 나타내고 있다. 한편, 세로축은 BHF 에칭레이트를 나타내고 있으며, 값이 작을수록 불산 내성이 높은 것을 나타낸다. 도 5로부터, 본 실시형태의 제조 방법에 있어서, 프로세스 챔버(40) 내의 압력을 증가시키면 불산 내성이 저하하는 경향이 있는 것을 알 수 있다. 한편, 프로세스 챔버(40) 내의 압력을 감소시키면 불산 내성이 향상하는 경향이 있는 것을 알 수 있다.
도 6은 압력과 산화막 생성 속도와의 관계를 나타내는 그래프이다. 도 6 중, 가로축은 프로세스 챔버(40) 내의 압력을 나타내고 있다. 한편, 세로축은 산화막 생성 속도를 나타내고 있으며, 값이 작을수록 내습성이 높은 것을 나타낸다. 도 6으로부터, 본 실시형태의 제조 방법에 있어서, 프로세스 챔버(40) 내의 압력을 증가시키면 내습성이 향상하는 경향이 있는 것을 알 수 있다. 한편, 프로세스 챔버(40) 내의 압력을 감소시키면 내습성이 저하하는 경향이 있는 것을 알 수 있다.
상기 검토 결과로부터, 프로세스 챔버(40) 내의 압력을 높게 할수록 내습성이 향상하지만, 그 한편 불산 내성이 저하하는 것을 알 수 있다. 이 때문에 본 실시형태의 제조 방법에서는 프로세스 챔버(40) 내의 압력을 35∼400Pa의 범위로 조정하는 것이 바람직하다.
또한, 프로세스 챔버(40) 내로 공급되는 처리 가스의 선속도를 가스 유량 조정기(51, 53, 55) 및 압력에 의해 제어한다. 프로세스 챔버(40) 내의 압력과 마찬가지로, 처리 가스의 선속도도, 원료 가스가 플라즈마 중에서 분해하여 기판 상에서 반응할 때까지의 프로세스 챔버 내에서의 체재 시간, 플라즈마 방전 상태 및 충돌 빈도에 영향을 주는 것이다.
여기서, 처리 가스의 선속도와 막 특성과의 관계에 대해, 본 발명자들이 검토한 결과를 도 7 및 8에 각각 나타낸다.
도 7은 선속도와 BHF 에칭레이트와의 관계를 나타내는 그래프이다. 도 7 중, 가로축은 처리 가스의 선속도를 나타내고 있다. 한편, 세로축은 BHF 에칭레이트를 나타내고 있으며, 값이 작을수록 불산 내성이 높은 것을 나타낸다. 도 7로부터, 본 실시형태의 제조 방법에 있어서, 선속도가 1.0㎝/초 부근에서 BHF 에칭레이트가 극소값을 취하고, 불산 내성이 가장 양호해지는 것을 알 수 있다.
도 8은 선속도와 산화막 생성 속도와의 관계를 나타내는 그래프이다. 도 8 중, 가로축은 처리 가스의 선속도를 나타내고 있다. 한편, 세로축은 산화막 생성 속도를 나타내고 있으며, 값이 작을수록 내습성이 높은 것을 나타낸다. 도 8로부터, 본 실시형태의 제조 방법에 있어서, 선속도가 3.0㎝/초 부근에서 내습성 지표가 극소값을 취하고, 내습성이 가장 양호해지는 것을 알 수 있다.
상기 검토 결과로부터, 선속도에 관해서는 너무 빨라도 너무 느려도 적당한 해리 상태의 활성종을 생성하는 효율이 떨어지고, 양질의 막을 얻을 수 없게 되는 것을 알 수 있다. 따라서, 본 실시형태의 제조 방법에서는, 처리 가스의 선속도는 0.3∼5.0㎝/초의 범위로 조정하는 것이 바람직하다.
다음으로, 샤워 헤드 가스 도입부(45)에, 전원(46a)에 의해 소정의 주파수의 전력을 인가하고 가스 공급 라인(L1)으로부터 공급한 유기 실란 가스와 수소 환원 가스를 함유하는 처리 가스를 여기하여 플라즈마를 형성한다.
한편, 본 실시형태의 제조 방법에 있어서, 인가 전력의 주파수는 특별히 한정되지 않지만, 60MHz 이하의 주파수로부터 적절히 선정할 수 있다. 일례로서 380kHz와 13.56MHz 중 어느 한쪽 또는 양쪽을 동시에, 또한 연속적 혹은 간헐적으로 사용함으로써, 본 실시형태의 적어도 일부의 효과가 나타날 수 있다. 인가하는 전력은 유기 실란 가스 및 수소 환원 가스의 해리 상태에 영향을 준다.
여기서, 고주파 전력 밀도와 막 특성과의 관계에 대해, 본 발명자들이 검토한 결과를 도 9 및 10에 각각 나타낸다.
도 9는 고주파 전력 밀도와 BHF 에칭레이트와의 관계를 나타내는 그래프이다. 도 9 중, 가로축은 고주파 전력 밀도를 나타내고 있다. 한편, 세로축은 BHF 에칭레이트를 나타내고 있으며, 값이 작을수록 불산 내성이 높은 것을 나타낸다. 도 9로부터, 본 실시형태의 제조 방법에 있어서, 고주파 전력 밀도를 증가시키면 불산 내성이 향상하는 경향이 있는 것을 알 수 있다. 한편, 고주파 전력 밀도를 감소시키면 불산 내성이 저하하는 경향이 있는 것을 알 수 있다.
도 10은 고주파 전력 밀도와 내습성 지표와의 관계를 나타내는 그래프이다. 도 10 중, 가로축은 전력 밀도를 나타내고 있다. 한편, 세로축은 산화막 생성 속도를 나타내고 있으며, 값이 작을수록 내습성이 높은 것을 나타낸다. 도 10으로부터, 본 실시형태의 제조 방법에 있어서, 고주파 전력 밀도를 증가시키면 내습성이 향상하는 경향이 있는 것을 알 수 있다. 한편, 고주파 전력 밀도를 감소시키면 내습성이 저하하는 경향이 있는 것을 알 수 있다.
상기 검토 결과로부터, 고주파 전력 밀도가 증가할수록 불산 내성 및 내습성이 향상하는 것을 알 수 있다. 그러나, 한편, 고주파 전원 초기 투자, 소비 전력 비용 및 플라즈마 발생 장치 부재의 내구성 등의 문제를 회피하기 위해서는, 고주파 전력 밀도가 3.0W/㎠ 이하가 바람직하다.
또한, 고주파 전력 밀도가 0.4W/㎠ 이상이면, 원료의 분해가 진행되고 성막 속도가 1㎚/min 이상이 되어 생산성의 면에서 바람직하다.
0.2W/㎠ 이하이면 원료가 분해되기 어렵고, SiN가 형성되기 어렵기 때문에, 생산성의 면에서 바람직하지 않다.
실리콘 질화막의 성막 속도가 저하하기 때문에 생산성이 없고, 3.5W/㎠이면, 디바이스에 따라서는 기판에 데미지를 주어 디바이스 성능을 악화시키는 것도 알 수 있었다.
따라서 상기 효과 및 문제를 고려하여, 본 발명의 실리콘 질화막의 제조 방법에 있어서는, 고주파 전력 밀도는 0.4∼3.0W/㎠의 범위로 조정하는 것이 바람직하다.
한편, 상기 고주파 전력 밀도는 고주파를 인가하는 전극 면적이 452㎠인 경우의 수치이며, 0.2W/㎠ 이상으로 하려면 고주파 전력은 90W 이상으로 하면 되고, 3.5W/㎠ 이하로 하려면 1583W 이하로 하면 된다.
마지막으로, 형성한 플라즈마를 기판(20)에 공급함에 의해, 기판(20) 상에 실리콘 질화막(30)을 제조한다. 또한, 실리콘 질화막(30)의 제조 후에 가스가 발생하지만, 진공 펌프(47)에 의해, 배기 라인(L4)을 개재하여 발생한 가스를 프로세스 챔버(40)의 외부로 배기한다. 이와 같이 하여, 이하에 나타내는 막 특성을 갖는 실리콘 질화막을 제조할 수 있다.
＜실리콘 질화막＞
상술한 본 실시형태의 제조 방법에 따라 얻어진 실리콘 질화막, 즉, 플라즈마 CVD 장치(100)를 이용하여 유기 실란 가스를 원료 가스로 하고 성막 온도를 250℃ 이하로 함과 함께, 1체적유량의 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고, 프로세스 챔버(40) 내의 압력을 35∼400Pa의 범위 내로 조정하고, 프로세스 챔버(40) 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하여 성막한 실리콘 질화막은 하기 (a)∼(c)에 나타내는 막 특성을 갖는다.
(a) 불산 용액에 의한 피에칭레이트가 10㎚/min 이하
(b) 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2㎚/hr 이하
(c) 막 중의 내부 응력이 -1000∼1000MPa의 범위 내
이상 설명한 바와 같이, 본 실시형태의 제조 방법에 따르면 유기 실란 가스를 원료 가스로 하고, 성막 온도 250℃ 이하에서 플라즈마 화학 기상 성장법에 따라 실리콘 질화막을 제조할 때, 1체적유량의 유기 실란 가스에 대해 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고, 기판을 수용한 프로세스 챔버(40) 내의 압력을 35∼400Pa의 범위 내로 조정하고, 프로세스 챔버(40) 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하는 구성으로 되어 있다. 이에 의해, 높은 불산 내성, 높은 내습성 및 디바이스측의 요망에 따라 적절한 내부 응력(즉, 상기 (a)∼(c)의 막 특성)을 갖는 실리콘 질화막을 제조할 수 있다.
한편, 본 실시형태의 제조 방법에 따르면 프로세스 챔버 내로 도입하는 처리 가스의 선속도를 0.3∼5.0㎝/초의 범위로 조정하는 것이 바람직하다.
하기 PCT 결과에 있어서, 실리콘 산화막의 생성 속도 2㎚/hr는 일반적인 투습도 평가 방법의 0.2g/㎡/day와 동등하다.
한편, 본 발명의 기술 범위는 상기 실시형태로 한정되는 것은 아니며, 본 발명의 취지를 일탈하지 않는 범위에 있어서 다양한 변경을 더하는 것이 가능하다. 예를 들면, 상술한 실시형태의 제조 방법에서는, 제1 수소 환원 가스 공급원(52)과 제2 수소 환원 가스 공급원(54)을 사용함으로써, 2종류의 수소 환원 가스를 사용한 예를 설명하고 있지만, 수소 환원 가스 공급원이 하나여도 된다.
실시예
＜실리콘 질화막의 제조＞
실시예 1∼8로서 본 발명의 실리콘 질화막의 제조 방법에 근거하여, 250℃ 이하로 제어된 실리콘 기판 상에 실리콘 질화막을 제조했다.
유기 실란 가스로는 트리스디메틸아미노실란(3DMAS) 또는 테트라키스디메틸아미노실란(4DMAS)을 사용하고, 수소 환원 가스로는 수소 가스(H2)를 사용했다.
인가하는 전력의 주파수는 380kHz 또는 13.56MHz로 했다.
하기의 표 1에, 각 실시예에 있어서의 유기 실란 가스의 유량에 대한 수소 환원 가스의 유량의 비율, 선속도, 프로세스 챔버 내의 압력, 파워 밀도 등의 제조 조건을 나타낸다.
비교예 1, 2로서, 실란 가스를 사용하고, 200℃ 또는 250℃로 제어한 실리콘 기판 상에, 막 특성의 관점에서 최적의 조건으로 실리콘 질화막을 제조했다.
하기의 표 1에, 비교예 1, 2의 제조 조건을 나타낸다.
비교예 3으로서, 실란 가스를 사용하고, 350℃로 제어한 실리콘 기판 상에 실리콘 질화막을 제조했다.
하기의 표 1에, 비교예 3의 제조 조건을 나타낸다.
비교예 4 및 5로서, 유기 실란 가스로서 트리스디메틸아미노실란(3DMAS), 수소 환원 가스로는 수소 가스(H2)를 사용하고, 200℃로 제어한 실리콘 기판 상에 실리콘 질화막을 제조했다.
Figure 112018088188422-pct00001
＜막 특성 평가 방법＞
상술한 조건에 따라 제조한 실리콘 질화막에 대해, 막 특성 평가를 행하였다. 이하에 각 평가 방법에 대해 설명한다.
(막 조성)
실리콘 질화막의 원자간 결합 상태는 FTIR(푸리에 변환형 적외 흡수 분광 광도계, Perkinelmer 제조 spectrum400)을 이용하여 적외 흡수 스펙트럼을 측정함으로써 평가했다. 구체적으로는, Si-N 결합, Si-H 결합, N-H 결합, C=N 결합, C=C 결합 및 Si-O 결합 등의 정보를 수집하여 해석했다.
(내습성)
실리콘 질화막의 내습성에 대해서는 프레셔 쿠커 테스트(PCT)의 전후의 막 중 Si-O 결합의 정보를 FT-IR로 수집함으로써 평가했다. 여기서 얻어지는 직접적인 결과는 막의 흡습량이다. 여기서, 흡습량이 SiO2막 두께 1㎚에 상당하는 경우, SiO2막 환산 1㎚의 막 두께를 갖는 실리콘 질화막에 의해 수분 투과를 방지할 수 있는 것은 별도로 평가 완료된 점에서, 흡습량이 적은 막일수록 수분 배리어성이 높은 것을 의미한다.
한편, PCT의 조건은 208kPa, 121℃로 했다. 이는 상온 상압 분위기의 10,000배의 가속 시험에 상당한다.
(불산 내성)
실리콘 질화막의 불산 내성에 대해서는 BHF(버퍼드 불산) 용액을 사용하여 평가했다. 구체적으로는, 16BHF(20.8％ NH4HF2 함유 수용액, 모리타화학공업 제조)에 실리콘 질화막을 침지하고, 소정 시간 경과한 후, 신속히 순수로 충분히 세정하고 질소 가스 등을 분사하여 건조시키고, 하기 식 (1)을 이용하여 BHF 에칭레이트 R을 평가했다. 한편, 하기 식 (1) 중, d1은 침지 처리 전의 막 두께, d2는 침지 처리 후의 막 두께, t는 침지 시간을 나타내고, 막 두께는 후술하는 분광 엘립소미터로 계측했다.
R = (d1－d2)÷t … (1)
(막의 내부 응력)
실리콘 질화막의 내부 응력은 기판의 휨 변화량에 근거하여 도출하는 것을 측정 원리로 하는 박막 응력 측정 장치(토호 테크놀로지 제조 FLX-2320-R)로 측정했다.
(절연성)
실리콘 질화막의 절연성은 수은 프로브식의 IV 측정 장치(Solid State Measurement 제조 FLX-2320-R)를 행함으로써 평가했다. 구체적으로는, 전계 강도가 1MV/㎝ 시의 리크 전류값으로 평가했다.
(굴절률 및 막 두께)
실리콘 질화막의 굴절률 및 막 두께는 분광 엘립소미터(SOPRA 제조 GES5E)를 사용하여 측정했다.
＜막 특성 평가 결과＞
하기의 표 2에, 실시예 1∼8 및 비교예 1∼3의 막 특성의 평가 결과를 나타낸다.
실시예 1∼8 모두, 불산 용액에 의한 에칭레이트가 10㎚/min 이하이며, 비교예 3보다도 높은 불산 내성을 갖는 것을 알 수 있었다. 또한, 비교예 1, 2에 나타내는 바와 같이, 실란 가스로는 충분한 불산 내성을 얻을 수 없음을 알 수 있었다.
마찬가지로, 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2㎚/hr이며, 실시예 1∼8이, 비교예 1∼3과 동등 이상으로 높은 내습성, 수분 배리어성을 갖는 것을 알 수 있었다.
또한, 실시예 1 및 4에 나타내는 바와 같이, 내부 응력이 매우 작은 특성을 겸비하는 실리콘 질화막을 제조할 수 있는 것도 알 수 있었다. 또한, 실시예 1∼8의 내부 응력이 각각 -562MPa부터 +728MPa의 범위에서 크게 상이한 값을 나타내고 있어, 높은 불산 내성과 높은 내습성을 갖는 실리콘 질화막을 소정의 내부 응력으로 조정하여 제조할 수 있는 것을 알 수 있었다.
또한, 실시예 7을 제외하고는, 1MV/㎝의 전해를 인가했을 때의 리크 전류값이 1.0×10-6A/㎠ 이하이며, 높은 절연성도 겸비하고 있는 것을 알 수 있었다. 특히, 실시예 1에 대해서는, 실란 가스를 원료 가스로 하는 비교예에는 미치지 않지만, 7×10-8A/㎠ 이하라고 하는 우수한 절연성을 갖는 것을 알 수 있었다.
한편, 비교예 4에 있어서는, 실리콘 질화막의 제조 조건에 있어서의 유기 실란 가스와 수소 환원 가스의 유량비를 133으로 하면, 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2.3㎚/hr이며, 내습성, 수분 배리어성이 저하하는 것을 알 수 있었다.
또한, 비교예 5에 있어서는, 실리콘 질화막의 제조 조건에 있어서의 선속도를 0.2㎝/초로 하면, 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 29.2㎚/hr이며, 내습성, 수분 배리어성이 저하하는 것을 알 수 있었다.
Figure 112018088188422-pct00002
본 발명의 실리콘 질화막의 제조 방법 및 실리콘 질화막은 전자 디바이스나 광 디바이스 등의 반도체 장치의 제조 공정에 있어서의 마스크 재료, 반도체 장치를 구성하는 메탈 확산 방지막, 산화 배리어막, 패시베이션막, 절연막 등, 그리고 그 제조 방법에 있어서 이용 가능성이 있다.
20 기판
30 실리콘 질화막
40 프로세스 챔버
41 스테이지
44a, 44b 히터
45 샤워 헤드 가스 도입부
46a, 46b 전원
47 진공 펌프
48 배기 유량 조정기
49 제어부
50 유기 실란 가스 공급원
51 가스 유량 조정기
52 제1 수소 환원 가스 공급원
53 가스 유량 조정기
54 제2 수소 환원 가스 공급원
55 가스 유량 조정기
60 컴퓨터
100 플라즈마 CVD 장치
S 절연부
L1 가스 공급 라인
L2 제1 수소 환원 가스 공급 라인
L3 제2 수소 환원 가스 공급 라인
L4 배기 라인
C1, C2, C3, C4, C5, C6, C7, C8 신호선
P1, P2 전원 배선

Claims (8)

  1. 유기 실란 가스를 원료 가스로 하여 온도 250℃ 이하의 기판 상에 하기 (a)∼(c)에 나타내는 막 특성을 갖는 실리콘 질화막을 플라즈마 화학 기상 성장법에 의해 제조하는 방법으로서,
    1체적유량의 상기 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고,
    상기 기판을 수용한 프로세스 챔버 내의 압력을 35∼400Pa의 범위 내로 조정하고,
    상기 프로세스 챔버 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하는 것을 특징으로 하는 실리콘 질화막의 제조 방법:
    (a) 불산 용액에 의한 피에칭레이트가 10㎚/min 이하
    (b) 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2㎚/hr 이하
    (c) 막 중의 내부 응력이 -1000∼1000MPa의 범위 내.
  2. 제 1 항에 있어서,
    상기 프로세스 챔버 내로 도입하는 상기 처리 가스의 선속도를 0.3∼5.0㎝/초의 범위로 조정하는 것을 특징으로 하는 실리콘 질화막의 제조 방법.
  3. 제 1 항에 있어서,
    상기 유기 실란 가스는
    식 (R1R2N)nSiH4-n
    (식 중, R1 및 R2는 각각 독립한 탄화수소기이며, n은 2, 3, 4 중 어느 하나의 수이다)으로 나타내는 유기 실란 가스인 것을 특징으로 하는 실리콘 질화막의 제조 방법.
  4. 제 3 항에 있어서,
    상기 탄화수소기는 메틸기 또는 에틸기인 것을 특징으로 하는 실리콘 질화막의 제조 방법.
  5. 제 1 항에 있어서,
    상기 유기 실란 가스는 테트라키스디메틸아미노실란, 트리스디메틸아미노실란, 비스디메틸아미노실란, 테트라키스디에틸아미노실란, 트리스디에틸아미노실란, 비스디에틸아미노실란, 테트라키스에틸메틸아미노실란, 트리스에틸메틸아미노실란, 비스에틸메틸아미노실란 중 어느 하나 이상을 포함하는 것을 특징으로 하는 실리콘 질화막의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 수소 환원 가스는 수소 원자를 포함하는 것을 특징으로 하는 실리콘 질화막의 제조 방법.
  7. 제 6 항에 있어서,
    상기 수소 환원 가스는 암모니아, 아민, 탄화수소 중 어느 하나 이상을 포함하는 것을 특징으로 하는 실리콘 질화막의 제조 방법.
  8. 하기 (a)∼(c)에 나타내는 막 특성을 갖는 실리콘 질화막으로서,
    플라즈마 화학 기상 성장법에 있어서, 유기 실란 가스를 원료 가스로 하고 성막 온도를 250℃ 이하로 함과 함께,
    1체적유량의 상기 유기 실란 가스에 대해, 200∼2000체적유량의 수소 환원 가스를 첨가한 처리 가스를 사용하고,
    프로세스 챔버 내의 압력을 35∼400Pa의 범위 내로 조정하고,
    상기 프로세스 챔버 내에 설치된 전극에 인가하는 고주파의 전력 밀도를 0.2∼3.5W/㎠의 범위 내로 조정하여 성막한 것을 특징으로 하는 실리콘 질화막:
    (a) 불산 용액에 의한 피에칭레이트가 10㎚/min 이하
    (b) 208kPa, 121℃의 포화 수증기 분위기에 노출되어 있는 동안에 발생하는 실리콘 산화물의 생성 속도가 실리콘 산화막 환산으로 2㎚/hr 이하
    (c) 막 중의 내부 응력이 -1000∼1000MPa의 범위 내.
KR1020187025685A 2016-03-11 2016-03-11 실리콘 질화막의 제조 방법 및 실리콘 질화막 KR102418092B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057781 WO2017154202A1 (ja) 2016-03-11 2016-03-11 シリコン窒化膜の製造方法及びシリコン窒化膜

Publications (2)

Publication Number Publication Date
KR20180122619A KR20180122619A (ko) 2018-11-13
KR102418092B1 true KR102418092B1 (ko) 2022-07-06

Family

ID=59789279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025685A KR102418092B1 (ko) 2016-03-11 2016-03-11 실리콘 질화막의 제조 방법 및 실리콘 질화막

Country Status (5)

Country Link
US (1) US10559459B2 (ko)
EP (1) EP3428959B1 (ko)
KR (1) KR102418092B1 (ko)
CN (1) CN108713243B (ko)
WO (1) WO2017154202A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114709295B (zh) * 2022-06-06 2022-09-02 一道新能源科技(衢州)有限公司 一种降低perc电池片衰减的方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079938A1 (ja) 2013-11-28 2015-06-04 Ｓｐｐテクノロジーズ株式会社 窒化シリコン膜及びその製造方法、並びにその製造装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269093A (en) 1975-12-06 1977-06-08 Tohatsu Kk Jig for arranging plates in order for use in device for cutting plateeshaped goods
JPH06132284A (ja) * 1992-10-22 1994-05-13 Kawasaki Steel Corp 半導体装置の保護膜形成方法
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
JPH07221026A (ja) 1994-01-28 1995-08-18 Mitsui Toatsu Chem Inc 高品質半導体薄膜の形成方法
JPH08167605A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp シリコン窒化膜の製造方法
JPH0917778A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 高周波プラズマｃｖｄ装置
TW362118B (en) 1995-10-30 1999-06-21 Dow Corning Method for depositing amorphous SiNC coatings
AU2001278749A1 (en) 2000-08-18 2002-03-04 Tokyo Electron Limited Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
US7094708B2 (en) 2003-01-24 2006-08-22 Tokyo Electron Limited Method of CVD for forming silicon nitride film on substrate
JP4474840B2 (ja) * 2003-03-26 2010-06-09 株式会社石川製作所 窒化シリコン膜の製造方法
JP4228150B2 (ja) 2005-03-23 2009-02-25 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
KR101063083B1 (ko) * 2006-05-31 2011-09-07 도쿄엘렉트론가부시키가이샤 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
JP2008270706A (ja) * 2007-03-26 2008-11-06 Tokyo Electron Ltd 窒化珪素膜および不揮発性半導体メモリ装置
JP5069531B2 (ja) * 2007-09-28 2012-11-07 富士フイルム株式会社 窒化シリコン膜の形成方法
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
JP2010103484A (ja) * 2008-09-29 2010-05-06 Adeka Corp 半導体デバイス、その製造装置及び製造方法
JP2010192479A (ja) * 2009-02-14 2010-09-02 Philtech Inc 金属基板、金属基板に薄膜を形成する装置および金属基板を用いた太陽電池
JP2011023718A (ja) 2009-07-15 2011-02-03 Asm Japan Kk ＰＥＡＬＤによってＳｉ−Ｎ結合を有するストレス調節された誘電体膜を形成する方法
JP2011089186A (ja) 2009-10-26 2011-05-06 Tosoh Corp 炭窒化ケイ素含有膜、その製法、及びその用途
US20130157466A1 (en) * 2010-03-25 2013-06-20 Keith Fox Silicon nitride films for semiconductor device applications
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
JP5731841B2 (ja) 2011-02-02 2015-06-10 大陽日酸株式会社 シリコン窒化膜の形成方法
JP5941653B2 (ja) 2011-02-24 2016-06-29 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及びシリコン窒化膜の成膜装置
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
JP5922352B2 (ja) * 2011-08-11 2016-05-24 Ｓｐｐテクノロジーズ株式会社 窒化膜の製造装置及びその製造方法、並びにその製造プログラム
JP5925476B2 (ja) * 2011-12-09 2016-05-25 株式会社アルバック タングステン化合物膜の形成方法
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
TW201341569A (zh) 2012-02-14 2013-10-16 Novellus Systems Inc 用於半導體元件應用之氮化矽膜
JP2014060378A (ja) 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
US9905415B2 (en) 2013-10-03 2018-02-27 Versum Materials Us, Llc Methods for depositing silicon nitride films
JP6236709B2 (ja) 2014-10-14 2017-11-29 大陽日酸株式会社 シリコン窒化膜の製造方法及びシリコン窒化膜

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079938A1 (ja) 2013-11-28 2015-06-04 Ｓｐｐテクノロジーズ株式会社 窒化シリコン膜及びその製造方法、並びにその製造装置

Also Published As

Publication number Publication date
CN108713243B (zh) 2022-11-01
KR20180122619A (ko) 2018-11-13
CN108713243A (zh) 2018-10-26
EP3428959B1 (en) 2023-03-01
US10559459B2 (en) 2020-02-11
US20190088465A1 (en) 2019-03-21
EP3428959A4 (en) 2019-12-11
EP3428959A1 (en) 2019-01-16
WO2017154202A1 (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
US6159871A (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US8187951B1 (en) CVD flowable gap fill
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
KR101157683B1 (ko) 실리콘 산화막의 제조 방법
KR20180058232A (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
JPH04360533A (ja) 化学気相成長法
KR20140066220A (ko) 반도체 공정용 유동성 실리콘-탄소-질소 층
JP2005079254A (ja) 窒化シリコン膜の成膜方法
JP2011135084A (ja) ＳｉＯ２膜を堆積する方法
JPH098032A (ja) 絶縁膜形成方法
JP6236709B2 (ja) シリコン窒化膜の製造方法及びシリコン窒化膜
US20150140833A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
KR102418092B1 (ko) 실리콘 질화막의 제조 방법 및 실리콘 질화막
JP7030204B2 (ja) 基板処理装置、半導体装置の製造方法、基板処理方法およびプログラム
JP2006500778A (ja) ウェハ用二層ｌｔｏ背面シール
KR20160091326A (ko) 질화 실리콘막, 이의 제조방법, 및 이의 제조장치
JPH09167766A (ja) プラズマ化学気相成長装置及び半導体装置の製造方法
TWI684668B (zh) 氮化矽膜之製造方法及氮化矽膜
US20080207003A1 (en) Production method of semiconductor apparatus
KR20140086607A (ko) 박막 고속 증착방법 및 증착장치
Kim et al. Characterization of low-k dielectric SiCOH films deposited with decamethylcyclopentasiloxane and cyclohexane
JP2007096237A (ja) Ｓｉ含有膜及びその製造方法等
JPH08321499A (ja) 硅素化合物膜およびその形成方法
TW487970B (en) Film deposition method on semiconductor wafer surface
JP2023516077A (ja) 集積回路処理におけるウエハ反りの制御

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant