JP2006500778A - ウェハ用二層ｌｔｏ背面シール - Google Patents

ウェハ用二層ｌｔｏ背面シール Download PDF

Info

Publication number
JP2006500778A
JP2006500778A JP2004538947A JP2004538947A JP2006500778A JP 2006500778 A JP2006500778 A JP 2006500778A JP 2004538947 A JP2004538947 A JP 2004538947A JP 2004538947 A JP2004538947 A JP 2004538947A JP 2006500778 A JP2006500778 A JP 2006500778A
Authority
JP
Japan
Prior art keywords
layer
lto
forming
wafer
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004538947A
Other languages
English (en)
Other versions
JP4755421B2 (ja
Inventor
リー チン−シン
オウ ボーン−クーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2006500778A publication Critical patent/JP2006500778A/ja
Application granted granted Critical
Publication of JP4755421B2 publication Critical patent/JP4755421B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

ウェハ用二層ＬＴＯ背面シール。二層ＬＴＯ背面シールは、第一の主要面と第二の主要面とを有する低応力ＬＴＯ層を含み、この場合、低応力ＬＴＯ層の第一の主要面はウェハの主要面の１つに隣接している。二層ＬＴＯ背面シールは、更に、第一の主要面と第二の主要面とを有する高応力ＬＴＯ層を含み、この場合、この場合、高応力ＬＴＯ層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している。

Description

本発明は、低圧プラズマ化学蒸着法（ＬＰＰＥＣＶＤ）を用いたウェハ用の背面シールの低温酸化物（ＬＴＯ）堆積のための方法、殊に二層ＬＴＯ背面シールに関する。
オートドーピングは、エピタキシャル堆積のために使用されるシリコンウェハにおいて生じる問題の１つである。エピタキシャルプロセスの加熱サイクルの間、高度にドープされた（ｐ＋）シリコン基板は基板の背面を通じてドーパントを拡散し、これはウェハ正面に意図しないオーバードーピング効果をもたらす。これはウェハの縁部で最も顕著である。これは、大抵のデバイス製造者の許容量を超えて、エピタキシャルドーパントプロフィールの不均一性を招く。
ウェハの背面層はオートドーピング効果を低減させる。
ＳｉＯ２層の堆積のために種々の技術が使用されている。これらは、大気圧及び低圧の適用と、更に、キャリアガスを用いたケイ素と酸素との熱分解表面接触反応を利用する、化学蒸着法（ＣＶＤ）においてプラズマの点火を用いる（plasma enhanced:PE）方法とに大別することができる。
ヘイズ(haze)又はエピ−ヘイズ(epi-haze)は、平坦でない表面トポグラフィー（ミクロ粗さ）から、又は表面又は表面近傍の不完全性の密な集中から生じる非局在性光散乱である。
皮膜応力はウェハ上の皮膜に作用する圧縮力又は引張力である。高い皮膜応力を有するウェハ層は、低い皮膜応力を有するウェハ層よりも歪みに弱い。
既存の系の１つは、ウェハの背面上に単一ＬＴＯ層を提供する。しかしながら、製造された層は典型的に５００ｎｍを上回る厚さであり、ウェハの正面上のヘイズ及びウェハの歪みの問題は解決されない。
１つの観点における幅広い範囲において、本発明は、以下：
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はウェハの１つの主要面に隣接している；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ層、この場合、高応力ＬＴＯ層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
を含有することを特徴とする、第一の主要面と第二の主要面とを有するウェハ用二層ＬＴＯ背面シールを含む。
他の観点における幅広い範囲において、本発明は、以下の工程：
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層を形成し、第一の主要面をウェハの１つの主要面上に形成する工程；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ層を、低応力ＬＴＯ層の第二の主要面上に形成する工程；
を含むことを特徴とする、２つの主要面を有するウェハ用二層ＬＴＯ背面シールを形成する方法を含む。
他の観点における幅広い範囲において、本発明は、以下：
ｐ＋基板 第一の主要面及び第二の主要面、
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はｐ＋基板の第一の主要面に隣接している；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ酸化ケイ素層、この場合、高応力ＬＴＯ酸化ケイ素層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
を含むことを特徴とする、ｐｐ＋シリコンエピタキシャルウェハに関する。
他の観点における幅広い範囲において、本発明は、以下：
ｎ＋基板 第一の主要面及び第二の主要面、
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はｎ＋基板の第一の主要面に隣接している；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ酸化ケイ素層、この場合、高応力ＬＴＯ酸化ケイ素層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
を含むことを特徴とする、ｎｎ＋シリコンエピタキシャルウェハに関する。
本発明の有利な形のウェハは、更に、添付の図に関して、制限をわずかに意図するか又は意図せずに例を用いて説明され、その際；
図１は二層ＬＴＯ背面シールを有するシリコンウェハを示し；かつ
図２はエピタキシャル層をウェハ正面上に堆積させた後の、二層ＬＴＯ背面シールを有するシリコンウェハを示す。
図１は、背面シールを形成する２つのＬＴＯ層を有するシリコンウェハを示す。基板１はドープされた（ｐ型又はｎ型の）シリコンである。層２は高シラン（ＳｉＨ４）フローを用いて高出力で高周波ＲＦを用いて形成された低応力ＬＴＯ層である。後続の洗浄プロセスの間に低いエッチング速度を有する高密度高応力ＬＴＯ層を提供するために、層３は、高出力で高周波ＲＦ及び低周波ＲＦの双方を用いて層２上に堆積される。
低応力ＬＴＯ層２はウェハの幾何学的寸法を制御し、ウェハの歪みを最小化する。低応力ＬＴＯ層は更に、エピタキシーの間のエピ−ヘイズを改善する作用を有する。
高応力ＬＴＯ層は、高密度及び従って低いエッチング速度を有する。これにより、背面シールが後続の洗浄プロセスの間に低応力ＬＴＯ層を維持することができ、それというのも高応力ＬＴＯ層の少量のみがエッチング可能であるためである。低応力ＬＴＯ層は高い堆積速度も有しており、これは高い処理量を意味する。低いエッチング速度を有する高応力ＬＴＯ層は、製造コストの低下をもたらす。
ＬＴＯプラズマ処理では、通常、希釈のためにＮ２が使用され、酸素キャリアガスとしてＮ２Ｏが使用され、ケイ素キャリアガスとしてＳｉＨ４が使用される。プラズマ相中で前記化合物はその個々のイオン成分に解離し、更に可動電子が、プラズマを発生させるための反応室に結合された高出力での高周波ＲＦにより加速される。プラズマ中の正イオンと接地ヒーターブロック上に存在するウェハとの間にはわずかな負の電圧がある。電位差によりイオンはウェハ表面に向けて加速され、このウェハ表面でイオンが二酸化ケイ素（ＳｉＯ２）の層を形成する。
高周波ＲＦ電力及び低周波ＲＦ電力は、通常、ＬＰＣＶＤプロセスを高めるためにＬＴＯ反応器中で使用される。高周波ＲＦ電力が電子を加速させることによりプラズマを発生させるために使用されるのに対して、低周波ＲＦ電力は、延長された時間に亘って重イオンが可動であるように形成すべき層の高密度化を高めるために使用される。
本発明の方法を用いて、ウェハは、内側の層が低応力を有しかつ外側の層が高応力を有する二層ＬＴＯ背面シールを用いて形成される。内側の層の応力は典型的には＜１００Ｍｐａであり、外側の層の応力は典型的には＜３００Ｍｐａである。内側の層はウェハのエピ−ヘイズ及びウェハの幾何学的寸法を制御する。外側の層はウェットベンチ洗浄の間の背面層の厚さの低下を制御する。
第１表は、二層ＬＴＯ背面シールを有するウェハを製造するための一連の工程を示す。
Figure 2006500778
第１表の工程５は、低応力ＬＴＯ層を形成するための、圧力、時間、温度、温度、高ＲＦ周波電力、低ＲＦ周波電力、Ｎ２、Ｎ２Ｏ及びＳｉＨ４の有利な範囲を示す。低応力ＬＴＯ層を形成するためには、高シランフロー、低出力での低周波ＲＦ、高出力での高周波ＲＦ及び低圧力が必要とされる。理想的には、流動速度、電力、圧力等は、第１表に示された範囲から選択される。パラメータの上記組合せにより、高堆積速度（典型的には５０００〜１２０００Å／分）が生じ、かつ低応力ＳｉＯ２層が生じる。前記層は典型的に不完全なＳｉＯ２ネットワークである。前記層によりウェハはほぼ無応力状態に保たれ、かつエピ−ヘイズレベルが改善される。前記層を使用した場合、ウェハのエピ−ヘイズレベルは典型的には０．１〜１ｐｐｍに低下するであろう。高出力での高周波ＲＦにより、高い堆積速度及び低い皮膜応力が生じる。前記工程における低圧力は、高シラン速度と同様に高堆積速度の発生を補助する。低応力層をウェハ上に堆積させることにより、エピタキシー堆積後にウェハ上に低度の反り及び歪みが生じるに過ぎない。これは、殊に５００ｎｍより厚い既存の単層ＬＴＯ背面シールを用いては達成が困難である。
第１表の工程６は、高応力ＬＴＯ層を形成するための、圧力、時間、温度、高ＲＦ周波電力、低ＲＦ周波電力、Ｎ２、Ｎ２Ｏ及びＳｉＨ４の有利な範囲を示す。高応力ＬＴＯ層を形成するためには、高出力での低周波ＲＦ、より高い圧力及び低シランフローが必要とされる。理想的には、流動速度、電力、圧力等は、第１表に示されたパラメータから選択される。工程６におけるパラメータの組合せにより、低堆積速度が生じ、かつ高密度ＬＴＯ層が生じる。高応力ＬＴＯ層を形成するためには、低周波ＲＦ電力が工程５よりも高くなるように選択され、かつシランフローが工程５よりも低くなるように選択され、かつ圧力が工程５よりも高くなるように選択される。高応力ＬＴＯ層は、ウェットベンチプロセス（これはＨＦ溶液を含む）におけるより低いエッチング速度を有し、有利に、工程５で形成される低応力層のエッチング速度の約４分の１である。高出力での低周波ＲＦにより、低いエッチング速度を有する高応力、高密度の層を形成する堆積層に衝撃を与えるイオン運動が加速される。高堆積圧力は、低堆積速度及び高皮膜応力を有する高密度の皮膜が生じるのを補助する。低シランフローも、低堆積速度及び高い皮膜応力を有する高密度の皮膜が生じるのを補助する。
ＬＴＯ背面シールの形成のために使用されるプロセスにおいて、高周波ＲＦは典型的には工業規格の通り１３．５６ＭＨｚであるが、適当な任意の周波数であってよい。低応力ＲＦは典型的には１００ｋＨｚ〜６００ｋＨｚである。更に典型的には、低ＲＦ周波数は工業規格の通り２００ｋＨｚであるが、適当な任意の周波数であってよい。
高応力ＬＴＯ層と低応力ＬＴＯ層との組合せにより、既存の単層ＬＴＯ背面シールデバイス上の視覚的なエッジエピ−ヘイズのより高度の抑制が著しくもたらされる。二層背面シールは高い堆積速度を有する。この速度は理想的には既存の単層ＬＴＯ背面シールの約３倍の高さであり、これにより二層背面シールの堆積における時間の有効性が示される。
低応力ＬＴＯ層及び高応力ＬＴＯ層の堆積は、理想的には連続的なプラズマ処理である。これは、２つのＬＴＯ背面シール層の間にネットワークを形成するのを補助する。高応力層と低応力層との間にネットワークを形成することの利点には、更に以下に記載するように、エピタキシー堆積の後でさえ、ウェハの反り及び歪みが低度であることが含まれる。前記利点は、ＬＴＯ背面シールの厚さには影響を受けない。
第１表のプロセスレシピで堆積された低応力ＬＴＯ層は、ウェットベンチプロセス及びエピタキシーにおいて、高応力ＬＴＯ外側皮膜よりも非常に高いエッチング速度を有する。高応力ＬＴＯ背面シール層は、ウェットベンチプロセスにおいて低いエッチング速度を有する。外側の高応力ＬＴＯ層はエピタキシャル高温アニーリングの間に応力解放を示さず、エピタキシーの間にウェハの最終的な幾何学的寸法への寄与をもたらさない。エピタキシーの間のウェハの最終的な幾何学的寸法への唯一の寄与は、正面エピタキシー層からであり、エピタキシー厚と若干関連している。
再び図１に関連して、図１は、内側の低応力ＬＴＯ層２と外側の高応力ＬＴＯ層３とを有するシリコンウェハ１を示す。高応力ＬＴＯ層３は、層の異なる密度のために、低応力ＬＴＯ層２よりも低いエッチング速度を有する。洗浄プロセス後、異なるエッチング速度により、高応力ＬＴＯ層３が、エピタキシーアニーリングの前に低応力ＬＴＯ層２へと広がるであろう。これは、洗浄プロセスの間に高応力ＬＴＯ層の厚さの幾分かを除去することにより克服することができる。
二層ＬＴＯ背面シールをウェハ上に形成した後、ウェハにＬＴＯエッジ除去処理を施し、ウェハのエッジ領域上の全てのＬＴＯ皮膜及びウェハ前面上の全ての痕跡のＬＴＯ皮膜を除去する。エッジの排除は典型的には０．００６〜５ｍｍである。このプロセスにより高応力の外側のＬＴＯ層の厚さが低下することはない。
エッジ除去プロセスに続き、ウェハにエッジ研磨及びエッジ研磨面洗浄処理を施す。エッジ研磨プロセスはウェハの背面から全てのＬＴＯ皮膜を除去するわけではない。エッジ研磨面洗浄では、典型的に０．０２〜０．５％のＨＦ濃度を有するＨＦ／Ｏ３の溶液を使用する。エッジ研磨面洗浄プロセスでは、典型的には、ＬＴＯ背面シールの厚さから５〜３０ｎｍを除去する。
研磨及び研磨面洗浄の後、研磨面の後洗浄を行う。研磨面の後洗浄では、更にＬＴＯ層の幾分かを除去する。研磨面の後洗浄におけるＨＦの濃度は典型的には０．１〜１％であり、これにより、典型的にはＬＴＯ背面シールの厚さの１０〜５０ｎｍが除去される。
エピタキシー前には少なくとも１回のウェットベンチ洗浄が必要である。ウェットベンチ洗浄は典型的にはＨＦ０．１〜１％を含み、これにより、ＬＴＯ背面シールの厚さが１〜３０ｎｍ除去される。
外側の高応力ＬＴＯ層３の鋭利なエッジ形状を制御するための方法の１つは以下の通りである：第一のウェットベンチプロセスの間に、高応力ＬＴＯ層よりも高いエッチング速度を有する内側の低応力ＬＴＯ層２をエッチングし、これにより、高応力ＬＴＯ層の一部が低応力ＬＴＯ層にオーバーハングする。これが生じる場合、高応力ＬＴＯ層の露出した下方面は、高応力ＬＴＯ層のトップと同様にエッチングされ、これにより、高応力ＬＴＯ層の残りの２倍のエッチング速度を有する高応力ＬＴＯ層のオーバーハング部分がもたらされる。従って、エピタキシーの前であっても、外側の高応力ＬＴＯ層のエッジの形状はトップ厚制御により制御される。
二層ＬＴＯ背面シールは、後−エピ歪みに対して他の効果を示す。ＬＴＯ背面シールの外側の高応力層はエピタキシーの間に皮膜応力解放を示さない。ＰＥＣＶＤ ＬＴＯ皮膜が多量の副次的要素を含み、かつ不完全なネットワークであることは十分に公知である。幾つかの副次的要素は、例えばＳｉＯｘ、ＳｉＮＨｘ及びＳｉＨｘ（ここで、ｘ＝１、２、３、４）である。更に多孔質であるＬＴＯ層はより多くの副次的要素を有する。（典型的には１０５０〜１２００℃の温度での）エピタキシー高温アニーリングの間に、副次的要素のガス発生及び皮膜ネットワークの再編成が生じる。エピタキシーの間、ＬＴＯ層は高密度層となる傾向にあり、これは熱的ケイ素酸化とほぼ同じ特性、例えば類似の後−エピエッチング速度を有する。これは、エピタキシー高温アニーリング後に、ＬＴＯ皮膜が、使用された堆積プロセスにかかわらず、熱酸化と同じ特性を有することを意味する。二層ＬＴＯ背面シールは、エピタキシー後に、単層ＬＴＯ背面シールと同じエッチング速度を有する。これは図２に示されており、ここでは、エピタキシャル材料の層５がウェハ１上に堆積され、高応力ＬＴＯ層及び低応力ＬＴＯ層が高密度化されて単層ＬＴＯ層４を形成する。
エピタキシーの間に、背面シールの厚さの更なる低下が生じる。高応力層において、厚さの典型的に２〜６％がエピタキシーの間に損失される。低応力層に関しては、典型的に厚さの３〜１０％が損失される。内側の低応力ＬＴＯ層における厚さの損失は、上記のようなＬＴＯ皮膜ネットワークの再編成に関連する。
しかしながら、本発明の背面シールはＨＦ溶液中でもより低いエッチング速度を有する。これは、エピタキシー高温アニーリングの間に水素元素のみがガスを発生することができ、窒素元素はケイ素結合と一緒に組み込まれるからである。これにより、高密度及び低エッチング速度を有するＬＴＯ背面シール中のＳｉ−Ｏ−Ｎネットワークが生じる。ＬＴＯ背面シールのネットワークの再編成の間に、内側の低応力層の密度が増加し、その後、外側の高応力層の密度が増加する。高応力ＬＴＯ層及び低応力ＬＴＯ層の双方が同一のネットワークに属し、かつ同一の材料から形成されているため、これらの層の間には、内側層とウェハとの間の結合よりも良好な結合が存在する。これによりウェハの幾何学的寸法が制御されて歪みが低下し、高応力層の有利な低エッチング速度が保たれる。
上記の二層ＬＴＯ背面シールと既存の単層背面シールとを比較した場合、二層ＬＴＯ背面シールは利点を示す。エピタキシーの前、双方のシールは、ウェハの幾何学的寸法へのほぼ同一の寄与をもたらす。エピタキシーの後、単層ＬＴＯシールは、ウェハの歪みを増加させる高応力寄与をもたらすが、二層ＬＴＯシールは同一のウェハ幾何学的寸法を維持する。この効果は、特に厚い背面シール（典型的には＞５００ｎｍ）を有する単層背面シールを用いて達成することはできない。
二層ＬＴＯ背面シールと同様に、ポリシリコン層が、ウェハと二層ＬＴＯ背面シールとの間に含まれてよい。有利に、ポリシリコン層の厚さは０．５〜２ミクロンである。ポリシリコン層は、不純物及び金属汚染物のための外面的なゲッタリングとして作用する。
上記の方法を用いて形成された典型的な二層ＬＴＯ背面シールは、有利に１０００〜１００００Åの厚さである。１ミクロン〜２０ミクロンの典型的なエピ厚と二層ＬＴＯ背面シールとを有するウェハは、ＡＤＥ容量型工具を用いて測定された、典型的には５０ミクロン未満、更に典型的には３０ミクロン未満、最も典型的には２５ミクロン未満の歪みを示す。ウェハは、典型的には更に、ＡＤＥ容量型工具を用いて測定された、３０ミクロン未満、更に典型的には２０ミクロン未満、最も典型的には１５ミクロン未満の反りを示す。KLA Tencor SP1又は同等のレーザー散乱体工具を用いて測定された、二層ＬＴＯ背面シールを有するウェハの典型的な局在化光散乱体（ＬＬＳ）は：ＬＬＳ＞０．１２８ミクロン、ウェハ当たり１００未満、典型的にはウェハ当たり３０未満；ＬＬＳ＞０．１５５ミクロン、ウェハ当たり５０未満、典型的にはウェハ当たり１０未満；ＬＬＳ＞０．１９３ミクロン、ウェハ当たり３０未満、典型的にはウェハ当たり１０未満；ＬＬＳ＞０．２８５ミクロン、ウェハ当たり２０未満、典型的にはウェハ当たり５未満。ヘイズ性能は、典型的には５０ｐｐｍ未満、更に典型的には２０ｐｐｍ未満、最も典型的には１５ｐｐｍ未満である。これは、二層ＬＴＯ背面シールを有するウェハに関する極めて良好なヘイズ及びＬＬＳ性能を示す。二層ＬＴＯ背面シールは、ウェットベンチ洗浄における典型的なエッチング速度又は１００ｎｍ未満をも有する。
シリコンエピタキシャルウェハは、ｐ型のエピタキシー層とｐ＋基板とを有するｐｐ＋ウェハであってよい。それとは別に、シリコンエピタキシャルウェハは、ｎ型のエピタキシー層とｎ＋基板とを有するｎｎ＋ウェハであってよい。
本発明による低応力ＬＴＯ層は、有利に、高周波ＲＦ電力を用いて形成される。高周波ＲＦの電力は、有利に２００〜１６００ワットであり、最も有利には３００〜１２００ワットである。低応力ＬＴＯ層の形成において使用される高周波数は、有利に約１３．５６ＭＨｚである。
低応力層は、有利に低圧を用いて形成される。低応力ＬＴＯ層を形成するために使用される圧力は、有利に２００〜４６７Ｐａである。
低応力ＬＴＯ層は、有利に高シラン流動速度を用いて形成される。低応力ＬＴＯ層を形成するために使用されるシランフローは、有利に５０〜１０００ｓｃｃｍである。低応力ＬＴＯ層を形成するために使用されるシランフローは、最も有利には１００〜６００ｓｃｃｍである。
低応力ＬＴＯ層を形成するために使用される温度は、有利に２５０〜６００℃である。低応力ＬＴＯ層を形成するために使用される温度は、最も有利に３００〜４５０℃である。
低応力ＬＴＯ層は、有利にＮ２の存在下で有利に８００〜７０００ｓｃｃｍの流動速度で形成される。低応力ＬＴＯ層の形成において使用されるＮ２流動速度は、最も有利には１０００〜４０００ｓｃｃｍである。
低応力ＬＴＯ層は、有利に、Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍの流動速度でも形成される。低応力ＬＴＯ層の形成において使用されるＮ２Ｏ流動速度は、最も有利には３０００〜１５０００ｓｃｃｍである。
高応力ＬＴＯ層は、有利に高出力で高周波ＲＦ電力を用いて形成される。高周波ＲＦの電力は、有利に２００〜１６００ワットである。高周波ＲＦの電力は、最も有利に３００〜１２００ワットである。高応力ＬＴＯ層の形成において使用される高周波数は、有利に１３．５６ＭＨｚである。
高応力ＬＴＯ層は、有利に、高出力で低周波ＲＦを用いても形成される。高応力ＬＴＯ層は、有利に、０〜８００ワットの電力で低周波ＲＦを用いて形成される。高応力ＬＴＯ層は、最も有利に、１００〜６００ワットの電力で低周波ＲＦを用いて形成される。高応力ＬＴＯ層の形成において使用される低周波数は、有利に１００〜６００ｋＨｚである。高応力ＬＴＯ層の形成において使用される低周波数は、最も有利に２００ｋＨｚである。
高応力ＬＴＯ層は、有利に高圧を用いて形成される。高応力ＬＴＯ層は、有利に、低応力ＬＴＯ層の形成のために使用される圧力よりも高い圧力を用いて形成される。高応力ＬＴＯ層を形成するのに使用される圧力は、有利に２００〜４６７Ｐａである。
高応力ＬＴＯ層は、有利に低シランフローを用いて形成される。高応力ＬＴＯ層は、有利に５０〜１０００ｓｃｃｍのシランフローを用いて形成される。高応力ＬＴＯ層は、最も有利に１００〜６００ｓｃｃｍのシランフローを用いて形成される。高応力ＬＴＯ層は、有利に、低応力ＬＴＯ層を形成する工程において使用される流動速度よりも緩慢な流動速度を有するシランフローを用いても形成される。
高応力ＬＴＯ層を形成するために使用される温度は、有利に２５０〜６００℃である。高応力ＬＴＯ層を形成するために使用される温度は、最も有利に３００〜４５０℃である。
高応力ＬＴＯ層は、有利にＮ２の存在下で有利に８００〜７０００ｓｃｃｍの流動速度で形成される。高応力ＬＴＯ層の形成において使用されるＮ２流動速度は、最も有利には１０００〜４０００ｓｃｃｍである。
高応力ＬＴＯ層は、有利に、Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍの流動速度でも形成される。高応力ＬＴＯ層の形成において使用されるＮ２Ｏ流動速度は、最も有利には３０００〜１５０００ｓｃｃｍである。
低応力ＬＴＯ層及び高応力ＬＴＯ層が堆積される際、ネットワークは有利に低応力層と高応力層との間に形成される。
ウェハは有利にｐ型シリコンウェハである。ウェハは有利にｎ型シリコンウェハであってもよい。
本発明によるｐｐ＋シリコンエピタキシャルウェハには、ｐ＋基板の第二の主要面上のエピタキシャル層が含まれる。エピタキシャル層は、有利に１〜５０ミクロンの厚さである。
低応力ＬＴＯ層及び高応力ＬＴＯ層の厚さは、有利に１０００Ａ〜１００００Ａである。
ｐｐ＋シリコンエピタキシャルウェハには、有利に更に、基板と低応力ＬＴＯ層との間のポリシリコン層が含まれる。ポリシリコン層の厚さは、有利に０．５〜２ミクロンである。
ｐｐ＋シリコンエピタキシャルウェハは、有利に５０ミクロン未満の歪みを示す。ｐｐ＋シリコンエピタキシャルウェハは、最も有利に２０ミクロン未満の歪みを示す。
ｐｐ＋シリコンエピタキシャルウェハは、有利に３０ミクロン未満の反りを示す。ｐｐ＋シリコンエピタキシャルウェハは、最も有利に１５ミクロン未満の反りを示す。
ｐｐ＋シリコンエピタキシャルウェハは、有利に５０ｐｐｍ未満のヘイズ性能を示す。ｐｐ＋シリコンエピタキシャルウェハは、最も有利に１５ｐｐｍ未満のヘイズ性能を示す。
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に１００未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に３０未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に５０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に３０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に２０未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に５未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。
ｐｐ＋シリコンエピタキシャルウェハは、有利にウェットベンチ洗浄され、その際、ウェットベンチ洗浄におけるエッチング速度は有利に１００ｎｍ未満である。
本発明によるｎｎ＋シリコンエピタキシャルウェハは、更に、ｎ＋基板の第二の主要面上のエピタキシャル層を含む。ｎｎ＋シリコンエピタキシャルウェハは、有利に１〜５０ミクロンの厚さであるエピタキシャル層を有する。
ｎｎ＋シリコンエピタキシャルウェハの低応力ＬＴＯ層及び高応力ＬＴＯ層の厚さは、有利に１０００Ａ〜１００００Ａである。
ｎｎ＋シリコンエピタキシャルウェハは、有利に更に、基板と低応力ＬＴＯ層との間のポリシリコン層を含む。ポリシリコン層の厚さは有利に０．５〜２ミクロンである。
ｎｎ＋シリコンエピタキシャルウェハは有利に５０ミクロン未満の歪みを示す。ｎｎ＋シリコンエピタキシャルウェハは最も有利に２０ミクロン未満の歪みを示す。
ｎｎ＋シリコンエピタキシャルウェハは、有利に３０ミクロン未満の反りを示す。ｎｎ＋シリコンエピタキシャルウェハは、最も有利に１５ミクロン未満の反りを示す。
ｎｎ＋シリコンエピタキシャルウェハは、有利に５０ｐｐｍ未満のヘイズ性能を示す。ｎｎ＋シリコンエピタキシャルウェハは、最も有利に１５ｐｐｍ未満のヘイズ性能を示す。
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に１００未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に３０未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に５０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に３０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に２０未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に５未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。
ｎｎ＋シリコンエピタキシャルウェハは、有利にウェットベンチ洗浄され、その際、ウェットベンチ洗浄におけるエッチング速度は１００ｎｍ未満である。
上記は本発明の有利な形を含む本発明を記載したものである。当業者にとって明らかであると思われる変法は、付属の請求項に定義されたような本発明の範囲に取り入れられることが予定されている。
二層ＬＴＯ背面シールを有するシリコンウェハを示す概略図。 エピタキシャル層をウェハ前面上に堆積させた後の、二層ＬＴＯ背面シールを有するシリコンウェハを示す概略図。
符号の説明
１ 基板、２ 低応力ＬＴＯ層、３ 高応力ＬＴＯ層、４ 単層ＬＴＯ層、５ エピタキシャル材料の層

Claims (46)

  1. 第一の主要面と第二の主要面とを有するウェハ用二層ＬＴＯ背面シールにおいて、以下：
    第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はウェハの１つの主要面に隣接している；及び
    第一の主要面と第二の主要面とを有する高応力ＬＴＯ層、この場合、高応力ＬＴＯ層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
    を含有することを特徴とする、第一の主要面と第二の主要面とを有するウェハ用二層ＬＴＯ背面シール。
  2. ウェハと低応力層との間に、更にポリシリコンの層が含まれている、請求項１記載のウェハ。
  3. ２つの主要面を有するウェハ上の二層ＬＴＯ背面シールを形成する方法において、以下の工程：
    第一の主要面と第二の主要面とを有する低応力ＬＴＯ層を形成し、第一の主要面をウェハの１つの主要面上に形成する工程；及び
    第一の主要面と第二の主要面とを有する高応力ＬＴＯ層を形成し、高応力ＬＴＯ層の１つの主要面を低応力ＬＴＯ層の第二の主要面に隣接させる工程；
    を含むことを特徴とする、２つの主要面を有するウェハ上の二層ＬＴＯ背面シールを形成する方法。
  4. 更に、高周波ＲＦ電力を用いて低応力ＬＴＯ層を形成する工程を含む、請求項３記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  5. 高周波ＲＦの電力が２００〜１６００ワットである、請求項４記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  6. 高周波ＲＦの電力が３００〜１２００ワットである、請求項４又は５記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  7. 低応力ＬＴＯ層の形成において使用する高周波数が約１３．５６ＭＨｚである、請求項４から６までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  8. 更に、低圧を用いて低応力ＬＴＯ層を形成する工程を含む、請求項３から７までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  9. 低応力ＬＴＯ層を形成するために使用する圧力が２００〜４６７Ｐａである、請求項８記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  10. 更に、高シラン流動速度を用いて低応力ＬＴＯ層を形成する工程を含む、請求項３から９までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  11. 低応力ＬＴＯ層を形成するために使用するシランフローが５０〜１０００ｓｃｃｍである、請求項１０記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  12. 低応力ＬＴＯ層を形成するために使用するシランフローが１００〜６００ｓｃｃｍである、請求項１０又は１１記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  13. 更に、２５０〜６００℃の温度を用いて低応力ＬＴＯ層を形成する工程を含む、請求項３から１２までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  14. 低応力ＬＴＯ層を形成するために使用する温度が３００〜４５０℃である、請求項１３記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  15. 更に、Ｎ２の存在下で８００〜７０００ｓｃｃｍの流動速度で低応力ＬＴＯ層を形成する工程を含む、請求項３から１４までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  16. 低応力ＬＴＯ層の形成において使用するＮ２流動速度が１０００〜４０００ｓｃｃｍである、請求項１５記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  17. 更に、Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍの流動速度で低応力ＬＴＯ層を形成する工程を含む、請求項３から１６までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  18. 低応力ＬＴＯ層の形成において使用するＮ２Ｏ流動速度が３０００〜１５０００ｓｃｃｍである、請求項１７記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  19. 更に、高出力で高周波ＲＦ電力を用いて高応力ＬＴＯ層を形成する工程を含む、請求項３から１８までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  20. 高周波ＲＦの電力が２００〜１６００ワットである、請求項１９記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  21. 高周波ＲＦの電力が３００〜１２００ワットである、請求項１９又は２０記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  22. 高応力ＬＴＯ層の形成において使用する高周波数が１３．５６ＭＨｚである、請求項１９から２１までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  23. 更に、高出力で低周波ＲＦを用いて高応力ＬＴＯ層を形成する工程を含む、請求項３から２２までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  24. ０〜８００ワットの電力で低周波ＲＦを用いて高応力ＬＴＯ層を形成する、請求項２３記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  25. １００〜６００ワットの電力で低周波ＲＦを用いて高応力ＬＴＯ層を形成する、請求項２３又は２４記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  26. 高応力ＬＴＯ層を形成する際に使用する低周波数が１００〜６００ｋＨｚである、請求項２２から２５までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  27. 高応力ＬＴＯ層を形成する際に使用する低周波数が２００ｋＨｚである、請求項２６記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  28. 更に、高圧を用いて高応力ＬＴＯ層を形成する工程を含む、請求項３から２７までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  29. 更に、低応力ＬＴＯ層を形成するために使用する圧力よりも高い圧力を用いて高応力ＬＴＯ層を形成する工程を含む、請求項２８記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  30. 高応力ＬＴＯ層を形成するために使用する圧力が２００〜４６７Ｐａである、請求項２８又は２９記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  31. 更に、低シランフローを用いて高応力ＬＴＯ層を形成する工程を含む、請求項３から３０までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  32. 高応力ＬＴＯ層を５０〜１０００ｓｃｃｍのシランフローを用いて形成する、請求項３１記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  33. 高応力ＬＴＯ層を１００〜６００ｓｃｃｍのシランフローを用いて形成する、請求項３１又は３２記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  34. 高応力ＬＴＯ層を、低高応力ＬＴＯ層を形成する工程において使用する流動速度よりも緩慢な流動速度のシランフローを用いて形成する、請求項３１から３３までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  35. 更に、２５０〜６００℃の少なくとも１つの温度を用いて高応力ＬＴＯ層を形成する工程を含む、請求項３から３４までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  36. 高応力ＬＴＯ層を形成するために使用する温度が３００〜４５０℃である、請求項３５記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  37. 更に、Ｎ２の存在下で８００〜７０００ｓｃｃｍの流動速度で高応力ＬＴＯ層を形成する工程を含む、請求項３から２０までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  38. 高応力ＬＴＯ層の形成において使用するＮ２流動速度が１０００〜４０００ｓｃｃｍである、請求項３７記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  39. 更に、Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍの流動速度で高応力ＬＴＯ層を形成する工程を含む、請求項３から３８までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  40. 高応力ＬＴＯ層の形成において使用するＮ２Ｏ流動速度が３０００〜１５０００ｓｃｃｍである、請求項３９記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  41. 低応力ＬＴＯ層と高応力ＬＴＯ層とを形成する工程が、低応力層と高応力層との間にネットワークを形成する工程を含む、請求項３から４０までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  42. ウェハがｐ型シリコンウェハである、請求項３から４１までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  43. ウェハがｎ型シリコンウェハである、請求項３から４１までのいずれか１項記載のウェハ上の二層ＬＴＯ背面シールを形成する方法。
  44. 請求項３から４３までのいずれか１項記載の方法を用いて形成されたウェハ。
  45. ｐｐ＋シリコンエピタキシャルウェハにおいて、以下：
    ｐ＋基板 第一の主要面及び第二の主要面、
    第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はｐ＋基板の第一の主要面に隣接している；及び
    第一の主要面と第二の主要面とを有する高応力ＬＴＯ酸化ケイ素層、この場合、高応力ＬＴＯ酸化ケイ素層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
    を含むことを特徴とする、ｐｐ＋シリコンエピタキシャルウェハ。
  46. ｎｎ＋シリコンエピタキシャルウェハにおいて、以下：
    ｎ＋基板 第一の主要面及び第二の主要面、
    第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はｎ＋基板の第一の主要面に隣接している；及び
    第一の主要面と第二の主要面とを有する高応力ＬＴＯ酸化ケイ素層、この場合、高応力ＬＴＯ酸化ケイ素層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
    を含むことを特徴とする、ｎｎ＋シリコンエピタキシャルウェハ。
JP2004538947A 2002-09-25 2003-09-18 ウェハ用二層ｌｔｏ背面シール Expired - Lifetime JP4755421B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG200205833-7 2002-09-25
SG200205833A SG114574A1 (en) 2002-09-25 2002-09-25 Two layer lto backside seal for a wafer
PCT/EP2003/010410 WO2004030060A1 (en) 2002-09-25 2003-09-18 Two layer lto temperature oxide backside seal for a wafer

Publications (2)

Publication Number Publication Date
JP2006500778A true JP2006500778A (ja) 2006-01-05
JP4755421B2 JP4755421B2 (ja) 2011-08-24

Family

ID=32041147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004538947A Expired - Lifetime JP4755421B2 (ja) 2002-09-25 2003-09-18 ウェハ用二層ｌｔｏ背面シール

Country Status (9)

Country Link
US (1) US8007914B2 (ja)
EP (1) EP1543545B1 (ja)
JP (1) JP4755421B2 (ja)
KR (1) KR100713112B1 (ja)
CN (1) CN100409407C (ja)
DE (1) DE60310100T2 (ja)
SG (1) SG114574A1 (ja)
TW (1) TWI228783B (ja)
WO (1) WO2004030060A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2251897B1 (en) * 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
DE102010006725B4 (de) * 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
US8846500B2 (en) * 2010-12-13 2014-09-30 Semiconductor Components Industries, Llc Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
CN109216212A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 背面密封晶片的方法
CN109216156B (zh) * 2017-07-04 2020-12-15 上海新昇半导体科技有限公司 一种背面密封晶片的方法
CN109216155A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 一种晶片背面密封的方法
CN109216157A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 晶片背面密封的方法
CN111681945A (zh) * 2020-05-11 2020-09-18 中环领先半导体材料有限公司 一种多晶背封改善大直径半导体硅片几何参数的工艺
CN114380326B (zh) * 2022-01-11 2023-05-09 辽宁石油化工大学 一种含氧缺陷钛酸锂锌负极材料及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929099B1 (ja) * 1970-03-27 1974-08-01
US4446194A (en) * 1982-06-21 1984-05-01 Motorola, Inc. Dual layer passivation
JPH02246117A (ja) * 1989-03-17 1990-10-01 Mitsubishi Electric Corp 薄膜形成方法
US5234851A (en) * 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
JPH03284848A (ja) * 1990-03-30 1991-12-16 Kyushu Electron Metal Co Ltd シリコンウェーハ
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
US5562770A (en) * 1994-11-22 1996-10-08 International Business Machines Corporation Semiconductor manufacturing process for low dislocation defects
EP0798765A3 (en) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
JPH1074770A (ja) * 1996-08-01 1998-03-17 Siemens Ag ドープされたシリコン基板
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法
JPH10223640A (ja) * 1997-02-12 1998-08-21 Nec Corp 半導体基板およびその製造方法
US6149987A (en) 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
US6440840B1 (en) * 2002-01-25 2002-08-27 Taiwan Semiconductor Manufactoring Company Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits

Also Published As

Publication number Publication date
KR20050004865A (ko) 2005-01-12
DE60310100T2 (de) 2007-05-16
SG114574A1 (en) 2005-09-28
EP1543545B1 (en) 2006-11-29
US8007914B2 (en) 2011-08-30
WO2004030060A1 (en) 2004-04-08
TW200408017A (en) 2004-05-16
EP1543545A1 (en) 2005-06-22
US20070065671A1 (en) 2007-03-22
TWI228783B (en) 2005-03-01
CN100409407C (zh) 2008-08-06
DE60310100D1 (de) 2007-01-11
JP4755421B2 (ja) 2011-08-24
CN1685478A (zh) 2005-10-19
KR100713112B1 (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
TWI396253B (zh) 以低蝕刻速率介電質襯裡改善間隙填充之方法
JP4279176B2 (ja) シリコン窒化膜の形成方法
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
JP4755421B2 (ja) ウェハ用二層ｌｔｏ背面シール
TW201308428A (zh) 堆積物去除方法
JP4545107B2 (ja) 膜質の安定な低誘電率膜の形成方法
CN115784774A (zh) 一种改善SiC Mos界面特性的方法
JP2009503845A (ja) 基材表面を不動態化する方法
KR102536884B1 (ko) 반도체 막들을 증착하기 위한 방법들
KR100676521B1 (ko) 저온 산화물 배면 실 형성 방법 및 이를 사용하여 제조되는웨이퍼
KR102046163B1 (ko) 반도체 소자의 제조방법
US20150064925A1 (en) Deposit removing method and gas processing apparatus
WO2006025164A1 (ja) 半導体装置の製造方法
JP2004119938A (ja) 酸化シリコン膜製造方法及び装置
JP2978704B2 (ja) 薄膜形成方法
JP2004103688A (ja) 絶縁膜の形成方法およびゲート絶縁膜
CN111033719A (zh) 绝缘体上半导体结构的制造方法
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
JP2006114802A (ja) Ｉｉｉ−ｖ族半導体層に上部層が積層されている構造体とその製造方法
CN1169207C (zh) 浅凹槽隔离结构的制造方法
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法
KR100739099B1 (ko) 에피택셜 웨이퍼 및 그 제조방법
JP2010189234A (ja) 低応力・拡散バリアー膜を備えた熱伝導部材

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080417

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080716

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100901

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20101115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4755421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term