CN109216155A - 一种晶片背面密封的方法 - Google Patents

一种晶片背面密封的方法 Download PDF

Info

Publication number
CN109216155A
CN109216155A CN201710537506.XA CN201710537506A CN109216155A CN 109216155 A CN109216155 A CN 109216155A CN 201710537506 A CN201710537506 A CN 201710537506A CN 109216155 A CN109216155 A CN 109216155A
Authority
CN
China
Prior art keywords
wafer
polysilicon
back surface
sealing
wafer substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710537506.XA
Other languages
English (en)
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201710537506.XA priority Critical patent/CN109216155A/zh
Publication of CN109216155A publication Critical patent/CN109216155A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种晶片背面密封的方法，包括以下步骤：提供一完成双面、边缘和切口抛光的晶片衬底；在所述晶片衬底的双面形成多晶硅层；采用湿法刻蚀去除所述晶片衬底正面上的多晶硅以及背面边缘斜角处的多晶硅；对所述晶片衬底进行正面抛光和清洗。在外延生长前采用本发明的方法对晶片进行背面密封可有效防止外延晶片时出现自掺杂的问题，方法易于实现，简便实用。

Description

一种晶片背面密封的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种晶片背面密封的方法。
背景技术
在晶片正面生长具有精确定义的电学和物理性质的外延层，是在晶片上制作各种器件的初始步骤。为了生长外延层，晶片通常配合基座的支撑放置在外延反应腔室中，提升反应腔室的温度，例如升温至800-1150摄氏度，通入反应气体，使该气体与晶片反应，在晶片正面形成外延层。为了在硅晶片上生长一层晶体硅，可以通入硅烷气体，如三氯氢硅(TCS)，使之流过硅晶片的正面。
在晶片正面淀积外延层之前，为了防止自掺杂，往往需要在外延淀积之前密封晶片背面。自掺杂通常是指从晶片背面释放掺杂物或污染物，以及在外延淀积过程中正面释放的掺杂物或污染物的沉积。在晶片背面密封缺失的情况下，由于外延淀积需要高温处理，在外延淀积过程中通常会发生自掺杂。自掺杂特别不利于器件的制作，因为在外延淀积期间沉积在晶片正面的掺杂物和污染物会改变外延层的电学特性，如改变电阻率等。掺杂物和污染物通常沉积在晶片正面相对于中心区域的边缘区域，因此，所得外延层的电学特性，由于自掺杂，会有方向上的变化。具体来说，由于自掺杂，额外的掺杂物会沿着晶片的某些区域沉积，从而导致外延层的电阻率会在晶片中心到这些区域的直径方向上发生变化。在实际应用中，如果要求外延层的电学特性在晶片的整个正面上相当均匀，那么由自掺杂引起的外延层电学特性的变化是非常不利的，并且可能导致所生产的晶片被废弃，特别是对于重掺杂的基片晶片。
现有的背面密封工艺一般采用在晶片衬底的双面形成多晶硅层或低温氧化层,然后在晶片的背面贴一层保护膜，再用湿法化学腐蚀方法将晶片正面的多晶硅层或低温氧化层去除。该工艺流程较复杂，且需要购置额外的贴膜设备。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种晶片背面密封的方法，用于解决现有技术中外延晶片时出现自掺杂的问题。
为实现上述目的及其他相关目的，本发明提供一种晶片背面密封的方法，包括以下步骤：
提供一完成双面、边缘和切口抛光的晶片衬底；
在所述晶片衬底的双面形成多晶硅层；
采用湿法刻蚀去除所述晶片衬底正面上的多晶硅以及背面边缘斜角(bevel)处的多晶硅；
对所述晶片衬底进行正面抛光和清洗。
可选地，采用硅胶分散浆料完成所述晶片衬底的双面、边缘和切口抛光。
可选地，采用低压化学气相沉积法在所述晶片衬底的双面形成多晶硅层。
可选地，在单个晶片清洗和/或蚀刻系统中，去除所述晶片衬底正面上的多晶硅以及背面边缘斜角(bevel)处的多晶硅。
可选地，采用碱性化学剂进行原子化边缘斜角清除和清洗(atomized bevelpurge and cleaning)以去除所述晶片衬底的背面边缘斜角处的多晶硅。
进一步可选地，边缘斜角清除的厚度小于等于3mm。
为实现上述目的及其他相关目的，本发明还提供一种外延晶片的方法，在进行外延生长之前，采用前述晶片背面密封的方法对晶片衬底进行背面密封，然后在所述晶片衬底的正面生长外延层。
为实现上述目的及其他相关目的，本发明还提供一种用于外延的背面密封晶片，在所述晶片的背面设有多晶硅密封层，且在所述晶片的背面进行了边缘斜角清除处理。
可选地，所述边缘斜角清除的厚度小于等于3mm。
可选地，所述晶片的正面用于外延层的生长。
如上所述，本发明的晶片背面密封的方法，具有以下有益效果：
本发明在晶片背面形成多晶硅密封层，并在形成多晶硅层后采用湿法刻蚀对晶片背面边缘斜角进行清除，在外延生长前利用单个晶片清洗和/或蚀刻系统即可实现，方法简便实用，可有效防止外延晶片时出现自掺杂的问题。
附图说明
图1显示为本发明实施例提供的晶片背面密封方法的示意图。
图2a-2d显示为本发明实施例提供的晶片背面密封及生长外延层的工艺流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
为了有效防止外延晶片时出现自掺杂的问题，本实施例将提供一种可用于外延生长的晶片背面密封的方法。
请参阅图1，本实施例提供的一种晶片背面密封的方法，包括以下步骤：
S1提供一完成双面、边缘和切口抛光的晶片衬底；
S2在所述晶片衬底的双面形成多晶硅层；
S3采用湿法刻蚀去除所述晶片衬底正面上的多晶硅以及背面边缘斜角处的多晶硅；
S4对所述晶片衬底进行正面抛光和清洗。
在外延工艺中，进行外延生长之前，可采用该方法对晶片衬底进行背面密封，然后再在所述晶片衬底的正面生长外延层，以避免自掺杂现象，从而有利于提高外延层在整个晶片衬底上电学和物理性质的均匀性。
此外，本实施例还提供一种用于外延的背面密封晶片，在所述晶片的背面设有多晶硅密封层，且在所述晶片的背面进行了边缘斜角清除处理。所述晶片的正面用于外延层的生长。其中，所述边缘斜角清除的厚度可以为0-3mm。
下面结合附图进一步详细说明本实施例提供的晶片背面密封的方法。
首先，准备一片完成双面、边缘和切口抛光的晶片衬底。所述晶片衬底可以是半导体晶圆，如硅晶圆。完成双面、边缘和切口抛光可以采用硅胶分散浆料或其他适合的抛光浆料。其中，晶片双面、边缘和切口抛光的工艺方法可以采用本领域技术人员的习知的技术手段，故在此不做赘述。
然后，在所述晶片衬底的双面形成多晶硅层。形成多晶硅层可以采用化学气相沉积，如低压化学气相沉积(LPCVD)等方法。本实施例中，采用一低压化学气相沉积炉完成多晶硅在所述晶片衬底上的双面沉积。如图2a所示，该步骤后，在晶片衬底100的正面和背面都沉积有多晶硅200’。
接下来，采用湿法刻蚀去除所述晶片衬底100正面上的多晶硅200’以及背面边缘斜角处的多晶硅200’，最终在晶片衬底100背面所保留下来的多晶硅即为多晶硅密封层200。
在本实施例中，可以采用一单个晶片清洗和/或蚀刻系统实施上述湿法刻蚀的步骤。
具体地，如图2b所示，可以在该系统中，采用湿法刻蚀去除所述晶片衬底100正面上的多晶硅200’；在去除所述晶片衬底100的背面边缘斜角处的多晶硅200’时，可以采用碱性化学剂进行原子化边缘斜角清除和清洗(atomized bevel purge and cleaning)。原子化边缘斜角清除和清洗可以更好的控制边缘斜角的去除程度，并得到光滑而清晰的界面。具体地，边缘斜角清除的厚度可以为0-3mm。
随后，对所述晶片衬底100进行正面抛光和清洗，得到可用于外延的背面密封晶片。如图2c所示，得到的背面密封晶片在背面设有多晶硅密封层，且在所述晶片的背面清除了边缘斜角。该步骤中的抛光和清洗方法可以采用本领域技术人员习知的技术手段，故在此不做赘述。
最后，如图2d所示，可以根据实际应用的需要，在所述晶片衬底100的正面生长外延层300。
综上所述，本发明在晶片背面形成多晶硅密封层，并在形成多晶硅层后采用湿法刻蚀对晶片背面边缘斜角进行清除，在外延生长前利用单个晶片清洗和/或蚀刻系统即可实现，方法简便实用，可有效防止外延晶片时出现自掺杂的问题。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种晶片背面密封的方法，其特征在于，所述方法包括以下步骤：
提供一完成双面、边缘和切口抛光的晶片衬底；
在所述晶片衬底的双面形成多晶硅层；
采用湿法刻蚀去除所述晶片衬底正面上的多晶硅以及背面边缘斜角处的多晶硅；
对所述晶片衬底进行正面抛光和清洗。
2.根据权利要求1所述的晶片背面密封的方法，其特征在于：采用硅胶分散浆料完成所述晶片衬底的双面、边缘和切口抛光。
3.根据权利要求1所述的晶片背面密封的方法，其特征在于：采用低压化学气相沉积法在所述晶片衬底的双面形成多晶硅层。
4.根据权利要求1所述的晶片背面密封的方法，其特征在于：在单个晶片清洗和/或蚀刻系统中，去除所述晶片衬底正面上的多晶硅以及背面边缘斜角处的多晶硅。
5.根据权利要求1所述的晶片背面密封的方法，其特征在于：采用碱性化学剂进行原子化边缘斜角清除和清洗以去除所述晶片衬底的背面边缘斜角处的多晶硅。
6.根据权利要求5所述的晶片背面密封的方法，其特征在于：边缘斜角清除的厚度小于等于3mm。
7.一种外延晶片的方法，其特征在于：在进行外延生长之前，采用权利要求1-6中任一项所述的晶片背面密封的方法对晶片衬底进行背面密封，然后在所述晶片衬底的正面生长外延层。
8.一种用于外延的背面密封晶片，其特征在于：在所述晶片的背面设有多晶硅密封层，且在所述晶片的背面进行了边缘斜角清除处理。
9.根据权利要求8所述的用于外延的背面密封晶片，其特征在于：所述边缘斜角清除的厚度小于等于3mm。
10.根据权利要求8所述的用于外延的背面密封晶片，其特征在于：所述晶片的正面用于外延层的生长。
CN201710537506.XA 2017-07-04 2017-07-04 一种晶片背面密封的方法 Pending CN109216155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710537506.XA CN109216155A (zh) 2017-07-04 2017-07-04 一种晶片背面密封的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710537506.XA CN109216155A (zh) 2017-07-04 2017-07-04 一种晶片背面密封的方法

Publications (1)

Publication Number Publication Date
CN109216155A true CN109216155A (zh) 2019-01-15

Family

ID=64992905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710537506.XA Pending CN109216155A (zh) 2017-07-04 2017-07-04 一种晶片背面密封的方法

Country Status (1)

Country Link
CN (1) CN109216155A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698131A (zh) * 2019-01-30 2019-04-30 上海华虹宏力半导体制造有限公司 超级结器件的晶圆背面工艺方法
CN111681945A (zh) * 2020-05-11 2020-09-18 中环领先半导体材料有限公司 一种多晶背封改善大直径半导体硅片几何参数的工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608095A (en) * 1983-02-14 1986-08-26 Monsanto Company Gettering
US5998283A (en) * 1996-08-19 1999-12-07 Shin-Etsu Handotai Co., Ltd. Silicon wafer having plasma CVD gettering layer with components/composition changing in depth-wise direction and method of manufacturing the silicon wafer
US6013564A (en) * 1996-10-03 2000-01-11 Nec Corporation Method of manufacturing semiconductor wafer without mirror polishing after formation of blocking film
CN1685478A (zh) * 2002-09-25 2005-10-19 硅电子股份公司 用于晶圆的两层lto背面密封
CN106158771A (zh) * 2015-04-17 2016-11-23 上海申和热磁电子有限公司 用于硅片的有去边超级背封层结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608095A (en) * 1983-02-14 1986-08-26 Monsanto Company Gettering
US5998283A (en) * 1996-08-19 1999-12-07 Shin-Etsu Handotai Co., Ltd. Silicon wafer having plasma CVD gettering layer with components/composition changing in depth-wise direction and method of manufacturing the silicon wafer
US6013564A (en) * 1996-10-03 2000-01-11 Nec Corporation Method of manufacturing semiconductor wafer without mirror polishing after formation of blocking film
CN1685478A (zh) * 2002-09-25 2005-10-19 硅电子股份公司 用于晶圆的两层lto背面密封
CN106158771A (zh) * 2015-04-17 2016-11-23 上海申和热磁电子有限公司 用于硅片的有去边超级背封层结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698131A (zh) * 2019-01-30 2019-04-30 上海华虹宏力半导体制造有限公司 超级结器件的晶圆背面工艺方法
CN109698131B (zh) * 2019-01-30 2022-06-17 上海华虹宏力半导体制造有限公司 超级结器件的晶圆背面工艺方法
CN111681945A (zh) * 2020-05-11 2020-09-18 中环领先半导体材料有限公司 一种多晶背封改善大直径半导体硅片几何参数的工艺

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
US7922813B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP6316824B2 (ja) 薄膜を有する太陽電池の製造方法
CN109216156A (zh) 一种背面密封晶片的方法
JP5370850B2 (ja) エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ
CN106133878A (zh) 用于线路中段(mol)应用的金属有机钨的形成方法
CN107574422B (zh) 半导体生产设备及其清洗方法
CN109216155A (zh) 一种晶片背面密封的方法
CN104078331A (zh) 单晶4H-SiC衬底及其制造方法
CN104412362A (zh) 碳化硅外延晶片及其制备方法
CN103820849A (zh) 一种减压生产12寸单晶硅外延片的工艺
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
CN103346078A (zh) 化学机械研磨的方法
CN106803480A (zh) 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用
TW202104636A (zh) 成膜方法及成膜裝置
CN109216157A (zh) 晶片背面密封的方法
CN107761165A (zh) 一种基于伯努利效应的底座及外延设备
CN109216212A (zh) 背面密封晶片的方法
JP2017034190A (ja) 炭化珪素エピタキシャルウエハの製造方法及び製造装置
CN109545653A (zh) 改善外延硅片边缘平坦度的方法
TW202302937A (zh) 一種改善外延晶圓平坦度的方法以及外延晶圓
JP3324573B2 (ja) 半導体装置の製造方法および製造装置
CN109518271A (zh) 一种SiC外延表面的预处理及外延生长方法
CN207353223U (zh) 一种半导体结构
TW202042290A (zh) 一種磊晶片的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190115

RJ01 Rejection of invention patent application after publication