CN109698131A - 超级结器件的晶圆背面工艺方法 - Google Patents
超级结器件的晶圆背面工艺方法 Download PDFInfo
- Publication number
- CN109698131A CN109698131A CN201910089981.4A CN201910089981A CN109698131A CN 109698131 A CN109698131 A CN 109698131A CN 201910089981 A CN201910089981 A CN 201910089981A CN 109698131 A CN109698131 A CN 109698131A
- Authority
- CN
- China
- Prior art keywords
- layer
- backside
- wafer
- super
- junction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000000407 epitaxy Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000007547 defect Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种超级结器件的晶圆背面工艺方法，是在晶圆上制作超级结器件的工艺，包含：第1步，在半导体基材上刻蚀形成第一层沟槽并进行填充；第2步，进行N型外延层的牺牲氧化层淀积；第3步，移除牺牲氧化层；第4步，进行晶圆背面的湿法刻蚀工艺；第5步，进行N型外延层的淀积；第6步，再次刻蚀形成第二层沟槽。或者是，在第5步N行外延层淀积之后再进行晶圆背面的湿法刻蚀工艺。本发明在N型外延层生长前或者N型外延层生长后加入背部多晶硅湿法刻蚀，在N型外延层生长前可以有效的避免N型外延层作业时候对背面封膜层的厚度的影响，在N型外延层生长后再进行湿法刻蚀可以有效的避免背面封膜层厚度均匀性不好的问题。
Description
技术领域
本发明涉及半导体制造领域，具体是指一种超级结器件的晶圆背面工艺方法。
背景技术
超级结产品是一种利用PN电荷平衡的体内Resurf技术来提升器件反向击穿电压BV的同时又保持较小的导通电阻的MOSFET结构。
超级结器件通过利用N/P交替配列的结构来代替传统VDMOS中的N漂移区，它结合业内熟知的VDMOS工艺，就可以制作得到超级结结构的MOSFET，它能在反向击穿电压与传统的VDMOS—致的情况下，通过使用低电阻率的外延层，使器件的导通电阻大幅降低。该薄层中P型杂质的载流子分布和N型杂质的载流子分布以及它们的匹配会影响器件的特性包括其反向击穿电压和电流处理能力。一般器件设计中都采用使交替的P/N薄层即P型薄层和N型薄层中达到最佳的电荷平衡以得到器件的最大的反向击穿电压，传统的超级结器件的工艺都采用外延工艺，一次性填充完成N/P之间的电荷平衡。其是在以N型外延层中刻蚀出多条的平行沟槽，然后在平行沟槽中填充P型外延材质而成，形成交替重复排列的P、N、P、N的结构。而其中的超级结产品SJN900V，因为采用的是两层沟槽叠加的工艺，因此需要在第一次沟槽完成后生长一层N型外延然后在作业形成第二层沟槽。参考图1所示，在第一次沟槽刻蚀形成之后，淀积一层N型外延层的牺牲氧化层，然后去除牺牲氧化层之后，再淀积N型外延层，再进行第二次沟槽刻蚀。SJN900V与传统SJ产品的背封膜层结构不同，采用的是氧化膜层和多晶硅的方式，在实际流片中会产生背部有缺陷的现象。
新的背封膜层结构虽然会解决Auto Doping(自掺杂，是背部的掺杂元素在工艺中外扩到作业工艺腔中然后又掺杂进入了晶圆的表面，影响了晶圆表面的掺杂浓度)的现象，但是在后续的工艺中会出现背面的颗粒状的残留缺陷，该颗粒无法被正常的清洗机台清洗干净
发明内容
本发明所要解决的技术问题在于提供一种针堆制作超级结器件的工艺中的晶圆背面工艺方法。
为解决上述问题，本发明提供一种超级结器件的晶圆背面工艺方法，是在晶圆上制作超级结器件的工艺，其包含如下的工艺步骤：
第1步，在半导体基材上刻蚀形成第一层沟槽并进行外延淀积填充；
第2步，进行N型外延层的牺牲氧化层淀积；
第3步，移除牺牲氧化层；
第4步，进行晶圆背面的湿法刻蚀工艺；
第5步，进行N型外延层的淀积；
第6步，再次刻蚀形成第二层沟槽。
进一步的改进是，所述第1步中，半导体基材为硅衬底或者是硅外延层。
进一步的改进是，所述的晶圆背面具有背面封膜层。
进一步的改进是，所述第5步的湿法刻蚀工艺能有效避免N型外延层淀积时对晶圆背面封膜层厚度的影响。
为解决上述问题，本发明提供一种超级结器件的晶圆背面工艺方法，包含如下的工艺步骤：
第1步，在半导体基材上刻蚀形成第一层沟槽并进行外延淀积填充；
第2步，进行N型外延层的牺牲氧化层淀积；
第3步，移除牺牲氧化层；
第4步，进行N型外延层的淀积；
第5步，进行晶圆背面的湿法刻蚀工艺；
第6步，再次刻蚀形成第二层沟槽。
进一步的改进是，所述第1步中，半导体基材为硅衬底或者是硅外延层。
进一步的改进是，所述的晶圆背面具有背面封膜层。
进一步的改进是，所述第5步的湿法刻蚀工艺能提高背面封膜层的均匀性。
本发明所述的超级结器件的晶圆背面工艺方法，在N型外延层生长前或者N型外延层生长后加入背部多晶硅湿法刻蚀，可以有效的解决晶圆背面颗粒缺陷的问题。在N型外延层生长前可以有效的避免N型外延层作业时候对背面封膜层的厚度的影响，在N型外延层生长后再进行湿法刻蚀可以有效的避免背面封膜层厚度均匀性不好的问题。两种工艺都可以实现安全的解决背面曲线的影响。
附图说明
图1是现有的超级结器件工艺中晶圆上沟槽刻蚀的工序示意图。
图2是本发明提供的超级结器件工艺中晶圆上沟槽刻蚀的工序示意图。
具体实施方式
本发明所述的超级结器件的晶圆背面工艺方法，是在晶圆上制作超级结器件的工艺，所述的晶圆背面已经贴附有背面封膜层。其包含如下的工艺步骤：
第1步，在半导体基材上，比如硅衬底或者硅外延层中刻蚀形成第一层沟槽，并进行外延淀积填充。
第2步，进行N型外延层的牺牲氧化层淀积。由于材料表面可能存在一些缺陷，通过形成牺牲氧化层可以消除这些缺陷。
第3步，移除牺牲氧化层。
第4步，进行晶圆背面的多晶硅的湿法刻蚀工艺。通过背部的湿法刻蚀，将多晶硅全部刻蚀掉。确保N型外延生长后背部没有多晶硅了，只有氧化膜层。
第5步，进行N型外延层的淀积。
第6步，再次刻蚀形成第二层沟槽。
本工艺在N型外延层淀积之前进行晶圆的背面多晶硅湿法刻蚀工艺，所述的湿法刻蚀工艺能有效避免N型外延层淀积时对晶圆背面封膜层厚度的影响。
本发明另提供一种超级结器件的晶圆背面工艺方法，包含如下的工艺步骤：
第1步，在硅衬底或者是硅外延层上刻蚀形成第一层沟槽，并进行外延淀积填充。
第2步，进行N型外延层的牺牲氧化层淀积。
第3步，移除牺牲氧化层。
第4步，进行N型外延层的淀积。
第5步，进行晶圆背面的多晶硅的湿法刻蚀工艺。
第6步，再次刻蚀形成第二层沟槽。
上述工艺方法与前一种相比，大部分工艺步骤相同，只是将背面的湿法刻蚀工艺步骤调整到N型外延层淀积之后，可以带来不同的技术效果。将背面湿法刻蚀工艺步骤后移，可以有效避免背面封膜层厚度均匀性不高的问题。
通过上述的工艺方法，在N型外延层生长前或者N型外延层生长后加入背部多晶硅湿法刻蚀，可以有效的解决晶圆背面颗粒缺陷的问题。在N型外延层生长前可以有效的避免N型外延层作业时候对背面封膜层的厚度的影响，在N型外延层生长后再进行湿法刻蚀可以有效的避免背面封膜层厚度均匀性不好的问题。两种工艺都可以实现安全的解决背面曲线的影响。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种超级结器件的晶圆背面工艺方法，是在晶圆上制作超级结器件的工艺，其特征在于：包含如下的工艺步骤：
第1步，在半导体基材上刻蚀形成第一层沟槽并进行外延填充；
第2步，进行N型外延层的牺牲氧化层淀积；
第3步，移除牺牲氧化层；
第4步，进行晶圆背面的湿法刻蚀工艺；
第5步，进行N型外延层的淀积；
第6步，再次刻蚀形成第二层沟槽。
2.如权利要求1所述的超级结器件的晶圆背面工艺方法，其特征在于：所述第1步中，半导体基材为硅衬底或者是硅外延层。
3.如权利要求1所述的超级结器件的晶圆背面工艺方法，其特征在于：所述的晶圆背面具有背面封膜层。
4.如权利要求1所述的超级结器件的晶圆背面工艺方法，其特征在于：所述的牺牲氧化层用于消除表面缺陷。
5.如权利要求1所述的超级结器件的晶圆背面工艺方法，其特征在于：所述第5步的湿法刻蚀工艺能有效避免N型外延层淀积时对晶圆背面封膜层厚度的影响。
6.一种超级结器件的晶圆背面工艺方法，其特征在于：包含如下的工艺步骤：
第1步，在半导体基材上刻蚀形成第一层沟槽并进行外延填充；
第2步，进行N型外延层的牺牲氧化层淀积；
第3步，移除牺牲氧化层；
第4步，进行N型外延层的淀积；
第5步，进行晶圆背面的湿法刻蚀工艺；
第6步，再次刻蚀形成第二层沟槽。
7.如权利要求6所述的超级结器件的晶圆背面工艺方法，其特征在于：所述第1步中，半导体基材为硅衬底或者是硅外延层。
8.如权利要求6所述的超级结器件的晶圆背面工艺方法，其特征在于：所述的晶圆背面具有背面封膜层。
9.如权利要求6所述的超级结器件的晶圆背面工艺方法，其特征在于：所述第5步的湿法刻蚀工艺能提高背面封膜层的均匀性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910089981.4A CN109698131B (zh) | 2019-01-30 | 2019-01-30 | 超级结器件的晶圆背面工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910089981.4A CN109698131B (zh) | 2019-01-30 | 2019-01-30 | 超级结器件的晶圆背面工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109698131A true CN109698131A (zh) | 2019-04-30 |
| CN109698131B CN109698131B (zh) | 2022-06-17 |
Family
ID=66234626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910089981.4A Active CN109698131B (zh) | 2019-01-30 | 2019-01-30 | 超级结器件的晶圆背面工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109698131B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382556A (zh) * | 2020-11-23 | 2021-02-19 | 华虹半导体(无锡)有限公司 | 晶圆自制背封结构的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090166722A1 (en) * | 2007-12-28 | 2009-07-02 | Alpha & Omega Semiconductor, Ltd: | High voltage structures and methods for vertical power devices with improved manufacturability |
| CN102403216A (zh) * | 2010-09-09 | 2012-04-04 | 上海华虹Nec电子有限公司 | 使用湿法刻蚀制备超级结器件的方法 |
| CN109216155A (zh) * | 2017-07-04 | 2019-01-15 | 上海新昇半导体科技有限公司 | 一种晶片背面密封的方法 |
-
2019
- 2019-01-30 CN CN201910089981.4A patent/CN109698131B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090166722A1 (en) * | 2007-12-28 | 2009-07-02 | Alpha & Omega Semiconductor, Ltd: | High voltage structures and methods for vertical power devices with improved manufacturability |
| CN102403216A (zh) * | 2010-09-09 | 2012-04-04 | 上海华虹Nec电子有限公司 | 使用湿法刻蚀制备超级结器件的方法 |
| CN109216155A (zh) * | 2017-07-04 | 2019-01-15 | 上海新昇半导体科技有限公司 | 一种晶片背面密封的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382556A (zh) * | 2020-11-23 | 2021-02-19 | 华虹半导体(无锡)有限公司 | 晶圆自制背封结构的制造方法 |
| CN112382556B (zh) * | 2020-11-23 | 2022-10-28 | 华虹半导体(无锡)有限公司 | 晶圆自制背封结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109698131B (zh) | 2022-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807154B (zh) | 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法 | |
| US11688769B2 (en) | Semiconductor device with cap element | |
| US7029977B2 (en) | Fabrication method of semiconductor wafer | |
| US8901570B2 (en) | Epitaxial silicon carbide single crystal substrate and process for producing the same | |
| US8119494B1 (en) | Defect-free hetero-epitaxy of lattice mismatched semiconductors | |
| CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
| US20130119406A1 (en) | Silicon carbide substrate, semiconductor device, and methods for manufacturing them | |
| WO2023216648A1 (zh) | 提高超结结构外延生长稳定性及半导体器件制备的方法 | |
| CN104201211B (zh) | 制备SiC超快恢复二极管及工艺 | |
| US20170186742A1 (en) | Implementation of long-channel thick-oxide devices in vertical transistor flow | |
| JP6245416B1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
| CN111801804A (zh) | 沟槽mos型肖特基二极管及其制造方法 | |
| WO2010137146A1 (ja) | ダイオードの製造方法、及び、ダイオード | |
| CN109686837A (zh) | 一种高灵敏度霍尔元件的制备方法 | |
| SG182855A1 (en) | Semiconductor on insulator apparatus and method | |
| CN109698131A (zh) | 超级结器件的晶圆背面工艺方法 | |
| JP2014241350A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US8232581B2 (en) | Method for manufacturing an III-V engineered substrate and the III-V engineered substrate thereof | |
| CN106024632B (zh) | 带隙改性Ge PMOS器件及其制备方法 | |
| JP7381221B2 (ja) | ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ | |
| CN109390233A (zh) | 一种沟槽式肖特基的制造方法 | |
| JP5287796B2 (ja) | 半導体装置の製造方法 | |
| JP6558367B2 (ja) | 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法 | |
| CN112582469A (zh) | 衬底、半导体器件及其制备方法 | |
| CN110047756A (zh) | 一种特高压vdmos场效应管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |