JP7381221B2 - ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ - Google Patents

ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ Download PDF

Info

Publication number
JP7381221B2
JP7381221B2 JP2019090706A JP2019090706A JP7381221B2 JP 7381221 B2 JP7381221 B2 JP 7381221B2 JP 2019090706 A JP2019090706 A JP 2019090706A JP 2019090706 A JP2019090706 A JP 2019090706A JP 7381221 B2 JP7381221 B2 JP 7381221B2
Authority
JP
Japan
Prior art keywords
wafer
wide bandgap
bandgap semiconductor
layer
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019090706A
Other languages
English (en)
Other versions
JP2019201205A (ja
Inventor
デニフル ギュンター
フランツ ヘヒバウアー トビアス
フーバー マーティン
レーナート ヴォルフガング
ルップ ローラント
ハビエル サントス ロドリゲス フランシスコ
シュルツェ ハンス－ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019201205A publication Critical patent/JP2019201205A/ja
Application granted granted Critical
Publication of JP7381221B2 publication Critical patent/JP7381221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

各例は、ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハに関する。
例えば２５０μｍ未満の厚さの薄膜半導体ウェハは、ウェハ曲がりまたはウェハ反りを呈することがある。そのため、処理装置がこうした薄膜半導体ウェハを取り扱うことができず、薄膜半導体ウェハを完全に自動で処理することは不可能となることがある。半導体ウェハは、例えば再使用を可能にするため、ウェハ分割によって薄膜化可能である。
一例は、ワイドバンドギャップ半導体ウェハを処理する方法に関する。非単結晶支持体層が、ワイドバンドギャップ半導体ウェハの後面上に堆積される。さらに、エピタキシャル層が、ワイドバンドギャップ半導体ウェハの前面上に堆積される。当該方法は、エピタキシャル層の少なくとも一部を含むデバイスウェハと非単結晶支持体層を含む残留ウェハとが得られるよう、分割領域に沿って、ワイドバンドギャップ半導体ウェハを分割することを含む。
一例は、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法に関する。当該方法は、ワイドバンドギャップ半導体ブール上に第１の非単結晶支持体層を堆積することを含む。ワイドバンドギャップ半導体ブールは、非単結晶支持体層および薄膜ワイドバンドギャップ半導体層を含む第１の薄膜ワイドバンドギャップ半導体ウェハと第１の残留ワイドバンドギャップ半導体ブールとが得られるよう、第１の分離領域に沿って分離される。例えば、ワイドバンドギャップ半導体ブールの厚さは、薄膜ワイドバンドギャップ半導体層の厚さの少なくとも２倍である。別の非単結晶支持体層が、第１の残留ワイドバンドギャップ半導体ブール上に堆積される。第１の残留ワイドバンドギャップ半導体ブールは、別の薄膜ワイドバンドギャップ半導体ウェハと残留ワイドバンドギャップ半導体ブールとが得られるよう、別の分離領域に沿って分離される。
一例は、ワイドバンドギャップ半導体ウェハに関する。当該ワイドバンドギャップ半導体ウェハは、単結晶ワイドバンドギャップ半導体層を含む。単結晶ワイドバンドギャップ半導体層の厚さは、最小２５０μｍである。当該ワイドバンドギャップ半導体ウェハはさらに、単結晶半導体基板の表面に配置された非単結晶支持体層を含む。非単結晶支持体層の厚さは、最小１５０μｍである。非単結晶支持体層の熱膨張係数は、単結晶ワイドバンドギャップ半導体層の熱膨張係数の最大５％だけ、単結晶ワイドバンドギャップ半導体層の熱膨張係数と異なる。
装置および／または方法のいくつかの例を、例示としてのみであるが、添付図を参照しながら以下に説明する。
ワイドバンドギャップ半導体ウェハを処理する方法を示すフローチャートである。 複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法を示すフローチャートである。 非単結晶支持体層を含むワイドバンドギャップ半導体ウェハを示す概略的な断面図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。 ワイドバンドギャップ半導体ウェハを処理する方法の一例を示す図である。
いくつかの例を図示した添付図を参照しながら、種々の例をここでより完全に説明する。図中、線の太さ、層および／または領域の厚さは、明瞭性のために強調的に示したところがある。
したがって、別の各例では種々の修正形態および代替形態が可能であるが、そのうちいくつかの特定例を図示し、以下に詳細に説明する。ただし、ここでの詳細な説明は、別の各例を、説明する特定形態に制限するものではない。別の各例は、本開示の範囲内に該当する全ての修正物、等価物および代替物をカバーしうる。図の説明を通して、同一に実現可能であるか、または同一の機能もしくは類似の機能を提供するが相互に比較した場合には修正された形態として実現可能である、同様のもしくは類似の要素には、同一のまたは同様の番号を付してある。
或る要素が別の要素に「接続されている」もしくは「結合されている」という場合、各要素は直接に接続もしくは結合されていてもよいし、または１つもしくは複数の介在要素を介して接続もしくは結合されていてもよいと理解されたい。２つの要素Ａ，Ｂが「または」を使用して組み合わされている場合、明示的にまたは暗示的に別様に規定されていないかぎり、これは可能な組み合わせの全て、すなわちＡのみ、Ｂのみ、ならびにＡおよびＢが開示されているものと理解されたい。同じ組み合わせについての代替表現は「ＡおよびＢの少なくとも１つ」または「Ａおよび／またはＢ」である。同じことが、必要な変更を加えて、３つ以上の要素の組み合わせにも当てはまる。
特定例を説明する目的においてここで使用している語句は、別の各例を限定する意図に発するものでない。「１つの」「或る」「前記１つの」などの単数形を使用しておりかつ唯一の要素を使用することが必須であると明示的にもまたは暗示的にも規定されていない場合、別の各例は、同一の機能を実現する複数の要素を使用することもできる。同様に、１つの機能が複数の要素を使用して実現されると以下に規定されている場合、別の各例では、単独の要素または処理エンティティを使用して同一の機能を実現することができる。また、「から成る」「から成っている」「含む」および／または「含んでいる」なる語句が使用されている場合、記述されている特徴、完全体、ステップ、演算、プロセス、動作、素子および／または部品の存在が規定されるが、１つもしくは複数の他の特徴、完全体、ステップ、演算、プロセス、動作、素子、部品および／またはこれらの任意のグループの存在または追加が排除されるものではないことを理解されたい。
別様の規定がないかぎり、（技術用語および学術用語を含む）全ての語句は、ここでは、各例の属する分野の通常の意味において使用しているものとする。
以下では、「半導体ブール」とは、半導体インゴットおよび／または厚膜半導体ウェハであってよい。例えば、半導体ブールは、細長いロッドまたは細長いバーの形状を有することができる。厚膜半導体ウェハは、円盤または円筒の形状を有することができる。厚膜半導体ウェハの厚さは、最小２ｍｍであってよい。さらに、「半導体ウェハ」は、半導体材料のディスクであってよい。上記ディスクの厚さは、上記ディスクの、厚さに対して垂直な延長部よりも小さい、少なくとも１オーダーの等級、例えば少なくとも２オーダーの等級にあってよい。厚膜半導体ウェハの場合、厚さは、厚膜半導体ウェハの、厚さに対して垂直な延長部よりも小さい、おおよそ１オーダーの等級にあってよい。
図１には、ワイドバンドギャップ半導体ウェハを処理する方法１００の一実施形態のフローチャートが示されている。当該方法１００は、ワイドバンドギャップ半導体ウェハ上に非単結晶支持体層を堆積１１０することを含みうる。例えば、非単結晶支持体層は、ワイドバンドギャップ半導体ウェハの後面に堆積１１０される。非単結晶支持体層は、結晶層、例えば多結晶層、または非晶質層であってよい。非単結晶支持体層は、半導体材料、例えばワイドバンドギャップ半導体を含むことができる。例えば、非単結晶支持体層は、ワイドバンドギャップ半導体ウェハの後面に直接に堆積可能である。代替的に、非単結晶支持体層とワイドバンドギャップ半導体ウェハの後面との間に中間層を形成することもできる。
例えば、当該方法１００は、ワイドバンドギャップ半導体ウェハの後面とは反対側の、ワイドバンドギャップ半導体ウェハの前面に、エピタキシャル層を堆積１２０することを含みうる。エピタキシャル層は、例えばワイドバンドギャップ半導体ウェハの前面に直接にエピタキシャル成長させることができる。例えば、ワイドバンドギャップ半導体ウェハのみを非単結晶支持体層とエピタキシャル層との間に配置することができる。例えば、エピタキシャル層は、非単結晶支持体層と同じワイドバンドギャップ半導体材料上に成長させることができる。例えば、エピタキシャル層は、例えばワイドバンドギャップ半導体ウェハの単結晶部分上に直接に成長させることができる。
当該方法１００はさらに、分割領域に沿って、ワイドバンドギャップ半導体ウェハを分割１３０することを含みうる。分割１３０は、エピタキシャル層の少なくとも一部を含むデバイスウェハが得られるように実行可能である。例えば、分割領域は、エピタキシャル層の一部のみがデバイスウェハに対して残留するよう、エピタキシャル層内に配置することができる。代替的に、分割領域は、デバイスウェハがエピタキシャル層全体を含むことができるよう、ワイドバンドギャップ半導体ウェハ内に配置することができる。
分割領域は、例えばワイドバンドギャップ半導体ウェハの単結晶部分（例えば単結晶層）内に配置することができる。デバイスウェハは、単結晶ワイドバンドギャップ半導体材料を含むことができる（例えばデバイスウェハは単結晶半導体ウェハであってよい）。デバイスウェハは単結晶ワイドバンドギャップ半導体ウェハであってよく、例えば、デバイスウェハは、例えばこのデバイスウェハが分割１３０された後、非単結晶半導体材料の１０％未満（または５％未満、３％未満、１％未満もしくは０．５％未満）を含むことができる。例えば、デバイスウェハは、（例えば単結晶の）エピタキシャル層と分割されたワイドバンドギャップ半導体ウェハの（例えば単結晶の）部分とを含むことができる。
さらに、ワイドバンドギャップ半導体ウェハを分割１３０することにより、残留ウェハを得ることができる。残留ウェハは非単結晶支持体層を含みうる。さらに、残留層は、ワイドバンドギャップ半導体ウェハの残留部分、例えばワイドバンドギャップ半導体ウェハの単結晶層を含みうる。分割１３０は、例えば非単結晶支持体層を堆積１１０した後に実行可能である。
例えば、デバイスウェハは、残留ウェハの厚さの２倍超（または３倍超、５倍超もしくは１０倍超）の厚さを有することができる。例えば、残留ウェハの残留ワイドバンドギャップ半導体ウェハの厚さは、分割されたデバイスウェハの厚さの少なくとも２倍であってよい。
例えば、非単結晶支持体層を設けることにより、さらに残留ウェハまたは残留ウェハの単結晶ワイドバンドギャップ半導体ウェハ基板を分割することが可能となる。非単結晶支持体層は、ワイドバンドギャップ半導体ウェハの機械的支持を行うことができ、かつ／またはワイドバンドギャップ半導体ウェハの全厚さを増大して、ワイドバンドギャップ半導体ウェハの取り扱いを可能にすることができる。非単結晶支持体層はさらに、ワイドバンドギャップ半導体ウェハ基板の使用を可能にし、例えば、ワイドバンドギャップ半導体ウェハ基板全体が使用可能となる。例えば、さらなる分割プロセスにおいて、別のデバイスウェハを形成可能である。ワイドバンドギャップ半導体ウェハ基板全体を使用することにより、コストを低減できる。なぜなら、新たなデバイスウェハ、例えば薄膜ワイドバンドギャップ半導体ウェハのためのコストは、非単結晶支持体層を形成するためのコストより高くなりうるからである。例えば、非単結晶支持体層は、単結晶ワイドバンドギャップ半導体ウェハよりも形成が容易でありかつ／または迅速でありかつ／または安価でありうる。
ワイドバンドギャップ半導体ウェハの分割は、例えば研削によるウェハの薄膜化よりも複雑でありうる。ただし、分割により、例えばワイドバンドギャップ半導体ウェハの残留部分のさらなる使用が可能となる。研削は、例えば経済上の理由のため、他の材料の薄膜化、例えば非単結晶ウェハまたは非単結晶層（例えば非晶質層）の薄膜化に使用可能である。
例えば、非単結晶支持体層の熱膨張係数は、ワイドバンドギャップ半導体ウェハの熱膨張係数の最大１０％（または最大５％、最大３％、最大１％もしくは最大０．１％）だけ、ワイドバンドギャップ半導体ウェハの熱膨張係数と異なりうる。ワイドバンドギャップ半導体ウェハの熱膨張係数と同等のまたは等しい熱膨張係数を有する非単結晶支持体層を設けることにより、非単結晶支持体層によって支持されるワイドバンドギャップ半導体ウェハの変形を回避することができる。例えば、同等の熱膨張係数により、種々の温度で、非単結晶支持体層によって支持されるワイドバンドギャップ半導体ウェハの処理が可能となる。
例えば、非単結晶支持体層は、最小４０μｍ／ｈ（または最小５０μｍ／ｈ、最小６０μｍ／ｈ、最小８０μｍ／ｈもしくは最小１００μｍ／ｈ）の堆積速度で堆積可能である。例えば、化学蒸着法（ＣＶＤ）、レーザーＣＶＤおよび／またはクローズスペースエピタキシを、非単結晶支持体層の堆積に使用可能である。例えば、非単結晶支持体層の機械的安定性のみが要求され、非単結晶支持体層への電気的要求が存在しないため、高い堆積速度を利用可能である。高い堆積速度により高速の処理が可能となり、したがって製造コストを低減することができる。
例えば、保護層は、非単結晶支持体層の堆積中、ワイドバンドギャップ半導体ウェハの前面に配置可能である。保護層（例えばカーボンキャップ）は、非単結晶支持体層の堆積前に、前面に形成可能であるかまたは前面に堆積可能である。当該保護層は、非単結晶支持体層を堆積した後、例えばエピタキシャル層を前面に堆積可能にするため、除去可能である。当該保護層は、例えば非単結晶支持体層の堆積中、ワイドバンドギャップ半導体ウェハの前面での層成長を防止することができる。
例えば、非単結晶支持体層は、ワイドバンドギャップ半導体ウェハが炭化ケイ素ウェハである場合、ポリシリコンカーバイド層およびモリブデン層の一方であってよい。例えば、非単結晶支持体層は、異なる材料から成る少なくとも２つの部分層を含むことができる。例えば、非単結晶支持体層は、ポリシリコンカーバイドから成る第１の部分層とモリブデンおよび／または炭素、例えばグラファイトから成る第２の部分層とを含むことができる。
例えば、非単結晶支持体層（および例えばワイドバンドギャップ半導体ウェハの残留部分）を含む残留ウェハの全厚さは、最小２００μｍ（または最小３００μｍ、最小４００μｍもしくは最小５００μｍ）かつ／または最大１５００μｍ（または最大１３００μｍ、最大１０００μｍもしくは最大７００μｍ）であってよい。例えば、非単結晶支持体層は、ワイドバンドギャップ半導体ウェハの分割後に残留ウェハの充分な全厚さが得られるよう、所定の厚さで堆積可能である。例えば、残留ウェハの全厚さは、非単結晶支持体層の堆積により、標準的な半導体装置による残留ウェハをさらに処理可能とすることに適するように選定可能である。
例えば、当該方法は、残留ウェハの非単結晶支持体層上、例えば残留ウェハの非単結晶支持体層上に直接に、別の非単結晶支持体層を堆積することを含みうる。例えば、非単結晶支持体層の堆積後、ワイドバンドギャップ半導体ウェハ（または各残留ウェハ）は、複数のデバイスウェハが得られるよう、数回の分割が可能である。別の非単結晶支持体層は、例えば別のデバイスウェハの分割後、各残留ウェハの厚さがウェハの処理に必要なワイドバンドギャップ半導体ウェハの最小全厚さより小さい場合に、例えば堆積可能である。別の非単結晶支持体層の堆積により、例えば別のデバイスウェハの分割後、各残留ウェハのさらなる処理が可能となる。
例えば、別の非単結晶支持体層の材料は、非単結晶支持体層の材料と異なっていてよい。例えば、種々の材料を用いることにより、各非単結晶支持体層を堆積することができ、かつ／または非単結晶支持体層を堆積するコストを低減することができる。
例えば、非単結晶支持体層および別の非単結晶支持体層を含む残留ウェハの厚さは、最大４００μｍ（または最大３００μｍもしくは最大２００μｍ）だけ、ワイドバンドギャップ半導体ウェハの分割前、例えばエピタキシャル層の堆積前または堆積後の、残留ワイドバンドギャップ半導体ウェハの厚さと異なっていてよい。例えば、別の非単結晶支持体層の厚さは、ワイドバンドギャップ半導体ウェハまたは各残留ウェハの厚さ全体が、ワイドバンドギャップ半導体ウェハまたは各残留ウェハからデバイスウェハを分割する間、ほぼ一定に留まりうるよう、デバイスウェハの厚さと同等であってよい。例えば、別の非単結晶支持体層の厚さは、ワイドバンドギャップ半導体ウェハの厚さ全体が、ワイドバンドギャップ半導体ウェハからのデバイスウェハを分割する間、一定に留まりうるよう、デバイスウェハの厚さおよび／またはエピタキシャル層の厚さに依存させることができる。例えば、非単結晶支持体層の堆積後、２つ以上のデバイスウェハをワイドバンドギャップ半導体ウェハから分割することができ、別の非単結晶支持体層は、２つ以上のデバイスウェハの全厚さに依存する厚さを有することができる。
例えば、当該方法は、別のエピタキシャル層を残留ウェハの前面に堆積することを含みうる。当該方法はさらに、別のエピタキシャル層を含む別のデバイスウェハと非単結晶支持体層を含む別の残留ウェハとが得られるよう、別の分割領域に沿って、残留ウェハを分割することを含みうる。当該方法は、例えば残留ウェハをさらに分割した後、別の残留ウェハの非単結晶支持体層上に別の非単結晶支持体層を堆積することを含みうる。別の非単結晶支持体層は、別のデバイスウェハの全厚さの最小７０％（または最小８０％もしくは最小９０％）かつ／または最大１３０％（または最大１２０％もしくは最大１１０％）の厚さを有しうる。デバイスウェハの厚さは、例えば最大３００μｍ（または最大２００μｍ、最大１１０μｍ、最大５０μｍもしくは最大２０μｍ）であってよい。例えば、別の非単結晶支持体層は、別のデバイスウェハが得られるよう、残留ウェハの分割前に堆積可能である。
一例によれば、当該方法はさらに、ワイドバンドギャップ半導体ウェハ内、例えばエピタキシャル層内にワイドバンドギャップ半導体デバイスのドープ領域を形成することを含みうる。当該ドープ領域は、非単結晶支持体層の堆積後に形成可能である。ドープ領域は、ダイオードのアノード領域もしくはカソード領域、またはトランジスタ（例えばＭＯＳＦＥＴもしくはＩＧＢＴ）のソース領域、ボディ領域、ドレイン領域、エミッタ領域、ベース領域もしくはコレクタ領域であってよい。ドープ領域は、ｎ型ドープ領域またはｐ型ドープ領域であってよい。例えば、ドープ領域は、ワイドバンドギャップ半導体ウェハの分割前に形成可能である。例えば、ワイドバンドギャップ半導体ウェハ上に形成される対応する複数のワイドバンドギャップ半導体デバイスの複数のドープ領域は、同時に形成可能である。
例えば、当該方法はさらに、例えば非単結晶支持体層の堆積後、ワイドバンドギャップ半導体ウェハの前面にワイドバンドギャップ半導体デバイスのメタライゼーション構造を形成することを含みうる。例えば、複数のワイドバンドギャップ半導体デバイスに対する各メタライゼーション構造を形成可能である。例えば、メタライゼーション構造は、ワイドバンドギャップ半導体ウェハの分割前に形成可能である。
例えば、半導体プロセスは、分割前に、１０００℃超の温度で実行可能である。例えば、デバイスウェハは、分割前に前面に形成された構造の経時劣化を回避するため、分割後、最高１０００℃の温度で処理される。
例えば、１つもしくは複数のワイドバンドギャップ半導体デバイスを、ワイドバンドギャップ半導体ウェハ上に形成することができる。例えば、各ワイドバンドギャップ半導体デバイスは、トランジスタを含む。少なくとも１つのゲートトレンチおよびトランジスタのゲート電極を分割前に形成することができる。
トランジスタは、電界効果トランジスタ（例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ））であってよい。トランジスタのゲートは、ワイドバンドギャップ半導体基板内へ延在するゲートトレンチ内に配置できるか、またはワイドバンドギャップ半導体基板のラテラル面上に配置できる。トランジスタは、１つもしくは複数のトランジスタセルを含みうる。例えば、ワイドバンドギャップ半導体基板は、トランジスタの、１つもしくは複数のソース領域、１つもしくは複数のボディ領域、およびドリフト領域を含みうる。１つもしくは複数のソース領域およびドリフト領域は、それぞれ第１の導電型であってよい（例えばｎ型ドープされていてよい）。１つもしくは複数のボディ領域は、第２の導電型であってよい（例えばｐ型ドープされていてよい）。
トランジスタは、ワイドバンドギャップ半導体基板の前面とワイドバンドギャップ半導体基板の後面との間に電流を導通するヴァーティカルトランジスタ構造であってよい。例えば、ワイドバンドギャップ半導体デバイスのトランジスタは、ソース接続構造部に接続された複数のソースドープ領域と、ゲート接続構造部および後面のドレインメタライゼーションもしくは後面のコレクタメタライゼーションに接続された複数のゲート電極もしくはゲート電極グリッドと、を含みうる。
例えば、ワイドバンドギャップ半導体ウェハは、ワイドバンドギャップ半導体ベース基板、ワイドバンドギャップ半導体ベース基板上もしくはワイドバンドギャップ半導体エピタキシャル層上に成長されたワイドバンドギャップ半導体エピタキシャル層を有するワイドバンドギャップ半導体ベース基板のいずれか一方でありうる。ワイドバンドギャップ半導体ウェハは、単結晶ウェハであってよく、または少なくとも単結晶ワイドバンドギャップ半導体層を含んでよい。
例えば、ワイドバンドギャップ半導体ウェハは、ケイ素のバンドギャップ（１．１ｅＶ）より大きいバンドギャップを有しうる。特に、ワイドバンドギャップ半導体ウェハは、２ｅＶより大きいバンドギャップ、例えば３ｅＶより大きいバンドギャップを有する。例えば、ワイドバンドギャップ半導体ウェハは、炭化ケイ素（ＳｉＣ）半導体ウェハまたはヒ化ガリウム（ＧａＡｓ）半導体ウェハまたは窒化ガリウム（ＧａＮ）半導体ウェハであってよい。
ワイドバンドギャップ半導体ウェハの前面は、半導体基板の後面よりも繊細かつ複雑な構造（例えばトランジスタのゲート）の構成に使用される面であってよい。後面の構造の形成についての、プロセスパラメータ（例えば温度）および取り扱いは、前面に形成される構造の経時劣化を回避するため、制限することができる。
ワイドバンドギャップ半導体ウェハ上に形成されるワイドバンドギャップ半導体デバイスは、パワー半導体デバイスであってよい。パワー半導体デバイスまたはその電気構造（例えば半導体デバイスのトランジスタ装置）は、例えば１００Ｖ超の降伏電圧もしくは阻止電圧（例えば２００Ｖ、３００Ｖ、４００Ｖもしくは５００Ｖの降伏電圧）または５００Ｖ超の降伏電圧もしくは阻止電圧（例えば６００Ｖ、７００Ｖ、８００Ｖもしくは１０００Ｖの降伏電圧）または１０００Ｖ超の降伏電圧もしくは阻止電圧（例えば１２００Ｖ、１５００Ｖ、１７００Ｖ、２０００Ｖ、３３００Ｖもしくは６５００Ｖの降伏電圧）を有することができる。
図２には、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法２００のフローチャートが示されている。方法２００は、ワイドバンドギャップ半導体ブール上に第１の非単結晶支持体層を堆積２１０することを含みうる。非単結晶支持体層は、例えば、多結晶層および／または非晶質層であってよい。
さらに、方法２００は、第１の薄膜ワイドバンドギャップ半導体ウェハが得られるよう、第１の分離領域（例えば分割領域もしくはソー切削領域）に沿って、ワイドバンドギャップ半導体ブールを分離２２０（例えば分割２２０および／またはソー切削２２０）することを含みうる。分割２２０に代えてもしくはこれに加えて、第１の薄膜ワイドバンドギャップ半導体ウェハは、ワイドバンドギャップ半導体ブールを例えば部分的にソー切削２２０することによっても得られる。薄膜ワイドバンドギャップ半導体ウェハは、非単結晶支持体層および薄膜ワイドバンドギャップ半導体層を含むことができる。非単結晶支持体層の厚さは、例えば最小１００μｍ（または最小１５０μｍ）であってよい。薄膜ワイドバンドギャップ半導体層は、例えば最小５０μｍ（最小１００μｍもしくは最小２５０μｍ）かつ／または最大５００μｍの厚さを有することができる。さらに、第１の残留ワイドバンドギャップ半導体ブールが得られる。例えば、ワイドバンドギャップ半導体ブールの厚さは、薄膜ワイドバンドギャップ半導体層の厚さの少なくとも２倍（または少なくとも５倍もしくは少なくとも１０倍）であってよい。
さらに、方法２００は、例えば非単結晶支持体層を含む第１の残留ワイドバンドギャップ半導体ブール上に、別の（例えば第２の）非単結晶支持体層を堆積２３０することを含みうる。別の非単結晶支持体層は、例えば第１の分離領域に沿ってワイドバンドギャップ半導体ブールを分離２２０した後（例えば分割した後もしくはソー切削した後）、堆積２３０することができる。
方法２００はさらに、第２の分離領域（例えば分割領域もしくはソー切削領域）に沿って、第１の残留ワイドバンドギャップ半導体ブールを分離２４０（例えば分割２４０もしくはソー切削２４０）することを含みうる。例えば、別の（例えば第２の）薄膜ワイドバンドギャップ半導体ウェハおよび別の（例えば第２の）残留ワイドバンドギャップ半導体ブールが得られる。別の薄膜ワイドバンドギャップ半導体ウェハは、例えば、別の非単結晶支持体層と別の薄膜ワイドバンドギャップ半導体層とを含むことができる。当該プロセスシーケンスは複数回反復可能である。
例えば、別の（例えば第３の）非単結晶支持体層は、第２の残留ワイドバンドギャップ半導体ブール上に堆積することができる。第２の残留ワイドバンドギャップ半導体ブールは、例えば別の（例えば第３の）薄膜ワイドバンドギャップ半導体ウェハと別の残留ワイドバンドギャップ半導体ブールとが得られるよう、別の分離領域（例えば分割領域もしくはソー切削領域）に沿って分離（例えば分割もしくはソー切削）可能である。別の薄膜ワイドバンドギャップ半導体ウェハは、別の非単結晶支持体層と薄膜ワイドバンドギャップ半導体層とを含むことができる。このため、別の非単結晶支持体層は、各別の残留ワイドバンドギャップ半導体ブール上に堆積可能であり、これにより複数の薄膜ワイドバンドギャップ半導体ウェハが形成される。当該プロセスは例えば複数回、例えば残留ワイドバンドギャップ半導体ブールの厚さがきわめて小さくなり、例えばこれが薄膜ワイドバンドギャップ半導体ウェハよりも薄くなって残留ワイドバンドギャップ半導体ブールの分割が不可能となるまで、反復可能である。
方法２００は、ワイドバンドギャップ半導体ブールから薄膜ワイドバンドギャップ半導体ウェハを供給もしくは分割もしくはソー切削するために用いることができる。これにより、薄膜ワイドバンドギャップ半導体ウェハに必要なワイドバンドギャップ半導体材料の量を低減することができる。非単結晶支持体層による（例えばさらなる処理のための）機械的安定性の提供が可能となりうる。ワイドバンドギャップ半導体ブールは、例えば最小２ｍｍ（または最小３ｍｍもしくは最小５ｍｍ）の厚さを有しうる。ワイドバンドギャップ半導体ブールは、ワイドバンドギャップ半導体インゴットおよび／または厚膜ワイドバンドギャップ半導体ウェハであってよい。例えば、ワイドバンドギャップ半導体ブールは、細長いロッドもしくは細長いバーの形状を有することができる。方法２００により、例えばワイドバンドギャップ半導体材料の必要量を低減しつつ、薄膜ワイドバンドギャップ半導体ウェハを提供することができる。
さらなる詳細および態様を上述もしくは下述の各実施形態に関連して言及する。図２に示した実施形態は、提案のコンセプトまたは上述もしくは下述の（例えば図１および図３－図４ｉの）１つもしくは複数の実施形態に関連して言及した１つもしくは複数の態様に対応する、１つもしくは複数の任意の付加的特徴を含むことができる。
図３には、ワイドバンドギャップ半導体ウェハ３００の図が示されている。ワイドバンドギャップ半導体ウェハ３００は、単結晶ワイドバンドギャップ半導体層３１０を含むことができる。単結晶ワイドバンドギャップ半導体層の厚さは、最小５０μｍ（または最小７０μｍ、最小９０μｍ、最小１００μｍ、最小１５０μｍ、最小２５０μｍ、最小３５０μｍ、最小５００μｍ、最小７００μｍもしくは最小１０００μｍ）かつ／または最大２０００μｍ（または最大１３００μｍ、最大１０００μｍもしくは最大８００μｍ）であってよい。例えば、３００μｍ超の厚さを有する単結晶ワイドバンドギャップ半導体層を、単結晶ワイドバンドギャップ半導体層３１０から複数の薄膜単結晶半導体ウェハを分割するために使用することができる。
ワイドバンドギャップ半導体ウェハ３００はさらに、非単結晶支持体層３２０を含むことができる。非単結晶支持体層は、結晶層、例えば非晶質層または多結晶層であってよい。例えば、非単結晶支持体層は、半導体材料、例えばワイドバンドギャップ半導体を含みうる。非単結晶支持体層は、単結晶半導体層の表面に配置可能である。非単結晶支持体層の厚さは、最小１００μｍ（または最小１５０μｍ、最小２００μｍ、最小２５０μｍ、最小３００μｍ、最小４００μｍ、最小５００μｍ、最小７００μｍもしくは最小１０００μｍ）かつ／または最大１５００μｍ（または最大１２００μｍ、最大１０００μｍ、最大７５０μｍ、最大５００μｍ、最大３５０μｍもしくは最大２００μｍ）であってよい。３００μｍ超（例えば３５０μｍ超）の非単結晶支持体層の厚さにより、例えば、単結晶ワイドバンドギャップ半導体層３１０から別の薄膜半導体ウェハを分割することができる。
例えば、非単結晶支持体層３２０は、ワイドバンドギャップ半導体ウェハ３００の全厚さを増大させ、例えば２５０μｍ未満の単結晶ワイドバンドギャップ半導体層の厚さを有する薄膜単結晶ワイドバンドギャップ半導体層を機械的に支持することができる。例えば、ワイドバンドギャップ半導体ウェハ３００の全厚さは、最小２００μｍ（または最小２５０μｍ）かつ／または最大１５００μｍ（または最大１３００μｍ）である。ワイドバンドギャップ半導体ウェハ３００の全厚さは、標準的な半導体装置を用いてワイドバンドギャップ半導体ウェハ３００を処理可能な厚さである。
非単結晶支持体層が設けられると、単結晶ワイドバンドギャップ半導体層全体の処理および／または使用が可能となる。単結晶ワイドバンドギャップ半導体層は高価な材料を含むことがあるのに対して、非単結晶支持体層の材料はさほど高価となることはない。例えば、ワイドバンドギャップ半導体ウェハ３００は炭化ケイ素ウェハであってよく、単結晶ワイドバンドギャップ半導体層は炭化ケイ素層であってよい。例えば、非単結晶支持体層は、ポリシリコンカーバイド層であってよい。非単結晶支持体層を設けることにより、例えば単結晶ワイドバンドギャップ半導体層から薄膜ワイドバンドギャップ半導体ウェハを分割することで、単結晶ワイドバンドギャップ半導体層が完全に使用可能もしくは処理可能となる。このために、ウェハのさらなる処理にとって臨界的な厚さに達した時点で、支持体層上に付加的なポリシリコンカーバイド層を堆積することができる。単結晶ワイドバンドギャップ半導体層の未使用の残留部分は、（例えば６０μｍ未満もしくは３０μｍ未満の厚さまで）低減可能であり、これにより、例えば単結晶ワイドバンドギャップ半導体層をより効率的に使用して、薄膜ワイドバンドギャップ半導体ウェハの製造コスト全体を低減することができる。
例えば、非単結晶支持体層の少なくとも一部の熱膨張係数は、単結晶ワイドバンドギャップ半導体層の熱膨張係数の最大１０％（または最大５％、最大３％、最大１％もしくは最大０．１％）だけ、単結晶ワイドバンドギャップ半導体層の熱膨張係数と異なっていてよい。非単結晶支持体層の一部は、例えば非単結晶支持体層の部分層であってよい。２つの層の熱膨張係数が同等であることにより、例えばワイドバンドギャップ半導体ウェハ３００が種々の温度で処理される場合の、ワイドバンドギャップ半導体ウェハ３００のウェハ曲がりを防止できる。
例えば、非単結晶支持体層の第１の部分層は、第１の材料を含むことができ、非単結晶支持体層の第２の部分層は、第１の材料とは異なる第２の材料を含むことができる。例えば、第１の材料と第２の材料とは異なる熱膨張係数を有することができる。例えば、単結晶ワイドバンドギャップ半導体層に隣接する部分層の熱膨張係数は、当該単結晶ワイドバンドギャップ半導体層の熱膨張係数の最大１０％だけ、当該単結晶ワイドバンドギャップ半導体層の熱膨張係数と異なっていてよく、別の部分層の熱膨張係数は、１０％超だけ、例えば当該単結晶ワイドバンドギャップ半導体層の熱膨張係数と異なっていてよい。
さらなる詳細および態様を上述もしくは下述の各実施形態に関連して言及する。図３に示した実施形態は、提案のコンセプトまたは上述もしくは下述の（例えば図１－図２および図４ａ－図４ｉの）１つもしくは複数の実施形態に関連して言及した１つもしくは複数の態様に対応する、１つもしくは複数の任意の付加的特徴を含むことができる。
図４ａ－図４ｉには、ワイドバンドギャップ半導体ウェハ４００を処理する方法の一例が示されている。ワイドバンドギャップ半導体ウェハ４００は、初期ウェハとして設けることができる。エピタキシャル層４１０が初期ウェハ上に堆積可能である。例えば、前面構造またはメタライゼーション構造４２０，４２２がエピタキシャル層４１０上に形成可能である。例えば、前面構造の形成後、例えば半導体デバイスを形成するために、ワイドバンドギャップ半導体ウェハ４００を分割することができる。例えば、図４ｄに示されているように、分割後、初期ウェハの少なくとも第１の部分を含む残留バルクウェハ４３０が得られる。例えば、分割後、デバイスウェハ４４０が得られる。デバイスウェハ４４０は、エピタキシャル層４１０およびメタライゼーション構造４２０，４２２を含むことができる。例えば、デバイスウェハ４４０はさらに、初期ウェハの第２の部分を含むことができる。初期ウェハの第２の部分は、例えばエピタキシャル層４１０より薄くてよい。
バルクウェハ４３０は、その前面４５０が下方を向くように転回可能である。バルクウェハ４３０は、その前面４５０の反対側の後面での堆積によって形成される支持体層４６０によって厚膜化可能である。バルクウェハ４３０および支持体層４６０は、新たな初期ウェハ４７０を形成することができる。例えば、新たな初期ウェハ４７０は、例えば前面のさらなる処理を可能とするため、前面４５０が上方を向くように転回可能である。表面の粗面性を低減するプロセス、例えばＣＭＰ、エッチング、研磨などを、前面４５０で実行可能である。別のエピタキシャル層を例えば新たな初期ウェハ４７０の後処理後に前面４５０に形成することができ、新たな初期ウェハ４７０を初期ウェハ４００に置換して、当該方法の反復を実行可能である。
さらなる詳細および態様を上述もしくは下述の各実施形態に関連して言及する。図４ａ－図４ｉに示した実施形態は、提案のコンセプトまたは上述もしくは下述の（例えば図１－図３の）１つもしくは複数の実施形態に関連して言及した１つもしくは複数の態様に対応する、１つもしくは複数の任意の付加的特徴を含むことができる。
例えば、再使用サイクルに関する制限が分割および再使用に関するいくつかのコンセプトに対して発生して、薄膜半導体ウェハの基板の完全な処理が不可能となることがある。例えば、残留ウェハ部分は、半導体ウェハの分割後、２５０μｍ未満の厚さを有しうる。当該残留部分の厚さが薄いことにより、そのさらなる使用が不可能となる。残留部分に要求される例えば２５０μｍ超の厚さを保証するために、分割前に厚膜エピタキシャル層を半導体ウェハ上に成長させてもよいが、当該エピタキシャル層はコストの増大をもたらす。これは、半導体ウェハの処理の改善されたコンセプトに対する１つの要求となりうる。
他のコンセプトによれば、２５０μｍの厚さを下回るウェハを完全に処理することは不可能である。よって、ウェハの分割および／または再使用を目的としたコンセプトでは、再使用サイクルに関する制限が発生しうる。例えば、初期基板（例えば初期ウェハ）が３５０μｍの初期厚さを有するのであれば、１１０μｍの分割厚さを使用することができる。いくつかのコンセプトによれば、バルクの残部がまだ使用可能であっても、初期基板の２ｘ分割（例えば３０μｍ超のＥｐｉ（エピタキシャル）デポジションを含む）の最大値を達成することができる。
例えば、提供されたコンセプトを使用することにより、バルクの残留部分も完全に使用可能である。提案の方法は、例えば、ウェハの後面上での、温度耐性を有しかつ／または低コストである堆積の使用を提供可能である。当該堆積は、例えば、ディスクの厚膜化、例えばウェハもしくは基板の厚膜化のためのみに利用可能であり、例えば、生じた（例えば分割された）デバイスウェハにおいて当該層はそれ以降見出されず、電気適合性を有さなくてよい。なお、当該付加的な層は、ウェハ曲がり／反りおよび粗面性の双方に関して、処理中、ウェハ製造性に負の影響を与えることはない。
例えば、ウェハの後面へのポリシリコンカーバイド（ポリＳｉＣ）の堆積は気相から行うことができ、例えば類似のガス系がＳｉＣエピタキシ（例えば炭化水素、シランおよび／またはシラン誘導体、および／または炭素およびケイ素（Ｓｉ）を適切な比で含むガス）において使用可能となる。また、塩素（Ｃｌ）を含むガス（例えばトリクロロシラン）の使用も、例えば高い表面拡散率ひいては高い成長率を達成するために考慮可能である。さらなる代替手段として、例えばレーザー化学蒸着法（ＣＶＤ）またはクローズスペースエピタキシの使用も可能である。
例えば、単結晶ウェハの前面は、例えばそこでの望ましくない成長を抑制するため、除去可能なカバー層（例えばカーボンキャップ）によって保護可能である。可能な構成は、例えば、使用される処理装置を適応化することで初期ウェハの厚さ全体を３５０μｍより格段に厚くなるよう選定することであり、これによりウェハ曲がりを最小化することができ、ウェハの取り扱いを容易にすることができる。このことに関して、初期ウェハの処理の開始時、当該初期ウェハには、例えばウェハを複数回再使用できるよう、後の再使用プロセスにおいて増大可能な対応する厚さを有するポリシリコンカーバイド層を設けることができる。当該プロセスは、最初の単結晶ＳｉＣ層が使用し尽くされるまで反復可能である。厚膜化は、分割プロセスが終了するたびに実行されなくてもよく、例えばポリシリコンカーバイドのケースでは、例えば使用されている処理装置に必要とされる場合にのみ実行されればよい。
一例は、ＳｉＣウェハを厚膜化する方法に関する。一態様は、例えば層を分割することによるＳｉＣウェハの再使用コンセプトにおいて、臨界的なウェハ厚さの不足が生じることを一貫して防止するため、ＳｉＣプロセスへの適合性を有する、ウェハの後面での層堆積に関しうる。当該分割層は、熱的要求のみならず機械的要求も満足することができる。こうした層の一例は、ポリＳｉＣ層であってよい。
提案のコンセプトを用いれば、基板を複数回再使用できるので、ＳｉＣ技術についての製造コストを低減することができる。提案のコンセプトは、均等に薄膜化された分割層に組み入れることができ、かつ／または種々のウェハ直径に対してスケーリングすることができる。
ウェハ前面上の厚膜エピタキシャル層は、ディスク／層の厚膜化を可能にする。他のコンセプトに比べて、提案のコンセプトは容易に実現可能であり、かつ／または製造プロセスに容易に含めることができ、かつ／または現在要求されているテストコンセプトの実現を可能にすることができる。
１つもしくは複数の上述した例および図とともに言及および説明した態様および特徴も同様に、他の例の同様の特徴との置換のため、または当該特徴を他の例に付加的に導入するために、１つもしくは複数の他の例と組み合わせ可能である。
説明および図は、単に開示の基本方式を説明するものに過ぎない。さらに、ここで言及した全ての例は、基本的に、当該分野の発展に寄与すべき発明者らによる開示の基本方式およびコンセプトについての読者の理解を助けるという例示の目的のためのみのものであることが明確に意図されている。基本方式、態様および開示の各例ならびにその特定の例に言及した全ての言説は、その等価物も包含することが意図されている。
明細書または特許請求の範囲における複数の動作、プロセス、演算、ステップまたは機能の開示は、例えば技術的理由についての明示的もしくは暗示的な別様のことわりがないかぎり、特定の順序において実行されるものとして理解されるべきでない。したがって、複数の動作または機能の開示は、こうした動作または機能が技術的理由のために入れ替え不能でないかぎり、特定の順序に限定されない。さらに、いくつかの例では、単独の動作、機能、プロセス、演算またはステップは、複数のサブ動作、サブ機能、サブプロセス、サブ演算またはサブステップをそれぞれ含んでよく、またはこれらに分割可能である。こうしたサブ動作は、明示的に除外されていないかぎり、単独の動作の開示に含まれてその一部をなしてよい。
さらに、これにより以下の特許請求の範囲が詳細な説明に組み込まれ、ここで、各請求項は、個別の例としてそれ自体で成立しうるものである。各請求項は個別の例としてそれ自体で成立しうるものであるが、（従属請求項が自身において１つもしくは複数の他の請求項との特定の組み合わせに言及している場合にも）他の例にはそれぞれ他の従属請求項または独立請求項の主題と当該従属請求項との組み合わせが含まれうることに注意されたい。こうした組み合わせは、特定の組み合わせを意図しないことが言明されていないかぎり、明示的に提案されているものとする。さらに、１つの請求項が直接に他のいずれかの独立請求項に従属しない場合にも、当該請求項の特徴は当該他のいずれかの独立請求項に含まれることが意図されている。

Claims (17)

  1. ワイドバンドギャップ半導体ウェハを処理する方法（１００）であって、前記方法（１００）は、
    炭化ケイ素ウェハであるワイドバンドギャップ半導体ウェハの後面に、ポリシリコンカーバイド層またはモリブデン層である非単結晶支持体層（３２０）を堆積（１１０）するステップと、
    前記ワイドバンドギャップ半導体ウェハの前面にエピタキシャル層を堆積（１２０）するステップと、
    前記エピタキシャル層の少なくとも一部を含むデバイスウェハと、前記非単結晶支持体層（３２０）を含む残留ウェハと、が得られるよう、前記前面に平行に延在する分割領域に沿って、前記ワイドバンドギャップ半導体ウェハを分割（１３０）するステップと、
    前記残留ウェハの前記非単結晶支持体層（３２０）に別の非単結晶支持体層を堆積するステップと、
    を含む方法（１００）。
  2. 前記非単結晶支持体層（３２０）の熱膨張係数は、前記ワイドバンドギャップ半導体ウェハの熱膨張係数の最大１０％だけ、前記ワイドバンドギャップ半導体ウェハの熱膨張係数と異なる、
    請求項１記載の方法（１００）。
  3. 前記非単結晶支持体層（３２０）を、最小５０μｍ／ｈの堆積速度で堆積（１１０）する、
    請求項１または２記載の方法（１００）。
  4. 前記非単結晶支持体層（３２０）を含む前記残留ウェハの全厚さは、最小２００μｍかつ最大１５００μｍである、
    請求項１から３までのいずれか１項記載の方法（１００）。
  5. 前記非単結晶支持体層（３２０）を堆積（１１０）するステップ中、前記ワイドバンドギャップ半導体ウェハの前記前面に保護層を配置する、
    請求項１から４までのいずれか１項記載の方法（１００）。
  6. 前記別の非単結晶支持体層の材料は、前記非単結晶支持体層（３２０）の材料とは異なる、
    請求項１から５までのいずれか１項記載の方法（１００）。
  7. 前記非単結晶支持体層（３２０）および前記別の非単結晶支持体層を含む前記残留ウェハの厚さは、前記ワイドバンドギャップ半導体ウェハを分割（１３０）するステップの前には、最大３００μｍだけ、前記ワイドバンドギャップ半導体ウェハの厚さと異なる、
    請求項１から６までのいずれか１項記載の方法（１００）。
  8. 前記別の非単結晶支持体層は、別のデバイスウェハの全厚さの最小９０％かつ最大１１０％の厚さを有する、
    請求項１から７までのいずれか１項記載の方法（１００）。
  9. 前記方法（１００）はさらに、
    前記残留ウェハの前面に別のエピタキシャル層を堆積するステップと、
    前記別のエピタキシャル層を含む別のデバイスウェハと、前記非単結晶支持体層（３２０）を含む別の残留ウェハと、が得られるよう、前記残留ウェハの前記前面に平行に延在する別の分割領域に沿って、前記残留ウェハを分割するステップと、
    を含む、
    請求項１から８までのいずれか１項記載の方法（１００）。
  10. 前記方法（１００）はさらに、
    前記非単結晶支持体層（３２０）を堆積（１１０）するステップの後、前記ワイドバンドギャップ半導体ウェハ内にワイドバンドギャップ半導体デバイスのドープ領域を形成するステップを含む、
    請求項１から９までのいずれか１項記載の方法（１００）。
  11. 前記方法（１００）はさらに、
    前記非単結晶支持体層を堆積（１１０）するステップの後、前記ワイドバンドギャップ半導体ウェハの前記前面に、ワイドバンドギャップ半導体デバイスのメタライゼーション構造を形成するステップを含む、
    請求項１から１０までのいずれか１項記載の方法（１００）。
  12. 分割（１３０）するステップの前に、前記ワイドバンドギャップ半導体ウェハの前記前面に、少なくとも１つのゲートトレンチおよびトランジスタのゲート電極を形成する、
    請求項１から１１までのいずれか１項記載の方法（１００）。
  13. 分割（１３０）するステップの後、最高１０００℃の温度で、前記デバイスウェハを処理する、
    請求項１から１２までのいずれか１項記載の方法（１００）。
  14. 炭化ケイ素ウェハであるワイドバンドギャップ半導体ウェハ（３００）であって、
    最小２５０μｍの厚さを有する単結晶ワイドバンドギャップ半導体層（３１０）と、
    前記単結晶ワイドバンドギャップ半導体層（３１０）の表面に配置された、最小１５０μｍの厚さを有し、ポリシリコンカーバイド層またはモリブデン層である非単結晶支持体層（３２０）と、
    を含み、
    前記非単結晶支持体層（３２０）の少なくとも一部の熱膨張係数は、前記単結晶ワイドバンドギャップ半導体層（３１０）の熱膨張係数の最大１０％だけ、前記単結晶ワイドバンドギャップ半導体層（３１０）の熱膨張係数と異なり、
    前記非単結晶支持体層（３２０）の第１の部分層は、第１の材料を含み、
    前記非単結晶支持体層（３２０）の第２の部分層は、第２の材料を含み、
    前記第１の材料は、前記第２の材料とは異なる、
    ワイドバンドギャップ半導体ウェハ（３００）。
  15. 炭化ケイ素半導体ウェハを処理する方法（１００）であって、前記方法（１００）は、
    炭化ケイ素半導体ウェハを提供するステップと、
    前記炭化ケイ素半導体ウェハの前面にエピタキシャル層を堆積（１２０）するステップと、
    前記エピタキシャル層の少なくとも一部を含む第１のデバイスウェハと、第１の残留ウェハと、が得られるよう、前記前面に平行に延在する第１の分割領域に沿って、前記炭化ケイ素半導体ウェハを分離（１３０）するステップと、
    前記第１の残留ウェハの後面に、ポリシリコンカーバイド層またはモリブデン層である第１の非単結晶支持体層（３２０）を堆積するステップと、
    前記第１の非単結晶支持体層を堆積するステップの後、前記第１の残留ウェハの前面に、エピタキシャル層を堆積するステップと、
    前記エピタキシャル層の少なくとも一部を含む第２のデバイスウェハと、前記第１の非単結晶支持体層を含む第２の残留ウェハと、が得られるよう、前記第１の残留ウェハ内で前記前面に平行に延在する第２の分割領域に沿って、前記第１の残留ウェハを分離するステップと、
    を含む方法（１００）。
  16. 前記方法はさらに、
    前記第２の残留ウェハの前記第１の非単結晶支持体層に、ポリシリコンカーバイド層またはモリブデン層である第２の非単結晶支持体層（３２０）を堆積するステップと、
    前記第２の非単結晶支持体層（３２０）を堆積するステップの後、前記第２の残留ウェハの前面に、エピタキシャル層を堆積するステップと、
    前記エピタキシャル層の少なくとも一部を含む第３のデバイスウェハと、前記第１の非単結晶支持体層および前記第２の非単結晶支持体層を含む第３の残留ウェハと、が得られるよう、前記第２の残留ウェハ内で前記前面に平行に延在する第３の分割領域に沿って、前記第２の残留ウェハを分離するステップと、
    を含む、
    請求項１５記載の方法。
  17. 前記第１の非単結晶支持体層の厚さを含む前記第１の残留ウェハの厚さは、前記炭化ケイ素半導体ウェハの分割前には、最大２００μｍだけ、前記炭化ケイ素半導体ウェハの厚さと異なる、および／または、
    前記第１の非単結晶支持体層および前記第２の非単結晶支持体層の厚さを含む前記第２の残留ウェハの厚さは、前記第１の残留ウェハの分割前には、最大２００μｍだけ、前記第１の残留ウェハの厚さと異なる、
    請求項１６記載の方法。
JP2019090706A 2018-05-14 2019-05-13 ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ Active JP7381221B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018111450.8 2018-05-14
DE102018111450.8A DE102018111450B4 (de) 2018-05-14 2018-05-14 Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer

Publications (2)

Publication Number Publication Date
JP2019201205A JP2019201205A (ja) 2019-11-21
JP7381221B2 true JP7381221B2 (ja) 2023-11-15

Family

ID=68336626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090706A Active JP7381221B2 (ja) 2018-05-14 2019-05-13 ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ

Country Status (4)

Country Link
US (2) US11107732B2 (ja)
JP (1) JP7381221B2 (ja)
CN (1) CN110491778A (ja)
DE (1) DE102018111450B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111450B4 (de) * 2018-05-14 2024-06-20 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
US11355630B2 (en) * 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100948A (ja) 2009-11-09 2011-05-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2012146695A (ja) 2011-01-06 2012-08-02 Denso Corp 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2015032788A (ja) 2013-08-06 2015-02-16 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2016058512A (ja) 2014-09-09 2016-04-21 住友電気工業株式会社 エピ層付ＧａＮ膜複合基板およびその製造方法
WO2016114382A1 (ja) 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
ATE420461T1 (de) 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
MX2011006750A (es) 2008-12-23 2011-09-06 Siltectra Gmbh Metodo para producir capas autoestables delgadas de materiales de estado solido con superficies estructuradas.
JP5996254B2 (ja) * 2012-04-26 2016-09-21 株式会社ディスコ リフトオフ方法
WO2014179368A1 (en) * 2013-04-29 2014-11-06 Solexel, Inc. Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate
US9831363B2 (en) * 2014-06-19 2017-11-28 John Farah Laser epitaxial lift-off of high efficiency solar cell
CN103956417A (zh) * 2014-05-08 2014-07-30 中国科学院半导体研究所 制备非极性面或半极性面单晶半导体自支撑衬底的方法
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102016014821A1 (de) 2016-12-12 2018-06-14 Siltectra Gmbh Verfahren zum Dünnen von mit Bauteilen versehenen Festkörperschichten
DE102016105610B4 (de) 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102016116499B4 (de) 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US10439062B2 (en) * 2016-09-09 2019-10-08 Infineon Technologies Ag Metallization layers for semiconductor devices and methods of forming thereof
JP6773506B2 (ja) 2016-09-29 2020-10-21 株式会社ディスコ ウエーハ生成方法
DE102018111450B4 (de) * 2018-05-14 2024-06-20 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100948A (ja) 2009-11-09 2011-05-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2012146695A (ja) 2011-01-06 2012-08-02 Denso Corp 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2015032788A (ja) 2013-08-06 2015-02-16 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2016058512A (ja) 2014-09-09 2016-04-21 住友電気工業株式会社 エピ層付ＧａＮ膜複合基板およびその製造方法
WO2016114382A1 (ja) 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Also Published As

Publication number Publication date
US11107732B2 (en) 2021-08-31
DE102018111450B4 (de) 2024-06-20
DE102018111450A1 (de) 2019-11-14
US20190348328A1 (en) 2019-11-14
US20210351077A1 (en) 2021-11-11
US11887894B2 (en) 2024-01-30
JP2019201205A (ja) 2019-11-21
CN110491778A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
JP6078620B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法
US11735642B2 (en) Methods of re-using a silicon carbide substrate
US10672875B2 (en) Silicon carbide semiconductor device and a method for forming a silicon carbide semiconductor device
US7749863B1 (en) Thermal management substrates
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
JP2007519262A5 (ja)
US11031238B2 (en) Silicon carbide stacked substrate and manufacturing method thereof
US11887894B2 (en) Methods for processing a wide band gap semiconductor wafer using a support layer and methods for forming a plurality of thin wide band gap semiconductor wafers using support layers
JP7302953B2 (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
US20240063013A1 (en) Integrated Method For Low-Cost Wide Band Gap Semiconductor Device Manufacturing
US8823141B2 (en) Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
WO2019130546A1 (ja) 窒化物半導体装置およびその製造方法
US20240006243A1 (en) Semiconductor Exfoliation Method
US20240006242A1 (en) Wide Band Gap Semiconductor Process, Device, and Method
US9048093B2 (en) Method for manufacturing silicon carbide semiconductor device
EP3300101B1 (en) Method of planarising a surface
JP2008235767A (ja) 半導体素子及びその製造方法
US20230197446A1 (en) Manufacturing method for semiconductor element, and semiconductor device
JPWO2017158747A1 (ja) エピタキシャル基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230412

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231102

R150 Certificate of patent or registration of utility model

Ref document number: 7381221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150