DE102014114683B4 - Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff - Google Patents

Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff Download PDF

Info

Publication number
DE102014114683B4
DE102014114683B4 DE102014114683.2A DE102014114683A DE102014114683B4 DE 102014114683 B4 DE102014114683 B4 DE 102014114683B4 DE 102014114683 A DE102014114683 A DE 102014114683A DE 102014114683 B4 DE102014114683 B4 DE 102014114683B4
Authority
DE
Germany
Prior art keywords
wafer
semiconductor
page
device wafer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014114683.2A
Other languages
English (en)
Other versions
DE102014114683A1 (de
Inventor
Helmut Öfner
Nico Caspary
Mohammad Momeni
Reinhard Ploss
Francisco Javier Santos Rodriguez
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014114683.2A priority Critical patent/DE102014114683B4/de
Priority to US14/867,839 priority patent/US9728395B2/en
Priority to JP2015199932A priority patent/JP6121501B2/ja
Publication of DE102014114683A1 publication Critical patent/DE102014114683A1/de
Application granted granted Critical
Publication of DE102014114683B4 publication Critical patent/DE102014114683B4/de
Priority to US15/650,504 priority patent/US10014400B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Abstract

Ein Verfahren zur Herstellung eines Substrat-Wafers (100) umfasst: Vorsehen eines Bauelement-Wafers (110) mit einer ersten Seite (111) und einer zweiten Seite (112); Unterziehen des Bauelement-Wafers (110) einem ersten Hochtemperaturprozess zum Reduzieren des Sauerstoffgehalts des Bauelement-Wafers (110) wenigstens in einem Gebiet (112a) auf der zweiten Seite (112); Bonden der zweiten Seite (112) des Bauelement-Wafers (110) an eine erste Seite (121) eines Träger-Wafers (120), um einen Substrat-Wafer (100) zu bilden; Bearbeiten der ersten Seite (101) des Substrat-Wafers (100), um die Dicke des Bauelement-Wafers (110) zu reduzieren; Unterziehen des Substrat-Wafers (100) einem zweiten Hochtemperaturprozess zum Reduzieren des Sauerstoffgehalts wenigstens des Bauelement-Wafers (110); und wenigstens teilweises Integrieren wenigstens einer Halbleiterkomponente (140) in den Bauelement-Wafer (110) nach dem zweiten Hochtemperaturprozess.

Description

  • TECHNISCHES GEBIET
  • Hier beschriebene Ausführungsformen beziehen sich auf Verfahren zur Herstellung von Halbleiter-Wafern und auf Halbleiterbauelemente mit einer niedrigen Konzentration von interstitiellem Sauerstoff. Weitere Ausführungsformen beziehen sich auf Verfahren zur Herstellung von Halbleiter-Wafern mit einem spezifischen Widerstand in einem gegebenen Bereich.
  • HINTERGRUND
  • Halbleiterbauelemente werden auf Halbleiter-Wafern prozessiert, welche dünne Platten geschnittener großer Halbleiterkristalle sind, die als Ingots bezeichnet werden. Es gibt grundsätzlich zwei verschiedene Verfahren zur Herstellung von Halbleiter-Ingots: Verfahren auf der Basis des Czochralski-Prozesses (CZ-Prozess) und Verfahren auf der Basis des Float-Zone-Prozesses (FZ-Prozess). Der FZ-Prozess ermöglicht die Herstellung von Ingots mit einer sehr niedrigen Konzentration leichter Verunreinigungen. Die Größe der Ingots, die durch FZ-Prozesse erzeugt werden können, ist jedoch auf etwa 200 mm im Durchmesser begrenzt. Ferner sind FZ-Prozesse teurer als CZ-Prozesse. Im Gegensatz zu FZ-Prozessen können Ingots mit einem großen Durchmesser von 300 mm (12 Zoll) oder mehr durch CZ-Prozesse hergestellt werden.
  • Die US 2010 / 0 052 103 A1 beschreibt ein Verfahren zur Herstellung eines Siliziumwafers mit einem CZ-Prozess zur Verminderung sogenannter Crystal Originated Particles.
  • Für bestimmte Bauelemente, wie IGBTs, sind eine niedrige Konzentration von interstitiellem Sauerstoff und ein hoher intrinsischer spezifischer Widerstand in einem gegebenen Bereich zweckmäßig. FZ-Prozesse ermöglichen die Herstellung von Ingots mit einer ausreichend niedrigen Konzentration von interstitiellem Sauerstoff mit hohen Kosten. Die Konzentration von Sauerstoff in CZ-Kristallen ist inhärent höher als für FZ-Kristalle, da ein Quarztiegel in direktem Kontakt mit der heißen Schmelze steht, welcher der Schmelze Sauerstoff zuführt. Um den spezifischen Widerstand von CZ-Ingots einzustellen, können Dotierungsmittel dem geschmolzenen Halbleitermaterial zugesetzt werden. Aufgrund des Segregationseffekts werden die Dotierungsmittel jedoch im geschmolzenen Halbleitermaterial nach der Bildung des Ingots angereichert. Der hergestellte CZ-Ingot weist so einen Dotierungsgradienten in seiner Längsrichtung von 50 % oder mehr auf. Eine derartige Variation ist für viele Halbleiterbauelemente, insbesondere Leistungsbauelemente, zu groß, so dass ein großer Teil der Ingots nicht für den beabsichtigten Zweck verwendet werden kann. Dies erhöht die Herstellungskosten weiter.
  • Angesichts des Obigen besteht ein Verbesserungsbedarf.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung eines Substrat-Wafers: Bereitstellen eines Bauelement-Wafers mit einer ersten Seite und einer der ersten Seite entgegengesetzten zweiten Seite, wobei der Bauelement-Wafer aus einem Halbleitermaterial gebildet ist und eine erste Dicke aufweist; Unterziehen des Bauelement-Wafers einem ersten Hochtemperaturprozess zum Reduzieren des Sauerstoffgehalts des Bauelement-Wafers wenigstens in einem Gebiet auf der zweiten Seite; Bonden der zweiten Seite des Bauelement-Wafers an eine erste Seite eines Träger-Wafers, um einen Substrat-Wafer zu bilden, der den Bauelement-Wafer, gebondet an den Träger-Wafer, umfasst, wobei der Träger-Wafer eine der ersten Seite entgegengesetzte zweite Seite aufweist, wobei die zweite Seite des Träger-Wafers die zweite Seite des Substrat-Wafers bildet, wobei die erste Seite des Bauelement-Wafers eine erste Seite des Substrat-Wafers bildet; Bearbeiten der ersten Seite des Substrat-Wafers, die von der ersten Seite des Bauelement-Wafers gebildet wird, um die Dicke des Bauelement-Wafers auf eine zweite Dicke zu reduzieren, die kleiner ist als die erste Dicke des Bauelement-Wafers; Unterziehen des Substrat-Wafers einem zweiten Hochtemperaturprozess zum Reduzieren des Sauerstoffgehalts wenigstens des Bauelement-Wafers, der an den Träger-Wafer gebondet ist; und wenigstens teilweises Integrieren wenigstens einer Halbleiterkomponente in den Bauelement-Wafer nach dem zweiten Hochtemperaturprozess.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung eines Substrat-Wafers: Bestimmen der Sauerstoffkonzentrationsverteilung eines oder mehrerer monokristalliner Ingots eines Halbleitermaterials, wobei der Ingot insbesondere ein CZ-Ingot oder ein MCZ-Ingot ist; Auswählen wenigstens eines ersten Gebiets des einen oder der mehreren monokristallinen Ingots, das eine Sauerstoffkonzentration hat, die unter einer gegebenen Sauerstoffschwelle liegt; Auswählen wenigstens eines zweiten Gebiets des einen oder der mehreren monokristallinen Ingots, das eine Sauerstoffkonzentration hat, die über der gegebenen Schwelle liegt; Schneiden des ersten Gebiets, um wenigstens einen ersten Halbleiter-Wafer zu bilden; Schneiden des zweiten Gebiets, um wenigstens einen zweiten Halbleiter-Wafer zu bilden; Bonden des ersten Halbleiter-Wafers an den zweiten Halbleiter-Wafer.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung eines Substrat-Wafers: Bestimmen der spezifischen Widerstandsverteilung eines oder mehrerer monokristalliner Ingots eines Halbleitermaterials, wobei der Ingot insbesondere ein CZ-Ingot oder ein MCZ-Ingot ist; Auswählen wenigstens eines ersten Gebiets des einen oder der mehreren monokristallinen Ingots, das einen spezifischen Widerstand innerhalb eines gegebenen spezifischen Widerstandsbereichs hat; Auswählen wenigstens eines zweiten Gebiets des einen oder der mehreren monokristallinen Ingots, das einen spezifischen Widerstand außerhalb eines gegebenen spezifischen Widerstandsbereichs hat; Schneiden des ersten Gebiets, um wenigstens einen ersten Halbleiter-Wafer zu bilden; Schneiden des zweiten Gebiets, um wenigstens einen zweiten Halbleiter-Wafer zu bilden; Bonden des ersten Halbleiter-Wafers an den zweiten Halbleiter-Wafer.
  • Mittels der herein beschriebenen Verfahren kann beispielsweise ein nicht beanspruchtes Halbleiterbauelement umfassend ein Halbleitersubstrat, insbesondere ein monokristallines Siliciumsubstrat, hergestellt werden mit einer ersten Seite, einer der ersten Seite entgegengesetzten zweiten Seite und einer Dicke. Das Halbleiterbauelement umfasst ferner wenigstens eine Halbleiterkomponente, die im Halbleitersubstrat integriert ist, eine erste Metallisierung auf der ersten Seite des Halbleitersubstrats, und eine zweite Metallisierung auf der zweiten Seite des Halbleitersubstrats. Das Halbleitersubstrat weist eine Sauerstoffkonzentration entlang einer Dickenlinie des Halbleitersubstrats auf, die ein globales Maximum an einer Position von 20 % bis 80 % der Dicke relativ zur ersten Seite hat, wobei das globale Maximum wenigstens 2-mal größer, insbesondere wenigstens 5-mal größer ist als die Sauerstoffkonzentrationen auf jeder von der ersten Seite und der zweiten Seite des Halbleitersubstrats.
  • Für Fachleute werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und bei der Betrachtung der beigeschlossenen Zeichnungen ersichtlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabgetreu, wobei stattdessen das Augenmerk auf die Veranschaulichung der Prinzipien der Erfindung gelegt wird. Außerdem bezeichnen in den Figuren die Bezugszeichen entsprechende Teile. In den
  • Zeichnungen:
  • 1A bis 1G veranschaulichen Prozesse eines Verfahrens zur Herstellung eines Substrat-Wafers gemäß einer Ausführungsform;
  • 2A bis 2J veranschaulichen Prozesse eines Verfahrens zur Herstellung eines Substrat-Wafers gemäß einer Ausführungsform;
  • 3 veranschaulicht die Sauerstoffkonzentration nach thermischen Prozessen bei unterschiedlicher Temperatur und Zeit;
  • 4 veranschaulicht ein nicht beanspruchtes Halbleiterbauelement;
  • 5 veranschaulicht die Sauerstoffverteilung in dem Bauelement-Wafer nach verschiedenen Prozessen gemäß einer Ausführungsform;
  • 6A bis 6C veranschaulichen Prozesse eines Verfahrens zur Herstellung eines Substrat-Wafers gemäß einer Ausführungsform; und
  • 7A bis 7D veranschaulichen Prozesse eines Verfahrens zur Herstellung eines Substrat-Wafers gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigeschlossenen Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt werden, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird direktionale Terminologie, wie „Oberseite“, „Boden“, „vorne“, „hinten“, „vordere/r/s“, „hintere/r/s“, „lateral“, „vertikal“, etc., mit Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Orientierungen positioniert werden können, wird die direktionale Terminologie für Zwecke der Veranschaulichung verwendet.
  • In dieser Beschreibung wird davon ausgegangen, dass eine zweite Fläche eines Halbleitersubstrats von der unteren oder rückwärtigen Fläche gebildet wird, während davon ausgegangen wird, dass eine erste Fläche von der oberen, vorderen oder Hauptfläche des Halbleitersubstrats gebildet wird. Die in dieser Beschreibung verwendeten Ausdrücke „über“ und „unter“ beschreiben daher eine relative örtliche Anordnung eines strukturellen Merkmals in Bezug auf ein anderes strukturelles Merkmal unter Berücksichtigung dieser Orientierung.
  • Die Ausdrücke „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Elementen.
  • Als Nächstes wird eine Ausführungsform mit Bezugnahme auf die 1A bis 1G beschrieben. Ferner veranschaulichen die 1B, 1C, 1D und 1F Prozesse gemäß einer Ausführungsform, wobei die 1A, 1E und 1G optionale Prozesse veranschaulichen. Die 7A und 7D beschreiben eine allgemeinere Ausführungsform, die grundsätzlich einer Ausführungsform der 1B, 1C, 1D und 1F entspricht.
  • Ein Bauelement-Wafer 110 mit einer ersten Seite 111 und einer der ersten Seite 111 entgegengesetzten zweiten Seite 112 wird vorgesehen. Der Bauelement-Wafer 110 wird aus einem Ingot geschnitten, der durch einen CZ-Prozess gebildet wird, welcher auch magnetische CZ-Prozesse (MCZ-Prozesse) umfasst. Der Bauelement-Wafer 110 besteht aus einem Halbleitermaterial.
  • CZ-Prozesse sind kosteneffizienter als FZ-Prozesse und ermöglichen die Herstellung von Ingots mit einem größeren Durchmesser. Gemäß einer Ausführungsform hat der Bauelement-Wafer 110 einen Durchmesser von wenigstens 150 mm (6 Zoll), insbesondere von wenigstens 200 mm (8 Zoll) und noch bevorzugter von wenigstens 250 mm (10 Zoll), wie 300 mm (12 Zoll). Größere Bauelement-Wafer 110 ermöglichen die Integration mehrerer Halbleiterbauelemente und führen so zu einer Reduktion der Herstellungskosten.
  • Der Bauelement-Wafer 110 kann aus einem beliebigen Halbleitermaterial bestehen, das zur Herstellung von Halbleiterkomponenten geeignet ist. Beispiele solcher Materialien umfassen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien, wie Silicium (Si), Gruppe IV-Verbindungs-Halbleitermaterialien, wie Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die oben angeführten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen, ohne darauf beschränkt zu sein, Silicium-(SixC1-x-) und SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungs-Halbleiteranwendungen werden derzeit hauptsächlich Si-, SiC- und GaN-Materialien verwendet.
  • Gemäß einer Ausführungsform ist das Halbleitermaterial ein Gruppe IV-Halbleitermaterial wie Si.
  • Gemäß einer weiteren Ausführungsform ist das Halbleitermaterial ein binäres II-VI-Halbleitermaterial.
  • Der Bauelement-Wafer 110 hat typischerweise einen intrinsischen spezifischen Widerstand in einem gegebenen Bereich, der zwischen etwa 20 Ohm·cm bis etwa 240 Ohm·cm liegen kann. Insbesondere kann der Bauelement-Wafer 110 einen gegebenen intrinsischen spezifischen Widerstand mit einer Variation des intrinsischen spezifischen Widerstands gleich oder kleiner +/–15 % oder sogar etwa gleich oder kleiner +/–8 % aufweisen. In Abhängigkeit von der Sperrnennspannung des endgültigen Halbleiterbauelements, die in den Bauelement-Wafer 110 zu integrieren ist, kann der gegebenen intrinsische spezifische Widerstand beispielsweise 30 Ohm·cm, 60 Ohm·cm, 120 Ohm·cm oder 180 Ohm·cm mit einem beliebigen der oben angeführten Variationsbereiche betragen. Der intrinsische spezifische Widerstand kann 30 Ohm·cm +/– 15 %, 60 Ohm·cm +/– 8 %, 120 Ohm·cm +/– 30 % oder 180 Ohm·cm +/– 15 % betragen, um nur einige spezifische veranschaulichende Beispiele anzuführen. Weitere Beispiele werden weiter im Nachstehenden angeführt.
  • Der intrinsische spezifische Widerstand bezieht sich auf den spezifischen Widerstand des Halbleitermaterials des Ingots. Der intrinsische spezifische Widerstand wird so hauptsächlich durch den Prozess zur Herstellung des Ingots bestimmt.
  • Der Bauelement-Wafer 110 hat eine erste Dicke d1, die typischerweise größer ist als die endgültige Dicke des Halbleiterbauelements, jedoch kleiner als eine Dicke, die erforderlich ist, um den Bauelement-Wafer 110 ohne irgendeinen daran gebondeten TrägerWafer handzuhaben. Beispielsweise ist ein Bauelement-Wafer mit einem Durchmesser von 200 mm (8 Zoll), der als 200 mm großer Bauelement-Wafer bezeichnet wird, typischerweise etwa 725 µm dick, um eine Handhabung des Wafers ohne irgendeinen zusätzlichen Träger-Wafer zu ermöglichen. Der Bauelement-Wafer 110 ist typischerweise dünner, um die Verschwendung von zu viel teurem Halbleitermaterial zu vermeiden. Die erste Dicke d1 kann beispielsweise etwa 400 µm für einen 200 mm großen Bauelement-Wafer 110 betragen. Typischerweise beträgt die Dicke d1 des Bauelement-Wafers 110 etwa 300 µm bis etwa 850 µm in Abhängigkeit von der Dicke der Halbleiterbauelemente und der Größe des Bauelement-Wafers 110.
  • Der Bauelement-Wafer 110 kann eine anfängliche interstitielle Sauerstoffkonzentration aufweisen, die als anfängliche Oi-Konzentration bezeichnet wird, gleich oder kleiner als 5·1017/cm3, insbesondere gleich oder kleiner als 3·1017/cm3.
  • Die Oi-Konzentration des Bauelement-Wafers 110 kann durch die Prozesse, wie hier beschrieben, reduziert werden, so dass auch Bauelement-Wafer 110 mit einer größeren Oi-Konzentration verwendet werden können, was Verwendungen von Bauelement-Wafern 110 ermöglicht, die aufgrund ihrer hohen anfänglichen Oi-Konzentration ansonsten verworfen werden.
  • Wie in 1A veranschaulicht, kann eine optionale Oxidschicht 118 auf wenigstens einer von der ersten und der zweiten Seite 111, 112 des Bauelement-Wafers 110 gebildet werden. Typischerweise kann die Oxidschicht 118 auf beiden Seiten 111, 112 gebildet werden. In einem weiteren Prozess wird die Oxidschicht 118 entfernt, bevor der Bauelement-Wafer 110 einem ersten Hochtemperaturprozess unterzogen wird.
  • Die optionale Oxidschicht 118 kann beispielsweise durch eine thermische Behandlung in einer oxidierenden Atmosphäre, beispielsweise bei einer Temperatur zwischen 1100°C und 1180°C während einer Zeitperiode zwischen 2 h und 5 h durchgeführt werden.
  • Die Bildung und Entfernung der optionalen Oxidschicht 118 reduziert die sogenannten Crystal Originated Particles, die als COPs abgekürzt werden. COPs können beispielsweise Gateoxide der endgültigen Halbleiterbauelemente abbauen. Somit verbessert die Reduktion der Konzentration der COPs die Qualität funktioneller Schichten und reduziert beispielsweise Leckströme durch Gateoxide.
  • In einem Prozess, wie in 1B und auch in 7A veranschaulicht, wird der Bauelement-Wafer 110 einem ersten Hochtemperaturprozess unterzogen, um den Sauerstoffgehalt, d.h. die Oi-Konzentration, des Bauelement-Wafers 110 wenigstens in einem gebildet 112a auf der zweiten Seite 112 zu reduzieren. Der erste Hochtemperaturprozess reduziert die Oi-Konzentration typischerweise auf beiden Seiten 111, 112 des Bauelement-Wafers 110.
  • Der erste Hochtemperaturprozess kann 1 h bis 20 h lang bei einer Temperatur zwischen 1000°C bis 1300°C, typischerweise zwischen 1100°C bis 1200°C, und in einer inerten Atmosphäre durchgeführt werden.
  • Alternativ dazu kann der erste Temperaturprozess 1 h bis 20 h lang bei einer Temperatur gleich oder kleiner als 1100°C, beispielsweise kleiner als 1050°C, in einer oxidierenden Atmosphäre durchgeführt werden, so dass die Feststofflöslichkeitsgrenze von interstitiellem Sauerstoff viel niedriger ist als die ursprüngliche Sauerstoffkonzentration, was zu einer effektiven Ausdiffusion von Sauerstoff führt.
  • Der erste Hochtemperaturprozess führt zu einer Ausdiffusion von Sauerstoff insbesondere aus Gebieten nahe bei den gegenüberliegenden Flächen des Bauelement-Wafers 110. Die Reduktion der Oi-Konzentration auf den Flächen kann, in Abhängigkeit von der Temperatur und Dauer des ersten Hochtemperaturprozesses, um einen Faktor von etwa 2 bis 5 oder sogar mehr relativ zur anfänglichen Oi-Konzentration durchgeführt werden.
  • Die Reduktion der Oi-Konzentration durch den ersten Hochtemperaturprozess wird in 3 für zwei Prozesse mit verschiedener Temperatur und Dauer veranschaulicht. Die Kurve 61 veranschaulicht die erhaltene Oi-Konzentration nach einer Behandlung bei 1100°C während 8 h, und die Kurve 62 veranschaulicht die erhaltene Oi-Konzentration für eine Behandlung bei 1150°C während 20 h. Beide Prozesse sind in einer inerten Atmosphäre. Eine Reduktion der Oi-Konzentration relativ zur anfänglichen Oi-Konzentration, die als Volumenkonzentration ausgedrückt wird, kann in Gebieten näher bei den freiliegenden Flächen des Bauelement-Wafers 110 erzielt werden. Beispielsweise erstreckt sich ein Gebiet mit einer reduzierten Oi-Konzentration von wenigstens 50 % in eine Tiefe von etwa 30 µm relativ zur Fläche, wenn der Bauelement-Wafer 110 20 h lang bei einer Temperatur von etwa 1150°C gehalten wird. Je länger die Zeitperiode für den ersten Hochtemperaturprozess ist, desto tiefer erstreckt sich das Gebiet mit reduzierter Oi-Konzentration.
  • Es wäre möglich, die Oi-Konzentration auf weniger als 50 % der anfänglichen Oi-Konzentration zu reduzieren, sogar in tieferen Gebieten oder innerhalb des Volumens des Bauelement-Wafers 110. Es wäre jedoch ein sehr langer erster Hochtemperaturprozess notwendig, was wirtschaftlich nicht durchführbar ist. Um die Oi-Konzentration auch in tieferen Gebieten zu reduzieren, wird der wie hier beschriebene Ansatz verwendet.
  • Wie in 1C und auch in 7B veranschaulicht, wird die zweite Seite 112 des Bauelement-Wafers 110 an eine erste Seite 121 eines Träger-Wafers 120 gebondet, um einen Substrat-Wafer 100 zu bilden, der den Bauelement-Wafer 110, gebondet an den Träger-Wafer 120, umfasst. Der Träger-Wafer 120 kann aus einem Halbleitermaterial sein und hat eine der ersten Seite 121 entgegengesetzte zweite Seite 122. Die zweite Seite 122 des Träger-Wafers 120 bildet die zweite Seite 102 des Substrat-Wafers 100, und die erste Seite 111 des Bauelement-Wafers 110 bildet eine erste Seite 101 des Substrat-Wafers 100. Beispielsweise kann der Träger-Wafer 120 aus demselben oder aus einem anderen Halbleitermaterial sein als der Bauelement-Wafer 110.
  • Der Träger-Wafer 120 muss die Spezifikationen hinsichtlich des intrinsischen spezifischen Widerstands und der Oi-Konzentration nicht erfüllen, da der Träger-Wafer 120 schließlich entfernt wird und/oder keinen Teil der elektronisch aktiven Gebiete des endgültigen Bauelements bildet.
  • Beispielsweise kann der Träger-Wafer 120 aus demselben Ingot sein, aus dem der Bauelement-Wafer 110 geschnitten wird, aber aus einem Gebiet des Ingots, das die gewünschte Spezifikation nicht erfüllt. So wird ein Verbund-Substrat-Wafer 100 gebildet, der Wafer aus verschiedenen Gebieten desselben Ingots umfasst. Gemäß einer Ausführungsform ist der Träger-Wafer 120 aus einem anderen Ingot als der Bauelement-Wafer 110.
  • Alternativ dazu besteht der Träger-Wafer 120 aus einem Nicht-Halbleitermaterial und kann aus einem amorphen oder teilweise amorphen Material, wie einem Glasmaterial oder Grafit, oder aus einem polykristallinen Material bestehen. Zum Schutz, beispielsweise um Grafit zu schützen, kann der Träger-Wafer eine Einkapselungsschicht umfassen, die eine Sauerstoffbarriere bildet.
  • Die erste Seite 121 des Träger-Wafers 120 und die zweite Seite 112 des Bauelement-Wafers 110 werden typischerweise poliert vor dem Bonden, um flache Flächen für eine verbesserte Bonding-Qualität aufzuweisen. Die Polierprozesse können direkt nach dem Schneiden der Wafer 110, 120 oder kurz vor dem Bonden durchgeführt werden.
  • Gemäß einer Ausführungsform hat jeder von dem Bauelement-Wafer 110 und dem Träger-Wafer 120 denselben Durchmesser, wie wenigstens 150 mm (6 Zoll) oder wenigstens 200 mm (8 Zoll).
  • Der Träger-Wafer 120 kann einem getrennten Hochtemperaturprozess unterzogen werden, der als dritter Hochtemperaturprozess bezeichnet wird, um den Sauerstoffgehalt des Träger-Wafers 120 vor dem Bonden des Bauelement-Wafers 110 an den Träger-Wafer 120 zu reduzieren. Dies ist vorteilhaft, um die Oi-Konzentration nahe bei der ersten Seite 121 des Träger-Wafers 120 zu reduzieren. Der dritte Hochtemperaturprozess kann mit derselben Temperatur und Dauer wie der erste Hochtemperaturprozess durchgeführt werden. Alternativ dazu kann der dritte Hochtemperaturprozess länger und/oder mit einer höheren Temperatur erfolgen als der erste Hochtemperaturprozess, um die Oi-Konzentration noch mehr zu reduzieren. Der Träger-Wafer 120 kann so eine niedrigere Oi-Konzentration auf seiner ersten Seite 121 aufweisen als der Bauelement-Wafer 110 auf seiner zweiten Seite 112. Der Träger-Wafer 120 kann daher eine „Senke“ für Sauerstoff bilden, so dass Sauerstoff aus dem Bauelement-Wafer 110 in den Träger-Wafer 120 während eines beliebigen weiteren thermischen Prozesses diffundiert, was vorteilhaft ist, um die Oi-Konzentration innerhalb des Bauelement-Wafers 110 niedrig zu halten. Alternativ dazu kann der dritte Hochtemperaturprozess kürzer und/oder mit einer niedrigeren Temperatur erfolgen als die ersten beiden Hochtemperaturprozesse.
  • Gemäß einer Ausführungsform kann ein optionales Dotierungsgebiet 125 auf der ersten Seite 112 des Träger-Wafers 110 vor dem Bonden des Bauelement-Wafers 110 an den Träger-Wafer 120 gebildet werden. Das optionale Dotierungsgebiet 125 kann mit dem Gebiet 112a des Bauelement-Wafers 110 mit einer reduzierten Oi-Konzentration in direktem Kontakt stehen. Das Dotierungsgebiet 125 kann beispielsweise vom p-Typ sein und funktioniert als Dotierungsmittelquelle zur Ausdiffusion in den Bauelement-Wafer 110 zur Bildung eines rückseitigen Emittergebiets. Das optionale Dotierungsgebiet 125 ist in der in 7B gezeigten Ausführungsform nicht gebildet.
  • Gemäß einer Ausführungsform kann das Dotierungsgebiet 125 vom n-Typ sein. Gemäß einer weiteren Ausführungsform umfasst das Dotierungsgebiet 125 p-Dotierungsmittel und n-Dotierungsmittel, die beispielsweise in verschiedener Tiefe implantiert werden können. Beispielsweise werden typischerweise n-Dotierungsmittel verwendet, um eine optionale Feldstoppschicht innerhalb des Bauelement-Wafers 110 zu bilden. Beispielsweise werden p-Dotierungsmittel typischerweise verwendet, um das rückseitige Emittergebiet zu bilden. Die örtliche Anordnung dieser Dotierungsgebiete (n-Typ-Feldstoppschicht und rückseitiges p-Typ-Emittergebiet) kann durch die Auswahl der jeweiligen Dotierungsmittel und der Implantationstiefe im Träger-Wafer 120 gesteuert werden. Da p- und n-Dotierungsmittel verschiedene Diffusionskoeffizienten aufweisen, diffundieren beide mit einer unterschiedlichen Rate in den Bauelement-Wafer 110, so dass die jeweiligen n- und p-Dotierungsgebiete in einer unterschiedlichen Tiefe im Bauelement-Wafer 110 gebildet werden.
  • Gegebenenfalls kann der Träger-Wafer 120 mit einer Kappenschicht versehen werden, beispielsweise Nitrid, wenigstens auf seiner ersten Seite 121, um die Ausdiffusion von Sauerstoff aus dem Träger-Wafer 120 in den Bauelement-Wafer 110 zu vermeiden, falls beispielsweise der Träger-Wafer 120 dem dritten Hochtemperaturprozess nicht unterzogen wurde.
  • Das Bonden des Träger-Wafers 120 an den Bauelement-Wafer 110 kann durch hydrophile oder hydrophobe Prozesse durchgeführt werden.
  • Ferner kann entweder die erste Seite 121 des Träger-Wafers 120 oder die zweite Seite 112 des Bauelement-Wafers 110 oder können beide dieser Seiten 121, 122 mit einer Oxidschicht versehen werden, um das Bonden zu erleichtern. Alternativ dazu werden keine Oxidschichten vorgesehen, so dass freiliegende Halbleiterflächen des Bauelement-Wafers 110 und des Träger-Wafers 120 aneinander gebondet werden.
  • Gemäß einer Ausführungsform kann eine optionale Nitridschicht entweder auf der ersten Seite 121 des Träger-Wafers 120 oder auf der zweiten Seite 112 des Bauelement-Wafers 110 oder auf beiden dieser Seiten 121, 112 gebildet werden.
  • Die Dicke des Träger-Wafers 120 kann so ausgewählt werden, dass die Dicke des Substrat-Wafers 100, der den Bauelement-Wafer 110 und den Träger-Wafer 120 umfasst, im typischen Bereich eines Wafers liegt. Der typische Bereich soll beschreiben, dass die Dicke des Substrat-Wafers 100 so ist, dass der Substrat-Wafer 100 mechanisch stabil genug ist, um ohne einen zusätzlichen Stütz-Wafer handgehabt zu werden. Beispielsweise kann die Dicke des Substrat-Wafers 100 in einem Bereich von etwa 725 µm für einen 200 mm großen Substrat-Wafer liegen, um eine Anpassung der Prozessausrüstung zu vermeiden, die ansonsten wegen einer unterschiedlichen Dicke erforderlich wäre.
  • Der Träger-Wafer 120 ist gemäß einer Ausführungsform von demselben intrinsischen Dotierungstyp wie der Bauelement-Wafer 110, um irgendeine Verunreinigung des Bauelement-Wafers 110 zu vermeiden. Wie oben erläutert, kann der Träger-Wafer 120 aus demselben Ingot sein wie der Bauelement-Wafer 110 und muss die Spezifikationen hinsichtlich des spezifischen Widerstands und der Oi-Konzentration nicht erfüllen. Solche Wafer werden vom Ingot-Hersteller typischerweise verworfen. Die Verwendung derartiger verworfener Wafer reduziert die Gesamtkosten für den Substrat-Wafer 100, verglichen mit dem Fall, wo der Substrat-Wafer 100 vollständig aus einem Bauelement-Wafer gebildet wäre, der die Spezifikationen hinsichtlich des spezifischen Widerstands und der Oi-Konzentration erfüllt, da der Bauelement-Wafer 110 viel dünner sein kann als der Substrat-Wafer 100. Eine optionale Oxid- und/oder Nitridschicht an der Bonding-Grenzfläche vermeidet jede unerwünschte Diffusion von Dotierungsmitteln aus einem Wafer in den anderen.
  • Wie in 1D und auch in 7C gezeigt, kann die erste Seite 101 des Substrat-Wafers 100, der von der ersten Seite 111 des Bauelement-Wafers 110 gebildet wird, bearbeitet werden, um die Dicke des Bauelement-Wafers 110 auf eine zweite Dicke d2 zu reduzieren, die kleiner ist als die erste Dicke d1 des Bauelement-Wafers 110. Beispielsweise ist die zweite Dicke d2 des Bauelement-Wafers 110 kleiner als 400 µm, beispielsweise kleiner als 200 µm oder sogar kleiner als 150 µm, und typischerweise im Bereich für die endgültige Dicke der Halbleiterbauelemente, die in den Bauelement-Wafer 110 zu integrieren sind. Die bearbeitete erste Seite des Bauelement-Wafers ist bei 111p angezeigt, die auch die bearbeitete erste Seite 101p des Substrat-Wafers 100 bildet.
  • Die Bearbeitung der ersten Seite 111 umfasst beispielsweise chemisch-mechanisches Polieren, Schleifen und Ätzen.
  • Gemäß einer Ausführungsform kann ein thermischer Laser-Ausglühprozess unter Verwendung eines Lasers 190 nach der Bearbeitung der ersten Seite 111p durchgeführt werden, um die bearbeitete erste Seite 111p auf eine Tiefe von wenigstens 200 nm, typischerweise auf eine Tiefe zwischen 400 nm und 4 µm, zu schmelzen. Das Schmelzen der ersten Seite 111p durch den Laser entfernt Kristalldefekte, die durch die Bearbeitung der ersten Seite 111 verursacht werden können.
  • In einem weiteren Prozess wird der Substrat-Wafer 100 einem zweiten Hochtemperaturprozess unterzogen, um den Sauerstoffgehalt wenigstens des Bauelement-Wafers 110 zu reduzieren, der an den Träger-Wafer 120 gebondet ist.
  • Der zweite Hochtemperaturprozess kann unter denselben Prozessbedingungen durchgeführt werden, wie sie für den ersten Hochtemperaturprozess verwendet wurden, oder unter anderen Bedingungen. Typischerweise werden sowohl der erste als auch der zweite Hochtemperaturprozess 1 h bis 20 h lang bei einer Temperatur zwischen 1000°C bis 1300°C in einer inerten Atmosphäre durchgeführt, oder alternativ dazu 1 h bis 20 h lang bei einer Temperatur gleich oder kleiner als 1100°C in einer oxidierenden Atmosphäre. Es ist auch möglich, einen vom ersten und zweiten Hochtemperaturprozess in einer inerten Atmosphäre und den anderen vom ersten und zweiten Hochtemperaturprozess in einer oxidierenden Atmosphäre durchzuführen.
  • Mit Bezugnahme auf 5 wird der Effekt des ersten und zweiten Hochtemperaturprozesses und des dazwischenliegenden Bearbeitungsschritts, um die Dicke des Bauelement-Wafers 110 zu reduzieren, auf die Oi-Konzentration erläutert.
  • Der Bauelement-Wafer 110 hat die anfängliche Dicke d1. Die anfängliche Oi Konzentration vor dem ersten und zweiten Hochtemperaturprozess wird durch die gerade vertikale Linie 71 angezeigt. Der erste Hochtemperaturprozess reduziert die Oi-Konzentration in Gebieten nahe bei der ersten und zweiten Seite 111, 112 des Bauelement-Wafers 110. Die erhaltene Oi-Konzentrationsverteilung nach dem ersten Hochtemperaturprozess wird durch die gestrichelte Kurve 72 veranschaulicht. Die Oi-Konzentration wird in Gebieten 111a, 112a reduziert, welche die erste bzw. die zweite Seite 111, 112 des Bauelement-Wafers 110 sind. Ein zentrales Gebiet 110a des Bauelement-Wafers 110 bleibt auf der anfänglichen Oi-Konzentration 71. In dieser Stufe ist der Bauelement-Wafer 110 noch nicht an den Träger-Wafer 120 gebondet.
  • Nach dem Bonden des Bauelement-Wafers 110 an den Träger-Wafer 120 und der Bearbeitung der ersten Seite 111 des Bauelement-Wafers 110, um den Bauelement-Wafer 110 auf die Dicke d2 zu dünnen, wird ein Teil des zentralen Gebiets 110a auf der bearbeiteten Seite 111p des Bauelement-Wafers 110 freigelegt. Wenn der gedünnte Bauelement-Wafer 110 dem zweiten Hochtemperaturprozess unterzogen wird, wird Sauerstoff aus der bearbeiteten ersten Seite 111p ausdiffundiert, was zur wie durch die strichpunktierte Kurve 73 veranschaulichten Oi-Konzentrationsverteilung führt. Da die zweite Seite 112 des Bauelement-Wafers 110 an den Träger-Wafer 120 gebondet ist, diffundiert kein Sauerstoff, oder nur ein kleiner Anteil an Sauerstoff, aus der zweiten Seite des Bauelement-Wafers 110. Im Fall einer signifikant reduzierten Sauerstoffkonzentration im Träger-Wafer wird eine signifikant schnellere Ausdiffusion von Sauerstoff aus der zweiten Seite des Bauelement-Wafers ermöglicht.
  • Die beiden Hochtemperaturprozesse mit dem dazwischenliegenden Prozess des Dünnens führen so zu einer signifikanten Reduktion der Oi-Konzentration im gesamten Bauelement-Wafer 110.
  • Der zweite Hochtemperaturprozess kann auch zur Ausdiffusion der p-Dotierungsmittel und/oder n-Dotierungsmittel aus dem Träger-Wafer 120 in den Bauelement-Wafer 110 dienen, um das p-dotierte rückseitige Emittergebiet und/oder die n-dotierte Feldstoppschicht zu bilden. Ein zusätzlicher thermischer Ausdiffusionsprozess ist nicht erforderlich, kann jedoch gewünschtenfalls durchgeführt werden.
  • Die Kombination des ersten und des zweiten Hochtemperaturprozesses führt zu einer Reduktion der Oi-Konzentration um einen Faktor von wenigstens 2, insbesondere von wenigstens 5 oder sogar von wenigstens 10. Die erhaltene Oi-Konzentration in der Dicken-richtung des Bauelement-Wafers 110, und daher auch der endgültigen Halbleiterbauelemente, hat eine Verteilung mit einem lokalen Maximum in einem zentralen Teil, welches lokale Maximum etwa wenigstens 2-mal, beispielsweise 2-mal bis 5-mal, und typischerweise wenigstens 3-mal größer ist als die Oi-Konzentration auf den jeweiligen Flächen des Bauelement-Wafers 110 und des Halbleiterchips des endgültigen Bauelements.
  • Der Bauelement-Wafer 110 bzw. das Halbleitersubstrat des endgültigen Halbleiterbauelements kann jeweils eine Oi-Konzentration entlang einer Dickenlinie des Bauelement-Wafers oder des Halbleitersubstrats aufweisen, die ein globales Maximum an einer Position von 20 % bis 80 %, insbesondere 30 % bis 70 %, mehr im Besonderen 40 % bis 60 %, der Dicke relativ zur ersten Seite 111p aufweist, wobei das lokale Maximum wenigstens 2-mal größer ist, insbesondere wenigstens 5-mal größer, als die Sauerstoffkonzentrationen auf jeder von der ersten Seite 111p und der zweiten Seite 112 des Bauelement-Wafers 110 oder des Halbleitersubstrats des endgültigen Halbleiterbauelements. Die Dickenlinie ist normal zur Hauptfläche oder -seite des Bauelement-Wafers 110.
  • Das lokale Maximum der Oi-Konzentration bietet einen Vorteil, da es eine lokale Erhöhung der n-Dotierungskonzentration unter Verwendung eines getrennten Temperaturprozesses in einer späteren Stufe ermöglicht. Der getrennte Temperaturprozess kann beispielsweise einige Stunden lang bei Zwischentemperaturen, beispielsweise zwischen 420°C bis 470°C, durchgeführt werden. Währen dieses getrennten Temperaturprozesses werden die Sauerstoffatome, die thermische Donatoren bilden, aktiviert und erhöhen daher lokal die n-Dotierungskonzentration des Bauelements, was für das Schaltverhalten des endgültigen Halbleiterbauelements vorteilhaft ist.
  • Gemäß einer Ausführungsform, wie in 1E veranschaulicht, kann der Rand 116 des Bauelement-Wafers 110 gegebenenfalls nach der Reduzierung der Dicke des Bauelement-Wafers 110 bearbeitet werden. Typischerweise werden Wafer mit abgerundeten Kanten vorgesehen. Wenn zwei Wafer derselben Größe aneinander gebondet werden, wird eine Umfangsvertiefung durch die beiden Wafer gebildet. Die Vertiefung 199 ist im vergrößerten Teil von 1E veranschaulicht. Wenn einer der Wafer, im vorliegenden Fall der Bauelement-Wafer 110, gedünnt wird, wird ein scharfer Rand 116 mit einer scharfen oberen Umfangskante 119 gebildet, wie am besten im vergrößerten Teil von 1E gezeigt ist. Da dieser scharfe Rand 116 leicht brechen könnte und so eine Quelle für Risse sein könnte, die sich in das Zentrum des Bauelement-Wafers 110 erstrecken, wird der Rand 116 abgeschliffen, um einen runden Rand 117 zu bilden, wie im vergrößerten Teil von 1E veranschaulicht.
  • Gemäß einer Ausführungsform kann alternativ dazu ein Träger-Wafer 120 mit einem größeren Durchmesser als der Bauelement-Wafer 110 verwendet werden, so dass der größere Träger-Wafer 120 lateral vom Bauelement-Wafer 110 absteht und so den Rand 116 des Bauelement-Wafers 110 schützt.
  • In einem weiteren Prozess, wie in 1F und auch in 7D veranschaulicht, wird wenigstens eine Halbleiterkomponente 140, typischerweise eine Mehrzahl von Halbleiterkomponenten 140, wenigstens teilweise in den Bauelement-Wafer 110 nach dem zweiten Hochtemperaturprozess integriert. Dies wird durch die jeweiligen Dotierungsgebiete 141 der Halbleiterkomponenten 140 veranschaulicht. Für Fachleute ist es klar, dass jede Halbleiterkomponente 140 mehr als ein Dotierungsgebiet, typischerweise wenigstens zwei Dotierungsgebiete von einem unterschiedlichen Leitfähigkeitstyp umfassen kann, um wenigstens einen pn-Übergang zu bilden.
  • Gemäß einer Ausführungsform, wie in 1G veranschaulicht, wird der Träger-Wafer 120 vollständig oder wenigstens teilweise nach der teilweisen oder vollständigen Integration der Halbleiterkomponente 140 entfernt. Schließlich werden eine vordere Metallisierung 151 und eine hintere Metallisierung 152 auf der bearbeiteten ersten Seite 111p und der zweiten Seite 112 des Bauelement-Wafers 110 gebildet. Die vordere Metallisierung 151 und die hintere Metallisierung 152 stehen in ohmschem Kontakt mit den jeweiligen Dotierungsgebieten der Halbleiterbauelemente 140.
  • Mit Bezugnahme auf die 2A bis 2J wird eine weitere Ausführungsform beschrieben. Um eine Wiederholung zu vermeiden, wird auf die Ausführungsform der 1A bis 1G für Prozesse Bezug genommen, die den Prozessen der 1A bis 1G ähnlich sind.
  • Wie in 2A veranschaulicht, wird ein Bauelement-Wafer 110 mit einer ersten Seite 111 und einer zweiten Seite 112 vorgesehen, wie oben beschrieben. Der Bauelement-Wafer 110 hat eine anfängliche Oi-Konzentration. Die Dicke d1 des Bauelement-Wafers 110 ist im oben angegebenen Bereich und ist insbesondere dünner als es notwendig ist, um den Bauelement-Wafer 110 sicher handzuhaben.
  • 2B veranschaulicht den ersten Hochtemperaturprozess, der Gebiete 111a und 112a mit reduzierter Oi-Konzentration auf der ersten bzw. zweiten Seite 111, 112 bildet. Im Gegensatz dazu bleibt ein zentrales Gebiet 110a des Bauelement-Wafers 110 auf der anfänglichen Oi-Konzentration.
  • Gemäß einer Ausführungsform, wie in 2C veranschaulicht, wird wenigstens eines von einer Epitaxieschicht 113 und einem dotierten Gebiet 113 gegebenenfalls auf der zweiten Seite 112 des Bauelement-Wafers 110 vor dem Bonden des Bauelement-Wafers 110 an den Träger-Wafer 120 gebildet. Die Epitaxieschicht oder das Dotierungsgebiet 113 kann ein rückseitiges Emittergebiet oder eine Feldstoppschicht bilden. Ferner können sowohl ein rückseitiger Emitter als auch eine Feldstoppschicht gebildet werden. Die Tiefe der Feldstoppschicht und/oder des rückseitigen Emitters kann eingestellt werden, indem die Implantationstiefe gesteuert wird und indem die Dotierungsmittel mit einer gegebenen Diffusionsrate geeignet ausgewählt werden.
  • Gegebenenfalls kann eine Schicht, die Dotierungsmittel wie Phosphor enthält, auf der zweiten Fläche 112 abgeschieden werden. Diese Dotierungsmittelschicht wirkt als Quelle für Dotierungsmittel, die in den Bauelement-Wafer 110 während irgendeines nachfolgenden thermischen Prozesses diffundieren. Beispielsweise kann ein rückseitiger Emitter unter Verwendung der Dotierungsmittelschicht gebildet werden. Die Dotierungsmittelschicht kann in einer späteren Stufe, beispielsweise vor dem Bonden, entfernt werden.
  • Gemäß einer Ausführungsform, wie in 2D veranschaulicht, wird eine optionale Sauerstoffbarriere 114 auf wenigstens einer von der zweiten Seite 112 des Bauelement-Wafers 110 und der ersten Seite 121 des Träger-Wafers 120 vor dem Bonden des Bauelement-Wafers 110 an den Träger-Wafer 120 gebildet. Die Sauerstoffbarriere 114 kann beispielsweise eine Nitridschicht sein. Zusätzlich kann eine optionale Oxidschicht beispielsweise durch CVD oder thermische Prozesse gebildet werden. Die thermischen Prozesse sollten bei Temperaturen durchgeführt werden, bei denen die maximale Sättigung von Sauerstoff so niedrig wie möglich ist, um zu vermeiden, dass Sauerstoff in den Bauelement-Wafer 110 in späteren Prozessschritten zurückdiffundiert. Typischerweise beträgt die Temperatur für die thermischen Prozesse wenigstens 400°C, insbesondere wenigstens 700°C. Typischerweise ist die Temperatur niedriger als 1100°C.
  • Die Sauerstoffbarriere 114 kann eine Dicke von etwa 500 nm bis etwa 300 nm aufweisen, typischerweise etwa 100 nm.
  • Parallel zu den obigen Prozessen wird ein Träger-Wafer 120 mit einer ersten und einer zweiten Seite 121, 122 vorgesehen, wie in 2E veranschaulicht. Der Träger-Wafer 120 muss die Spezifikationen nicht erfüllen, wie sie für den Bauelement-Wafer 110 gewünscht sind. Der Träger-Wafer 120 besteht aus einem Halbleitermaterial, wie oben beschrieben, typischerweise aus demselben Halbleitermaterial wie der Bauelement-Wafer 110.
  • 2F veranschaulicht einen dritten Hochtemperaturprozess, um den Sauerstoffgehalt, d.h. die Oi-Konzentration, des Träger-Wafers 120 vor dem Bonden des Bauelement-Wafers 110 an den Träger-Wafer 120 zu reduzieren, wie oben beschrieben. Der dritte Hochtemperaturprozess bildet Gebiete 121a, 122a mit reduzierter Oi-Konzentration auf der ersten und zweiten Seite 121, 122 des Träger-Wafers 120.
  • Ferner kann die erste Seite 121 des Träger-Wafers 120 mit einer Dotierungsschicht versehen werden. Außerdem kann eine Oxidschicht, die ein Bond-Oxid bildet, auf der ersten Seite 121 des Träger-Wafers 120 oder auf der zweiten Seite 112 des Träger-Wafers 110 gebildet werden.
  • Wie in 2G veranschaulicht, wird die zweite Seite 112 des Bauelement-Wafers 110 an die erste Seite 121 eines Träger-Wafers 120 gebondet, um einen Substrat-Wafer 100 zu bilden. Der Substrat-Wafer 100 umfasst so den Bauelement-Wafer 110, der an den Träger-Wafer 120 gebondet ist. Die zweite Seite 122 des Träger-Wafers 120 bildet die zweite Seite 102 des Substrat-Wafers 100, und die erste Seite 111 des Bauelement-Wafers 110 bildet die erste Seite 101 des Substrat-Wafers 100.
  • In einem weiteren Prozess, wie in 2H veranschaulicht, wird die erste Seite 101 des Substrat-Wafers 100, die von der ersten Seite 111 des Bauelement-Wafers 110 gebildet wird, bearbeitet, beispielsweise geschliffen oder poliert, um die Dicke des Bauelement-Wafers 110 auf eine zweite Dicke d2 zu reduzieren, die kleiner ist als die erste Dicke d1 des Bauelement-Wafers. Dies wird weiter oben detailliert beschrieben.
  • Ein thermischer Laser-Schmelzausglühprozess kann verwendet werden, um Kristalldefekte nach dem Dünnen zu entfernen, wie oben beschrieben. Die endgültige Dicke d2 des Bauelement-Wafers 110 beträgt typischerweise weniger als 400 µm, insbesondere weniger als 200 µm oder weniger als 150 µm.
  • In einem weiteren Prozess, wie in 2I veranschaulicht, wird der Substrat-Wafer 100 einem zweiten Hochtemperaturprozess unterzogen, um den Sauerstoffgehalt wenigstens des Bauelement-Wafers 110 zu reduzieren. Als Ergebnis wird der Bauelement-Wafer 110 vollständig durch ein Gebiet 112a mit einer reduzierten Oi-Konzentration gebildet, wie detailliert in Verbindung mit den 3 und 5 beschrieben.
  • In einem weiteren Prozess, wie in 2J veranschaulicht, werden Halbleiterbauelemente in den Bauelement-Wafer 110 integriert, der an den Träger-Wafer 120 während dieser Prozesse gebondet bleibt.
  • Zusätzlich dazu wird der Träger-Wafer 120 entfernt, beispielsweise durch Ätzen oder CMP-Prozesse unter Verwendung der Sauerstoffbarriere 114, beispielsweise der Nitridschicht, oder des Bond-Oxids als Ätzstopp.
  • Die Verwendung der Sauerstoffbarriere 114 und/oder des Bond-Oxids als Ätzstopp reduziert die Dickenvariation der endgültigen Halbleiterbauelemente. Da sowohl der Prozess des Dünnens von 2H als auch der Entfernungsprozess von 2J durchgeführt werden, wenn typischerweise keine zusätzlichen Schichten, wie strukturierte Feldoxidschichten oder Metallisierungsschichten auf dem Bauelement-Wafer 110 gebildet werden, hat ferner der Bauelement-Wafer 110 flache Flächen, was für eine gleichmäßige Dickenreduktion vorteilhaft ist. Die endgültigen Halbleiterbauelemente können daher eine signifikant reduzierte Dickenvariation aufweisen.
  • Die hier beschriebenen Prozesse ermöglichen auch die Bildung des rückseitigen Emitters und/oder der Feldstoppschicht in einer frühen Stufe des Herstellungsprozesses. Bildungsprozesse für den rückseitigen Emitter und/oder die Feldstoppschicht werden üblicherweise durchgeführt, nachdem die Rückseite eines Wafers letztlich auf die endgültige Dicke poliert wird, d.h. wenn der Wafer dünn ist. Da dünne Wafer zu Brüchen neigen, kann durch die Bildung des rückseitigen Emitters und/oder der Feldstoppschicht in einer Stufe, wo der Bauelement-Wafer 110 eine Dicke d1 aufweist, die größer ist als die endgültige Dicke d2, die Anzahl sogenannter „dünner Wafer-Prozesse“ reduziert werden, und die Produktionseffizienz kann aufgrund der reduzierten Wahrscheinlichkeit von Brüchen erhöht werden.
  • Gemäß einer Ausführungsform kann die Sauerstoffbarriere 114 und/oder das Bond-Oxid als Maske nach der Entfernung des Träger-Wafers 120 verwendet werden, beispielsweise nach fotolithografischer Strukturierung der Sauerstoffbarriere 114 und/oder des Bond-Oxids.
  • Ferner kann die Sauerstoffbarriere 114 und/oder das Bond-Oxid gegebenenfalls als Schutzschicht während weiterer Prozesse verwendet werden, um die zweite Seite 112 des Bauelement-Wafers 110 zu schützen, beispielsweise gegen mechanische Stöße, wie Kratzer, und/oder gegen eine Verunreinigung. Die Sauerstoffbarriere 114 und/oder das Bond-Oxid kann dann in einer späteren Stufe entfernt werden, beispielsweise vor der Bildung der hinteren Metallisierung.
  • Zusätzlich dazu kann der rückseitige Emitter durch die Verwendung einer Dotierungsschicht gebildet werden, die auf der ersten Seite 121 des Träger-Wafers 120 gebildet wird, von dem Dotierungsmittel in den Bauelement-Wafer 110 während der Bearbeitung diffundieren.
  • Gemäß einer Ausführungsform kann eine Getter-Schicht auf der ersten Seite 121 des Träger-Wafers 120 gebildet werden. Die Getter-Schicht bleibt während der Bearbeitung zurück, wenigstens bis der Träger-Wafer 120 entfernt wird. Die Getter-Schicht ist zur Getterung metallischer Verunreinigungen vorteilhaft, die im Bauelement-Wafer 110 vorliegen können. Die Getter-Schicht kann beispielsweise nahe bei der ersten Seite 121 des Träger-Wafers 120 gebildet werden, um die Getterungseffizienz zu verbessern. Zusätzlich oder alternativ dazu kann die Getter-Schicht auch auf dem Substrat-Wafer 100 gebildet werden, beispielsweise auf der zweiten Seite 102 des Substrat-Wafers 100.
  • Gegebenenfalls oder zusätzlich kann die Getter-Schicht auch auf dem Bauelement-Wafer 110 gebildet werden.
  • Mit Bezugnahme auf die 6A bis 6C wird eine weitere Ausführungsform beschrieben.
  • 6A veranschaulicht einen monokristallinen Ingot 300 eines Halbleitermaterials, der typischerweise ein CZ-Ingot oder ein MCZ-Ingot ist. In einem weiteren Prozess wird die Sauerstoffkonzentrationsverteilung des Ingots 300 oder verschiedener Ingots 300 bestimmt. Zusätzlich dazu oder alternativ dazu wird die spezifische Widerstandsverteilung des einen oder der mehreren monokristallinen Ingots 300 bestimmt. Diese Bestimmung führt zur Identifikation von Gebieten 301, 302 mit unterschiedlicher Oi-Konzentration und/oder Gebieten mit unterschiedlichem intrinsischen spezifischen Widerstand. Im Folgenden wird die Ausführungsform in Bezug auf die Oi-Konzentration beschrieben. Fachleuten ist es klar, dass die Ausführungsform auch auf der Basis der Bestimmung des intrinsischen spezifischen Widerstands durchgeführt werden kann.
  • In einem weiteren Prozess wird wenigstens ein erstes Gebiet 301 des einen oder mehrerer monokristalliner Ingots 300 ausgewählt, das eine Sauerstoffkonzentration unter einer gegebenen Sauerstoffschwelle aufweist (oder einen spezifischen Widerstand innerhalb eines gegebenen spezifischen Widerstandsbereichs aufweist). Ferner wird wenigstens ein zweites Gebiet 302 des einen oder mehrerer monokristalliner Ingots 300 ausgewählt, das eine Sauerstoffkonzentration über der gegebenen Sauerstoffschwelle aufweist (oder einen spezifischen Widerstand außerhalb eines gegebenen spezifischen Widerstandsbereichs aufweist).
  • Gemäß einer Ausführungsform beträgt die Sauerstoffschwelle für die Oi-Konzentration 5·1017/cm3, insbesondere gleich oder kleiner als 3·1017/cm3.
  • Gemäß einer Ausführungsform liegt der gegebene spezifische Widerstandsbereich zwischen 20 Ohm·cm bis 240 Ohm·cm. Beispielsweise kann der gegebene spezifische Widerstandsbereich 30 Ohm·cm +/– 30 % betragen, oder 30 Ohm·cm +/– 15 %, oder 30 Ohm·cm +/– 8 %, oder 60 Ohm·cm +/– 30 %, oder 60 Ohm·cm +/– 15 %, oder 60 Ohm·cm +/– 8 %, oder 120 Ohm·cm +/– 30 %, oder 120 Ohm·cm +/– 15 %, oder 120 Ohm·cm +/– 8 %, oder 180 Ohm·cm +/– 30 %, oder 180 Ohm·cm +/– 15 %, oder 180 Ohm·cm +/– 8 %. Wenn auf einen gegebenen spezifischen Widerstandsbereich Bezug genommen wird, kann der lokale spezifische Widerstand eine Verteilung der spezifischen Widerstandswerte zeigen. Die oben angeführten Beispiele zeigen die spezifische Widerstandsverteilung durch seinen zentralen Wert (arithmetisches Mittel) und seinen Gesamtbereich (Maximalwert zu Minimalwert) an, beispielsweise 30 Ohm·cm +/– 15 %.
  • In weiteren Prozessen, wie in 6B veranschaulicht, werden das erste Gebiet 301 und das zweite Gebiet 302 geschnitten, um wenigstens einen ersten Halbleiter-Wafer 310 und eine zweiten Halbleiter-Wafer 320 zu bilden. Der erste und der zweite Halbleiter-Wafer 310, 320 können dieselbe Dicke haben oder eine unterschiedliche Dicke aufweisen. 6B veranschaulicht eine Ausführungsform, wo der erste Halbleiter-Wafer 310 dünner ist als der zweite Halbleiter-Wafer 320.
  • Gemäß einer Ausführungsform kann die Oi-Konzentration des ersten Halbleiter-Wafers 310 unter der Sauerstoffschwelle sein, und die Oi-Konzentration des zweiten Halbleiter-Wafers 320 kann über der Sauerstoffschwelle sein. Gemäß einer Ausführungsform ist die Oi-Konzentration des ersten Halbleiter-Wafers 310 niedriger als die Oi-Konzentration des zweiten Halbleiter-Wafers 320 um wenigstens 5 %, insbesondere um wenigstens 10 % und mehr im Besonderen um wenigstens 20 %, relativ zur Oi-Konzentration des zweiten Halbleiter-Wafers 320.
  • Gemäß einer Ausführungsform werden das erste Gebiet 301 und das zweite Gebiet 302 des einen oder der mehreren monokristallinen Ingots 300 geschnitten, um so den ersten Halbleiter-Wafer 310 mit einer Dicke vorzusehen, die kleiner ist als die Dicke des zweiten Halbleiter-Wafers 320. Der erste Halbleiter-Wafer 310 bildet typischerweise den Bauelement-Wafer 110, da er die gewünschten Spezifikationen zur Herstellung von Halbleiterbauelementen, wie Leistungsbauelemente, erfüllt. Der zweite Halbleiter-Wafer 320 bildet typischerweise den Träger-Wafer 120.
  • Der erste und zweite Halbleiter-Wafer 310, 320 unterscheiden sich voneinander wenigstens in ihrer Oi-Konzentration und/oder ihrem intrinsischen spezifischen Widerstand.
  • Der erste und zweite Halbleiter-Wafer 310, 320 werden aneinander gebondet, wie in 6C veranschaulicht, um einen Substrat-Wafer 320 zu bilden, wie oben beschrieben.
  • Der Ansatz verwendet das Material des Ingots 300 effizient, da auch Teile des Ingots eingesetzt werden, die Eigenschaften außerhalb der gewünschten Bereiche aufweisen. Dies erhöht die Ausbeute signifikant und reduziert so die Herstellungskosten und ermöglicht die Verwendung von CZ- oder MCZ-Ingots zur Herstellung von Halbleiterbauelementen, die hohe Anforderungen hinsichtlich der anfänglichen elektrischen und chemischen Eigenschaften des Wafer-Ausgangsmaterials stellt.
  • Die obigen Prozesse ermöglichen die Herstellung von Halbleiterbauelementen mit überlegenen elektrischen Charakteristiken. Die Halbleiterbauelemente zeigen eine spezifische Oi-Konzentrationsverteilung, wie in 5 veranschaulicht und in Verbindung damit erläutert. Die Oi-Konzentrationsverteilung kann beispielsweise durch geeignete Detektionsverfahren, wie SIMS oder Infrarot-Spektroskopie, verifiziert werden.
  • Insbesondere Leistungshalbleiterbauelemente, wie bipolare Bauelemente, beispielsweise Dioden und IGBTs, profitieren von den obigen Herstellungsprozessen. Ferner profitieren auch unipolare Bauelemente, beispielsweise Leistungs-MOSFETs, von den obigen Herstellungsprozessen.
  • Die Herstellungsprozesse verwenden Halbleitermaterial, das aus geschmolzenem Material aufgewachsen wird, welches in einem Tiegel gehalten wird, wie CZ- oder MCZ-Prozesse. Das Halbleitermaterial wird wenigstens einem, typischerweise zwei Sauerstoff-Ausdiffusionsprozessen unterzogen, um die Oi-Konzentration unter eine kritische Schwelle zur Bildung der thermischen Donatoren zu reduzieren. Das Halbleitermaterial (Halbleiter-Wafer) wird zwischen den zwei Sauerstoff-Ausdiffusionsprozessen gedünnt. Gegebenenfalls kann oder können eine oder mehrere Epitaxieschichten und/oder ein oder mehrere Dotierungsgebiete gebildet werden.
  • Ein signifikanter Vorteil, der von den Herstellungsprozessen vorgesehen wird, ist, dass die Bauelement-Wafer 110 dünner sein können, da die Bauelement-Wafer 110 von den Träger-Wafern 120 gestützt werden, die nicht die gewünschten Charakteristiken aufweisen müssen. Daher wird das Halbleitermaterial des Ingots effizienter verwendet und die Anzahl geeigneter Bauelement-Wafer, welche die spezifischen Charakteristiken hinsichtlich der Oi-Konzentration und des intrinsischen spezifischen Widerstands erfüllen und welche aus einem Ingot erhalten werden können, wird erhöht. Dies steigert die Ausbeute pro Ingot.
  • Das nicht beanspruchte Halbleiterbauelement 200, wie in 4 veranschaulicht, ist ein bipolares Leistungs-Halbleiterbauelement und umfasst einen IGBT. Alternative bipolare Bauelemente sind beispielsweise Dioden. Ferner kann das Halbleiterbauelement 200 auch ein unipolares Halbleiterbauelement sein, beispielsweise einen Leistungs-MOSFET.
  • Das Halbleiterbauelement 200 umfasst typischerweise eine Mehrzahl von Feldeffektstrukturen, die jeweils eine jeweilige Transistorzelle des IGBTs bilden. Die Feldeffektstrukturen bilden zusammen ein Bauelement mit drei Anschlüssen, die getrennte Anschlüsse für das Gate, die Source und den Emitter aufweist.
  • Das Halbleiterbauelement 200, hier ein IGBT, umfasst ein Halbleitersubstrat 210, insbesondere ein monokristallines Siliciumsubstrat, mit einer ersten Seite 211, einer zweiten Seite 212 gegenüber der ersten Seite 211 und einer Dicke d2. Wenigstens eine Halbleiterkomponente ist in dem Halbleitersubstrat 210 integriert.
  • Das Halbleiterbauelement 200 ist ein bipolares Leistungshalbleiterbauelement mit drei Anschlüssen. Das Halbleiterbauelement 200 kann auch ein bipolares Leistungshalbleiterbauelement mit zwei Anschlüssen sein, wie eine Diode. Diese Bauelemente sind typischerweise vertikale Komponenten mit wenigstens einer Elektrode, die durch eine erste oder vordere Metallisierung 251 auf der ersten Seite 211 des Halbleitersubstrats 210 (beispielsweise Source-Metallisierung) und wenigstens eine zweite oder hintere Metallisierung 252 (beispielsweise Emittermetallisierung) auf der zweiten Seite 212 des Halbleitersubstrats 210 gebildet wird.
  • Das Halbleiterbauelement 200 umfasst ferner Gateelektroden 231, die in Gräben 230 angeordnet sind, welche im Halbleitersubstrat 210 gebildet sind. Gatedielektrika 232 isolieren die Gateelektroden 231 elektrisch gegen das Halbleitersubstrat 210. Ein Mesagebiet 239 ist zwischen angrenzenden Gräben 230 gebildet. Das Halbleiterbauelement umfasst ferner ein erstes Dotierungsgebiet (n-dotiertes Sourcegebiet) 241, ein zweites Dotierungsgebiet (p-dotiertes Bodygebiet) 242, ein drittes Dotierungsgebiet (schwach n-dotiertes Driftgebiet 243), ein viertes Dotierungsgebiet (n-dotiertes Feldstoppgebiet) 244 und ein fünftes Dotierungsgebiet (p-dotiertes Emittergebiet) 245. Im Fall eines Leistungs-MOSFET ist das fünfte Dotierungsgebiet 245 ein n-dotiertes Draingebiet.
  • Das Halbleitersubstrat 210 hat eine Sauerstoffkonzentration entlang einer Dickenlinie (die in 4 eine vertikale Linie wäre) des Halbleitersubstrats 210, die ein globales Maximum an einer Position von 20 % bis 80 % der Dicke des Halbleitersubstrats 210 relativ zur ersten Seite 211 aufweist. Das globale Maximum ist wenigstens 2-mal größer, insbesondere wenigstens 5-mal größer, als die Sauerstoffkonzentrationen jeder von der ersten Seite 211 und der zweiten Seite 212 des Halbleitersubstrats 210, wie beispielsweise in Verbindung mit 5 beschrieben.
  • Das globale Maximum der Sauerstoffkonzentration kann beispielsweise kleiner als 5·1017/cm3, insbesondere gleich oder kleiner als 3·1017/cm3 sein.
  • Das Halbleiterbauelement 200 umfasst ferner ein Gate-Poly 236 und eine Mehrzahl von Gatekontakten 237 in ohmschem Kontakt mit den Gateelektroden 231. Das Gate-Poly 236 und die Gatekontakte 237 sind elektrisch gegen die erste oder vordere Metallisierung durch eine Isolierschicht 235 isoliert. Die Isolierschicht 235 umfasst Öffnungen für Sourcekontakte 253, welche die erste Metallisierung 251 mit den Sourcegebieten 241 elektrisch verbinden.
  • Räumlich bezogene Ausdrücke, wie „unter“, „unterhalb“, „niedriger“, „über“, „obere/r/s“ und dgl. werden der Einfachheit der Beschreibung halber zur Erläuterung der Positionierung eines Elements relativ zu einem zweiten Element verwendet. Diese Ausdrücke sollen unterschiedliche Orientierungen der Bauelemente zusätzlich zu anderen Orientierungen als den in den Figuren dargestellten umfassen. Ferner werden auch Ausdrücke wie „erste/r/s“, „zweite/r/s“ und dgl. zur Beschreibung verschiedener Elemente, Gebiete, Abschnitte, etc., verwendet. In der gesamten Beschreibung beziehen sich ähnliche Ausdrücke auf ähnliche Elemente.
  • Die hier verwendeten Ausdrücke „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dgl. sind offene Ausdrücke, die das Vorliegen angegebener Elemente oder Merkmale anzeigen, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die Artikel „eine/r/s“ und „der/die/das“ sollen sowohl den Plural als auch den Singular umfassen, außer der Kontext zeigt klar etwas anderes an.
  • Bezugszeichenliste
    • 61 / 62
    Sauerstoffkonzentration
    71
    anfängliche Oi-Konzentration
    72
    Oi-Konzentration nach dem ersten Hochtemperaturprozess
    73
    anfängliche Oi-Konzentration nach dem zweiten Hochtemperaturprozess
    100
    Substrat-Wafer
    101
    erste Seite des Substrat-Wafers
    101p
    bearbeitete erste Seite des Substrat-Wafers
    102
    zweite Seite des Substrat-Wafers
    110
    Bauelement-Wafer
    110a
    Gebiet mit anfänglicher Oi-Konzentration
    111a / 112a
    Gebiet mit reduzierter Oi-Konzentration
    111
    erste Seite des Bauelement-Wafers
    111p
    bearbeitete erste Seite des Bauelement-Wafers
    112
    zweite Seite des Bauelement-Wafers
    113
    Epitaxiegebiet / Dotierungsgebiet
    114
    Barriereschicht / Nitridschicht
    116
    scharfer Rand
    117
    abgerundeter Rand
    118
    optionale Sauerstoffschicht
    119
    oberer Umfangsrand
    120
    Träger-Wafer
    120a
    nicht-oxidiertes Gebiet
    121a / 122a
    Oxidschicht / Gebiet mit reduzierter Oi-Konzentration
    121
    erste Seite des Träger-Wafers
    122
    zweite Seite des Träger-Wafers
    125
    p-dotiertes Gebiet
    140
    Halbleiterkomponente
    141
    Dotierungsgebiet
    151
    vordere Metallisierung
    152
    hintere Metallisierung
    190
    Laser
    199
    Vertiefung
    200
    Halbleiterbauelement
    210
    Bauelement-Wafer / Halbleitersubstrat
    211
    erste Seite des Bauelement-Wafers / Halbleitersubstrats
    212
    zweite Seite des Bauelement-Wafers / Halbleitersubstrats
    230
    Graben
    231
    Gateelektrode
    232
    Gatedielektrikum
    235
    Isolierschicht
    236
    Gate-Poly
    237
    Gatekontakt
    239
    Mesa
    241
    erstes Dotierungsgebiet / Sourcegebiet
    242
    zweites Dotierungsgebiet / Bodygebiet
    243
    drittes Dotierungsgebiet / Driftgebiet
    244
    viertes Dotierungsgebiet / Feldstoppgebiet
    245
    fünftes Dotierungsgebiet / Emittergebiet
    251
    vordere Metallisierung / Sourcemetallisierung
    252
    hintere Metallisierung / Emittermetallisierung
    253
    Sourcekontakt
    300
    monokristalliner Ingot
    301
    erstes Gebiet
    302
    zweites Gebiet
    310
    erster Halbleiter-Wafer / Bauelement-Wafer
    320
    zweiter Halbleiter-Wafer / Träger-Wafer
    330
    Substrat-Wafer

Claims (20)

  1. Verfahren zur Herstellung eines Substrat-Wafers (100), wobei das Verfahren umfasst: Bereitstellen eines Bauelement-Wafers (110) mit einer ersten Seite (111) und einer der ersten Seite (111) gegenüberliegenden zweiten Seite (112), wobei der Bauelement-Wafer (110) aus einem Halbleitermaterial gebildet ist und eine erste Dicke (d1) aufweist; Unterziehen des Bauelement-Wafers (110) einem ersten Hochtemperaturprozess zum Reduzieren des Sauerstoffgehalts des Bauelement-Wafers (110) wenigstens in einem Gebiet (112a) auf der zweiten Seite (112); Bonden der zweiten Seite (112) des Bauelement-Wafers (110) an eine erste Seite (121) eines Träger-Wafers (120), um einen Substrat-Wafer (100) zu bilden, der den Bauelement-Wafer (110), gebondet an den Träger-Wafer (120), umfasst, wobei der Träger-Wafer (120) eine der ersten Seite (121) gegenüberliegenden zweite Seite (122) aufweist, wobei die zweite Seite (122) des Träger-Wafers (120) die zweite Seite (102) des Substrat-Wafers (100) bildet, wobei die erste Seite (111) des Bauelement-Wafers (110) eine erste Seite (101) des Substrat-Wafers (100) bildet; Bearbeiten der ersten Seite (101) des Substrat-Wafers (100), die von der ersten Seite (111) des Bauelement-Wafers (110) gebildet wird, um die Dicke des Bauelement-Wafers (110) auf eine zweite Dicke (d2) zu reduzieren, die kleiner ist als die erste Dicke (d1) des Bauelement-Wafers; Unterziehen des Substrat-Wafers (100) einem zweiten Hochtemperaturprozess zum Reduzieren des Sauerstoffgehalts wenigstens des Bauelement-Wafers (110), der an den Träger-Wafer (120) gebondet ist; und wenigstens teilweises Integrieren wenigstens einer Halbleiterkomponente (140) in den Bauelement-Wafer (110) nach dem zweiten Hochtemperaturprozess.
  2. Verfahren nach Anspruch 1, ferner umfassend: Bilden einer Sauerstoffbarriere (114) auf wenigstens einer von der zweiten Seite (112) des Bauelement-Wafers (110) und der ersten Seite (121) des Träger-Wafers (120) vor dem Bonden des Bauelement-Wafers (110) an den Träger-Wafer (120).
  3. Verfahren nach Anspruch 1 oder 2, ferner umfassend: Unterziehen des Träger-Wafers (120) einem dritten Hochtemperaturprozess zum Reduzieren des Sauerstoffgehalts des Träger-Wafers (120) vor dem Bonden des Bauelement-Wafers (110) an den Träger-Wafer (120).
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Vorsehen des Bauelement-Wafers (110) umfasst: Bereitstellen des Bauelement-Wafers (110) mit einer anfänglichen interstitiellen Sauerstoffkonzentration gleich oder kleiner als 5·1017/cm3, insbesondere gleich oder kleiner als 3·1017/cm3.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die erste Dicke (d1) des Bauelement-Wafers (110) 300 µm bis 850 µm beträgt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die zweite Dicke (d2) des Bauelement-Wafers (110) kleiner ist als 400 µm.
  7. Verfahren nach einem der Ansprüche 1 bis 6, ferner umfassend: Bearbeiten eines Rands (116) des Bauelement-Wafers (110) nach dem Reduzieren der Dicke des Bauelement-Wafers (110).
  8. Verfahren nach einem der Ansprüche 1 bis 7, ferner umfassend: Entfernen des Träger-Wafers (120) nach dem wenigstens teilweisen Integrieren der Halbleiterkomponente (140).
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei jeder von dem Bauelement-Wafer (110) und dem Träger-Wafer (120) einen Durchmesser von wenigstens 150 mm (6 Zoll), insbesondere von wenigstens 200 mm (8 Zoll) aufweist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, ferner umfassend: Bilden einer Oxidschicht (118) auf wenigstens einer von der ersten und der zweiten Seite (111, 112) des Bauelement-Wafers (110); und Entfernen der Oxidschicht (118), bevor der Bauelement-Wafer (110) dem ersten Hochtemperaturprozess unterzogen wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, ferner umfassend: Bilden wenigstens eines von einer Epitaxieschicht (113) und einem dotierten Gebiet (113) auf der zweiten Seite (112) des Bauelement-Wafers (110) vor dem Bonden des Bauelement-Wafers (110) an den Träger-Wafer (120).
  12. Verfahren nach einem der Ansprüche 1 bis 11, ferner umfassend: Bilden eines Dotierungsgebiets (125) auf der ersten Seite des Träger-Wafers (121) vor dem Bonden des Bauelement-Wafers (110) an den Träger-Wafer (120).
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei wenigstens einer von dem ersten und dem zweiten Hochtemperaturprozess 1 h bis 20 h lang bei einer Temperatur zwischen 1000°C bis 1300°C in einer inerten Atmosphäre durchgeführt wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei wenigstens einer von dem ersten und dem zweiten Hochtemperaturprozess 1 h bis 20 h lang bei einer Temperatur gleich oder kleiner als 1100°C in einer oxidierenden Atmosphäre durchgeführt wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei der Träger-Wafer ein Halbleitermaterial umfasst.
  16. Verfahren zur Herstellung eines Substrat-Wafers (330), wobei das Verfahren umfasst: Bestimmen der Sauerstoffkonzentrationsverteilung eines oder mehrerer monokristalliner Ingots (300) eines Halbleitermaterials, wobei der Ingot insbesondere ein CZ-Ingot oder ein MCZ-Ingot ist; Auswählen wenigstens eines ersten Gebiets (301) des einen oder der mehreren monokristallinen Ingots (300), das eine Sauerstoffkonzentration hat, die unter einer gegebenen Sauerstoffschwelle liegt; Auswählen wenigstens eines zweiten Gebiets (302) des einen oder der mehreren monokristallinen Ingots (300), das eine Sauerstoffkonzentration hat, die über der gegebenen Schwelle liegt; Schneiden des ersten Gebiets (301), um wenigstens einen ersten Halbleiter-Wafer (310) zu bilden; Schneiden des zweiten Gebiets (302), um wenigstens einen zweiten Halbleiter-Wafer (320) zu bilden; Bonden des ersten Halbleiter-Wafers (310) an den zweiten Halbleiter-Wafer (320).
  17. Verfahren nach Anspruch 16, wobei die Sauerstoffschwelle gleich oder kleiner als 5·1017/cm3, insbesondere gleich oder kleiner als 3·1017/cm3 ist.
  18. Verfahren zur Herstellung eines Substrat-Wafers (330), wobei das Verfahren umfasst: Bestimmen der spezifischen Widerstandsverteilung eines oder mehrerer monokristalliner Ingots (300) eines Halbleitermaterials, wobei der Ingot insbesondere ein CZ-Ingot oder ein MCZ-Ingot ist; Auswählen wenigstens eines ersten Gebiets (301) des einen oder der mehreren monokristallinen Ingots (300), das einen spezifischen Widerstand innerhalb eines gegebenen spezifischen Widerstandsbereichs hat; Auswählen wenigstens eines zweiten Gebiets (302) des einen oder der mehreren monokristallinen Ingots (300), das einen spezifischen Widerstand außerhalb eines gegebenen spezifischen Widerstandsbereichs hat; Schneiden des ersten Gebiets (301), um wenigstens einen ersten Halbleiter-Wafer (310) zu bilden; Schneiden des zweiten Gebiets (302), um wenigstens einen zweiten Halbleiter-Wafer (320) zu bilden; Bonden des ersten Halbleiter-Wafers (310) an den zweiten Halbleiter-Wafer (320).
  19. Verfahren nach Anspruch 18, wobei das Zentrum des gegebenen spezifischen Widerstandsbereichs zwischen 20 Ohm·cm bis 240 Ohm·cm liegt, und der Bereich rund um dieses Zentrum +/–30 %, vorzugsweise +/–15 % oder noch bevorzugter +/–8 % beträgt.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das erste Gebiet (301) und das zweite Gebiet (302) des einen oder der mehreren monokristallinen Ingots (300) geschnitten werden, um den ersten Halbleiter-Wafer (310) mit einer Dicke vorzusehen, die kleiner ist als eine Dicke des zweiten Halbleiter-Wafers (320).
DE102014114683.2A 2014-10-09 2014-10-09 Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff Active DE102014114683B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102014114683.2A DE102014114683B4 (de) 2014-10-09 2014-10-09 Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
US14/867,839 US9728395B2 (en) 2014-10-09 2015-09-28 Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen
JP2015199932A JP6121501B2 (ja) 2014-10-09 2015-10-08 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
US15/650,504 US10014400B2 (en) 2014-10-09 2017-07-14 Semiconductor device having a defined oxygen concentration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014114683.2A DE102014114683B4 (de) 2014-10-09 2014-10-09 Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff

Publications (2)

Publication Number Publication Date
DE102014114683A1 DE102014114683A1 (de) 2016-05-19
DE102014114683B4 true DE102014114683B4 (de) 2016-08-04

Family

ID=55655951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014114683.2A Active DE102014114683B4 (de) 2014-10-09 2014-10-09 Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff

Country Status (3)

Country Link
US (2) US9728395B2 (de)
JP (1) JP6121501B2 (de)
DE (1) DE102014114683B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
WO2017141103A1 (en) * 2016-02-16 2017-08-24 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
TWI668739B (zh) * 2018-04-03 2019-08-11 環球晶圓股份有限公司 磊晶基板及其製造方法
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
JP7251616B2 (ja) * 2019-04-26 2023-04-04 富士電機株式会社 半導体装置および製造方法
DE102019132527A1 (de) * 2019-11-29 2021-06-02 Infineon Technologies Austria Ag Vertikale leistungs-halbleitervorrichtung, halbleiter-wafer oder anordnung nackter dies, träger und verfahren zum herstellen einer vertikalen leistungs-halbleitervorrichtung
JP7446212B2 (ja) 2020-12-07 2024-03-08 三菱電機株式会社 半導体装置およびその製造方法
JP2022148177A (ja) 2021-03-24 2022-10-06 株式会社東芝 半導体装置
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052103A1 (en) * 2008-08-28 2010-03-04 Sumco Corporation Silicon wafer and method for producing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621325B2 (ja) 1988-04-11 1997-06-18 富士通株式会社 Ｓｏｉ基板及びその製造方法
JP3262190B2 (ja) 1994-09-05 2002-03-04 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JPH11278983A (ja) 1998-03-27 1999-10-12 Sumitomo Metal Ind Ltd 結晶切断方法
JP2009242237A (ja) 1999-05-11 2009-10-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶インゴット製造装置及び方法
JP2004537161A (ja) 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2005522879A (ja) * 2002-04-10 2005-07-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
ATE465510T1 (de) 2006-01-20 2010-05-15 Infineon Technologies Austria Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
JP2007311672A (ja) 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5532754B2 (ja) 2009-08-27 2014-06-25 富士電機株式会社 半導体装置の製造方法
JP2012019048A (ja) 2010-07-07 2012-01-26 Waseda Univ 半導体基板、ナノワイヤトランジスタ及びその製造方法
US9159825B2 (en) * 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
JP2012142455A (ja) 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
JP5730688B2 (ja) 2011-06-30 2015-06-10 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ シリコン基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052103A1 (en) * 2008-08-28 2010-03-04 Sumco Corporation Silicon wafer and method for producing the same

Also Published As

Publication number Publication date
US20170316929A1 (en) 2017-11-02
US20160104622A1 (en) 2016-04-14
US9728395B2 (en) 2017-08-08
DE102014114683A1 (de) 2016-05-19
JP2016111337A (ja) 2016-06-20
JP6121501B2 (ja) 2017-04-26
US10014400B2 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102016105610A1 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu deren Herstellung
DE102015112649A1 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102011052731A1 (de) Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE3034894C2 (de)
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
DE102015212464A1 (de) Leistungshalbleiterrandstruktur
DE102016112018A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
EP0969501B1 (de) Verfahren zur Herstellung von Leistungshalbleiterbauelementen
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102017107952B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE102017121878A1 (de) Leistungsdiode
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102017123285A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102018132236B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021477000

Ipc: H01L0021223000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative