JP6121501B2 - 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス - Google Patents

半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス Download PDF

Info

Publication number
JP6121501B2
JP6121501B2 JP2015199932A JP2015199932A JP6121501B2 JP 6121501 B2 JP6121501 B2 JP 6121501B2 JP 2015199932 A JP2015199932 A JP 2015199932A JP 2015199932 A JP2015199932 A JP 2015199932A JP 6121501 B2 JP6121501 B2 JP 6121501B2
Authority
JP
Japan
Prior art keywords
wafer
device wafer
semiconductor
carrier
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015199932A
Other languages
English (en)
Other versions
JP2016111337A (ja
Inventor
ニコ カスパリ，
ニコ カスパリ，
モハマド モメニ，
モハマド モメニ，
ヘルムート エーフナー，
ヘルムート エーフナー，
ラインハルト プロス，
ラインハルト プロス，
ロドリゲス， フランシスコ ハビエル サントス
ロドリゲス， フランシスコ ハビエル サントス
シュルツェ，　ハンス−ヨアヒム
ハンス−ヨアヒム シュルツェ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2016111337A publication Critical patent/JP2016111337A/ja
Application granted granted Critical
Publication of JP6121501B2 publication Critical patent/JP6121501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本明細書で説明する実施形態は半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイスとに関する。別の実施形態は所与の範囲内の抵抗率を有する半導体ウエハーの製造方法に関する。
半導体デバイスは、インゴットと呼ばれる大きな半導体結晶がカットされた薄板である半導体ウエハー上で処理される。半導体インゴットを製造するための２つの異なる方法、すなわちチョクラルスキー法（ＣＺ法：Ｃｚｏｃｈｒａｌｓｋｉ ｐｒｏｃｅｓｓ）に基づく方法とフロートゾーン法（ＦＺ法：ｆｌｏａｔ−ｚｏｎｅ ｐｒｏｃｅｓｓ）に基づく方法とが基本的には存在する。ＦＺ法は、極低濃度の軽い不純物を有するインゴットの製造を可能にする。しかし、ＦＺ法により製造され得るインゴットの寸法は直径約２００ｍｍまでに制限される。さらに、ＦＺ法はＣＺ法より高価である。ＦＺ法と異なり、３００ｍｍ（１２インチ）以上の大きな直径を有するインゴットはＣＺ法により製造され得る。
ＩＧＢＴなどのいくつかのデバイスに関しては、所与の範囲内の低格子間酸素濃度と高固有抵抗率が望ましい。ＦＺ法は、十分に低い格子間酸素濃度を有するインゴットの製造を高コストで可能にする。ＣＺ結晶中の酸素の濃度は、石英ルツボがホットメルトと直接接触して酸素をホットメルトへ添加するので、ＦＺ結晶よりも本質的に高い。ＣＺインゴットの抵抗率を調整するために、ドーパントが溶融半導体材料へ添加され得る。しかし、偏析効果のために、ドーパントはインゴットの形成中に溶融半導体材料中で豊富になる。したがって、製造されたＣＺインゴットは５０％以上の縦方向ドーピング勾配を有する。このような変動は多くの半導体デバイス（特に電力デバイス）にとって大き過ぎるのでインゴットの大部分は本来の目的に使用され得ない。これにより製造コストをさらに増加する。
このことから、改善の必要性がある。
一実施形態によると、基板ウエハーを製造する方法は、第１の面と第１の面に対向する第２の面とを有するデバイスウエハーであって半導体材料で作られるとともに第１の厚さを有するデバイスウエハーを提供する工程と、第２の面における少なくとも一領域内のデバイスウエハーの酸素含有量を低減するための第１の高温処理へデバイスウエハーを付す工程と、キャリヤウエハーへ接着されたデバイスウエハーを含む基板ウエハーを形成するためにキャリヤウエハーの第１の面へデバイスウエハーの第２の面を接着する工程であって、キャリヤウエハーは第１の面に対向する第２の面を有し、キャリヤウエハーの第２の面は基板ウエハーの第２の面を形成し、デバイスウエハーの第１の面は基板ウエハーの第１の面を形成する、工程と、デバイスウエハーの厚さをデバイスウエハーの第１の厚さ未満である第２の厚さまで低減するために、デバイスウエハーの第１の面により形成される基板ウエハーの第１の面を処理する工程と、キャリヤウエハーへ接着された少なくともデバイスウエハーの酸素含有量を低減するための第２の高温処理へ基板ウエハーを付す工程と、第２の高温処理後にデバイスウエハー内に少なくとも１つの半導体部品を少なくとも部分的に集積化する工程と、を含む。
一実施形態によると、基板ウエハーの製造方法は、半導体材料の１つまたは複数の単結晶インゴットの酸素濃度分布を判断する工程であって、同インゴットは特にはＣＺインゴットまたはＭＣＺインゴットである、工程と、所与の酸素閾値未満である酸素濃度を有する１つまたは複数の単結晶インゴットの少なくとも第１の領域を選択する工程と、所与の閾値を越える酸素濃度を有する１つまたは複数の単結晶インゴットの少なくとも第２の領域を選択する工程と、少なくとも第１の半導体ウエハーを形成するために第１の領域をスライスする工程と、少なくとも第２の半導体ウエハーを形成するために第２の領域をスライスする工程と、第１の半導体ウエハーを第２の半導体ウエハーへ接着する工程と、を含む。
一実施形態によると、基板ウエハーの製造方法は、半導体材料の１つまたは複数の単結晶インゴットの抵抗率分布を判断する工程であって、同インゴットは特にはＣＺインゴットまたはＭＣＺインゴットである、工程と、所与の抵抗率範囲内の抵抗率を有する１つまたは複数の単結晶インゴットの少なくとも第１の領域を選択する工程と、所与の抵抗率範囲外の抵抗率を有する１つまたは複数の単結晶インゴットの少なくとも第２の領域を選択する工程と、少なくとも第１の半導体ウエハーを形成するために第１の領域をスライスする工程と、少なくとも第２の半導体ウエハーを形成するために第２の領域をスライスする工程と、第１の半導体ウエハーを第２の半導体ウエハーへ接着する工程と、を含む。
一実施形態によると、半導体デバイスは、第１の面と第１の面に対向する第２の面と厚さとを有する半導体基板、特には単結晶シリコン基板を含む。半導体デバイスはさらに、半導体基板へ集積化される少なくとも１つの半導体部品と、半導体基板の第１の面における第１の金属被覆と、半導体基板の第２の面における第２の金属被覆化とを含む。半導体基板は、半導体基板の厚み線に沿った酸素濃度であって、第１の面に対する厚さの２０％〜８０％の位置において全体の最大値を有する酸素濃度を有する。全体の最大値は、半導体基板の第１の面と第２の面のそれぞれにおける酸素濃度より少なくとも２倍大きい、特には少なくとも５倍大きい。
当業者は、以下の詳細な説明を読み添付図面を見るとさらなる特徴と利点を認識するだろう。
添付図面における構成要素は、必ずしも原寸に比例しておらず、むしろ本発明の原理を説明することに重点が置かれる。さらに、添付図面では、同様な参照符号は対応部分を示す。
一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 異なる温度と時間における熱処理後の酸素濃度を示す。 一実施形態による半導体デバイスを示す。 一実施形態による、様々な工程後のデバイスウエハー中の酸素分布を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。 一実施形態による基板ウエハーの製造方法の工程を示す。
以下の詳細な説明では、実施形態の一部をなし、本発明が実施され得る特定の実施態様を例示として示す添付図面を参照する。この点について、「上」、「下」、「前」、「後」、「前縁」「後縁」、「横」、「垂直」などの方向用語は、記載される図面の配向を参照して使用される。実施形態の構成要素は多くの異なる配向で配置され得るので、方向用語は例示目的で使用され、決して限定しない。本発明の趣旨と範囲から逸脱すること無く他の実施形態が利用され得ることと構造的または論理的変更をなし得ることとを理解すべきである。したがって、以下の詳細説明は限定的な意味で取られてはならなく、本発明の範囲は添付の特許請求の範囲により規定される。実施形態は特定の言語を使用して説明されるが、特定の言語は添付の特許請求範囲を限定するものと解釈されてはでない。
本明細書では、半導体基板の第２の面は下側面または裏側面により形成されると考えられ、一方、第１の面は半導体基板の上側、前面、または主面により形成されると考えられる。したがって、本明細書で使用される用語「上」と「下」は、この配向を考慮した構造的特徴間の相対的位置を記述する。
用語「電気的接続」と「電気的に接続された」は２つの要素間のオーム接続を記述する。
次に、実施形態について図１Ａ〜１Ｇを参照して説明する。さらに、図１Ｂ、１Ｃ、１Ｄ、１Ｆは一実施形態による工程を示し、図１Ａ、１Ｅ、１Ｇは任意選択的工程を示す。図７Ａ、７Ｄは、図１Ｂ、１Ｃ、１Ｄ、１Ｆの実施形態に基本的に対応するより一般的な実施形態を説明する。
第１の面１１１と第１の面１１１に対向する第２の面１１２とを有するデバイスウエハー１１０が提供される。デバイスウエハー１１０は、磁気的ＣＺ法（ＭＣＺ法：ｍａｇｎｅｔｉｃ ＣＺ ｐｒｏｃｅｓｓ）も含むＣＺ法により形成されたインゴットからカットされる。デバイスウエハー１１０は半導体材料で作られる。
ＣＺ法は、ＦＺ法より費用効率が高く、より大きな直径を有するインゴットの製造を可能にする。一実施形態によると、デバイスウエハー１１０は少なくとも１５０ｍｍ（６インチ）、特には少なくとも２００ｍｍ（８インチ）、さらに特には３００ｍｍ（１２インチ）など少なくとも２５０ｍｍ（１０インチ）の直径を有する。より大きなデバイスウエハー１１０は、より多くの半導体デバイスの集積化を可能にし、したがって製造コストの低下につながる。
デバイスウエハー１１０は、半導体部品を製造するのに好適な任意の半導体材料で作られ得る。このような材料の例としては、これらに限定しないが、シリコン（Ｓｉ）などの基本半導体材料、炭化ケイ素（ＳｉＣ）またはシリコンゲルマニウム（ＳｉＧｅ）などのＩＶ族化合物半導体材料、砒化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）、燐化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、燐化インジウムガリウム（ＩｎＧａＰａ）、または砒化燐化インジウムガリウム（ＩｎＧａＡｓＰ）などの２値、３価、または４価ＩＩＩ−Ｖ半導体材料、テルル化カドミウム（ＣｄＴｅ）、テルル化カドミウム水銀（ＨｇＣｄＴｅ）などの２価または３価ＩＩ−ＶＩ半導体材料が挙げられる。上記半導体材料はホモ接合半導体材料とも呼ばれる。２つの異なる半導体材料を組み合わせるとヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の例としてはこれに限定しないが、シリコン（ＳｉｘＣ１−ｘ）−ＳｉＧｅヘテロ接合半導体材料が挙げられる。電力半導体用途には、現在主にＳｉ、ＳｉＣ、ＧａＮ材料が使用される。
一実施形態によると、半導体材料はＳｉなどのＩＶ族半導体材料である。
別の実施形態によると、半導体材料は２価ＩＩ−ＶＩ半導体材料である。
デバイスウエハー１１０は通常、約２０Ω＊ｃｍ〜約２４０Ω＊ｃｍであり得る所与の範囲の固有抵抗率を有する。より具体的には、デバイスウエハー１１０は、約＋／−１５％以下またはさらには約＋／−８％以下の固有抵抗率変動を有する所与の固有抵抗率を有し得る。デバイスウエハー１１０内に集積化される最終半導体デバイスの定格阻止電圧に依存して、所与の固有抵抗率は、上記変動範囲のうちの任意の範囲を有する例えば３０Ω＊ｃｍ、６０Ω＊ｃｍ、１２０Ω＊ｃｍ、または１８０Ω＊ｃｍであり得る。固有抵抗率は、いくつかの特定の例を挙げると３０Ω＊ｃｍ＋／−１５％、６０Ω＊ｃｍ＋／−８％、１２０Ω＊ｃｍ＋／−３０％または１８０Ω＊ｃｍ＋／−１５％であり得る。別の例についてはさらに後で示す。
固有抵抗率はインゴットの半導体材料の抵抗率を指す。したがって、固有抵抗率はインゴットを製造する工程により主に判断される。
デバイスウエハー１１０は、半導体デバイスの最終厚さより通常は大きいがデバイスウエハー１１０へ接着されるキャリヤウエハー無しにデバイスウエハー１１０を取り扱うために必要な厚さより小さい第１の厚さｄ１を有する。例えば、２００ｍｍ（８インチ）の直径を有するデバイスウエハー（２００ｍｍ大型デバイスウエハーと呼ばれる）は通常、追加のキャリヤウエハー無しにウエハーの取り扱いを可能にするために約７２５μｍ厚さである。デバイスウエハー１１０は通常、余りに多くの高価な半導体材料を浪費しないように薄い。第１の厚さｄ１は、例えば２００ｍｍ大型デバイスウエハー１１０では約４００μｍであり得る。通常、デバイスウエハー１１０の第１の厚さｄ１は、半導体デバイスの最終厚さとデバイスウエハー１１０の寸法に依存して約３００μｍ〜約８５０μｍである。
デバイスウエハー１１０は、５＊１０１７／ｃｍ３以下、特には３＊１０１７／ｃｍ３以下の初期格子間酸素濃度（初期Ｏｉ濃度と呼ばれる）を有し得る。
デバイスウエハー１１０のＯｉ濃度は、そうでなければそれらの高い初期Ｏｉ濃度により廃棄されるであろうデバイスウエハー１１０の使用を可能にするより高いＯｉ濃度を有するデバイスウエハー１１０もまた使用され得るように、本明細書に記載されるような処理により低減され得る。
図１Ａに示すように、任意選択的酸化物層１１８がデバイスウエハー１１０の第１と第２の面１１１、１１２の少なくとも一方の上に形成され得る。通常は、酸化物層１１８は両面１１１、１１２に形成され得る。別の工程において、酸化物層１１８はデバイスウエハー１１０を第１の高温処理に付す前に除去される。
任意選択的酸化物層１１８は、例えば２〜５時間１１００℃〜１１８０℃の温度の酸化環境内で熱処理により形成され得る。
任意選択的酸化物層１１８の形成と除去により、ＣＯＰと略称される所謂結晶由来粒子（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐａｒｔｉｃｌｅ）を低減する。ＣＯＰは、例えば最終半導体デバイスのゲート酸化膜を劣化させ得る。したがって、ＣＯＰの濃度の低減により、機能層の質を改善し、例えばゲート酸化膜を通るリーク電流を低減する。
図１Ｂおよびまた図７Ａに示す工程において、デバイスウエハー１１０は、第２の面１１２における少なくとも領域１１２ａ内のデバイスウエハー１１０の酸素含有量（すなわちＯｉ濃度）を低減するために第１の高温処理に付される。第１の高温処理は通常、半導体ウエハー１１０の両面１１１、１１２におけるＯｉ濃度を低減する。
第１の高温処理は、不活性雰囲気内で１０００℃〜１３００℃（通常は１１００℃〜１２００℃）の温度において１〜２０時間行われ得る。
または、第１の温度処理は、格子間酸素の固溶度限界が酸素の実効外方拡散を生じる元の酸素濃度よりはるかに低くなるように、酸化性雰囲気内で１１００℃以下の温度（例えば、１０５０℃未満）で１〜２０時間行われ得る。
第１の高温処理は、デバイスウエハー１１０の特に対向面近くの領域から酸素の外方拡散をもたらす。表面におけるＯｉ濃度の低下は、第１の高温処理の温度と持続時間とに依存して初期Ｏｉ濃度に対して２倍〜５倍またはそれを超えて実現され得る。
２つの異なる温度および持続時間の処理に対する第１の高温処理によるＯｉ濃度の低下を図３に示す。曲線６１は８時間１１００℃における処理後の結果として得られるＯｉ濃度を示す。曲線６２は２０時間１１５０℃における処理の結果として得られるＯｉ濃度を示す。両方の処理は不活性雰囲気内で行われる。バルク濃度として表現される初期Ｏｉ濃度に対するＯｉ濃度の低下はデバイスウエハー１１０の露出面に近い領域内で実現され得る。例えば、少なくとも５０％の低減Ｏｉ濃度を有する領域は、デバイスウエハー１１０を２０時間約１１５０℃の温度で維持すると表面に対して約３０μｍの深さまで広がる。第１の高温処理の期間が長ければ長いほど、低減Ｏｉ濃度を有する領域はより深く広がる。
Ｏｉ濃度をさらに深い領域内で、すなわちデバイスウエハー１１０のバルク内で初期Ｏｉ濃度の５０％未満に低減することが可能であろう。しかし、経済的に実行可能でない非常に長い第１の高温処理が必要となるであろう。またより深い領域内でＯｉ濃度を低減するためには、本明細書に記載の手法が使用される。
図１Ｃおよびまた図７Ｂに示すように、デバイスウエハー１１０の第２の面１１２は、キャリヤウエハー１２０へ接着されるデバイスウエハー１１０を含む基板ウエハー１００を形成するためにキャリヤウエハー１２０の第１の面１２１に接着される。キャリヤウエハー１２０は半導体材料であり得、第１の面１２１に対向する第２の面１２２を有する。キャリヤウエハー１２０の第２の面１２２は基板ウエハー１００の第２の面１０２を形成し、デバイスウエハー１１０の第１の面１１１は基板ウエハー１００の第１の面１０１を形成する。例えば、キャリヤウエハー１２０はデバイスウエハー１１０と同じ半導体材料であってもよいし異なる半導体材料であってもよい。
キャリヤウエハー１２０は、キャリヤウエハー１２０が最終的に除去されるのでおよび／または最終デバイスの電子的活性領域の一部を形成しないので、固有抵抗率およびＯｉ濃度に関する仕様を満たす必要はない。
例えば、キャリヤウエハー１２０は、デバイスウエハー１１０がカットされる同じインゴットからのものであり得るが、所望の仕様を満たさないインゴットの領域からのものである。したがって、同じインゴットの異なる領域からのウエハーを含む複合基板ウエハー１００が形成される。一実施形態によると、キャリヤウエハー１２０はデバイスウエハー１１０とは別のインゴットからのものである。
または、キャリヤウエハー１２０は非半導体材料で作られ得、ガラス材またはグラファイトなどの部分的に非晶質の材料から、または多結晶材料からなり得る。保護のために、例えばグラファイトを保護するために、キャリヤウエハーは酸素障壁を形成する封止層を含み得る。
キャリヤウエハー１２０の第１の面１２１とデバイスウエハー１１０の第２の面１１２は通常、改善された接着品質の平坦面を有するように、接着する前に研磨される。研磨処理は、ウエハー１１０、１２０をカットした直後にまたは接着する少し前に行われ得る。
一実施形態によると、デバイスウエハー１１０とキャリヤウエハー１２０のそれぞれは、少なくとも１５０ｍｍ（６インチ）または少なくとも２００ｍｍ（８インチ）など同じ直径を有する。
キャリヤウエハー１２０は、デバイスウエハー１１０をキャリヤウエハー１２０へ接着する前に、キャリヤウエハー１２０の酸素含有量を低減するために第３の高温処理と呼ばれる別の高温処理に付され得る。これはキャリヤウエハー１２０の第１の面１２１近くのＯｉ濃度を低減するのに有益である。第３の高温処理は第１の高温処理と同じ温度および持続時間で行われ得る。または、第３の高温処理はより長くなり得るおよび／またはＯｉ濃度をさらに低減するために第１の高温処理より高い温度であり得る。したがって、キャリヤウエハー１２０はその第１の面１２１において、デバイスウエハー１１０がその第２の面１１２において有するＯｉ濃度より低いＯｉ濃度を有し得る。したがって、キャリヤウエハー１２０は、デバイスウエハー１１０内のＯｉ濃度を低く維持するために有益な任意の別の熱処理中に酸素がデバイスウエハー１１０からキャリヤウエハー１２０中へ拡散するように、酸素の「シンク（ｓｉｎｋ）」を形成し得る。または、第３の高温処理はより短くなり得るおよび／または第１の２つの高温処理より低い温度であり得る。
一実施形態によると、デバイスウエハー１１０をキャリヤウエハー１２０へ接着する前に任意選択的ドーピング領域１２５がキャリヤウエハー１１０の第１の面１１２に形成され得る。任意選択的ドーピング領域１２５は、低減Ｏｉ濃度を有するデバイスウエハー１１０の領域１１２ａと直接接触し得る。ドーピング領域１２５は例えばｐ型であり得、裏面エミッタ領域を形成するためのデバイスウエハー１１０中への外方拡散のドーパント源として機能する。任意選択的ドーピング領域１２５は図７Ｂに示す実施形態では形成されない。
一実施形態によると、ドーピング領域１２５はｎ型であり得る。別の実施形態によると、ドーピング領域１２５は例えば異なる深さで注入され得るｐドーパントとｎドーパントとを含む。例えば、ｎドーパントは通常、デバイスウエハー１１０内に任意選択的電界停止層を形成するために使用される。例えば、ｐドーパントは通常、裏面エミッタ領域を形成するために使用される。これらのドーピング領域（ｎ型電界停止層とｐ型裏面エミッタ領域）の位置は、キャリヤウエハー１２０内のそれぞれのドーパントおよび注入深さの選択により制御され得る。ｐドーパントとｎドーパントは異なる拡散係数を有するので、両者は、ｎおよびｐドーピング領域のそれぞれがデバイスウエハー１１０内の異なる深さで形成されるようにデバイスウエハー１１０中へ異なる速度で拡散する。
任意選択的に、例えばキャリヤウエハー１２０が第３の高温処理に付されなければキャリヤウエハー１２０には、キャリヤウエハー１２０からデバイスウエハー１１０中への酸素の外方拡散を避けるために少なくともその第１の面１２１においてキャッピング層（例えば、窒化物）が設けられ得る。
キャリヤウエハー１２０のデバイスウエハー１１０への接着は親水性または疎水性処理により行われ得る。
さらに、キャリヤウエハー１２０の第１の面１２１またはデバイスウエハー１１０の第２の面１１２のいずれかまたはこれらの面１２１、１１２の両方には、接着を容易にするために酸化物層が設けられ得る。または、デバイスウエハー１１０とキャリヤウエハー１２０の露出半導体表面が互いに接着されるようにいかなる酸化物層も設けられない。
一実施形態によると、キャリヤウエハー１２０の第１の面１２１またはデバイスウエハー１１０の第２の面１１２のいずれかまたはこれらの面１２１、１１２の両方の上に任意選択的窒化物層が形成され得る。
キャリヤウエハー１２０の厚さは、デバイスウエハー１１０とキャリヤウエハー１２０とを含む基板ウエハー１００の厚さがウエハーの典型的範囲内となるように選択され得る。典型的範囲は、基板ウエハー１００の厚さが「基板ウエハー１００が追加の支持ウエハー無しに処理されるのに十分に機械的に安定するような」厚さであるというとを意味する。例えば、基板ウエハー１００の厚さは、異なる厚さのためにそうでなければ必要であろう処理装置の適応化を避けるために２００ｍｍ大型基板ウエハーでは約７２５μｍの範囲内であり得る。
一実施形態によると、キャリヤウエハー１２０は、デバイスウエハー１１０のいかなる汚染も回避するためにデバイスウエハー１１０と同じ固有ドーピング型のものである。上に説明したように、キャリヤウエハー１２０はデバイスウエハー１１０と同じインゴットからのものであり得、抵抗率とＯｉ濃度に関する仕様を満たす必要はない。このようなウエハーは通常、インゴット製造者により廃棄される。このような廃棄されるウエハーの使用は、デバイスウエハー１１０が基板ウエハー１００よりはるかに薄くなり得るので、抵抗率とＯｉ濃度に関する仕様を満たすデバイスウエハーにより基板ウエハー１００が完全に形成されるであろう場合と比較して、基板ウエハー１００の全コストを低減する。接着界面における任意選択的酸化物および／または窒化物層が一方のウエハーから他法のウエハーへのドーパントのいかなる不要な拡散も回避する。
図１Ｄおよびまた図７Ｃに示すように、デバイスウエハー１１０の第１の面１１１により形成される基板ウエハー１００の第１の面１０１は、デバイスウエハー１１０の厚さをデバイスウエハー１１０の第１の厚さｄ１未満である第２の厚さｄ２まで低減するように処理され得る。例えば、デバイスウエハー１１０の第２の厚さｄ２は、４００μｍ未満（例えば、２００μｍ未満またはさらには１５０μｍ未満）であり、通常は、デバイスウエハー１１０内に集積化される半導体デバイスの最終厚さの範囲内である。デバイスウエハーの処理済み第１の面は１１１ｐで示され、基板ウエハー１００の処理済み第１の面１０１ｐもまた形成する。
第１の面１１１の処理は、例えば化学機械的研磨、研削およびエッチングを含む。
一実施形態によると、処理済み第１の面１１１ｐを少なくとも２００ｎｍの深さ（通常は４００ｎｍ〜４μｍの深さ）まで溶融するように第１の面１１１ｐを処理した後に、レーザ１９０を使用するレーザ熱アニール処理が行われ得る。レーザにより第１の面１１１ｐを溶融することで、第１の面１１１を処理することに起因し得る格子欠陥を除去する。
別の工程において、基板ウエハー１００は、キャリヤウエハー１２０に接着される少なくともデバイスウエハー１１０の酸素含有量を低減するために、第２の高温処理に付される。
第２の高温処理は、第１の高温処理に使用されたのと同じ処理条件で行われてもよいし異なる条件で行われてもよい。通常、第１と第２の高温処理の両方は、不活性雰囲気内で１０００℃〜１３００℃の温度で１〜２０時間またはそうでなければ酸化性雰囲気内で１１００℃以下の温度で１〜２０時間行われる。また、不活性雰囲気内で第１と第２の高温処理のうちの一方と酸化性雰囲気内で第１と第２の高温処理の他方とを行うことが可能である。
図５を参照して、デバイスウエハー１１０の厚さを低減するための第１および第２の高温処理および中間処理工程のＯｉ濃度に対する影響について説明する。
デバイスウエハー１１０は初期厚さｄ１を有する。第１および第２の高温処理の前の初期Ｏｉ濃度は真っ直ぐな垂直線７１により示される。第１の高温処理はデバイスウエハー１１０の第１および第２の面１１１、１１２近くの領域内のＯｉ濃度を低減する。第１の高温処理後の結果として得られるＯｉ濃度分布は破線の曲線７２により示される。Ｏｉ濃度は、デバイスウエハー１１０の第１および第２の面１１１、１１２それぞれにおける領域１１１ａ、１１２ａ内で低減される。デバイスウエハー１１０の中央領域１１０ａは初期Ｏｉ濃度７１のままである。この段階では、デバイスウエハー１１０は、キャリヤウエハー１２０へまだ接着されていない。
デバイスウエハー１１０をキャリヤウエハー１２０へ接着し、デバイスウエハー１１０を厚さｄ２まで薄くするようにデバイスウエハー１１０の第１の面１１１を処理した後、中央領域１１０ａの一部はデバイスウエハー１１０の処理済み面１１１ｐにおいて露出される。薄くされたデバイスウエハー１１０を第２の高温処理へ付すと、酸素は処理済み第１の面１１１ｐから拡散され、点線−破線曲線７３により示されるようなＯｉ濃度分布を生じる。デバイスウエハー１１０の第２の面１１２はキャリヤウエハー１２０へ接着されるので、酸素はデバイスウエハー１１０の第２の面において外へ拡散しない、または酸素の一部だけが外へ拡散する。キャリヤウエハー内で著しく低減された酸素濃度の場合、デバイスウエハーの第２の面からの酸素の著く速い外方拡散が可能になる。
したがって、中間薄層化工程を含む２つの高温処理はデバイスウエハー１１０全体にわたるＯｉ濃度の著しい低下をもたらす。
第２の高温処理はまた、ｐドープ裏面エミッタ領域および／またはｎドープ電界停止層を形成するためにｐドーパントおよび／またはｎドーパントをキャリヤウエハー１２０からデバイスウエハー１１０中へ外方拡散するのに役立ち得る。追加の熱外方拡散処理は必要でないが、必要に応じ行われ得る。
第１と第２の高温処理の組み合せは、少なくとも２倍（特には、少なくとも５倍、または少なくとも１０倍も）のＯｉ濃度の低下をもたらす。デバイスウエハー１１０したがってまた最終半導体デバイスの厚さ方向の結果として得られるＯｉ濃度は、中央部に極大（デバイスウエハー１１０と最終デバイスの半導体チップのそれぞれの面におけるＯｉ濃度より少なくとも約２倍、例えば２倍〜５倍、そして通常は少なくとも３倍のＯｉ濃度）を有する分布を有する。
最終半導体デバイスのデバイスウエハー１１０と半導体基板はそれぞれ、デバイスウエハーまたは半導体基板の厚み線に沿ったＯｉ濃度であって、第１の面１１１ｐに対する厚さの２０％〜８０％、特には３０％〜７０％、より具体的には４０％〜６０％の位置に全体の最大値を有するＯｉ濃度を有し得る。極大は、最終半導体デバイスのデバイスウエハー１１０または半導体基板の第１の面１１１ｐと第２の面１１２のそれぞれにおける酸素濃度より少なくとも２倍、特には少なくとも５倍高い。厚み線はデバイスウエハー１１０の主面に垂直である。
Ｏｉ濃度の極大は、後の段階で別温度処理を使用してｎドーピング濃度の局所増加を可能にするので利点がある。別温度処理は、例えば４２０℃〜４７０℃の中間温度において数時間行われ得る。この別温度処理中、熱的ドナーを形成する酸素原子が活性化され、したがって最終半導体デバイスのスイッチング振る舞いにとって有益なデバイスのｎドーピング濃度を局所的に増加する。
一実施形態によると、図１Ｅに示すように、デバイスウエハー１１０の縁１１６は、デバイスウエハー１１０の厚さを低減した後に任意選択的に処理され得る。通常、ウエハーの端は丸くされる。同じ大きさの２つのウエハーが互いに接着されると、円周方向凹部が２つのウエハーにより形成される。凹部１９９は図１Ｅの拡大部分に示される。ウエハーの一方（この場合はデバイスウエハー１１０）が薄くされると、図１Ｅの拡大部分に最も良く示すように鋭い縁１１６が鋭い円周方向上縁１１９により形成される。この鋭い縁１１６は容易に壊れ得、したがってデバイスウエハー１１０の中心に広がるクラックの原因となり得るので、縁１１６は図１Ｅの拡大部分に示すように丸い縁１１７を形成するように研削される。
一実施形態によると、デバイスウエハー１１０より大きな直径を有するキャリヤウエハー１２０が、デバイスウエハー１１０から横方向に突出ししたがってデバイスウエハー１１０の縁１１６を保護するように代替的に使用され得る。
別の工程において、図１Ｆおよびまた図７Ｄ示すように、第２の高温処理後に少なくとも１つの半導体部品１４０（通常は複数の半導体部品１４０）がデバイスウエハー１１０内に少なくとも部分的に集積化される。これは、半導体部品１４０のそれぞれのドーピング領域１４１により示される。当業者は、各半導体部品１４０が２つ以上のドーピング領域（少なくとも１つのｐｎ接合を形成するために異なる導電型の通常は少なくとも２つのドーピング領域）を含み得るということを理解する。
一実施形態によると、図１Ｇに示すように、キャリヤウエハー１２０は半導体部品１４０を部分的にまたは完全に集積化した後に完全にまたは少なくとも部分的に除去される。最後に、前面金属被覆１５１と後面金属被覆１５２とがデバイスウエハー１１０の処理済み第１の面１１１ｐと第２の面１１２上に形成される。前面金属被覆１５１と後面金属被覆１５２は半導体デバイス１４０のそれぞれのドーピング領域とオーム接触する。
図２Ａ〜２Ｊに関して、別の実施形態について説明する。繰り返しを避けするために、図１Ａ〜１Ｇの工程と同様な工程については図１Ａ〜１Ｇの実施形態を参照する。
図２Ａに示すように、第１の面１１１と第２の面１１２とを有するデバイスウエハー１１０が上述のように提供される。デバイスウエハー１１０は初期Ｏｉ濃度を有する。デバイスウエハー１１０の厚さｄ１は上記所与の範囲内にあり、特にはデバイスウエハー１１０を安全に取り扱うのに必要な厚さよりも薄い。
図２Ｂは、第１と第２の面１１１、１１２それぞれにおいて低減Ｏｉ濃度を有する領域１１１ａと１１２ａを形成する第１の高温処理を示す。これとは異なり、デバイスウエハー１１０の中央領域１１０ａは初期Ｏｉ濃度のままである。
一実施形態によると、図２Ｃに示すように、デバイスウエハー１１０をキャリヤウエハー１２０へ接着する前にエピタキシャル層１１３とドープ領域１１３の少なくとも一方がデバイスウエハー１１０の第２の面１１２上に任意選択的に形成される。エピタキシャル層またはドーピング領域１１３は裏面エミッタ領域または電界停止層を形成し得る。さらに、裏面エミッタと電界停止層の両方が形成され得る。電界停止層および／または裏面エミッタの深さは、注入深さを制御することにより、および所与の拡散速度を有するドーパントを適切に選択することにより調整され得る。
任意選択的に、燐などのドーパントを含む層が第２の表面１１２上に蒸着され得る。このドーパント層は、後続の熱処理のうちの任意の熱処理期間中にデバイスウエハー１１０内に拡散するドーパントの源として働く。例えば、裏面エミッタはドーパント層を使用して形成され得る。ドーパント層は、後の段階において（例えば接着に先立って）除去され得る。
一実施形態によると、図２Ｄに示すように、デバイスウエハー１１０をキャリヤウエハー１２０へ接着する前に任意選択的酸素障壁１１４がデバイスウエハー１１０の第２の面１１２とキャリヤウエハー１２０の第１の面１２１の少なくとも一方の上に形成される。酸素障壁１１４は例えば窒化物層であり得る。加えて、任意選択的酸化物層は例えばＣＶＤまたは熱処理により形成され得る。熱処理は、酸素が後の処理工程においてデバイスウエハー１１０中へ逆拡散するのを避けるために酸素の最大飽和が可能な限り低い温度において、行われるべきである。通常、熱処理の温度は少なくとも４００℃であり、特には少なくとも７００℃である。通常、同温度は１１００℃未満である。
酸素障壁１１４は、約５００ｎｍ〜約３００ｎｍ（典型的には約１００ｎｍ）の厚さを有し得る。
上記処理と並行して、図２Ｅに示すように、第１と第２の面１２１、１２２を有するキャリヤウエハー１２０が提供される。キャリヤウエハー１２０はデバイスウエハー１１０に望まれる仕様を満たす必要はない。キャリヤウエハー１２０は上述の半導体材料（通常はデバイスウエハー１１０と同じ半導体材料）で作られる。
図２Ｆは、上述のようにデバイスウエハー１１０をキャリヤウエハー１２０へ接着する前にキャリヤウエハー１２０の酸素含有量（すなわちＯｉ濃度）を低減する第３の高温処理を示す。第３の高温処理は、キャリヤウエハー１２０の第１および第２の面１２１、１２２において低減Ｏｉ濃度を有する領域１２１ａ、１２２ａを形成する。
さらに、キャリヤウエハー１２０の第１の面１２１にはドーピング層が設けられ得る。さらに、接着酸化物を形成する酸化物層がキャリヤウエハー１２０の第１の面１２１またはキャリヤウエハー１１０の第２の面１１２上に形成され得る。
図２Ｇに示すように、デバイスウエハー１１０の第２の面１１２は基板ウエハー１００を形成するためにキャリヤウエハー１２０の第１の面１２１へ接着される。したがって、基板ウエハー１００は、キャリヤウエハー１２０へ接着されたデバイスウエハー１１０を含む。キャリヤウエハー１２０の第２の面１２２は基板ウエハー１００の第２の面１０２を形成し、デバイスウエハー１１０の第１の面１１１は基板ウエハー１００の第１の面１０１を形成する。
別の工程において、図２Ｈに示すように、デバイスウエハー１１０の第１の面１１１により形成された基板ウエハー１００の第１の面１０１は、デバイスウエハー１１０の厚さをデバイスウエハーの第１の厚さｄ１未満である第２の厚さｄ２まで低減するように処理される（例えば、研削または研磨される）。これについては上にさらに詳細に説明した。
上述のように薄層化後に格子欠陥を除去するために溶融レーザ熱アニール処理が採用され得る。デバイスウエハー１１０の最終厚さｄ２は、通常は４００μｍ未満、特には２００μｍまたは１５０μｍ未満である。
別の工程において、図２Ｉに示すように、基板ウエハー１００は、少なくともデバイスウエハー１１０の酸素含有量を低減するために第２の高温処理に付される。その結果、デバイスウエハー１１０は、図３と図５に関連して詳細に説明したように低減Ｏｉ濃度を有する領域１１２ａにより完全に形成される。
別の工程において、図２Ｊに示すように、半導体デバイスは、これらの処理中にキャリヤウエハー１２０に接着されたままであるデバイスウエハー１１０内に集積化される。
これに加えて、キャリヤウエハー１２０は、例えばエッチングにより、または酸素障壁１１４（例えば、窒化物層）またはエッチング停止層として接着酸化物を使用するＣＭＰ処理により、除去される。
エッチング停止層として酸素障壁１１４および／または接着酸化物を使用することで、最終半導体デバイスの厚さ変動を低減する。さらに、図２Ｈの薄層化工程と図２Ｊの除去工程の両方は通常はいかなる構造化フィールド酸化物層または金属層などの追加層もデバイスウエハー１１０上に形成されない場合に行われるので、デバイスウエハー１１０は均一な厚さ低下のために有益である平坦面を有する。したがって、最終半導体デバイスは著しく低減された厚さ変動を有し得る。
ここで説明する処理はまた、製造工程の初期段階における裏面エミッタおよび／または電界停止層の形成を可能にする。裏面エミッタおよび／または電界停止層の形成工程は通常、ウエハーの裏面が最終厚さまで最終的に研磨された後に（すなわち、ウエハーが薄くなると）行われる。薄いウエハーは破損され易いので、裏面エミッタおよび／または電界停止層の形成はデバイスウエハー１１０が最終厚さｄ２より大きな厚さｄ１を有した段階で行われる。所謂「ウエハー薄層化工程」の数は低減され得、生産効率は破損の低減可能性のために増加され得る。
一実施形態によると、酸素障壁１１４および／または接着酸化物は、キャリヤウエハー１２０の除去後、例えば酸素障壁１１４および／または接着酸化物のフォトリソグラフィ構造化後にマスクとして利用され得る。
さらに、酸素障壁１１４および／または接着酸化物は、デバイスウエハー１１０の第２の面１１２を保護するための別の処理中に（例えば、引っ掻きなどの機械的衝撃および／または汚染に対する）保護層として任意選択的に使用され得る。次に、酸素障壁１１４および／または接着酸化物は後の段階において（例えば、後面金属被膜を形成する前に）除去され得る。
これに加えて、裏面エミッタはキャリヤウエハー１２０の第１の面１２１上に形成されたドーピング層（そのドーパントは処理中にデバイスウエハー１１０中へ拡散する）を使用することにより形成され得る。
一実施形態によると、ゲッタ層がキャリヤウエハー１２０の第１の面１２１上に形成され得る。ゲッタ層は、少なくともキャリヤウエハー１２０が除去されるまで処理中は残る。ゲッタ層はデバイスウエハー１１０内に存在し得る金属不純物をゲッタリングするのに有益である。ゲッタ層は、ゲッタリング効率を改善するために例えばキャリヤウエハー１２０の第１の面１２１近くに形成され得る。加えてまたはそうでなければ、ゲッタ層はまた、基板ウエハー１００上に、例えば基板ウエハー１００の第２の面１０２上に形成され得る。
任意選択的にまたは加えて、ゲッタ層はまた、デバイスウエハー１１０上に形成され得る。
図６Ａ〜６Ｃを参照して、別の実施形態について説明する。
図６Ａは、通常はＣＺインゴットまたはＭＣＺインゴットである半導体材料の単結晶インゴット３００を示す。別の工程において、インゴット３００または様々なインゴット３００の酸素濃度分布が判断される。これに加えてまたはその代わりに、１つまたは複数の単結晶インゴット３００の抵抗率分布が判断される。この判断により、異なるＯｉ濃度の領域３０１、３０２および／または異なる固有抵抗率の領域を識別する。以下では、Ｏｉ濃度に関する実施形態について説明する。当業者は、本実施形態もまた固有抵抗率の判断に基づき行われ得るということを理解する。
別の工程において、所与の酸素閾値未満の酸素濃度を有する（または所与の抵抗率範囲内の抵抗率を有する）１つまたは複数の単結晶インゴット３００の少なくとも第１の領域３０１が選択される。さらに、所与の酸素閾値より高い酸素濃度を有する（または所与の抵抗率範囲外の抵抗率を有する）１つまたは複数の単結晶インゴット３００の少なくとも第２の領域３０２が選択される。
一実施形態によると、Ｏｉ濃度の酸素閾値は５＊１０１７／ｃｍ３であり、特には３＊１０１７／ｃｍ３以下である。
一実施形態によると、所与の抵抗率範囲は２０Ω＊ｃｍ〜２４０Ω＊ｃｍである。例えば、所与の抵抗率範囲は、３０Ω＊ｃｍ＋／−３０％、または３０Ω＊ｃｍ＋／−１５％、または３０Ω＊ｃｍ＋／−８％、６０Ω＊ｃｍ＋／−３０％、または６０Ω＊ｃｍ＋／−１５％、または６０Ω＊ｃｍ＋／−８％、１２０Ω＊ｃｍ＋／−３０％、または１２０Ω＊ｃｍ＋／−１５％、または１２０Ω＊ｃｍ＋／−８％、または１８０Ω＊ｃｍ＋／−３０％、または１８０Ω＊ｃｍ＋／−１５％、または１８０Ω＊ｃｍ＋／−８％である。所与の抵抗率範囲を参照すると、局所抵抗率は抵抗率値の分布を示し得る。上記所与の例は、その中心値（算術平均）とその全範囲（最大値〜最小値）（例えば、３０Ω＊ｃｍ＋／−１５％）とにより抵抗率分布を示す。
別の工程において、図６Ｂに示すように、第１の領域３０１と第２の領域３０２は少なくとも第１の半導体ウエハー３１０と第２の半導体ウエハー３２０とを形成するためにスライスされる。第１および第２の半導体ウエハー３１０、３２０は同じ厚さを有してもよいし異なる厚さを有してもよい。図６Ｂは、第１の半導体ウエハー３１０が第２の半導体ウエハー３２０より薄い実施形態を示す。
一実施形態によると、第１の半導体ウエハー３１０のＯｉ濃度は酸素閾値未満であり得、第２の半導体ウエハー３２０のＯｉ濃度は酸素閾値を越え得る。一実施形態によると、第１の半導体ウエハー３１０のＯｉ濃度は、第２の半導体ウエハー３２０のＯｉ濃度より少なくとも５％、特には少なくとも１０％、より具体的には少なくとも２０％低い。
一実施形態によると、１つまたは複数の単結晶インゴット３００の第１の領域３０１と第２の領域３０２は、第２の半導体ウエハー３２０の厚さ未満である厚さを有する第１の半導体ウエハーに３１０を提供するようにスライスされる。第１の半導体ウエハー３１０は通常、電力デバイスなどの半導体デバイスを製造するための所望の仕様を満たすのでデバイスウエハー１１０を形成する。第２の半導体ウエハー３２０は通常、キャリヤウエハー１２０を形成する。
第１および第２の半導体ウエハー３１０、３２０は少なくともそれらのＯｉ濃度および／または固有抵抗率が互いに異なる。
第１および第２の半導体ウエハー３１０、３２０は上述のように基板ウエハー３３０を形成するために図６Ｃに示すように互いに接着される。
この手法は、所望範囲外の特性を有するインゴットの一部もまた採用されるのでインゴット３００の材料を効率的に使用する。これにより、収率を著しく増加し、したがって製造コストを低減し、出発ウエハー材料の初期電気的および化学的性質に関する高い要求を有する半導体デバイスの製造のためのＣＺまたはＭＣＺインゴットの使用を可能にする。
上記処理は、優れた電気的特性を有する半導体デバイスの製造を可能にする。半導体デバイスは図５との関連で示し説明したように特定のＯｉ濃度分布を示す。Ｏｉ濃度分布は、例えばＳＩＭＳまたは赤外分光法などの好適な検出方法により検証され得る。
特に、バイポーラデバイス（例えば、ダイオード、ＩＧＢＴ）などの電力半導体デバイスは上記製造工程から恩恵を受ける。さらに、ユニポーラデバイス（例えば、パワーＭＯＳＦＥＴ）もまた上記製造工程から恩恵を受ける。
本製造工程は、ＣＺまたはＭＣＺ法などのようにルツボ内に保持された溶融材料から成長される半導体材料を採用する。半導体材料は、熱的ドナーの形成のための臨界閾値未満のＯｉ濃度を低減するために少なくとも１つ（通常は、２つ）の酸素外方拡散処理に付される。半導体材料（半導体ウエハー）は２つの酸素外方拡散処理間に薄くされる。任意選択的に、１つまたは複数のエピタキシャル層および／または１つまたは複数のドーピング領域が形成され得る。
本製造工程により提供される著しい利点は、デバイスウエハー１１０は所望特性を有する必要のないキャリヤウエハー１２０により支持されるのでより薄くされ得るということである。したがって、インゴットの半導体材料はより効率的に使用され、Ｏｉ濃度または固有抵抗率に関する特別の特性を満たすとともに１つのインゴットから得られ得る好適なデバイスウエハーの数が増加される。これにより、インゴット当たりの収率を増加する。
図４に示す半導体デバイス２００は、バイポーラ電力半導体デバイスであり、これに限定しないがＩＧＢＴを含む。別のバイポーラデバイスは例えばダイオードである。さらに、半導体デバイス２００はまた、ユニポーラ電力半導体デバイス（例えば、パワーＭＯＳＦＥＴ）であり得る。
半導体デバイス２００は通常、それぞれがＩＧＢＴのトランジスタセルを形成する複数の電界効果構造を含む。電界効果構造は、ゲート、ソース、エミッタ用の別々の端子を有する３端子デバイスを併せて形成する。
これに限定しないが本実施計形態ではＩＧＢＴである半導体デバイス２００は、第１の面２１１、第１の面２１１に対向する第２の面２１２、厚さｄ２を有する半導体基板２１０（特には、単結晶シリコン基板）を含む。少なくとも１つの半導体部品が半導体基板２１０内に集積化される。
半導体デバイス２００は３端子電力バイポーラ半導体デバイスである。半導体デバイス２００はまた、ダイオードなどの２端子電力バイポーラ半導体デバイスであり得る。これらのデバイスは通常、半導体基板２１０の第１の面２１１において第１または前面の金属被膜２５１（例えば、ソース金属被覆）により形成される少なくとも１つの電極をそして半導体基板２１０の第２の面２１２における少なくとも第２または後面の金属被膜２５２（例えば、エミッタ金属被覆）を有する垂直型部品である。
半導体デバイス２００はさらに、半導体基板２１０内に形成されるトレンチ２３０内に配置されたゲート電極２３１を含む。ゲート誘電体２３２は半導体基板２１０からゲート電極２３１を電気的に絶縁する。メサ領域２３９が隣接トレンチ２３０間に形成される。半導体デバイスはさらに、第１のドーピング領域（ｎドープソース領域）２４１、第２のドーピング領域（ｐドープボディ領域）２４２、第３のドーピング領域（弱いｎドープドリフト領域２４３）、第４のドーピング領域（ｎドープ電界停止領域）２４４、第５のドーピング領域（ｐドープエミッタ領域）２４５を含む。パワーＭＯＳＦＥＴの場合、第５のドーピング領域２４５はｎドープドレイン領域である。
半導体基板２１０は、第１の面２１１に対して半導体基板２１０の厚さの２０％〜８０％の位置に全体の最大値を有する半導体基板２１０の厚み線（図４における垂直線であろう）に沿った酸素濃度を有する。全体の最大値は、例えば図５に関連して説明したように、半導体基板２１０の第１の面２１１と第２の面２１２のそれぞれにおける酸素濃度より少なくとも２倍大きい。
酸素濃度の全体の最大値は、例えば５＊１０１７／ｃｍ３未満、特には３＊１０１７／ｃｍ３未満であり得る。
半導体デバイス２００はさらに、ゲートポリ２３６と、ゲート電極２３１とオーム接触した複数のゲートコンタクト２３７とを含む。ゲートポリ２３６とゲートコンタクト２３７は絶縁層２３５により第１または前面の金属被膜から電気的に絶縁される。絶縁層２３５は、第１の金属被覆２５１をソース領域２４１へ電気的に接続するソースコンタクト２５３のための開口を含む。
「下」、「下方」、「下側」、「上方」、「上側」などの空間的相対語は、第２の要素に対する一要素の位置決めについて説明するための説明の容易さのために使用される。これらの用語は、図面に描写されたものとは異なる配向に加え、デバイスの異なる配向を包含するように意図されている。さらに、「第１」、「第２」などの用語もまた、様々な構成要素、領域、部分などを説明するために使用され、制限することを意図していない。同様な用語は本明細書を通して同様な構成要素を指す。
本明細書で使用されるように、用語「有する」「含有する」、「からなる」、「含む」などは、上述の要素または特徴の存在を示す開放型用語であり、追加要素または特徴を排除するものではない。単数形式の冠詞は文脈が明確に指示しない限り単数のものだけでなく複数のものを含むように意図されている。上記範囲の変形形態と適用形態とを考慮に入れて、本発明はこれまでの記載内容により限定されることも添付図面により限定されることもないということを理解すべきである。むしろ、本発明は以下の特許請求範囲とそれらの法的均等物によってのみ限定される。
また、本願は以下に記載する態様を含む。
（態様１）
基板ウエハー（１００）を製造する方法であって、
第１の面（１１１）と前記第１の面（１１１）に対向する第２の面（１１２）とを有するデバイスウエハー（１１０）であって半導体材料で作られるとともに第１の厚さ（ｄ１）を有するデバイスウエハー（１１０）を提供する工程と、
前記第２の面（１１２）における少なくとも領域（１１２ａ）内の前記デバイスウエハー（１１０）の酸素含有量を低減するための第１の高温処理へ前記デバイスウエハー（１１０）を付す工程と、
前記デバイスウエハー（１１０）の前記第２の面（１１２）をキャリヤウエハー（１２０）の第１の面（１２１）へ接着して前記キャリヤウエハー（１２０）へ接着される前記デバイスウエハー（１１０）を含む基板ウエハー（１００）を形成する工程であって、前記キャリヤウエハー（１２０）は前記第１の面（１２１）に対向する第２の面（１２２）を有し、前記キャリヤウエハー（１２０）の第２の面（１２２）は前記基板ウエハー（１００）の前記第２の面（１０２）を形成し、前記デバイスウエハー（１１０）の前記第１の面（１１１）は前記基板ウエハー（１００）の第１の面（１０１）を形成する、工程と、
前記デバイスウエハー（１１０）の厚さを前記デバイスウエハーの前記第１の厚さ（ｄ１）未満である第２の厚さ（ｄ２）まで低減するために、前記デバイスウエハー（１１０）の前記第１の面（１１１）により形成される前記基板ウエハー（１００）の前記第１の面（１０１）を処理する工程と、
前記キャリヤウエハー（１２０）へ接着された少なくとも前記デバイスウエハー（１１０）の酸素含有量を低減するための第２の高温処理へ前記基板ウエハー（１００）を付す工程と、
前記第２の高温処理後に前記デバイスウエハー（１１０）内に少なくとも１つの半導体部品（１４０）を少なくとも部分的に集積化する工程と、を含む方法。
（態様２）
前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記デバイスウエハー（１１０）の前記第２の面（１１２）と前記キャリヤウエハー（１２０）の前記第１の面（１２１）の少なくとも一方の上に酸素障壁（１１４）を形成する工程をさらに含む態様１に記載の方法。
（態様３）
前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記キャリヤウエハー（１２０）を、前記キャリヤウエハー（１２０）の酸素含有量を低減するための第３の高温処理に付す工程をさらに含む態様１または２に記載の方法。
（態様４）
前記デバイスウエハー（１１０）を提供する工程は、５＊１０ １７ ／ｃｍ ３ 以下、特には３＊１０ １７ ／ｃｍ ３ 以下の初期格子間酸素濃度を有する前記デバイスウエハー（１１０）を提供する工程を含む、態様１〜３のいずれか一項に記載の方法。
（態様５）
前記デバイスウエハー（１１０）の前記第１の厚さ（ｄ１）は３００μｍ〜８５０μｍである、態様１〜４のいずれか一項に記載の方法。
（態様６）
前記デバイスウエハー（１００）の前記第２の厚さ（ｄ２）は４００未満μｍである、態様１〜５のいずれか一項に記載の方法。
（態様７）
前記デバイスウエハー（１１０）の厚さを低減した後に前記デバイスウエハー（１１０）の縁（１１６）を処理する工程をさらに含む態様１〜６のいずれか一項に記載の方法。
（態様８）
前記半導体部品（１４０）を少なくとも部分的に集積化した後に前記キャリヤウエハー（１２０）を除去する工程をさらに含む態様１〜７のいずれか一項に記載の方法。
（態様９）
前記デバイスウエハー（１１０）と前記キャリヤウエハー（１２０）のそれぞれは少なくとも１５０ｍｍ（６インチ）、特には少なくとも２００ｍｍ（８インチ）の直径を有する、態様１〜８のいずれか一項に記載の方法。
（態様１０）
前記デバイスウエハー（１１０）の前記第１と第２の面（１１１、１１２）の少なくとも一方の上に酸化物層（１１８）を形成する工程と、
前記デバイスウエハー（１１０）を前記第１の高温処理に付す前に前記酸化物層（１１８）を除去する工程と、をさらに含む態様１〜９のいずれか一項に記載の方法。
（態様１１）
前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記デバイスウエハー（１１０）の前記第２の面（１１２）上にエピタキシャル層（１１３）とドープ領域（１１３）の少なくとも１つを形成する工程をさらに含む態様１〜１０のいずれか一項に記載の方法。
（態様１２）
前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記キャリヤウエハー（１２１）の前記第１の面においてドーピング領域（１２５）を形成する工程をさらに含む態様１〜１１のいずれか一項に記載の方法。
（態様１３）
前記第１と第２の高温処理の少なくとも一方は不活性雰囲気内で１０００℃〜１３００℃の温度で１〜２０時間行われる、態様１〜１２のいずれか一項に記載の方法。
（態様１４）
前記第１と第２の高温処理の少なくとも一方は酸化性雰囲気内で１１００℃以下の温度で１〜２０時間行われる、態様１〜１３のいずれか一項に記載の方法。
（態様１５）
前記キャリヤウエハーは半導体材料を含む、態様１〜１４のいずれか一項に記載の方法。
（態様１６）
基板ウエハー（３３０）を製造する方法であって、
半導体材料の１つまたは複数の単結晶インゴット（３００）の酸素濃度分布を判断する工程であって、前記インゴットは特にはＣＺインゴットまたはＭＣＺインゴットである、工程と、
所与の酸素閾値未満である酸素濃度を有する前記１つまたは複数の単結晶インゴット（３００）の少なくとも第１の領域（３０１）を選択する工程と、
前記所与の閾値を越える酸素濃度を有する前記１つまたは複数の単結晶インゴット（３００）の少なくとも第２の領域（３０２）を選択する工程と、
少なくとも第１の半導体ウエハー（３１０）を形成するために前記第１の領域（３０１）をスライスする工程と、
少なくとも第２の半導体ウエハー（３２０）を形成するために前記第２の領域（３０２）をスライスする工程と、
前記第１の半導体ウエハー（３１０）を前記第２の半導体ウエハー（３２０）へ接着する工程と、を含む方法。
（態様１７）
前記酸素閾値は５＊１０ １７ ／ｃｍ ３ であり、特には３＊１０ １７／ ｃｍ ３ 以下である、態様１６に記載の方法。
（態様１８）
基板ウエハー（３３０）を製造する方法であって、
半導体材料の１つまたは複数の単結晶インゴット（３００）の抵抗率分布を判断する工程であって、前記インゴットは特にはＣＺインゴットまたはＭＣＺインゴットである、工程と、
所与の抵抗率範囲内の抵抗率を有する前記１つまたは複数の単結晶インゴット（３００）の少なくとも第１の領域（３０１）を選択する工程と、
所与の抵抗率範囲外の抵抗率を有する前記１つまたは複数の単結晶インゴット（３００）の少なくとも第２の領域（３０２）を選択する工程と、
少なくとも第１の半導体ウエハー（３１０）を形成するために前記第１の領域（３０１）をスライスする工程と、
少なくとも第２の半導体ウエハー（３２０）を形成するために前記第２の領域（３０２）をスライスする工程と、
前記第１の半導体ウエハー（３１０）を前記第２の半導体ウエハー（３２０）へ接着する工程と、を含む方法。
（態様１９）
前記所与の抵抗率範囲の中心は２０Ω＊ｃｍ〜２４０Ω＊ｃｍであり、前記中心の周りの範囲は、＋／−３０％、好適には＋／−１５％、またはさらに好適には＋／−８％である、態様１８に記載の方法。
（態様２０）
前記１つまたは複数の単結晶インゴット（３００）の前記第１の領域（３０１）と前記第２の領域（３０２）は、前記第２の半導体ウエハー（３２０）の厚さ未満である厚さを有する前記第１の半導体ウエハー（３１０）を提供するためにスライスされる、態様１６〜１９のいずれか一項に記載の方法。
（態様２１）
第１の面（２１１）、前記第１の面（２１１）に対向する第２の面（２１２）、厚さ（ｄ２）を有する半導体基板（２１０）、特には単結晶シリコン基板と、
前記半導体基板（２１０）へ集積化された少なくとも１つの半導体部品と、
前記半導体基板（２１０）の前記第１の面（２１１）における第１の金属被覆（２５１）と、
前記半導体基板（２１０）の前記第２の面（２１２）における第２の金属被覆（２５２）と、を含む半導体デバイスであって、
前記半導体基板（２１０）は、前記第１の面（２１１）に対する前記厚さ（ｄ２）の２０％〜８０％の位置に全体の最大値を有する前記半導体基板（２１０）の厚み線に沿った酸素濃度を有し、
前記全体の最大値は、前記半導体基板（２１０）の前記第１の面（２１１）と前記第２の面（２１２）のそれぞれにおける酸素濃度より少なくとも２倍大きい、特には少なくとも５倍大きい、半導体デバイス。
（態様２２）
前記酸素濃度の前記全体の最大値は、５＊１０ １７ ／ｃｍ ３ 未満、特には３＊１０ １７ ／ｃｍ ３ 以下である、態様２１に記載の半導体デバイス。
（態様２３）
前記半導体デバイス（２００）はバイポーラデバイス、特にはＩＧＢＴまたは電力用ダイオードである、態様２１または２２に記載の半導体デバイス。
（態様２４）
前記半導体デバイス（２００）はユニポーラデバイス、特にはパワーＭＯＳＦＥＴである、態様２１または２２に記載の半導体デバイス。
６１／６２ 酸素濃度
７１ 初期Ｏｉ濃度
７２ 第１の高温処理後のＯｉ濃度
７３ 第２の高温処理後の初期Ｏｉ濃度
１００ 基板ウエハー
１０１ 基板ウエハーの第１の面
１０１ｐ 基板ウエハーの処理済み第１の面
１０２ 基板ウエハーの第２の面
１１０ デバイスウエハー
１１０ａ 初期Ｏｉ濃度を有する領域
１１１ａ／１１２ａ 低減Ｏｉ濃度を有する領域
１１１ デバイスウエハーの第１の面
１１１ｐ デバイスウエハーの処理済み第１の面
１１２ デバイスウエハーの第２の面
１１３ エピタキシャル領域／ドーピング領域
１１４ 障壁層／窒化物層
１１６ 鋭い縁
１１７ 丸い縁
１１８ 任意選択的酸素層
１１９ 円周方向上縁
１２０ キャリヤウエハー
１２０ａ 未酸化領域
１２１ａ／１２２ａ 低減Ｏｉ濃度を有する酸化物層／領域
１２１ キャリヤウエハーの第１の面
１２２ キャリヤウエハーの第２の面
１２５ ｐドープ領域
１４０ 半導体部品
１４１ ドーピング領域
１５１ 前面金属被膜
１５２ 後面金属被膜
１９０ レーザ
１９９ 凹部
２００ 半導体デバイス
２１０ デバイスウエハー／半導体基板
２１１ デバイスウエハー／半導体基板の第１の面
２１２ デバイスウエハー／半導体基板の第２の面
２３０ トレンチ
２３１ ゲート電極
２３２ ゲート誘電体
２３５ 絶縁層
２３６ ゲートポリ
２３７ ゲートコンタクト
２３９ メサ
２４１ 第１のドーピング領域／ソース領域
２４２ 第２のドーピング領域／ボディ領域
２４３ 第３のドーピング領域／ドリフト領域
２４４ 第４のドーピング領域／電界停止領域
２４５ 第５のドーピング領域／エミッタ領域
２５１ 前面金属被膜／ソース金属被覆
２５２ 後面金属被膜／エミッタ金属被覆
２５３ ソースコンタクト
３００ 単結晶インゴット
３０１ 第１の領域
３０２ 第２の領域
３１０ 第１の半導体ウエハー／デバイスウエハー
３２０ 第２の半導体ウエハー／キャリヤウエハー
３３０ 基板ウエハー

Claims (15)

  1. 基板ウエハー（１００）を製造する方法であって、
    第１の面（１１１）と前記第１の面（１１１）に対向する第２の面（１１２）とを有するデバイスウエハー（１１０）であって半導体材料で作られるとともに第１の厚さ（ｄ１）を有するデバイスウエハー（１１０）を提供する工程と、
    前記第２の面（１１２）における少なくとも領域（１１２ａ）内の前記デバイスウエハー（１１０）の酸素含有量を低減するための第１の高温処理へ前記デバイスウエハー（１１０）を付す工程と、
    前記デバイスウエハー（１１０）の前記第２の面（１１２）をキャリヤウエハー（１２０）の第１の面（１２１）へ接着して前記キャリヤウエハー（１２０）へ接着される前記デバイスウエハー（１１０）を含む基板ウエハー（１００）を形成する工程であって、前記キャリヤウエハー（１２０）は前記第１の面（１２１）に対向する第２の面（１２２）を有し、前記キャリヤウエハー（１２０）の第２の面（１２２）は前記基板ウエハー（１００）の前記第２の面（１０２）を形成し、前記デバイスウエハー（１１０）の前記第１の面（１１１）は前記基板ウエハー（１００）の第１の面（１０１）を形成する、工程と、
    前記デバイスウエハー（１１０）の厚さを前記デバイスウエハーの前記第１の厚さ（ｄ１）未満である第２の厚さ（ｄ２）まで低減するために、前記デバイスウエハー（１１０）の前記第１の面（１１１）により形成される前記基板ウエハー（１００）の前記第１の面（１０１）を処理する工程と、
    前記キャリヤウエハー（１２０）へ接着された少なくとも前記デバイスウエハー（１１０）の酸素含有量を低減するための第２の高温処理へ前記基板ウエハー（１００）を付す工程と、
    前記第２の高温処理後に前記デバイスウエハー（１１０）内に少なくとも１つの半導体部品（１４０）を少なくとも部分的に集積化する工程と、を含み、前記デバイスウエハー（１１０）は、磁気的ＣＺ法を含むＣＺ法により形成されたインゴットからカットされる、方法。
  2. 前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記デバイスウエハー（１１０）の前記第２の面（１１２）と前記キャリヤウエハー（１２０）の前記第１の面（１２１）の少なくとも一方の上に酸素障壁（１１４）を形成する工程をさらに含む請求項１に記載の方法。
  3. 前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記キャリヤウエハー（１２０）を、前記キャリヤウエハー（１２０）の酸素含有量を低減するための第３の高温処理に付す工程をさらに含む請求項１または２に記載の方法。
  4. 前記デバイスウエハー（１１０）を提供する工程は、５＊１０１７／ｃｍ３以下の初期格子間酸素濃度を有する前記デバイスウエハー（１１０）を提供する工程を含む、請求項１〜３のいずれか一項に記載の方法。
  5. 前記デバイスウエハー（１１０）の前記第１の厚さ（ｄ１）は３００μｍ〜８５０μｍである、請求項１〜４のいずれか一項に記載の方法。
  6. 前記デバイスウエハー（１００）の前記第２の厚さ（ｄ２）は４００未満μｍである、請求項１〜５のいずれか一項に記載の方法。
  7. 前記デバイスウエハー（１１０）の厚さを低減した後に前記デバイスウエハー（１１０）の縁（１１６）を処理する工程をさらに含む請求項１〜６のいずれか一項に記載の方法。
  8. 前記半導体部品（１４０）を少なくとも部分的に集積化した後に前記キャリヤウエハー（１２０）を除去する工程をさらに含む請求項１〜７のいずれか一項に記載の方法。
  9. 前記デバイスウエハー（１１０）と前記キャリヤウエハー（１２０）のそれぞれは少なくとも１５０ｍｍ（６インチ）の直径を有する、請求項１〜８のいずれか一項に記載の方法。
  10. 前記デバイスウエハー（１１０）の前記第１と第２の面（１１１、１１２）の少なくとも一方の上に酸化物層（１１８）を形成する工程と、
    前記デバイスウエハー（１１０）を前記第１の高温処理に付す前に前記酸化物層（１１８）を除去する工程と、をさらに含む請求項１〜９のいずれか一項に記載の方法。
  11. 前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記デバイスウエハー（１１０）の前記第２の面（１１２）上にエピタキシャル層（１１３）とドープ領域（１１３）の少なくとも１つを形成する工程をさらに含む請求項１〜１０のいずれか一項に記載の方法。
  12. 前記デバイスウエハー（１１０）を前記キャリヤウエハー（１２０）へ接着する前に前記キャリヤウエハー（１２１）の前記第１の面においてドーピング領域（１２５）を形成する工程をさらに含む請求項１〜１１のいずれか一項に記載の方法。
  13. 前記第１と第２の高温処理の少なくとも一方は不活性雰囲気内で１０００℃〜１３００℃の温度で１〜２０時間行われる、請求項１〜１２のいずれか一項に記載の方法。
  14. 前記第１と第２の高温処理の少なくとも一方は酸化性雰囲気内で１１００℃以下の温度で１〜２０時間行われる、請求項１〜１３のいずれか一項に記載の方法。
  15. 前記キャリヤウエハーは半導体材料を含む、請求項１〜１４のいずれか一項に記載の方法。
JP2015199932A 2014-10-09 2015-10-08 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス Active JP6121501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014114683.2 2014-10-09
DE102014114683.2A DE102014114683B4 (de) 2014-10-09 2014-10-09 Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff

Publications (2)

Publication Number Publication Date
JP2016111337A JP2016111337A (ja) 2016-06-20
JP6121501B2 true JP6121501B2 (ja) 2017-04-26

Family

ID=55655951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015199932A Active JP6121501B2 (ja) 2014-10-09 2015-10-08 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス

Country Status (3)

Country Link
US (2) US9728395B2 (ja)
JP (1) JP6121501B2 (ja)
DE (1) DE102014114683B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942539B2 (en) 2021-03-24 2024-03-26 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
US10985204B2 (en) * 2016-02-16 2021-04-20 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
TWI668739B (zh) * 2018-04-03 2019-08-11 環球晶圓股份有限公司 磊晶基板及其製造方法
DE102018111450A1 (de) 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
EP3842574B1 (en) 2019-04-26 2024-03-27 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
DE102019132527A1 (de) * 2019-11-29 2021-06-02 Infineon Technologies Austria Ag Vertikale leistungs-halbleitervorrichtung, halbleiter-wafer oder anordnung nackter dies, träger und verfahren zum herstellen einer vertikalen leistungs-halbleitervorrichtung
JP7446212B2 (ja) 2020-12-07 2024-03-08 三菱電機株式会社 半導体装置およびその製造方法
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621325B2 (ja) 1988-04-11 1997-06-18 富士通株式会社 Ｓｏｉ基板及びその製造方法
JP3262190B2 (ja) 1994-09-05 2002-03-04 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JPH11278983A (ja) 1998-03-27 1999-10-12 Sumitomo Metal Ind Ltd 結晶切断方法
JP2009242237A (ja) 1999-05-11 2009-10-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶インゴット製造装置及び方法
TWI256076B (en) 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5358189B2 (ja) 2006-01-20 2013-12-04 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法
JP2007311672A (ja) 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5532754B2 (ja) 2009-08-27 2014-06-25 富士電機株式会社 半導体装置の製造方法
JP2012019048A (ja) 2010-07-07 2012-01-26 Waseda Univ 半導体基板、ナノワイヤトランジスタ及びその製造方法
US9159825B2 (en) * 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
JP2012142455A (ja) 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
JP5730688B2 (ja) 2011-06-30 2015-06-10 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ シリコン基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942539B2 (en) 2021-03-24 2024-03-26 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
DE102014114683A1 (de) 2016-05-19
US9728395B2 (en) 2017-08-08
US10014400B2 (en) 2018-07-03
DE102014114683B4 (de) 2016-08-04
US20160104622A1 (en) 2016-04-14
JP2016111337A (ja) 2016-06-20
US20170316929A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
JP6121501B2 (ja) 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
JP6721401B2 (ja) エピタキシャル成長による半導体デバイスの製作
US9748102B2 (en) Semiconductor chip arrangement and method thereof
US10950461B2 (en) Method for manufacturing semiconductor device
CN106356286B (zh) 包括氧扩散阻挡的半导体器件及制造方法
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
CN104851907B (zh) 具有背侧插入结构的半导体器件及其制造方法
US10276656B2 (en) Method of manufacturing semiconductor devices by using epitaxy and semiconductor devices with a lateral structure
US20150228779A1 (en) Semiconductor device and semiconductor device manufacturing method
KR20200092381A (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법
US10249499B2 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
CN108074995B (zh) 具有阻挡层的半导体晶片和半导体器件及其制造方法
JP6125568B2 (ja) 半導体用の最適化層
US8883609B2 (en) Method for manufacturing a semiconductor structure
US10825716B2 (en) Method for manufacturing a semiconductor device
JP5301091B2 (ja) 半導体装置の製造方法
US10115587B2 (en) Method of manufacturing semiconductor device
US10026816B2 (en) Semiconductor wafer and manufacturing method
JP2006156687A (ja) エピタキシャルウェーハ
CN116895521A (zh) 制造半导体器件的方法
KR20230065995A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
JP2024060938A (ja) 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置
EP1098364A1 (fr) Procédé de fabrication de composants de puissance verticaux
Peng et al. Algainp light-emitting diodes with metal substrate fabricated by wafer bonding

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170329

R150 Certificate of patent or registration of utility model

Ref document number: 6121501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250