JP5415676B2 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP5415676B2
JP5415676B2 JP2007144075A JP2007144075A JP5415676B2 JP 5415676 B2 JP5415676 B2 JP 5415676B2 JP 2007144075 A JP2007144075 A JP 2007144075A JP 2007144075 A JP2007144075 A JP 2007144075A JP 5415676 B2 JP5415676 B2 JP 5415676B2
Authority
JP
Japan
Prior art keywords
wafer
etching
soi
soi layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007144075A
Other languages
English (en)
Other versions
JP2008300571A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
好一 田中
信 川合
優二 飛坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007144075A priority Critical patent/JP5415676B2/ja
Priority to US12/153,519 priority patent/US9064929B2/en
Priority to EP08009379.2A priority patent/EP1998367B1/en
Priority to TW097119148A priority patent/TWI462221B/zh
Priority to KR1020080049695A priority patent/KR101469282B1/ko
Publication of JP2008300571A publication Critical patent/JP2008300571A/ja
Application granted granted Critical
Publication of JP5415676B2 publication Critical patent/JP5415676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

本発明は、ＳＯＩウェーハの製造方法に関し、特には、二枚のウェーハを貼り合わせ、剥離により薄膜のＳＯＩ層を形成した後、該ＳＯＩ層をさらに薄膜化するＳＯＩウェーハの製造方法に関する。
寄生容量を低減し、半導体デバイスの高性能化を図るために、絶縁体上に単結晶シリコン層を形成したＳｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ（ＳＯＩ）ウェーハが広く用いられるようになってきている。近年は、完全空乏層型のＳＯＩデバイスを作り込むために、ＳＯＩ層（絶縁体上の単結晶シリコン層）が１００ｎｍ以下のような薄膜ＳＯＩの需要が高まっている。これは、ＳＯＩ層を薄膜化することで、デバイスの高速化が期待できるためである。
ＳＯＩウェーハを作製する代表的な方法の一つとして、イオン注入剥離法があり、その一つとして、Ｓｍａｒｔｃｕｔ法（登録商標）が挙げられる。これは、単結晶シリコンウェーハまたは表面に酸化膜を形成した単結晶シリコンウェーハ（ドナーウェーハ）に水素イオンを注入し、支持ウェーハ（ハンドルウェーハ）に貼り合わせた後に、５００℃近傍まで加熱し、水素イオン注入界面に沿ってドナーウェーハを剥離し、単結晶シリコン薄膜をハンドルウェーハに転写し、その後熱処理により荒れた表面を研磨して鏡面とする方法もしくはアルゴン等の不活性ガスまたは水素を添加した不活性ガスにより高温（１１００〜１２００℃程度）で熱処理を行い、表面の平滑化を行うという方法である（例えば、特許文献１、２や非特許文献１参照）。
しかし、この方法にはいくつかの問題点がある。ドナーウェーハの剥離を、マイクロキャビティと呼ばれる微小な空洞を水素イオン注入界面で発生させる熱処理で行うために、剥離後の表面に面粗れが発生する。非特許文献２によれば、１×１μｍの極めて狭い領域でさえ、Ｐｅａｋ ｔｏ Ｖａｌｌｅｙ（Ｐ−Ｖ）で６５ｎｍ程度の高低差が発生する。ウェーハ全域で考えれば、１００ｎｍ以上の高低差が発生しているものと考えられる。このため、研磨によりＳＯＩ層表面を研磨し、ＳＯＩ層表面の凹凸をなくすためには、１００〜１５０ｎｍ以上の研磨が必要となる。
一般にＣＭＰ（化学的機械研磨）と呼ばれる研磨工程では、面内を均一に目的の厚さまで正確に研磨することは困難である。これは、研磨に関する各種要因（圧力、スラリーの供給量等）の面内のバランスや研磨布の条件を常に一定にしておくことが困難なためである。例としてドナーウェーハ剥離直後の、膜厚が２５０ｎｍのＳＯＩ層を１００ｎｍまで研磨することを考えると、仮に研磨代の面内バラツキが±１０％としても得られるＳＯＩ層の膜厚は８５〜１１５ｎｍとなり、３０％もの膜厚バラツキとなってしまう。
一方、熱処理によってＳＯＩ層表面を平坦化させる方法であるが、ＳＯＩ層表面の凹凸を熱処理で平坦化させるには、通常１１００℃以上の長時間熱処理が必要となる。熱処理が加わることにより、高温プロセスによる汚染の管理やコストアップ、生産性低下といった問題が発生する。また、単結晶シリコン以外の基板、例えば石英基板などはガラス転位温度が１０５０℃近傍にあり、高温熱処理による表面平坦化が難しい場合もあり、この方法は望ましくない。
また、ＳｉＧｅｎ法と呼ばれるような、二枚のウェーハを貼り合わせた後、剥離を室温で機械的に行う方法（例えば、特許文献３〜５参照）においても、問題は上記のＳｍａｒｔｃｕｔ法の場合などと同様であり、剥離後のＳＯＩ層を０．１μｍ程度研磨して取り除く必要がある。
また、薄膜のＳＯＩ層を作り込む方法として、剥離後のＳＯＩ層の膜厚を予め測定し、その膜厚分布に従って、補正を掛けつつ薄膜を削り込み、均一な薄膜シリコン層を作り込むＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ：プラズマアシスト化学エッチング）法（特許文献６等参照）やＧＣＩＢ（Ｇａｓ Ｃｌｕｓｔｅｒ Ｉｏｎ Ｂｅａｍ：ガスクラスターイオンビーム）法（特許文献７等参照）なども提案されている。この両者とも、数ｍｍ〜数ｃｍ径のプラズマもしくはイオンビームをウェーハ全面に走査させることで、膜厚バラツキを補正しつつエッチングすることができるため、膜厚均一性の高いＳＯＩ層を得る目的に適していると言える。
しかし、これらの方法にも欠点がある。ＣＭＰのようにウェーハ全面を一度に研磨していく方法とは異なり、小さい径のプラズマノズルやイオンビームをウェーハ全面に走査することから、処理時間が通常のＣＭＰと比較して著しく長くなり、生産性が低下することが挙げられる。特に近年は、要求されるＳＯＩウェーハの大口径化も進んでいることから、問題は更に深刻になっている。
特許第３０４８２０１号公報 特開平１１−１４５４３８号公報 米国特許第６２６３９４１号明細書 米国特許第６５１３５６４号明細書 米国特許第６５８２９９９号明細書 特開平５−１６００７４号公報 特開平８−２９３４８３号公報 Ａ． Ｊ． Ａｕｂｅｒｔｏｎ−Ｈｅｒｖｅ ｅｔ ａｌ．， "ＳＭＡＲＴ ＣＵＴ ＴＥＣＨＮＯＬＯＧＹ： ＩＮＤＵＳＴＲＩＡＬ ＳＴＡＴＵＳ ｏｆ ＳＯＩ ＷＡＦＥＲ ＰＲＯＤＵＣＴＩＯＮ ａｎｄ ＮＥＷ ＭＡＴＥＲＩＡＬ ＤＥＶＥＬＯＰＭＥＮＴＳ" （Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌｕｍｅ ９９−３ （１９９９） ｐ．９３−１０６）． ＳＯＩの科学 第二章、Ｒｅａｌｉｚｅ社
本発明は、このような問題点を解決するためになされたもので、ＳＯＩ層の膜厚均一性が高いＳＯＩウェーハを生産性よく製造する方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、ハンドルウェーハと、シリコン基板からなるドナーウェーハとを準備する工程と、前記ドナーウェーハの内部に水素イオンまたは希ガスイオンの少なくとも１種を注入してイオン注入層を形成するイオン注入工程と、前記ドナーウェーハのイオン注入した面と、前記ハンドルウェーハの貼り合わせる面とを貼り合わせる貼り合わせ工程と、前記イオン注入層において前記ドナーウェーハを剥離することにより前記ドナーウェーハを薄膜化してＳＯＩ層とする剥離工程と、前記ＳＯＩ層をエッチングして該ＳＯＩ層の厚さを減ずるエッチング工程とを含むＳＯＩウェーハの製造方法において、前記エッチング工程を、湿式エッチングにより粗エッチングする段階と、該粗エッチング後の前記ＳＯＩ層の膜厚分布を測定する段階と、該測定されたＳＯＩ層の膜厚分布に基づいて、ドライエッチングにより精エッチングする段階とを含むものとして前記ＳＯＩ層をエッチングすることを特徴とするＳＯＩウェーハの製造方法を提供する。
このように、エッチング工程を、湿式エッチングにより粗エッチングする段階と、該粗エッチング後のＳＯＩ層の膜厚分布を測定する段階と、該測定されたＳＯＩ層の膜厚分布に基づいて、ドライエッチングにより精エッチングする段階とを含むものとしてＳＯＩ層をエッチングするＳＯＩウェーハの製造方法であれば、粗エッチング段階では比較的速いエッチング速度でエッチングすることができ、精エッチング段階ではＳＯＩ層の膜厚均一性を高くすることができる。その結果、ＳＯＩ層のエッチング工程全体では、速い研磨速度と、高い膜厚均一性を得ることができるので、膜厚が薄く、膜厚均一性の高いＳＯＩ層を有するＳＯＩウェーハを生産性よく製造することができる。
この場合、前記精エッチング段階におけるエッチング代を、前記粗エッチング段階におけるエッチング代よりも小さくすることができる。
このように、精エッチング段階におけるエッチング代を、粗エッチング段階におけるエッチング代よりも小さくすれば、膜厚均一性の高いＳＯＩ層を有するＳＯＩウェーハを、より効率よく製造することができる。
また、前記精エッチング段階のエッチング手法を、ＰＡＣＥ法またはＧＣＩＢ法とすることができる。
このように、精エッチング段階のエッチング手法を、ＰＡＣＥ法またはＧＣＩＢ法とすることとすれば、より高平坦なＳＯＩ層表面を得ることができる。
また、前記ドナーウェーハとしてのシリコン基板を、単結晶シリコンウェーハまたは表面上にシリコン酸化膜が形成された単結晶シリコンウェーハとすることができる。
このように、ドナーウェーハとしてのシリコン基板は、単結晶シリコンウェーハまたは表面上にシリコン酸化膜が形成された単結晶シリコンウェーハを使用することができる。
また、前記ハンドルウェーハを、単結晶シリコンウェーハ、表面上にシリコン酸化膜が形成された単結晶シリコンウェーハ、石英ウェーハ、ガラスウェーハ、アルミナ（サファイア）ウェーハ、ＳｉＣウェーハ、窒化アルミニウムウェーハのいずれかとすることが好ましい。
本発明で使用するハンドルウェーハは、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
また、前記湿式エッチングを、ＫＯＨ、ＮＨ４ＯＨ、ＮＨ４ＯＨ＋Ｈ２Ｏ２の混合溶液、ＮａＯＨ、ＣｓＯＨ、ＥＤＰ（エチレンジアミン−ピロカテコール）、ＴＭＡＨ（水酸化テトラメチルアンンモニウム）、ヒドラジンの少なくともいずれか１種を含むエッチング溶液を用いて行うことができる。
本発明の湿式エッチングで使用するエッチング溶液は、これらの中から適宜選択することができる。
また、前記ドライエッチングを、ＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３、ＨＢｒ、Ｃｌ２、Ｏ２、Ｈ２の少なくともいずれか１種を含むガスを用いて行うことができる。
本発明のドライエッチングで使用するエッチングガスは、これらの中から適宜選択することができる。
本発明に係るＳＯＩウェーハの製造方法によれば、粗エッチング段階では比較的速いエッチング速度でエッチングすることができ、精エッチング段階ではＳＯＩ層の膜厚均一性を高くすることができる。その結果、ＳＯＩ層のエッチング工程全体では、速い研磨速度と、高い膜厚均一性を得ることができるので、例えば１００ｎｍ以下のように膜厚が薄く、膜厚均一性の高いＳＯＩ層を有するＳＯＩウェーハを生産性よく製造することができる。
以下、本発明について詳細に説明する。
前述のように、ドナーウェーハを剥離した後、ＳＯＩ層を薄くする場合、ＣＭＰ等の方法では膜厚均一性が悪化するなどの問題があり、一方、ＰＡＣＥ法やＧＣＩＢ法を用いてドライエッチングによって膜厚均一性の高いＳＯＩ層を得ようとする場合には、処理時間が長く生産性が著しく低いなどの問題があった。
本発明者らは、このような問題を解決するために検討を行った。元来、ＰＡＣＥ法やＧＣＩＢ法は、膜厚がばらついたシリコン薄膜を、膜厚均一性を補正しながらエッチングする目的には適している。そこで、ドナーウェーハの剥離後のＳＯＩウェーハを、エッチング溶液に浸漬し、ＳＯＩ層を湿式エッチングによりある程度エッチングしておき、その後、ＰＡＣＥ法やＧＣＩＢ法等のドライエッチングによりＳＯＩ層の膜厚均一性を補正しながらエッチングする方法を考えた。このようにすれば、膜厚を均一に保つことが難しい湿式エッチングにより、膜厚均一性が悪化しても、その後のドライエッチングにより膜厚均一性を補正することができ、また、ドライエッチングによるエッチング時間を短くしても十分であるのでエッチング工程に要する総計の時間も短縮できることに想到し、本発明を完成させた。
以下、図面を参照して本発明の実施形態を説明するが、本発明はこれらに限定されるものではない。以下では、まず、ドナーウェーハの剥離を熱処理によって行われる態様について説明するが、後述するようなドナーウェーハの剥離を機械的外力を加えて行う態様等でもよい。
図２は、本発明を適用することができるＳＯＩウェーハの製造方法の一例である。
まず、図２（１）に示すように、シリコン基板からなるドナーウェーハ１０と、ハンドルウェーハ２０を準備する（工程１）。
このとき、ドナーウェーハ１０は、最終的にＳＯＩ層（単結晶シリコン層）とすることができるシリコン基板であれば、特に限定されないが、例えば、単結晶シリコンウェーハ（単結晶シリコンのみからなる単結晶シリコンウェーハ）、または、表面上にシリコン酸化膜が形成された単結晶シリコンウェーハとすることができる。その他、表面上にシリコン窒化物やシリコン酸窒化物が形成された単結晶シリコンウェーハ等を用いることができる。
一方、ハンドルウェーハ２０としては、例えば、単結晶シリコンウェーハ、表面上にシリコン酸化膜が形成された単結晶シリコンウェーハ、石英ウェーハ、ガラスウェーハ、アルミナ（サファイア）ウェーハ、ＳｉＣウェーハ、窒化アルミニウムウェーハのいずれかとすることができる。ハンドルウェーハ２０は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択するようにすれば良い。もちろん、これ以外の材料を用いることもできる。
ただし、ドナーウェーハ１０とハンドルウェーハ２０の組合せは、貼り合わせて最終的にＳＯＩ構造（絶縁体上にＳＯＩ層が形成された構造）を形成することができる組合せとする必要がある。
図２（１）には、一例として、ドナーウェーハ１０として単結晶シリコンウェーハ、ハンドルウェーハ２０として単結晶シリコン２０ａの表面上にシリコン酸化膜２０ｂが形成された単結晶シリコンウェーハ（酸化膜付き単結晶シリコンウェーハ）を用いる場合を示している。
次に、図２（２）に示すように、ドナーウェーハ１０の表面（イオン注入面）１２から、内部に水素イオンを注入してイオン注入層１１を形成する（工程２）。
このイオン注入層１１の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時のウェーハの温度を２５０〜３５０℃とし、イオン注入深さを０．５μｍとし、注入エネルギーを２０〜１００ｋｅＶとし、注入線量を１×１０１６〜１×１０１７／ｃｍ２とすることが挙げられるが、これらに限定されない。
なお、ドナーウェーハ１０として表面にシリコン酸化膜を形成した単結晶シリコンウェーハを用いて、シリコン酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのばらつきをより抑えることができる。これにより、より膜厚均一性の高いＳＯＩ層を形成することもできる。
次に、図２（３）に示すように、ドナーウェーハ１０のイオン注入した面１２とハンドルウェーハ２０の貼り合わせる面２２とを貼り合わせる（工程３）。
例えば、常温の清浄な雰囲気下で、ドナーウェーハ１０のイオン注入面１２と、ハンドルウェーハ２０の貼り合わせる面２２を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。次の工程４でドナーウェーハ１０の剥離を熱処理により行う場合には、この貼り合わせ工程ではドナーウェーハ１０とハンドルウェーハ２０を密着することを室温で行えば十分である。
次に、図２（４）に示すように、イオン注入層１１においてドナーウェーハ１０を剥離することによりドナーウェーハ１０を薄膜化してＳＯＩ層３１とする（工程４）。
例えば、貼り合わせたウェーハに対して、Ａｒ等の不活性ガス雰囲気下約５００℃以上の温度、３０分以上熱処理を加えれば、結晶の再配列と気泡の凝集とによって、ドナーウェーハ１０をイオン注入層１１で剥離することができる。
このようにして、ハンドルウェーハ２０上にＳＯＩ層３１が形成されたＳＯＩウェーハ３０とすることができる。
次に、ドナーウェーハ１０とハンドルウェーハ２０の結合力を高める結合熱処理を行う。例えば、この結合熱処理は不活性ガス雰囲気下あるいはわずかに酸化性のガス雰囲気下、１０００℃〜１２５０℃で３０分から４時間の範囲で行うことができる。
なお、上記の剥離熱処理と結合熱処理は同時に行うこともできる。
次に、図２（５）に示すように、ＳＯＩ層３１をエッチングしてＳＯＩ層３１の厚さを減ずる（工程５）。そして、本発明では、このエッチング工程を、以下に説明するような各段階を経るようにすることを特徴とする。
図１は、本発明に係るＳＯＩウェーハの製造方法におけるエッチング工程（図２（５））中に行われる各段階を示すフロー図である。
まず、工程４の剥離工程終了直後は、図１（ａ）に示すように、ハンドルウェーハ２０上に単結晶シリコンからなるＳＯＩ層３１が形成されている。また、ＳＯＩ層３１の表面付近（イオン注入層に近かった領域）にはイオン注入ダメージ層３１ａが形成されている。イオン注入ダメージ層３１ａの厚さは通常０．１〜０．１２μｍ程度である。ＳＯＩ層３１をエッチングして厚さを減ずる目的は、薄いＳＯＩ層３１を得ることであるとともに、このイオン注入ダメージ層３１ａを取り除くこともその一つである。
そして、図１（ｂ）に示すように、ＳＯＩウェーハ３０を湿式エッチング装置に投入し、ＳＯＩ層３１を湿式エッチングにより粗エッチングする（段階ｂ）。
湿式エッチングのエッチング溶液は、ある程度の膜厚均一性が得られるものであれば、特に限定されるものではなく、通常用いられるものを用いることができる。例えば、ＫＯＨ、ＮＨ４ＯＨ、ＮＨ４ＯＨ＋Ｈ２Ｏ２の混合溶液、ＮａＯＨ、ＣｓＯＨ、ＥＤＰ（エチレンジアミン−ピロカテコール）、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ヒドラジンの少なくともいずれか１種を含むエッチング溶液とすることができる。
なお、この粗エッチング段階におけるエッチング代は、エッチング溶液の種類やエッチング温度等によって定まるエッチング速度や、エッチングを行う時間等により制御することができる。
このような湿式エッチングによるエッチングによれば、比較的速いエッチング速度でＳＯＩ層３１の膜厚を減ずることができる。
その一方で、この湿式エッチングによるエッチングは、ウェーハ全面を均一にエッチングすることは難しく、通常、±１０％程度のエッチングムラが生じる。したがって、ＳＯＩ層３１の膜厚均一性が比較的悪く、例えば、±１０〜３０％程度の膜厚分布が生じる。このため、このＳＯＩ層３１の膜厚均一性は、ドナーウェーハ１０の剥離直後（図１（ａ）参照）よりも悪化していることが多い。
しかし、このようなエッチングムラによる膜厚均一性の悪化は、後の精エッチング段階によって補正することが可能であるため、本発明では特に問題とはならない。
次に、図１（ｃ）に示すように、粗エッチング後のＳＯＩ層３１の膜厚分布を測定する（段階ｃ）。膜厚分布は、例えば光学干渉法や静電容量法により高精度で測定することができる。
このようにして測定した膜厚分布のデータに基づき、次のドライエッチングによる精エッチング段階を行う。
次に、図１（ｄ）に示すように、ＳＯＩウェーハ３０をドライエッチング装置に投入し、段階ｃにおいて測定されたＳＯＩ層の膜厚分布に基づいて、ドライエッチングにより精エッチングする（段階ｄ）。この精エッチング段階におけるエッチング手法は、ＰＡＣＥ法やＧＣＩＢ法等の膜厚均一性を精密に補正できる手法とする。
ＰＡＣＥ法は、プラズマガスによりウェーハの表面を局所的にエッチングしながらウェーハの厚さ（ＳＯＩ層の膜厚）を均一化する方法であり、ウェーハの厚さ分布を光学干渉法や静電容量法で測定した後、その厚さ分布に応じてプラズマガスによるエッチング除去量を制御することで、ウェーハ面内を高平坦度化することができる。
ＧＣＩＢ法は、常温及び常圧で気体状物質の塊状原子集団（ガスクラスター）を形成し、これに電子を浴びせて生成させたガスクラスターイオンを加速電圧によって加速してウェーハ表面に照射するものであり、ＰＡＣＥ法と同様に、ウェーハの厚さ分布を光学干渉法や静電容量法で測定した後、その厚さ分布に応じてガスクラスターイオンによるエッチング除去量を制御することで、ウェーハ面内を高平坦度化することができる。
このＰＡＣＥ法やＧＣＩＢ法等の具体的な態様は特に限定されるものではなく、公知の装置及び方法を適宜用いることができる。
また、上記ドライエッチングによる精エッチング段階におけるエッチング用ガスは特に限定されないが、例えば、ＰＡＣＥ法、ＧＣＩＢ法ともに、ＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３、ＨＢｒ、Ｃｌ２、Ｏ２、Ｈ２の少なくともいずれか１種を含むガスを用いて行うことができる。
なお、この精エッチング段階におけるエッチング代は、エッチングガスの種類やエッチングガスの濃度、圧力等の各種条件によって定まるエッチング速度や、エッチングを行う時間等により制御することができる。
また、この精エッチング段階におけるエッチング代の範囲は、下限についてはＳＯＩ層３１の膜厚均一性を十分に補正できる以上とすればよく、粗エッチング段階終了後のＳＯＩ層の膜厚均一性の程度にもよるが、例えば１０ｎｍ以上とすることができる。また、上限については、エッチング工程全体の生産性を向上させるためにはできるだけ少なくすることが好ましく、やはり粗エッチング段階終了後のＳＯＩ層の膜厚均一性の程度にもよるが、例えば１００ｎｍ以下とすることができる。
そして、この精エッチング段階終了後は、ＳＯＩ層３１の膜厚均一性が粗エッチング段階終了後よりも改善している。
また、このドライエッチングによるエッチングは、湿式エッチングによるエッチングよりもエッチング速度が遅いが、本発明においては、精エッチングより前に粗エッチングを行っており、精エッチング段階におけるエッチング代を小さく設定することができるので、生産性の低下を必要最小限に抑制することができる。
以上のように、粗エッチング段階と精エッチング段階を順次行うことで、粗エッチング段階では比較的速いエッチング速度でエッチングすることができ、精エッチング段階ではＳＯＩ層３１の膜厚均一性を高くすることができる。その結果、ＳＯＩ層のエッチング工程全体では、速い研磨速度と、高い膜厚均一性を得ることができるので、膜厚均一性の高いＳＯＩ層３１を有するＳＯＩウェーハ３０を生産性よく（高いスループットで）製造することができる。
なお、段階ｂの粗エッチング段階と、段階ｄの精エッチング段階のそれぞれのエッチング代は、エッチング工程に要する総計の時間と、最終的に得られるＳＯＩ層の膜厚均一性等から適宜最適化することができる。特には、精エッチング段階におけるエッチング代を、粗エッチング段階におけるエッチング代よりも小さくすれば、膜厚均一性の高いＳＯＩ層を有するＳＯＩウェーハを、より効率よく製造することができるものとなり好ましい。例えば、エッチング工程全体のエッチング代（総エッチング代）を１５０ｎｍとする場合には、粗エッチングによるエッチング代を総エッチング代の８割の１２０ｎｍ、精エッチングによるエッチング代を総エッチング代の２割の３０ｎｍとすることができる。
また、粗エッチング段階において、バッチプロセスを用いれば、一度に大量のＳＯＩウェーハのエッチングを行うことができるので、生産性の向上に効果的である。
一方、バッチプロセスでなく、枚葉式のスピン洗浄機などでＳＯＩ層のエッチングを行っても、もともと湿式エッチングによる粗エッチングのエッチング速度は速く、生産性の低下にはそれほど影響しない。また、このようにスピン洗浄機等で湿式エッチングを行った場合には、バッチ式のものよりも均一にエッチングができるため、目的の最終膜厚に近いエッチングを行うことができ、精エッチング段階のエッチング時間の短縮になるというメリットもある。
そして、以上の工程（図２（１）〜（５）及び図１（ａ）〜（ｄ））を経ることによって、ＳＯＩ層３１の膜厚が例えば１００ｎｍ以下のように極めて薄く、ＳＯＩ層３１の膜厚均一性が高いＳＯＩウェーハ３０を生産性よく製造することができる。
また、エッチング工程より前のドナーウェーハ１０の剥離を、イオン注入剥離法を用いて行っているため、剥離工程終了後、エッチング工程前のＳＯＩ層を予め２μｍ程度以下のような膜厚とすることができ、ＳＯＩ層をエッチングによりさらに薄くする、本発明のような場合でも、エッチング工程におけるエッチング代を最小限とすることができる。このため、エッチング工程に要する時間も短く、生産性を高くすることができる。
また、二枚のウェーハを貼り合わせる貼り合わせ法であるため、いわゆるＳＩＭＯＸ法による場合に比べ、ＳＯＩ層３１の膜質は高品質である。
ところで、前述のように、ドナーウェーハ１０の剥離を、機械的外力を加えてドナーウェーハ１０を剥離するものとしてもよい。以下、その一例について説明する。
イオン注入工程（工程２）の終了後、ドナーウェーハ１０のイオン注入した面１２と、ハンドルウェーハ２０の貼り合わせる面２２に表面活性化処理を施す。
もちろん、ドナーウェーハ１０のイオン注入した面１２とハンドルウェーハ２０の貼り合わせる面２２のいずれか一方の面にのみ表面活性化処理を施すようにしても良い。
この時、表面活性化処理を、プラズマ処理、オゾン処理の少なくとも一方で行うことが好ましい。このように、表面活性化処理を、プラズマ処理、オゾン処理の少なくとも一方で行えば、ウェーハの表面活性化処理を施した面は、ＯＨ基が増加するなどして活性化する。従って、この状態で、ドナーウェーハのイオン注入した面１２とハンドルウェーハの貼り合わせる面２２とを密着させれば、水素結合等により、ウェーハをより強固に貼り合わせることができる。
プラズマで処理をする場合は、真空チャンバ中にＲＣＡ洗浄等の洗浄をしたウェーハを載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５〜３０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、表面に酸化膜を形成した単結晶シリコンウェーハを処理する場合には、酸素ガスのプラズマ、表面に酸化膜を形成しない単結晶シリコンウェーハを処理する場合には、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。また、不活性ガスの窒素ガスを用いても良い。
オゾンで処理をする場合は、大気を導入したチャンバ中にＲＣＡ洗浄等の洗浄をしたウェーハを載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
次に、ドナーウェーハのイオン注入した面１２とハンドルウェーハの貼り合わせる面２２とを密着させる（工程３）。
このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温でウェーハを密着させれば、高温処理を施さなくても、両ウェーハを後の機械的剥離に耐え得るほど十分に強固に貼り合わせることができる。
なお、このドナーウェーハとハンドルウェーハを密着させる工程の後、該密着したウェーハを、１００〜４００℃で熱処理する熱処理工程を行ってもよい。
このように、ドナーウェーハとハンドルウェーハを密着させた後、該密着したウェーハを、１００〜４００℃で熱処理することで、ドナーウェーハとハンドルウェーハの貼り合わせの強度を高めることができる。特に、熱処理温度が、１００〜３００℃であれば、異種材料のウェーハの貼り合わせでも、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることができる。
次に、貼り合わせたウェーハに機械的外力を加えることによって、ドナーウェーハ１０の剥離を行い、ドナーウェーハ１０を薄膜化してＳＯＩ層３１とする（工程４）。
例えば、ドナーウェーハ１０とハンドルウェーハ２０の裏面（貼り合わせ面とは反対側の面）を保持具により保持し、両保持具を離間させるような力を加えつつイオン注入層１１付近に楔状部材、あるいは、空気、窒素ガス、純水等の高圧流体等で外部衝撃を付与してドナーウェーハ１０の剥離を開始し、両保持具を相対的に離していくことにより、ドナーウェーハ１０とハンドルウェーハ２０とを外部衝撃を付与した一端部から他端部に向かってイオン注入層１１にて順次離間させて、ドナーウェーハ１０を剥離することができる。
このようにしてドナーウェーハ１０の剥離工程（工程４）まで行った後は、前述の熱処理により剥離を行った場合と同様に、エッチング工程（工程５）を、湿式エッチングとドライエッチングを順次施すことにより行う。
以下、本発明を実施例及び比較例を挙げて具体的に説明するが、本発明はこれに限定されるものではない。
（実施例１）
以下のように、図２及び図１に示したような本発明に係るＳＯＩウェーハの製造方法に従い、ドナーウェーハの剥離を熱処理により行う方法でＳＯＩウェーハを製造した。
まず、工程１として、ドナーウェーハ１０として、鏡面研磨された直径２００ｍｍの単結晶シリコンウェーハを準備した。そして、ドナーウェーハには、その表面に熱酸化によりシリコン酸化膜層を１００ｎｍ形成した。
また、ハンドルウェーハ２０として、直径２００ｍｍの単結晶シリコンウェーハを準備した。そして、ハンドルウェーハには、その表面に熱酸化によりシリコン酸化膜２０ｂを１μｍ形成した。
次に、ドナーウェーハ１０に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層（イオン注入層）１１を形成した（工程２）。イオン注入条件は、注入エネルギーが３５ｋｅＶ、注入線量が９×１０１６／ｃｍ２、注入深さは０．３μｍである。
次に、常温の清浄な雰囲気下で、ドナーウェーハ１０のイオン注入面１２とハンドルウェーハ２０とを、シリコン酸化膜２０ｂを介して接触させて貼り合わせた（工程３）。
次に、Ａｒガス雰囲気下で５００℃、３０分の熱処理を加え、ドナーウェーハ１０をイオン注入層１１で剥離した（工程４）。すなわち、剥離工程を熱処理により行った。
次に、結合熱処理を酸素１％を含むＡｒガス雰囲気下、１０００℃〜１２５０℃で１時間行い、ドナーウェーハ１０とハンドルウェーハ２０の結合力を高めた。
次に、工程５のエッチング工程を、以下のような段階を経て行った。
まず、ＫＯＨ溶液を用いた湿式エッチングによる粗エッチング段階を行い、ＳＯＩ層３１を１２０ｎｍ程度エッチングした（段階ａ）。
次に、ＳＯＩ層３１の膜厚分布を光学干渉法により測定した（段階ｂ）。
次に、ドライエッチングによる精エッチング段階を、ＳＦ６ガスを用いたＰＡＣＥ法によって、ＳＯＩ層３１を３０ｎｍ程度エッチングした（段階ｃ）。
このようにしてＳＯＩ層を合計１５０ｎｍ程度エッチングした。
（実施例２）
実施例１と同様に、工程４の剥離工程を熱処理による剥離で行い、ただし、工程５のエッチング工程のうち、段階ｃのドライエッチング工程を、ＧＣＩＢ法を用いて行い、ＳＯＩウェーハの製造を行った。
（実施例３）
実施例１と同様に、ただし、ドナーウェーハ１０の剥離を、以下のようにして機械的外力を加えることにより行った。
工程２のイオン注入後、プラズマ処理装置中にイオン注入したドナーウェーハ１０を載置し、プラズマ用ガスとして窒素を導入した後、２Ｔｏｒｒ（２７０Ｐａ）の減圧条件下で１３．５６ＭＨｚの高周波を直径３００ｍｍの平行平板電極間に高周波パワー５０Ｗの条件で印加することで、高周波プラズマ処理をイオン注入した面に１０秒行った。このようにして、ドナーウェーハ１０のイオン注入面に表面活性化処理を施した。
一方、ハンドルウェーハ２０については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を１０秒行った。このようにして、ハンドルウェーハ２０の貼り合わせる面にも表面活性化処理を施した。
以上のようにして表面活性化処理を行ったドナーウェーハ１０とハンドルウェーハ２０を、表面活性化処理を行った面を貼り合わせ面として室温で密着させた後、両ウェーハの裏面を厚さ方向に強く押圧した（工程３）。
次に、貼り合わせ強度を高めるため、ドナーウェーハ１０とハンドルウェーハ２０とが密着したウェーハを、３００℃で３０分間熱処理した。
次に、ドナーウェーハ１０とハンドルウェーハ２０の裏面を保持具により保持し、両保持具を離間させるような力を加えつつイオン注入層１１付近にガス流体により外部衝撃を与えてドナーウェーハ１０の剥離を開始し、両保持具を相対的に離していくことにより、ドナーウェーハ１０とハンドルウェーハ２０とを外部衝撃を付与した一端部から他端部に向かってイオン注入層１１にて順次離間させて、ドナーウェーハ１０を機械的外力によって剥離した（工程４）。
次に、工程５のエッチング工程は、実施例１と同様に、湿式エッチング段階を行った後、ＳＯＩ層の膜厚分布を測定し、ドライエッチング段階としてＰＡＣＥ法を用いて行った。
（実施例４）
実施例３と同様に、工程４の剥離工程を機械的外力による剥離で行い、ただし、工程５のエッチング工程のうち、段階ｃのドライエッチング工程を、ＧＣＩＢ法を用いて行い、ＳＯＩウェーハの製造を行った。
（比較例１）
実施例１と同様に、工程４の剥離工程を熱処理による剥離で行い、ただし、工程５のエッチング工程を、図１に示したような段階を経るものとせず、ＫＯＨ溶液による湿式エッチング１段のみにより行いＳＯＩウェーハの製造を行った。
（比較例２）
実施例３と同様に、工程４の剥離工程を機械的外力による剥離で行い、ただし、工程５のエッチング工程を、図１に示したような段階を経るものとせず、ＫＯＨ溶液による湿式エッチング１段のみにより行いＳＯＩウェーハの製造を行った。
（比較例３、４）
実施例１と同様に、工程４の剥離工程を熱処理による剥離で行い、ただし、工程５のエッチング工程を、図１に示したような段階を経るものとせず、ＳＦ６ガスを用いたＰＡＣＥ法（比較例３）またはＧＣＩＢ法（比較例４）によるドライエッチング１段のみにより行いＳＯＩウェーハの製造を行った。
（比較例５、６）
実施例３と同様に、工程４の剥離工程を機械的外力による剥離で行い、ただし、工程５のエッチング工程を、図１に示したような段階を経るものとせず、ＳＦ６ガスを用いたＰＡＣＥ法（比較例５）またはＧＣＩＢ法（比較例６）によるドライエッチング１段のみにより行いＳＯＩウェーハの製造を行った。
実施例１〜４及び比較例１〜６におけるＳＯＩウェーハの製造方法及び工程５のエッチング工程に要した時間の総計、ＳＯＩ層の膜厚均一性を下記の表１にまとめた。
なお、エッチング工程に要した時間の総計とは、実施例１〜４では、湿式エッチング装置にＳＯＩウェーハを投入した瞬間から、ドライエッチング装置からＳＯＩウェーハを搬出した瞬間までとした。比較例１〜６では、それぞれのエッチング装置にＳＯＩウェーハを投入した瞬間から、エッチング装置からＳＯＩウェーハを搬出した瞬間までとした。
Figure 0005415676
実施例１〜４は、いずれもエッチング工程を湿式エッチングとドライエッチング（ＰＡＣＥ法またはＧＣＩＢ法）の２段階で行うという本発明に従うもので、いずれも膜厚均一性が５％前後と、高いものが得られた。また、ウェーハを湿式エッチング装置からドライエッチング装置に入れ替える必要があったものの、ＳＯＩ層を１５０ｎｍエッチングするエッチング工程に要した時間はいずれも１５分程度と短時間であった。
また、熱処理による剥離、機械的外力を加えることによる剥離のいずれの剥離法を用いた場合でも本発明の効果を得ることができた。
比較例１、２は、エッチング工程を湿式エッチングのみでおこなったもので、エッチング工程に要した時間は５分程度と実施例１〜４よりも短時間であったが、膜厚均一性が３０％前後とバラツキが非常に大きいものしか得られなかった。
比較例３〜６は、エッチング工程をドライエッチング（ＰＡＣＥ法またはＧＣＩＢ法）のみで行ったもので、膜厚均一性が５％前後と、実施例１〜４と同等であったが、エッチング工程にかかった時間が６０分前後と非常に時間がかかり、生産性が悪かった。
以上の結果より、本発明に係るＳＯＩウェーハの製造方法によれば、ＰＡＣＥ法またはＧＣＩＢ法のようなドライエッチングによってエッチングされたＳＯＩ層と同等程度の高い膜厚均一性のＳＯＩ層を有するＳＯＩウェーハを、従来よりもはるかに生産性よく製造することができることが明らかとなった。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のＳＯＩウェーハの製造方法におけるエッチング工程の一例を示すフロー図である。 本発明のＳＯＩウェーハの製造方法が適用されるＳＯＩウェーハの製造方法の一例を示すフロー図である。
符号の説明
１０…ドナーウェーハ、 １１…イオン注入層、 １２…イオン注入面、
２０…ハンドルウェーハ（酸化膜付き単結晶シリコンウェーハ）、
２０ａ…単結晶シリコン、 ２０ｂ…シリコン酸化膜、
２２…貼り合わせる面、
３０…ＳＯＩウェーハ、 ３１…ＳＯＩ層、 ３１ａ…イオン注入ダメージ層。

Claims (4)

  1. 少なくとも、
    石英ウェーハ、アルミナ（サファイア）ウェーハ、ＳｉＣウェーハ、窒化アルミニウムウェーハのいずれかからなるハンドルウェーハと、シリコン基板からなるドナーウェーハとを準備する工程と、
    前記ドナーウェーハの内部に水素イオンまたは希ガスイオンの少なくとも１種を注入してイオン注入層を形成するイオン注入工程と、
    前記ドナーウェーハのイオン注入した面と、前記ハンドルウェーハの貼り合わせる面とを貼り合わせる貼り合わせ工程と、
    前記イオン注入層において前記ドナーウェーハを剥離することにより前記ドナーウェーハを薄膜化してＳＯＩ層とする剥離工程と、
    前記ＳＯＩ層をエッチングして該ＳＯＩ層の厚さを減ずるエッチング工程と
    を含むＳＯＩウェーハの製造方法において、前記エッチング工程を、
    湿式エッチングにより粗エッチングする段階と、
    該粗エッチング後の前記ＳＯＩ層の膜厚分布を測定する段階と、
    該測定されたＳＯＩ層の膜厚分布に基づいて、ＰＡＣＥ法またはＧＣＩＢ法を用いたドライエッチングにより精エッチングする段階と
    を含み、前記精エッチング段階におけるエッチング代を、前記粗エッチング段階におけるエッチング代よりも小さくし、その範囲を１０ｎｍ〜１００ｎｍとすることとして前記ＳＯＩ層をエッチングすることを特徴とするＳＯＩウェーハの製造方法。
  2. 前記ドナーウェーハとしてのシリコン基板を、単結晶シリコンウェーハまたは表面上にシリコン酸化膜が形成された単結晶シリコンウェーハとすることを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記湿式エッチングを、ＫＯＨ、ＮＨ４ＯＨ、ＮＨ４ＯＨ＋Ｈ２Ｏ２の混合溶液、ＮａＯＨ、ＣｓＯＨ、ＥＤＰ、ＴＭＡＨ、ヒドラジンの少なくともいずれか１種を含むエッチング溶液を用いて行うことを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。
  4. 前記ドライエッチングを、ＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３、ＨＢｒ、Ｃｌ２、Ｏ２、Ｈ２の少なくともいずれか１種を含むガスを用いて行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載のＳＯＩウェーハの製造方法。
JP2007144075A 2007-05-30 2007-05-30 Ｓｏｉウェーハの製造方法 Active JP5415676B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007144075A JP5415676B2 (ja) 2007-05-30 2007-05-30 Ｓｏｉウェーハの製造方法
US12/153,519 US9064929B2 (en) 2007-05-30 2008-05-20 Method for reducing the thickness of an SOI layer
EP08009379.2A EP1998367B1 (en) 2007-05-30 2008-05-21 Method for manufacturing SOI wafer
TW097119148A TWI462221B (zh) 2007-05-30 2008-05-23 SOI wafer manufacturing method
KR1020080049695A KR101469282B1 (ko) 2007-05-30 2008-05-28 Ｓｏｉ 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007144075A JP5415676B2 (ja) 2007-05-30 2007-05-30 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2008300571A JP2008300571A (ja) 2008-12-11
JP5415676B2 true JP5415676B2 (ja) 2014-02-12

Family

ID=39734966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007144075A Active JP5415676B2 (ja) 2007-05-30 2007-05-30 Ｓｏｉウェーハの製造方法

Country Status (5)

Country Link
US (1) US9064929B2 (ja)
EP (1) EP1998367B1 (ja)
JP (1) JP5415676B2 (ja)
KR (1) KR101469282B1 (ja)
TW (1) TWI462221B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5277975B2 (ja) * 2009-01-14 2013-08-28 株式会社村田製作所 複合基板の製造方法
SG178765A1 (en) * 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP5643488B2 (ja) * 2009-04-28 2014-12-17 信越化学工業株式会社 低応力膜を備えたｓｏｉウェーハの製造方法
JP2010278341A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
US20110269295A1 (en) * 2010-04-30 2011-11-03 Hopper Peter J Method of Forming a Semiconductor Wafer that Provides Galvanic Isolation
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
CN102832105B (zh) * 2012-09-10 2015-08-19 豪威科技(上海)有限公司 晶圆减薄方法
TWI629753B (zh) * 2013-04-26 2018-07-11 日本碍子股份有限公司 半導體用複合基板之操作基板
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6152829B2 (ja) * 2014-06-17 2017-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9543440B2 (en) * 2014-06-20 2017-01-10 International Business Machines Corporation High density vertical nanowire stack for field effect transistor
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
US10332781B2 (en) * 2014-12-19 2019-06-25 Globalwafers Co., Ltd. Systems and methods for performing epitaxial smoothing processes on semiconductor structures
JP6525046B1 (ja) * 2017-12-19 2019-06-05 株式会社Sumco 半導体ウェーハの製造方法
KR101969679B1 (ko) 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
US10658474B2 (en) * 2018-08-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
US5254830A (en) 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
JP3731917B2 (ja) 1994-09-06 2006-01-05 三洋電機株式会社 ガスクラスターイオンビームによる固体表面の平坦化方法
JPH09252100A (ja) 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP2001501368A (ja) 1996-09-04 2001-01-30 シボンド・リミテッド・ライアビリテイ・カンパニー 接着した半導体基板の平坦化方法
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
WO2002005315A2 (en) * 2000-07-10 2002-01-17 Epion Corporation System and method for improving thin films by gas cluster ion be am processing
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
JP2007073878A (ja) * 2005-09-09 2007-03-22 Shin Etsu Chem Co Ltd Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法

Also Published As

Publication number Publication date
TW200915480A (en) 2009-04-01
EP1998367A2 (en) 2008-12-03
TWI462221B (zh) 2014-11-21
KR20080106038A (ko) 2008-12-04
JP2008300571A (ja) 2008-12-11
EP1998367B1 (en) 2015-04-15
US20080299742A1 (en) 2008-12-04
KR101469282B1 (ko) 2014-12-04
US9064929B2 (en) 2015-06-23
EP1998367A3 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
JP5415676B2 (ja) Ｓｏｉウェーハの製造方法
KR101482792B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법
US8138064B2 (en) Method for producing silicon film-transferred insulator wafer
US7491342B2 (en) Bonded semiconductor substrate manufacturing method thereof
US7575988B2 (en) Method of fabricating a hybrid substrate
JP3911901B2 (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
KR102361311B1 (ko) 접합웨이퍼의 제조방법
WO2009101979A1 (ja) Ｓｏｉ基板の表面処理方法
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
WO2006109614A1 (ja) Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
TW200300575A (en) Manufacturing method of bonding wafer
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
CN117293019A (zh) 一种基于翘区的异质集成剥离方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

R150 Certificate of patent or registration of utility model

Ref document number: 5415676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150