JP6152829B2 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP6152829B2
JP6152829B2 JP2014124046A JP2014124046A JP6152829B2 JP 6152829 B2 JP6152829 B2 JP 6152829B2 JP 2014124046 A JP2014124046 A JP 2014124046A JP 2014124046 A JP2014124046 A JP 2014124046A JP 6152829 B2 JP6152829 B2 JP 6152829B2
Authority
JP
Japan
Prior art keywords
soi
soi layer
cleaning
wafer
batch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014124046A
Other languages
English (en)
Other versions
JP2016004890A (ja
Inventor
阿賀　浩司
浩司 阿賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014124046A priority Critical patent/JP6152829B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US15/313,473 priority patent/US9953860B2/en
Priority to SG11201609805PA priority patent/SG11201609805PA/en
Priority to EP15809306.2A priority patent/EP3159911B1/en
Priority to KR1020167035257A priority patent/KR102241303B1/ko
Priority to CN201580027234.8A priority patent/CN106415784B/zh
Priority to PCT/JP2015/002042 priority patent/WO2015194079A1/ja
Priority to TW104112236A priority patent/TWI611568B/zh
Publication of JP2016004890A publication Critical patent/JP2016004890A/ja
Application granted granted Critical
Publication of JP6152829B2 publication Critical patent/JP6152829B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

本発明は、ＳＯＩウェーハの製造方法に関し、特に、ＦＤＳＯＩ（Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ：完全空乏型ＳＯＩ）と呼ばれ、極めて高いＳＯＩ層膜厚の均一性が要求されるＳＯＩウェーハの製造方法に関する。
従来、ＳＯＩ層を薄膜化する方法の１つとして、ＳＯＩウェーハをバッチ式熱処理炉で熱処理し、ＳＯＩ表面のＳｉを酸化により酸化膜に変質させた後に、酸化膜を除去する方法が行われてきた。
この方法により、ＳＯＩ膜厚（ＳＯＩ層の膜厚）を精度良く目的の値（ターゲット値）に薄膜化するには、酸化膜厚が狙い値になるよう正確に制御することが必要となる。しかしながら、酸化時間中の大気圧の変動により酸化レートが変化するため、実際に熱処理により成長する酸化膜の厚さを正確に制御することは非常に困難である。このため、酸化による薄膜化を行う場合には、薄膜化後のＳＯＩ膜厚が目的の値よりも若干厚くなるように酸化による薄膜化を行い、その後、別途、エッチングによる薄膜化によって目的の値になるようにエッチング時間を制御する方法がとられてきた。
この２段階の薄膜化の方法としては、例えば、特許文献１に示されている様に、酸化後の酸化膜を除去した後にＳＯＩ層の膜厚を測定し、その値を元に次段のエッチング工程の取り代を設定する方法がとられてきた。
また、酸化＋エッチングによる前記２段の薄膜化工程において、上記工程を短縮する方法として、酸化後に酸化膜が付いたまま、ＳＯＩ層の膜厚を測定し、測定したＳＯＩの値を元に、酸化膜除去とエッチング＋洗浄工程を洗浄の同一バッチ処理で行う方法が提案されている（特許文献２）。
特開２００７−２６６０５９号公報 特開２０１０−９２９０９号公報
しかし、これらの方法によってＳＯＩ層の膜厚を高精度に制御しようとしても、バッチ式熱処理等の熱処理で発生した酸化膜の厚さのバラツキや、エッチング（バッチ式洗浄等の洗浄）による取り代バラツキ（ＳＯＩ層のエッチング量のバラツキ）により、同一バッチ内で処理された複数のＳＯＩウェーハにおいて、膜厚バラツキ（ＳＯＩ膜厚のバラツキ）が生じる。
図５は、１バッチ２５枚のＳＯＩウェーハに対し、ＳＣ１洗浄液（アンモニア水と過酸化水素水の混合水溶液）でＳＯＩ層を１４．５ｎｍ程度減厚するバッチ式洗浄（エッチング）を行った際の洗浄カセット内のスロット位置と、ＳＯＩ層（Ｓｉ）の取り代の面内平均値との関係を示しており、バッチ内の取り代バラツキがＰ−Ｖ（Ｐｅａｋ ｔｏ Ｖａｌｌｅｙ）値（最大値から最小値を引いた値）で０．６１ｎｍになっていることを表している。
図６は、１バッチ１００枚のＳＯＩウェーハをバッチ式熱処理炉で熱酸化した際の炉内位置と形成された酸化膜厚（面内平均値）との関係を示している。
図６に示すようなバッチ式熱処理で発生した面内平均値の膜厚バラツキは、図５に示すように、バッチ式洗浄のみでＳＯＩ層のエッチングを行う場合では、制御・修正できない。特に、ＦＤＳＯＩウェーハには、高精度の膜厚均一性、例えば、ＳＯＩ膜厚のバラツキを、全点（全ウェーハの全測定点）で、ターゲット値±０．５ｎｍ以内に抑えることが要求されているが、バッチ式洗浄のみではこの要求を満たすことができなかった。また、酸化後からターゲット値までの調整取り代（エッチングによる取り代）、すなわち最終段の膜厚調整取り代が多いため、ターゲット値からのずれも大きくなる傾向があった。
一方、枚葉式の洗浄機（例えば、特開２０００−３１０７１号公報の図２のようなスピン洗浄機）によるＳＯＩ膜厚調整では、バッチ内の膜厚バラツキをウェーハ単位では修正できるものの、薬液ノズル部で薬液の温度が高くなる等で、バッチ式洗浄機よりもウェーハ面内の取り代バラツキが大きく、枚葉式の洗浄（エッチング）のみで膜厚調整を行うと、ウェーハ面内の膜厚レンジ（Ｒａｎｇｅ（Ｐ−Ｖ値））の悪化により、全測定点で±０．５ｎｍ以下を満たすことが不可能であった。また、酸化後からターゲット値までの最終段の膜厚調整取り代はバッチ式洗浄機のみの場合と同様に多くなるため、ターゲット値からのずれも大きくなる傾向があった。
図７は、複数枚のＳＯＩウェーハをバッチ式洗浄機のみと枚葉式洗浄機のみによりＳＣ１洗浄を行い、ＳＣ１取り代の面内平均値と、面内の取り代レンジ（Ｐ−Ｖ値）を比較した結果を示す図である。図７に示す通り、面内の取り代レンジはバッチ式洗浄機に比べて枚葉式洗浄機の方が大きく、しかも、枚葉式洗浄機は、ＳＣ１取り代が増加するに従って取り代レンジも増加する傾向があることがわかった。
本発明は、上記問題点に鑑みてなされたものであって、ＳＯＩ層の膜厚均一性に優れたＳＯＩウェーハを製造することができるＳＯＩウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明では、絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハの前記ＳＯＩ層を所定の厚さまで減少させ、前記ＳＯＩ層の膜厚をターゲット値とするＳＯＩウェーハの製造方法であって、少なくとも、
（ａ）酸化性ガス雰囲気下で熱処理を行って、前記ＳＯＩ層の表面に熱酸化膜を形成する工程と、
（ｂ）前記熱酸化膜を形成した後のＳＯＩ層の膜厚を測定する工程と、
（ｃ）前記ＳＯＩ層に対してエッチング性を有する洗浄液に前記ＳＯＩ層を浸漬することを含むバッチ式洗浄を行う工程であって、前記ＳＯＩ層のエッチング量を、前記工程（ｂ）で測定されたＳＯＩ層の膜厚に応じて調整することによって、前記バッチ式洗浄によるエッチング後のＳＯＩ層の膜厚を、前記ターゲット値より厚く調整するバッチ式洗浄工程と、
（ｄ）前記バッチ式洗浄工程後のＳＯＩ層の膜厚を測定する工程と、
（ｅ）前記ＳＯＩ層に対してエッチング性を有する洗浄液に前記ＳＯＩ層を浸漬することを含む枚葉式洗浄を行う工程であって、前記ＳＯＩ層のエッチング量を、前記工程（ｄ）で測定されたＳＯＩ層の膜厚に応じて調整することによって、前記枚葉式洗浄によるエッチング後のＳＯＩ層の膜厚を、前記ターゲット値に調整する枚葉式洗浄工程と
を有し、前記工程（ａ）の後かつ前記工程（ｂ）の前、又は前記工程（ｂ）の後かつ前記工程（ｃ）の前に、前記工程（ａ）で形成した熱酸化膜を除去することを特徴とするＳＯＩウェーハの製造方法を提供する。
このようなＳＯＩウェーハの製造方法であれば、バッチ式洗浄と枚葉式洗浄を用いてＳＯＩ層の膜厚を調整することによって、バッチ式洗浄の膜厚調整によるバッチ内のＳＯＩ膜厚バラツキと、枚葉式洗浄の膜厚調整による面内の膜厚バラツキを抑制することができる。これにより、ＳＯＩ層の膜厚均一性に優れたＳＯＩウェーハを製造することができる。
また、前記工程（ｂ）の膜厚の測定を、前記工程（ａ）で形成した熱酸化膜を除去せずに行い、前記工程（ｂ）の後かつ前記工程（ｃ）の前に、前記工程（ａ）で形成した熱酸化膜を、ＨＦ含有水溶液を用い、バッチ式洗浄で除去した後、前記工程（ｃ）のバッチ式洗浄を、前記熱酸化膜を除去した後のＳＯＩ層の表面を乾燥させることなく、前記ＳＯＩ層に対してエッチング性を有する洗浄液に前記ＳＯＩ層を浸漬することにより行うことが好ましい。
このようなＳＯＩウェーハの製造方法であれば、ＳＯＩ層の薄膜化のプロセスを短縮しても精度良くＳＯＩ層の膜厚の制御を行うことができるので、ＳＯＩ層の膜厚の精度を低下させることなくＳＯＩ層の薄膜化プロセス全体のコストを低減することができる。
また、前記ＳＯＩウェーハを、少なくとも、イオン注入により形成された微小気泡層を有するボンドウェーハと支持基板となるベースウェーハとを接合する工程と、前記微小気泡層を境界としてボンドウェーハを剥離してベースウェーハ上に薄膜を形成する工程とを有するイオン注入剥離法によって作製されたＳＯＩウェーハとすることが好ましい。
このように、本発明のＳＯＩウェーハの製造方法は、薄膜化を行うＳＯＩウェーハをイオン注入剥離法によって作製されたＳＯＩウェーハとした場合に好適に用いることができる。
また、前記バッチ式洗浄及び前記枚葉式洗浄を、ＳＣ１溶液に浸漬することを含む洗浄とすることが好ましい。
このように、ＳＣ１溶液に浸漬することにより、より精度良くＳＯＩ層の膜厚の制御を行うことができる。
また、前記工程（ｃ）のバッチ式洗浄後のＳＯＩ層の膜厚のバッチ内平均値を、前記ターゲット値と前記ターゲット値＋０．５ｎｍの間に制御することが好ましい。
このようなＳＯＩウェーハの製造方法であれば、枚葉式洗浄によるエッチングの取り代を最小化できるため、ＳＯＩ膜厚の面内の膜厚バラツキを最小限に抑制でき、かつ、枚葉式洗浄で膜厚調整ができるため、バッチ式洗浄で生じたバッチ内の膜厚バラツキも修正できる。
本発明のＳＯＩウェーハの製造方法であれば、枚葉式洗浄によるエッチングの取り代を低減できるため、ＳＯＩ膜厚の面内の膜厚バラツキを最小限に抑制でき、かつ、枚葉式洗浄で膜厚調整ができるため、バッチ式洗浄で生じたバッチ内の膜厚バラツキも修正できる。また、バッチ式洗浄を行った後、枚葉式洗浄を行い、ＳＯＩ層の膜厚を段階的に調整することにより、従来法よりも最終段の膜厚調整取り代を少なくすることができる。これにより、ターゲット値への膜厚の制御も精度良くできる。特に、本発明は、高精度の膜厚均一性（全点でターゲット値±０．５ｎｍ以内であること）が要求されるＦＤＳＯＩウェーハを安定的に製造することができる。
本発明のＳＯＩウェーハの製造方法の一例を示すフロー図である。 本発明のＳＯＩウェーハの製造方法の別の例を示すフロー図である。 実施例の洗浄カセット内のスロット位置と、ＳＯＩ層の膜厚の値との関係を示す図である。 比較例１の洗浄カセット内のスロット位置と、ＳＯＩ層の膜厚の値との関係を示す図である。 バッチ式洗浄を行った際の、洗浄カセット内のスロット位置と、ＳＯＩ層（Ｓｉ）の取り代の面内平均値との関係を示す図である。 １バッチ１００枚のＳＯＩウェーハをバッチ式熱処理炉で熱酸化した際の炉内位置と形成された酸化膜厚（面内平均値）との関係を示す図である。 複数枚のＳＯＩウェーハをバッチ式洗浄機のみと枚葉式洗浄機のみによりＳＣ１洗浄を行い、ＳＣ１取り代の面内平均値と、面内の取り代レンジ（Ｐ−Ｖ値）を比較した結果を示す図である。
以下、本発明をより詳細に説明する。
上記のように、ＳＯＩ層の膜厚均一性に優れたＳＯＩウェーハを製造することができるＳＯＩウェーハの製造方法が求められている。
本発明者らは、上記目的を達成するために鋭意検討を行った結果、熱処理により熱酸化膜が形成された後のＳＯＩウェーハをバッチ式洗浄（例えば、ＨＦ洗浄＋ＳＣ１洗浄）によりターゲットのＳＯＩ膜厚（ターゲット値）よりも若干厚くなる様に（例えば、ターゲット値＋０〜＋０．５ｎｍ以下）に膜厚調整した後に、さらに、ターゲット値までの最終の膜厚調整を、枚葉式洗浄によるエッチングで行うＳＯＩウェーハの製造方法が、上記課題を解決できることを見出し、本発明を完成させた。
以下、本発明の実施の形態について図面を参照して具体的に説明するが、本発明はこれらに限定されるものではない。
図１、２は、本発明のＳＯＩウェーハの製造方法の一例を示すフロー図である。
まず、図１（１）、図２（１）に示すように、絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハを準備する。
ここで準備するＳＯＩウェーハは、少なくとも絶縁層上にＳＯＩ層が形成されたＳＯＩ構造を有するウェーハであればよい。例えば、単結晶シリコン等の支持層上に絶縁層が形成され（埋め込み絶縁層）、この埋め込み絶縁層上にＳＯＩ層が形成された構造を有するウェーハ等が挙げられる。
なお、本明細書中のＳＯＩ層とは、「絶縁層上のシリコン層（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）」を意味する。
ＳＯＩウェーハの作製方法等は特に限定されないが、例えば、準備するＳＯＩウェーハを、イオン注入により形成された微小気泡層を有するボンドウェーハと支持基板となるベースウェーハとを絶縁膜を介して接合する工程と、この微小気泡層を境界としてボンドウェーハを剥離してベースウェーハ上に薄膜を形成する工程とを有するイオン注入剥離法によって作製されたＳＯＩウェーハとすることが好ましい。
なお、本発明は、上記のイオン注入剥離法（いわゆるスマートカット（登録商標）法）やｒＴ−ＣＣＰ法（室温機械剥離法、ＳｉＧｅｎ法とも呼ばれる。）、或いはＳＩＭＯＸ法（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ法）、といったＳＯＩウェーハの製法にかかわらず適用できる。
次に、図１（２）、図２（２）に示すように、酸化性ガス雰囲気下で熱処理を行って、ＳＯＩ層の表面に熱酸化膜を形成する（工程（ａ））。この熱酸化膜は、ＳＯＩ層の表面に近い部分のシリコンが酸化により酸化膜に変質されるものである。酸化性ガス雰囲気としては、例えば、パイロジェニック雰囲気を挙げることができる。
次に、図１（３）、図２（４）に示すように、熱酸化膜を形成した後のＳＯＩ層の膜厚を測定する（工程（ｂ））。ＳＯＩ層の厚さの測定方法は特に限定されないが、エリプソメーターを用いた測定方法であれば、精度良くＳＯＩ層の厚さを測定することができるので好ましい。
本発明では、図２（３）に示すように、工程（ａ）の後かつ工程（ｂ）の前、又は、図１（４）に示すように、工程（ｂ）の後かつ後述する工程（ｃ）の前に、工程（ａ）で形成した熱酸化膜を除去する。熱酸化膜はＨＦ含有水溶液を用いて除去することができる。
例えば、図２（３）に示すように、工程（ｂ）の前に熱酸化膜除去洗浄を行うことができる。この場合、熱酸化膜除去後のＳＯＩウェーハを乾燥させた後、ＳＯＩ層の膜厚を測定することができる。
また、図１のように、工程（ｂ）において、工程（ａ）で形成した熱酸化膜を除去せずに膜厚の測定を行うこともできる。これにより、測定時にＳＯＩ層の表面が保護され、キズや不純物汚染等の危険性が低下し、最終的なＳＯＩウェーハの品質と製造歩留りを向上させることができる。
また、このとき測定されるＳＯＩ層の厚さは、表面の熱酸化膜の厚さは含まないものである。この場合、工程（ｂ）の後かつ工程（ｃ）の前に、工程（ａ）で形成した熱酸化膜を除去することができるが、特に、図１（４）に示すように、ＨＦ含有水溶液を用い、バッチ式洗浄で除去することで、この熱酸化膜の除去と後述する工程（ｃ）のＳＯＩ層のエッチングを連続したプロセスで行うことができる。
次に、図１（５）、図２（５）に示すように、ＳＯＩ層に対してエッチング性を有する洗浄液にＳＯＩ層を浸漬することを含むバッチ式洗浄を行う（工程（ｃ））。この工程では、ＳＯＩ層のエッチング量を、工程（ｂ）で測定されたＳＯＩ層の膜厚に応じて調整することによって、バッチ式洗浄によるエッチング後のＳＯＩ層の膜厚を、ターゲット値より厚く調整する。この調整の方法としては、エッチング時間を制御する方法、洗浄液の組成や温度の条件を変更する方法を挙げることができる。
工程（ｃ）では、エッチング後のＳＯＩ層の膜厚を、ターゲット値より厚く調整すればよいが、例えば、工程（ｃ）のバッチ式洗浄後のＳＯＩ層の膜厚のバッチ内平均値を、ターゲット値とターゲット値＋０．５ｎｍの間に制御することが好ましい。これにより、後工程である枚葉式洗浄によるエッチングの取り代を最小化できるため、ＳＯＩ膜厚の面内の膜厚バラツキを最小限に抑制でき、かつ、枚葉式洗浄で１枚ごとに膜厚調整ができるため、バッチ内の膜厚バラツキも修正できる。また、従来法よりも最終段の膜厚調整取り代が少なくなるため、ターゲット値への膜厚の制御も精度良くできる。なお、バッチ内平均値とは、同一バッチ内でバッチ式洗浄された複数のＳＯＩウェーハのＳＯＩ層の膜厚の平均値である。
ＳＯＩ層に対してエッチング性を有する洗浄液としては、例えば、ＳＣ１溶液（アンモニア水と過酸化水素水の混合水溶液）を挙げることができる。
上述した図１（４）に示す方法で熱酸化膜を除去した場合、工程（ｃ）のバッチ式洗浄を、熱酸化膜を除去した後のＳＯＩ層の表面を乾燥させることなく、ＳＯＩ層に対してエッチング性を有する洗浄液にＳＯＩ層を浸漬することにより行うことが好ましい。すなわち、熱酸化膜の除去とＳＯＩ層のエッチングを連続したプロセスで行うことが好ましい。これによりＳＯＩ層の薄膜化プロセス全体が短縮され、プロセスコストを削減することができる。
次に、図１（６）、図２（６）に示すように、バッチ式洗浄工程後のＳＯＩ層の膜厚を測定する（工程（ｄ））。ＳＯＩ層の厚さの測定方法は、エリプソメーターを用いた測定方法とすることができる。
次に、図１（７）、図２（７）に示すように、ＳＯＩ層に対してエッチング性を有する洗浄液にＳＯＩ層を浸漬することを含む枚葉式洗浄を行う（工程（ｅ））。この工程では、ＳＯＩ層のエッチング量を、工程（ｄ）で測定されたＳＯＩ層の膜厚に応じて調整することによって、枚葉式洗浄によるエッチング後のＳＯＩ層の膜厚を、ターゲット値に調整する。この調整の方法としては、エッチング時間を制御する方法、洗浄液の組成や温度の条件を変更する方法を挙げることができる。特に、工程（ｃ）で生じたバッチ内のＳＯＩ膜厚バラツキを抑えるために、各ＳＯＩウェーハごとにエッチング時間等を制御することが好ましい。
上述のように、洗浄液としては、ＳＣ１溶液を用いることができる。工程（ｃ）のバッチ式洗浄及び工程（ｅ）の枚葉式洗浄を、ＳＣ１溶液に浸漬することを含む洗浄とすることで、より精度良くＳＯＩ層の膜厚の制御を行うことができる。なお、これらの洗浄を実施する際、少なくともＳＯＩ層のみ洗浄液に浸漬すれば十分であるが、ＳＯＩウェーハ全体を浸漬してもよい。
このように、バッチ式洗浄を行った後、枚葉式洗浄を行い、ＳＯＩ層の膜厚を段階的に調整することにより、枚葉式洗浄の膜厚調整取り代を少なくすることができる。これにより、ターゲット値への膜厚の制御も精度良くできる。
以上のような工程を経るＳＯＩウェーハの製造方法であれば、バッチ式熱処理等で発生した酸化膜厚のバラツキに基づくＳＯＩ層の面内平均値の膜厚バラツキを、バッチ式洗浄と枚葉式洗浄を組み合わせることにより、制御・修正することができる。特に、バッチ式洗浄を行った後に、枚葉式洗浄を行うことにより、枚葉式洗浄によるＳＯＩ層のエッチング量を減らすことができる。これにより、面内の取り代バラツキを小さくし、ウェーハ面内の膜厚レンジ（Ｐ−Ｖ値）を改善させることができる。このような本発明であれば、バッチ式洗浄の膜厚調整によるバッチ内のＳＯＩ膜厚バラツキと、枚葉式洗浄の膜厚調整による面内の膜厚バラツキを抑制することができ、特に、高精度の膜厚均一性（全点でターゲット値±０．５ｎｍ以内であること）が要求されるＦＤＳＯＩウェーハを安定的に製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
（実施例）
イオン注入剥離法によって作製された直径３００ｍｍのＳＯＩウェーハ（ＳＯＩ膜厚１５０ｎｍ）を４６枚用意し、これらを２つのバッチ式洗浄カセット（カセット−０１、０２）に分けて本発明を実施した例を表１に示す。
具体的には、まず、上記のＳＯＩウェーハに対して、９５０℃、２時間、パイロジェニック雰囲気で熱処理を行って、ＳＯＩ層の表面に熱酸化膜を形成した（工程（ａ））。次に、エリプソメーターを使用し、熱酸化膜を形成した後のＳＯＩ層の膜厚を測定した（工程（ｂ））。この際、ＳＯＩ膜厚測定と同時に表面酸化膜の厚さも測定した。次に、１５％ＨＦ含有水溶液を用いたバッチ式洗浄を１００秒行い、この熱酸化膜を除去した後、ＳＯＩ層の表面を乾燥させることなく、ＳＯＩ層をＳＣ１溶液に浸漬するバッチ式洗浄を行い、ＳＯＩ層の膜厚を、ターゲット値より厚く調整した（工程（ｃ））。この際、ＳＣ１条件（組成，液温）は、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５，液温７６℃とした。なお、洗浄時間は、工程（ｂ）で測定されたＳＯＩ層の膜厚を考慮して、１４０秒とした。
次に、エリプソメーターを使用し、バッチ式洗浄工程後のＳＯＩ層の膜厚を測定した（工程（ｄ））。この際、バッチ内のＳＯＩ膜厚の平均値も算出した。次に、ＳＯＩ層をＳＣ１溶液に浸漬する枚葉式洗浄を行い、ＳＯＩ層の膜厚を、ターゲット値に調整した（工程（ｅ））。ＳＣ１条件（組成，液温）は、上記と同様の条件とした。なお、洗浄時間は、工程（ｄ）で測定されたＳＯＩ層の膜厚を考慮して、それぞれのＳＯＩウェーハごとに、２０〜６０秒とした。
（比較例１）
比較例１では、酸化後の酸化膜除去と膜厚調整洗浄をバッチ式洗浄機のみで行った。比較例１における酸化膜除去洗浄とバッチ式膜厚調整洗浄は、同時に酸化処理したウェーハ２２枚を１つのバッチとして同一カセット（カセット−０１）に纏めるバッチ処理で行った。具体的には、まず、工程（ｂ）までは実施例と同様にして行った。次に、１５％ＨＦ含有水溶液を用いたバッチ式洗浄を１００秒行い、熱酸化膜を除去した後、ＳＯＩ層の表面を乾燥させることなく、ＳＯＩ層をＳＣ１溶液に浸漬するバッチ式洗浄を１８０秒行った。ＳＣ１条件（組成，液温）は、実施例と同様の条件とした。
（比較例２）
また、比較例２では、酸化後の酸化膜除去とＳＯＩ膜厚調整洗浄を枚葉式洗浄機のみで行った。まず、工程（ｂ）までは実施例と同様にして行った。次に、ＳｉＯ２（熱酸化膜）を除去した。次に、ＳＯＩ層をＳＣ１溶液に浸漬する枚葉式洗浄を、それぞれのＳＯＩウェーハごとに、１６０〜２００秒行った。ＳＣ１条件（組成，液温）は、実施例と同様の条件とした。
表１に、実施例、比較例の各工程の条件と測定結果を示す。なお、表１におけるバッチ内レンジは、バッチ内の各ウェーハの面内平均膜厚のバラツキ（Ｐ−Ｖ値）を示す。また、図３は、実施例の洗浄カセット内のスロット位置と、ＳＯＩ層の膜厚の値との関係を示す図である。図４は比較例１の洗浄カセット内のスロット位置と、ＳＯＩ層の膜厚の値との関係を示す図である。
Figure 0006152829
表１、図４に示すように、バッチ式洗浄機のみで膜厚調整した場合（比較例１）では、バッチ内平均値も実施例より若干悪く、また、バッチ内の膜厚バラツキが修正できないためにターゲット値±０．５ｎｍの膜厚から外れるウェーハの割合が、実施例に比べかなり大きかった。
また、表１に示すように、枚葉式洗浄機のみで膜厚調整した場合（比較例２）では、バッチ内平均値も実施例より若干悪く、また、面内の膜厚バラツキの悪化により全てのウェーハがターゲット値±０．５ｎｍの膜厚から外れた。
一方、表１、図３に示すように、バッチ式洗浄機と枚葉式洗浄機を組み合わせた本実施例では、各ウェーハの平均値をターゲット値（１２ｎｍ）に精度良く調整でき、また、枚葉式洗浄機による面内の膜厚バラツキの悪化も抑制できるため、全数に近いウェーハ（９６％）でターゲット値±０．５ｎｍを満たすことができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. 絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハの前記ＳＯＩ層を所定の厚さまで減少させ、前記ＳＯＩ層の膜厚をターゲット値とするＳＯＩウェーハの製造方法であって、少なくとも、
    （ａ）酸化性ガス雰囲気下で熱処理を行って、前記ＳＯＩ層の表面に熱酸化膜を形成する工程と、
    （ｂ）前記熱酸化膜を形成した後のＳＯＩ層の膜厚を測定する工程と、
    （ｃ）前記ＳＯＩ層に対してエッチング性を有する洗浄液に前記ＳＯＩ層を浸漬することを含むバッチ式洗浄を行う工程であって、前記ＳＯＩ層のエッチング量を、前記工程（ｂ）で測定されたＳＯＩ層の膜厚に応じて調整することによって、前記バッチ式洗浄によるエッチング後のＳＯＩ層の膜厚を、前記ターゲット値より厚く調整するバッチ式洗浄工程と、
    （ｄ）前記バッチ式洗浄工程後のＳＯＩ層の膜厚を測定する工程と、
    （ｅ）前記ＳＯＩ層に対してエッチング性を有する洗浄液に前記ＳＯＩ層を浸漬することを含む枚葉式洗浄を行う工程であって、前記ＳＯＩ層のエッチング量を、前記工程（ｄ）で測定されたＳＯＩ層の膜厚に応じて調整することによって、前記枚葉式洗浄によるエッチング後のＳＯＩ層の膜厚を、前記ターゲット値に調整する枚葉式洗浄工程と
    を有し、前記工程（ａ）の後かつ前記工程（ｂ）の前、又は前記工程（ｂ）の後かつ前記工程（ｃ）の前に、前記工程（ａ）で形成した熱酸化膜を除去することを特徴とするＳＯＩウェーハの製造方法。
  2. 前記工程（ｂ）の膜厚の測定を、前記工程（ａ）で形成した熱酸化膜を除去せずに行い、前記工程（ｂ）の後かつ前記工程（ｃ）の前に、前記工程（ａ）で形成した熱酸化膜を、ＨＦ含有水溶液を用い、バッチ式洗浄で除去した後、前記工程（ｃ）のバッチ式洗浄を、前記熱酸化膜を除去した後のＳＯＩ層の表面を乾燥させることなく、前記ＳＯＩ層に対してエッチング性を有する洗浄液に前記ＳＯＩ層を浸漬することにより行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記ＳＯＩウェーハを、少なくとも、イオン注入により形成された微小気泡層を有するボンドウェーハと支持基板となるベースウェーハとを接合する工程と、前記微小気泡層を境界としてボンドウェーハを剥離してベースウェーハ上に薄膜を形成する工程とを有するイオン注入剥離法によって作製されたＳＯＩウェーハとすることを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。
  4. 前記バッチ式洗浄及び前記枚葉式洗浄を、ＳＣ１溶液に浸漬することを含む洗浄とすることを特徴とする請求項１から請求項３のいずれか１項に記載のＳＯＩウェーハの製造方法。
  5. 前記工程（ｃ）のバッチ式洗浄後のＳＯＩ層の膜厚のバッチ内平均値を、前記ターゲット値と前記ターゲット値＋０．５ｎｍの間に制御することを特徴とする請求項１から請求項４のいずれか１項に記載のＳＯＩウェーハの製造方法。
JP2014124046A 2014-06-17 2014-06-17 Ｓｏｉウェーハの製造方法 Active JP6152829B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2014124046A JP6152829B2 (ja) 2014-06-17 2014-06-17 Ｓｏｉウェーハの製造方法
SG11201609805PA SG11201609805PA (en) 2014-06-17 2015-04-13 Method for manufacturing soi wafer
EP15809306.2A EP3159911B1 (en) 2014-06-17 2015-04-13 Method for manufacturing soi wafer
KR1020167035257A KR102241303B1 (ko) 2014-06-17 2015-04-13 Soi웨이퍼의 제조방법
US15/313,473 US9953860B2 (en) 2014-06-17 2015-04-13 Method of manufacturing SOI wafer
CN201580027234.8A CN106415784B (zh) 2014-06-17 2015-04-13 绝缘体上硅晶圆的制造方法
PCT/JP2015/002042 WO2015194079A1 (ja) 2014-06-17 2015-04-13 Ｓｏｉウェーハの製造方法
TW104112236A TWI611568B (zh) 2014-06-17 2015-04-16 絕緣體上矽晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014124046A JP6152829B2 (ja) 2014-06-17 2014-06-17 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2016004890A JP2016004890A (ja) 2016-01-12
JP6152829B2 true JP6152829B2 (ja) 2017-06-28

Family

ID=54935098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014124046A Active JP6152829B2 (ja) 2014-06-17 2014-06-17 Ｓｏｉウェーハの製造方法

Country Status (8)

Country Link
US (1) US9953860B2 (ja)
EP (1) EP3159911B1 (ja)
JP (1) JP6152829B2 (ja)
KR (1) KR102241303B1 (ja)
CN (1) CN106415784B (ja)
SG (1) SG11201609805PA (ja)
TW (1) TWI611568B (ja)
WO (1) WO2015194079A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021241044A1 (ja) 2020-05-26 2021-12-02 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319397B2 (ja) 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
WO2003009386A1 (fr) * 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP2004349493A (ja) * 2003-05-22 2004-12-09 Canon Inc 膜厚調整装置及びｓｏｉ基板の製造方法
JP2007266059A (ja) 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP5320954B2 (ja) * 2008-10-03 2013-10-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
CN106415784A (zh) 2017-02-15
CN106415784B (zh) 2019-06-07
KR102241303B1 (ko) 2021-04-16
TW201601296A (zh) 2016-01-01
US20170200634A1 (en) 2017-07-13
EP3159911B1 (en) 2021-06-09
US9953860B2 (en) 2018-04-24
KR20170018336A (ko) 2017-02-17
WO2015194079A1 (ja) 2015-12-23
EP3159911A4 (en) 2018-02-28
SG11201609805PA (en) 2016-12-29
TWI611568B (zh) 2018-01-11
JP2016004890A (ja) 2016-01-12
EP3159911A1 (en) 2017-04-26

Similar Documents

Publication Publication Date Title
US9773694B2 (en) Method for manufacturing bonded wafer
KR101488667B1 (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
US9793154B2 (en) Method for manufacturing bonded SOI wafer
US20140097523A1 (en) Method for manufacturing bonded wafer and bonded soi wafer
EP3309820A1 (en) Method of manufacturing soi wafer
KR102259162B1 (ko) Soi 웨이퍼의 제조방법
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
JP6152829B2 (ja) Ｓｏｉウェーハの製造方法
JP6760245B2 (ja) 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
EP3029730B1 (en) Bonded wafer manufacturing method
JP7364071B2 (ja) Ｓｏｉウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6864145B1 (ja) ウェーハの表面形状調整方法
JP2021166267A (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170515

R150 Certificate of patent or registration of utility model

Ref document number: 6152829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250