CN106415784B - 绝缘体上硅晶圆的制造方法 - Google Patents

绝缘体上硅晶圆的制造方法 Download PDF

Info

Publication number
CN106415784B
CN106415784B CN201580027234.8A CN201580027234A CN106415784B CN 106415784 B CN106415784 B CN 106415784B CN 201580027234 A CN201580027234 A CN 201580027234A CN 106415784 B CN106415784 B CN 106415784B
Authority
CN
China
Prior art keywords
soi
soi layer
film thickness
batch
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580027234.8A
Other languages
English (en)
Other versions
CN106415784A (zh
Inventor
阿贺浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN106415784A publication Critical patent/CN106415784A/zh
Application granted granted Critical
Publication of CN106415784B publication Critical patent/CN106415784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本发明提供一种绝缘体上硅(SOI)晶圆的制造方法，包含(a)在氧化性气体氛围下进行热处理，于SOI层表面形成热氧化膜；(b)测定热氧化膜形成后SOI的膜厚度；(c)对该SOI层进行批次式洗净，借由因应于步骤(b)测定SOI层的膜厚度而将经该批次式洗净后SOI层的膜厚度调整成比目标值较厚；(d)测定经批次洗净后SOI层的膜厚度；以及(e)对SOI层进行单片式洗净，借由因应于步骤(d)测定SOI层的膜厚度而将经单片式洗净后SOI层的膜厚度调整成目标值；其中，于步骤(a)之后且于步骤(b)之前，或于步骤(b)之后且于步骤(c)之前，去除在步骤(a)所形成的热氧化膜。借此制造有良好均一性SOI层膜厚度的SOI晶圆。

Description

绝缘体上硅晶圆的制造方法
技术领域
本发明涉及绝缘体上硅(Silicon-On-Insulator，以下简称为SOI)晶圆的制造方法，特别是被称为FDSOI(Fully Depleted Silicon-On-Insulator：全空乏SOI)，要求有极高SOI层膜厚的均一性的SOI晶圆的制造方法。
背景技术
现有技术中，作为将SOI层薄膜化的方法之一，进行将SOI晶圆以批次式热处理炉进行热处理，借由氧化SOI表面的Si而使变质成氧化膜之后，去除氧化膜的方法。
借由此方法将SOI膜厚度(SOI层的膜厚度)高精度地薄膜化至目标值(target值)，必须有正确的调控使氧化膜厚度达到目标值。然而，由于氧化过程中的大气压的变动会导致氧化率变化的缘故，实际上正确地调控经热处理成长的氧化膜的厚度是件非常困难的事。因此，进行借由氧化的薄膜化的情形下，会采取使薄膜化后的SOI膜厚度比目标值稍微较厚而进行氧化的薄膜化，之后再另外调控蚀刻时间而借由蚀刻(etching)的薄膜化以达到目标值的方法。
作为这种两阶段薄膜化的方法，如专利文献1所示，采取于去除氧化后的氧化膜之后测定SOI层的膜厚度，以该值为基础，设定下个阶段的蚀刻步骤的加工量的方法。
再者，于借由“氧化”加“蚀刻”的该两阶段薄膜化处理，作为缩短上述处理的方法，提出有：于氧化后氧化膜还在附着的状态下测定SOI层的膜厚度，基于测定的SOI的值，以氧化膜去除与蚀刻+洗净工程以洗净的同一批处理进行的方式(专利文献2)。
现有技术文献
专利文献
【专利文献1】日本特开2007-266059号公报。
【专利文献2】日本特开2010-92909号公报
发明内容
〔发明所欲解决的问题〕
然而，即使是借由这些方法高精度地调控SOI层的膜厚度，依然会由于于批次式热处理的热处理过程中产生的氧化膜厚度的分散、蚀刻(批次式洗净等的洗净)所致的加工量分散(SOI层的蚀刻量的分散)而于同一批次内处理的多个SOI晶圆的膜厚度中，产生分散(SOI膜厚度的分散)。
图5显示，对1批次25片的SOI晶圆，进行以SC1洗净液(氨水与过氧化氢溶液的混合水溶液)将SOI层的厚度减少14.5nm程度的批次式洗净(蚀刻)时，该洗净的卡匣内的插槽位置与SOI层(Si)的加工量的面内平均值的关系。批次内的加工量分散以P-V(Peak toValley)值(最大值减去最小值)为0.61nm。
图6显示，将1批次100片的SOI晶圆以批次式热处理炉热氧化时，炉内位置与形成的氧化膜厚度(面内平均值)的关系。
图6所示的于批次式热处理中发生的面内平均值的膜厚度分散，如图5所示，仅以批次式洗净进行蚀刻的情形下无法调控、修正，特别是，于FDSOI晶圆，高精度的膜厚度均一性。例如：SOI膜厚度的分散，全点(全晶圆的全测定点)要求控制在目标值±0.5nm以内，仅以批次式洗净无法满足此要求。再者，因从氧化后至目标值的调整加工量(借由蚀刻的加工量)，即最终阶段的膜厚度的调整加工量为多，与目标值的偏差也有变大的倾向。
另一方面，借由单片式的洗净机(例如日本特开2000-31071号公报的图2的旋转洗净机)调整SOI膜厚度，虽以晶圆单位能修正批次内的膜厚度分散，因于药液喷嘴部药液的温度变高，而比批次式洗净机有较大的晶圆面内的加工量分散；若仅以单片式洗净(蚀刻)进行膜厚度的调整，晶圆面内的膜厚度范围(Range(P-V值))恶化，无法使全测定点达到±0.5nm以下；再者，与仅以批次式洗净机相同，自氧化后至目标值的最终阶段的膜厚度调整加工量有较多的情形，与目标值的偏差有变大的倾向。
图7显示，将多片SOI晶圆，仅以批次式洗净机与仅以单片式洗净机进行SC1洗净，SC1加工量的面内平均值与面内加工量范围(P-V值)的比较结果的示意图。如图7所示，相较于批次式洗净机，单片式洗净机的面内的加工量范围较大；并且，单片式洗净机的加工量范围有随着SC1加工量的增加而增加的倾向。
本发明的目的为鉴于上述的问题点，提供一种SOI晶圆的制造方法，能够制造具有优越均一性的SOI层的膜厚度的SOI晶圆。
〔解决问题的技术手段〕
为达成上述的目的，本发明提供一种SOI晶圆的制造方法，将于绝缘层上形成SOI层的SOI晶圆的该SOI层减少至预定的厚度，使该SOI层的膜厚度达到目标值，该SOI晶圆的制造方法至少包含下列步骤：
(a)在氧化性气体氛围下进行热处理，于该SOI层的表面形成热氧化膜；
(b)测定该热氧化膜形成后的SOI层的膜厚度；
(c)对该SOI层进行批次(batch)式洗净，该批次式洗净包括将该SOI层浸泡于对于该SOI层具蚀刻性的洗净液，借由因应于该步骤(b)所测定的SOI层的膜厚度来调整该SOI层的蚀刻量，而将经该批次式洗净后的SOI层的膜厚度调整成比该目标值较厚；
(d)测定经该批次洗净后的SOI层的膜厚度；以及
(e)对该SOI层进行单片式洗净，该单片式洗净包括将该SOI层浸泡于对于该SOI层具蚀刻性的洗净液，借由因应于该步骤(d)所测定的SOI层的膜厚度来调整该SOI层的蚀刻量，而将经该单片式洗净后的SOI层的膜厚度调整成该目标值，
其中，于该步骤(a)之后且于该步骤(b)之前，或于该步骤(b)之后且于该步骤(c)之前，去除在该步骤(a)所形成的热氧化膜。
此SOI晶圆的制造方法，借由利用批次式洗净与单片式洗净调整SOI层的膜厚度，能够抑制经批次式洗净的膜厚度调整的批次内SOI膜厚分散，及经单片式洗净的膜厚度调整的面内膜厚分散。借此制造有优越均一性的SOI层的膜厚度的SOI晶圆。
再者，该步骤(b)的膜厚度的测定是未去除该步骤(a)所形成的热氧化膜下进行，于该步骤(b)之后且于该步骤(c)之前，在将该步骤(a)所形成的热氧化膜用含有HF的水溶液以批次式洗净去除后，以不使该经去除热氧化膜的SOI层的表面干燥而将该SOI层浸泡于对于该SOI层具蚀刻性的洗净液之方式进行该步骤(c)的批次式洗净为佳。
此SOI晶圆的制造方法，即使缩短SOI层薄膜化程序也能高精度地进行SOI层的膜厚度的调控，不使SOI层的膜厚度的精度下降并能使SOI层的薄膜化程序整体的成本降低。
再者，该SOI晶圆借由离子注入剥离法所制作为佳，该离子注入剥离法至少包括：将接合具有借由注入离子所形成的微小气泡层的接合晶圆与作为支持基板的基底晶圆。
如此，本发明的SOI晶圆的制造方法，能够适合使用于将进行薄膜化的SOI晶圆借由离子注入剥离法制作SOI晶圆的情形。
再者，该批次式洗净及该单片式洗净，浸泡于SC1溶液者为佳。
如此，借由浸泡于SC1溶液中更能精确地调控SOI层的膜厚度。
再者，将该步骤(c)的批次式洗净后的SOI层的膜厚度的批次内平均值，调控在该目标值与该目标值+0.5nm之间为佳。
此SOI晶圆的制造方法，借由单片式洗净使蚀刻的加工量最小化，将SOI膜厚度的面内的膜厚度分散抑制在最小限度，并于单片式洗净调整膜厚度，故得以修正经批次式洗净所产生的批次内的膜厚度分散。
〔对照现有技术的功效〕
本发明的SOI晶圆的制造方法，借由单片式洗净减低蚀刻的加工量，能将SOI膜厚度的面内的膜厚度分散抑制在最小限度，并能以单片式洗净调整膜厚度，故能修正经批次式洗净所产生的批次内的膜厚度的分散。再者，借由于批次式洗净后进行单片式洗净，而分段调整SOI层的膜厚度，能够比现有的方法有较少的最终阶段的膜厚度调整加工量。借此精确地调控达到目标值的膜厚度。特别是，本发明能安定地制造须有高精度的膜厚度均一性(全点在目标值±0.5nm以内)的FDSOI晶圆。
附图说明
图1是显示本发明的SOI晶圆的制造方法的一实施方式的流程图。
图2是显示本发明的SOI晶圆的制造方法的另一实施方式的流程图。
图3是显示实施例的洗净卡匣内的插槽位置与SOI层膜厚度值的关系的显示图。
图4是显示比较例1的洗净卡匣内的插槽位置与SOI层膜厚度值的关系的显示图。
图5是显示进行批次式洗净时，洗净卡匣内插槽位置与SOI层(Si)的加工量面内平均值的关系的显示图。
图6是显示以批次式热处理炉热氧化一批次100片的晶圆时的炉内位置与形成的氧化膜厚度(面内平均值)的关系的显示图。
图7是显示仅以批次式洗净机与仅以单片式洗净机对复数片的SOI晶圆进行SC1洗净，比较SC1加工量的面内平均值与面内的加工量范围(P-V值)的结果的显示图。
具体实施方式
以下对本发明进行更详细地说明。
如同上述，求取一种SOI晶圆的制造方法，能够制造SOI层的膜厚度的均一性优越的SOI晶圆。
本申请的发明人为达成上述目的努力进行研究的结果，发现一种SOI晶圆的制造方法，将自热处理形成热氧化膜后的SOI晶圆，于批次式洗净(例如：HF洗净+SC1洗净)将膜厚度调整成比目标的SOI膜厚度(目标值)稍厚(例如：目标值+0～+0.5nm以下)后，更借由单片式洗净的蚀刻将膜厚度调整成最终的目标值，此方法能够解决上述的问题，而完成本发明。
以下关于本发明的实施例参考图式进行详细说明，而本发明则不限定于此。
图1、2是显示本发明的晶圆的制造方法的一实施方式的流程图。
首先，如图1(1)、图2(1)所示，准备于绝缘层上形成SOI层的SOI晶圆。
在此准备的SOI晶圆可以是具有于绝缘层上形成SOI层的SOI构造的晶圆。例如，具有于单晶硅等的支持层上形成绝缘层(埋入绝缘层)，于此埋入绝缘层上形成SOI层的构造的晶圆。
另外，本说明书中的SOI层为“绝缘层上的硅层(Silicon on Insulator)”之意。
虽未特别限定SOI晶圆的制作方法，例如，将准备的SOI晶圆借由离子注入剥离法所制作成SOI晶圆者为佳。该离子注入剥离法包括：将具有借由注入离子所形成的微小器泡层的接合晶圆与作为支持基板的基底晶圆透过绝缘膜而相接合，以及以该为小气泡层为边界剥离接合晶圆而于基底晶圆上形成薄膜。
再者，本发明无论是上述的离子注入剥离法(也就是Smart法)与rT-CCP法(温式机械剥离法，也被称为SiGen法)，或是SIMOX法(Separation by Implanted Oxygen法)等的SOI晶圆的制造法皆能适用。
下一步，如图1(2)、图2(2)所示，以氧化性气体氛围下进行热处理，于SOI层的表面形成热氧化膜(步骤(a))。此热氧化膜经SOI层靠近表面部分的硅氧化变质成氧化膜。作为氧化性气体氛围例如Pyrogenic氛围。
下一步，如图1(3)、图2(4)所示，测定热氧化膜形成后的SOI层的膜厚度(步骤(b))。虽未特别限定SOI层厚度的测定方法，较佳地可利用椭圆偏光计(ellipsometer)的测定方法而可精确测定SOI层厚度。
本发明如图2(3)所示，于该步骤(a)之后且于该步骤(b)之前，或者，如图1(4)所示，于该步骤(b)之后且于该步骤(c)之前，去除在该步骤(a)所形成的热氧化膜。热氧化膜能利用含有HF的水溶液去除。
例如，如图2(3)所示，可于步骤(b)前进行热氧化膜的去除洗净。在此情形下，能于将热氧化膜去除后的SOI晶圆干燥之后测定SOI层的膜厚度。
再者，如图1所示，步骤(b)中，可在未去除步骤(a)所形成的热氧化膜下进行膜厚度的测定。借此，可保护测定时SOI层的表面，降低伤痕与不纯物污染等的危险性，最终可提升SOI晶圆的质量及制造的产率。
再者，此时测定的SOI层的厚度不包含表面的热氧化膜厚度。这情形下，可于步骤(b)之后且于该步骤(c)之前，将该步骤(a)所形成的热氧化膜去除，特别如图1(4)所示，利用含有HF的水溶液以批次式洗净去除，可以将此热氧化膜的去除与后述步骤(c)的SOI层的蚀刻作为连续的处理进行。
下一步，如图1(5)及图2(5)所示，对SOI层进行批次式洗净(步骤(c))，批次式洗净包括将SOI层浸泡于对于SOI层具蚀刻性的洗净液，借由因应于步骤(b)所测定的SOI层的膜厚度来调整SOI层的蚀刻量，而将经批次式洗净后的SOI层的膜厚度调整成比目标值较厚。作为此调整的方法，可为调控蚀刻时间的方法、变更洗净液的组成及温度的条件的方法。
步骤(c)中，可将经批次式洗净后的SOI层的膜厚度调整成比目标值较厚，例如，将步骤(c)的批次式洗净后的SOI层的膜厚度的批次内平均值，控制于目标值与目标值+0.5nm之间为佳。借此，可使经后续步骤的单片式洗净所致的蚀刻的加工量最小化，将SOI膜厚度的面内膜厚度分散抑制在最小限度，并且单片式洗净中可依每片调整膜厚度而修正批次内的膜厚度分散。再者，比现有的方法有较少的最终阶段的膜厚度调整加工量，能精确地调控达目标值的膜厚度。此外，批次内平均值是同一批次内经洗净的多个SOI晶圆的SOI层的膜厚度的平均值。
作为对于该SOI层具蚀刻性的洗净液，例如SC1溶液(氨水及过氧化氢溶液的混和水溶液)。
以上述显示于图1(4)的方法去除热氧化膜的情形下，未使该经去除热氧化膜的SOI层的表面干燥而将该SOI层浸泡于对于该SOI层具蚀刻性的洗净液之方式进行该步骤(c)的批次式洗净为佳。亦即，进行热氧化膜去除及SOI层蚀刻以连续的处理为佳。借此缩短全体SOI层薄膜化处理并可降低处理的成本。
下一步，如图1(6)及图2(6)所示，测定经该批次洗净后的SOI层的膜厚度(步骤(d))。SOI层的膜厚度的测定方法是利用椭圆偏光计(Ellipsometer)的测定方法。
下一步，如图1(7)及图2(7)所示，对该SOI层进行单片式洗净(步骤(e))，包括将SOI层浸泡于对于SOI层具蚀刻性的洗净液。此步骤借由因应于步骤(d)所测定的SOI层的膜厚度来调整该SOI层的蚀刻量，而将该单片式洗净后的SOI层的膜厚度调整成目标值。此调整方法可为调控蚀刻时间的方法及改变洗净液的组成与温度的条件的方法。特别是为了抑制于步骤(c)生成的批次内的SOI膜厚度分散，依各SOI晶圆调控蚀刻时间为佳。
如同上述，利用SC1溶液作为洗净液。步骤(c)的批次式洗净及步骤(e)的单片式洗净以包括浸泡于SC1溶液的洗净，能够进行更良好精确度的SOI的膜厚度的调控。另外，实施这些洗净时虽至少将SOI层浸泡于洗净液就足够，但也可浸泡晶圆整体。
如此一来，借由于进行批次式洗净之后进行单片式洗净，阶段地调整SOI层的膜厚度，能够减少单片式洗净的膜厚度调整加工量。借此能够有良好精确度地达到目标值的膜厚度调控。
经由如同以上步骤的SOI晶圆的制造方法，借由组合批次式洗净与单片式洗净，可调控且修正基于批次式热处理中发生的氧化膜分散所产生的SOI层的面内平均值的膜厚度分散。特别是进行批次式洗净后，借由进行单片式洗净，可减少经单片式洗净的SOI层的蚀刻量。借此，面内的加工量分散变小，改善晶圆面内的膜厚度范围(P-V值)。本发明分别借由批次式洗净的膜厚度调整与单片式洗净的膜厚度调整，抑制批次内的SOI膜厚度分散与面内的膜厚度分散，特别是能安定地制造须有极高SOI层膜厚的均一性(全点在目标值±0.5nm以内)的FDSOI晶圆。
实施例
以下借由实施例与比较例对本发明进行更具体的说明，而本发明则不限定于此实施例。
(实施例)
准备46片借由离子注入剥离法制作的直径300mm的SOI晶圆(SOI膜厚度150nm)，分别置入两个批次式洗净卡匣(卡匣-01、卡匣-02)并将实施的例子显示于表1。
具体为，首先对上述的SOI晶圆，以950℃、2小时、Pyrogenic氛围进行热处理，于SOI层的表面形成热氧化膜(步骤(a))。之后使用椭圆偏光计测定形成热氧化膜后的SOI层的膜厚度(步骤(b))。此时，与测定SOI膜厚度同时测定表面氧化膜厚度。之后利用含有15％HF的水溶液进行批次式洗净100秒，去除此热氧化膜后不将SOI层的表面干燥，而进行将SOI层浸渍于SC1溶液的批次式洗净，将SOI层的膜厚度调整成较目标值厚(步骤(c))。此时，SC1条件(组成，液温)为NH4OH：H2O2：H2O＝1：1：5，液温76℃。另外，考虑步骤(b)测定的SOI层的膜厚度，洗净时间为140秒。
之后使用椭圆偏光计测定批次式洗净步骤后的SOI层的膜厚度(步骤(d))。此时也计算批次内的SOI膜厚度的平均值。之后进行将SOI层浸渍于SC1溶液的单片式洗净(借由旋转洗净机的SC1洗净)，将SOI层的膜厚度调整成目标值(步骤(e))。SC1条件(组成，液温)与上述条件相同。另外，考虑步骤(d)测定的SOI层的膜厚度，洗净时间依照各个SOI晶圆分别为20～60秒。
(比较例1)
比较例1是仅以批次式洗净机进行氧化后的氧化膜去除及膜厚度调整洗净。于比较例1中的氧化膜去除洗净及批次式膜厚度调整洗净，同时将22片已热氧化处理的晶圆做为一批次置入同一个卡匣(卡匣-01)并进行批处理。之后利用含有15％HF的水溶液进行批次式洗净100秒，并于去除热氧化膜后不将SOI层的表面干燥，将SOI层浸渍于SC1溶液且进行批次式洗净180秒。SC1条件(组成，液温)与实施例的条件相同。
(比较例2)
再者，比较例2是仅以单片式洗净进行氧化后的氧化膜去除及膜厚度调整洗净。具体为，首先与实施例相同进行至步骤(b)。之后去除SiO2(热氧化膜)。之后将SOI层浸渍于SC1溶液，依各个SOI晶圆分别以160～200秒进行单片式洗净(借由旋转洗净机的SC1洗净)。SC1条件(组成，液温)与实施例的条件相同。
表1显示实施例及比较例的各步骤的条件与测定结果。另外，表1的批次内范围显示批次内各晶圆的面内平均膜厚度的分散(P-V值)。再者，图3是显示实施例的洗净卡匣内的插槽位置与SOI层膜厚度值的关系显示图。图4是显示比较例1的洗净卡匣内的插槽位置与SOI层膜厚度值的关系显示图。
表1
如表1及图4所示，仅以批次式洗净机做膜厚度调整的情况(比较例1)下，批次内平均值亦比实施例较差，再者因无法修正批次内的膜厚度分散，超过目标值±0.5nm的膜厚度的晶圆的比例比实施例大许多。
再者，如表1所示，仅以单片式洗净机做膜厚度调整的情况(比较例2)下，批次内平均值亦比实施例较差，再者因面内的膜厚度的恶化，全部的晶圆皆超过目标值±0.5nm的膜厚度。
另一方面，如表1及图3所示，组合批次式洗净及单片式洗净的本实施例中，能够有良好精确度地调整各晶圆的平均值至目标值(12nm)，再者亦能够借由单片式洗净机而抑制面内的膜厚度分散的恶化，故近乎全数的晶圆(96％)满足目标值±0.5nm的条件。
另外，本发明不限定于上述的实施例。上述实施例为示例，凡拥有和记载于申请专利范围内相同的技术思想与实质上同样的构成，产生相同的作用效果者，不论为何物皆包含在本发明的技术范围内。

Claims (7)

1.一种绝缘体上硅(SOI)晶圆的制造方法，将于绝缘层上形成SOI层的SOI晶圆的该SOI层减少至预定的厚度，使该SOI层的膜厚度达到目标值，该SOI晶圆的制造方法至少包含下列步骤：
(a)在氧化性气体氛围下进行热处理，于该SOI层的表面形成热氧化膜；
(b)测定该热氧化膜形成后的SOI层的膜厚度；
(c)对该SOI层进行批次(batch)式洗净，该批次式洗净包括将该SOI层浸泡于对于该SOI层具蚀刻性的洗净液，借由因应于该步骤(b)所测定的SOI层的膜厚度来调整该SOI层的蚀刻量，而将经该批次式洗净后的SOI层的膜厚度调整成比该目标值较厚；
(d)测定经该批次洗净后的SOI层的膜厚度；以及
(e)对该SOI层进行单片式洗净，该单片式洗净包括将该SOI层浸泡于对于该SOI层具蚀刻性的洗净液，借由因应于该步骤(d)所测定的SOI层的膜厚度来调整该SOI层的蚀刻量，而将经该单片式洗净后的SOI层的膜厚度调整成该目标值，
其中，于该步骤(a)之后且于该步骤(b)之前，或于该步骤(b)之后且于该步骤(c)之前，去除在该步骤(a)所形成的热氧化膜。
2.如权利要求1所述的SOI晶圆的制造方法，其中该步骤(b)的膜厚度的测定是在未去除该步骤(a)所形成的热氧化膜下进行，于该步骤(b)之后且于该步骤(c)之前，在将该步骤(a)所形成的热氧化膜用含有HF的水溶液以批次式洗净去除之后，以不使该经去除热氧化膜的SOI层的表面干燥而将该SOI层浸泡于对于该SOI层具蚀刻性的洗净液的方式进行该步骤(c)的批次式洗净。
3.如权利要求1所述的SOI晶圆的制造方法，其中该SOI晶圆是借由离子注入剥离法所制作，该离子注入剥离法至少包括：
接合具有借由注入离子所形成的微小气泡层的接合晶圆与作为支持基板的基底晶圆，以及
以该微小气泡层为边界剥离接合晶圆而于基底晶圆上形成薄膜。
4.如权利要求2所述的SOI晶圆的制造方法，其中该SOI晶圆是借由离子注入剥离法所制作，该离子注入剥离法至少包括：
接合具有借由注入离子所形成的微小气泡层的接合晶圆与作为支持基板的基底晶圆，以及
以该微小气泡层为边界剥离接合晶圆而于基底晶圆上形成薄膜。
5.如权利要求1至4中任一项所述的SOI晶圆的制造方法，其中该批次式洗净及该单片式洗净，包括浸泡于SC1溶液的洗净。
6.如权利要求1至4中任一项所述的SOI晶圆的制造方法，其中该步骤(c)的批次式洗净后的SOI层的膜厚度的批次内平均值控制于该目标值与该目标值+0.5nm之间。
7.如权利要求5所述的SOI晶圆的制造方法，其中该步骤(c)的批次式洗净后的SOI层的膜厚度的批次内平均值控制于该目标值与该目标值+0.5nm之间。
CN201580027234.8A 2014-06-17 2015-04-13 绝缘体上硅晶圆的制造方法 Active CN106415784B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014124046A JP6152829B2 (ja) 2014-06-17 2014-06-17 Ｓｏｉウェーハの製造方法
JP2014-124046 2014-06-17
PCT/JP2015/002042 WO2015194079A1 (ja) 2014-06-17 2015-04-13 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN106415784A CN106415784A (zh) 2017-02-15
CN106415784B true CN106415784B (zh) 2019-06-07

Family

ID=54935098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580027234.8A Active CN106415784B (zh) 2014-06-17 2015-04-13 绝缘体上硅晶圆的制造方法

Country Status (8)

Country Link
US (1) US9953860B2 (zh)
EP (1) EP3159911B1 (zh)
JP (1) JP6152829B2 (zh)
KR (1) KR102241303B1 (zh)
CN (1) CN106415784B (zh)
SG (1) SG11201609805PA (zh)
TW (1) TWI611568B (zh)
WO (1) WO2015194079A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230014690A (ko) 2020-05-26 2023-01-30 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1465104A (zh) * 2001-07-17 2003-12-31 信越半导体株式会社 贴合晶片的制造方法
TW200802695A (en) * 2006-03-27 2008-01-01 Sumco Corp Method of producing SIMOX wafer
JP2010092909A (ja) * 2008-10-03 2010-04-22 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319397B2 (ja) 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP2004349493A (ja) * 2003-05-22 2004-12-09 Canon Inc 膜厚調整装置及びｓｏｉ基板の製造方法
JP5415676B2 (ja) 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1465104A (zh) * 2001-07-17 2003-12-31 信越半导体株式会社 贴合晶片的制造方法
TW200802695A (en) * 2006-03-27 2008-01-01 Sumco Corp Method of producing SIMOX wafer
JP2010092909A (ja) * 2008-10-03 2010-04-22 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法

Also Published As

Publication number Publication date
SG11201609805PA (en) 2016-12-29
CN106415784A (zh) 2017-02-15
KR20170018336A (ko) 2017-02-17
EP3159911A1 (en) 2017-04-26
EP3159911B1 (en) 2021-06-09
KR102241303B1 (ko) 2021-04-16
TW201601296A (zh) 2016-01-01
WO2015194079A1 (ja) 2015-12-23
JP6152829B2 (ja) 2017-06-28
TWI611568B (zh) 2018-01-11
JP2016004890A (ja) 2016-01-12
US9953860B2 (en) 2018-04-24
EP3159911A4 (en) 2018-02-28
US20170200634A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
EP2151851B1 (en) Method for forming silicon oxide film of soi wafer
EP3104395B1 (en) Method for manufacturing laminated wafer
EP3118889B1 (en) Process for producing bonded soi wafer
JP2005197475A (ja) 半導体装置のドライエッチング方法
CN106415784B (zh) 绝缘体上硅晶圆的制造方法
CN106663597B (zh) Soi晶圆的制造方法
CN105283943B (zh) 贴合晶圆的制造方法
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
CN104992903B (zh) 一种高质量栅极氧化层形成方法
EP3007204B1 (en) Method for manufacturing bonded wafer
JP2008263025A (ja) 半導体基板の製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
CN105185700A (zh) 超薄栅氧的制备方法
JP2004349493A (ja) 膜厚調整装置及びｓｏｉ基板の製造方法
TW202213493A (zh) Soi晶圓之製造方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JPH11330360A (ja) 半導体装置の製造方法
JP4442090B2 (ja) Ｓｏｉ基板の製造方法
KR100209211B1 (ko) 반도체 소자 제조방법
CN104620351A (zh) Soi晶圆的制造方法
JP2011134983A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant