TWI611568B - 絕緣體上矽晶圓的製造方法 - Google Patents

絕緣體上矽晶圓的製造方法 Download PDF

Info

Publication number
TWI611568B
TWI611568B TW104112236A TW104112236A TWI611568B TW I611568 B TWI611568 B TW I611568B TW 104112236 A TW104112236 A TW 104112236A TW 104112236 A TW104112236 A TW 104112236A TW I611568 B TWI611568 B TW I611568B
Authority
TW
Taiwan
Prior art keywords
soi
soi layer
film thickness
wafer
batch
Prior art date
Application number
TW104112236A
Other languages
English (en)
Other versions
TW201601296A (zh
Inventor
Hiroji Aga
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of TW201601296A publication Critical patent/TW201601296A/zh
Application granted granted Critical
Publication of TWI611568B publication Critical patent/TWI611568B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

絕緣體上矽晶圓的製造方法
本發明係關於一絕緣體上矽(Silicon-On-Insulator，以下簡稱為SOI)晶圓的製造方法，特別是被稱為FDSOI(Fully Depleted Silicon-On-Insulator：全空乏SOI)，要求有極高SOI層膜厚的均一性的SOI晶圓的製造方法。
習知，作為將SOI層薄膜化的方法之一，係進行將SOI晶圓以批次式熱處理爐進行熱處理，藉由氧化SOI表面的Si而使變質成氧化膜之後，去除氧化膜的方法。
藉由此方法將SOI膜厚度(SOI層的膜厚度)高精度地薄膜化至目標值(target值)，必須有正確的調控使氧化膜厚度達到目標值。然而，由於氧化過程中的大氣壓的變動會導致氧化率變化的緣故，實際上正確地調控經熱處理成長的氧化膜的厚度是件非常困難的事。因此，進行藉由氧化的薄膜化的情形下，會採取使薄膜化後的SOI膜厚度比目標值稍微較厚而進行氧化的薄膜化，之後再另外調控蝕刻時間而藉由蝕刻(etching)的薄膜化以達到目標值的方法。
作為這種兩階段薄膜化的方法，如專利文獻1所示，採取於去除氧化後的氧化膜之後測定SOI層的膜厚度，以該值為基礎，設定下個階段的蝕刻步驟的加工量的方法。
再者，於藉由「氧化」加「蝕刻」的該兩階段薄膜化處理，作為縮短上述處理的方法，係提出有：於氧化後氧化膜還在附著的狀態下測定SOI層的膜厚度，基於測定的SOI的值，以氧化膜去除與蝕刻+洗淨工程以洗淨的同一批次處理進行的方式(專利文獻2)。
【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2007-266059號公報。
【專利文獻2】日本特開2010-92909號公報
然而，即使是藉由這些方法高精度地調控SOI層的膜厚度，依然會由於於批次式熱處理的熱處理過程中產生的氧化膜厚度的分散、蝕刻(批次式洗淨等的洗淨)所致的加工量分散(SOI層的蝕刻量的分散)而於同一批次內處理的複數個SOI晶圓的膜厚度中，產生分散(SOI膜厚度的分散)。
第5圖係顯示，對1批次25片的SOI晶圓，進行以SC1洗淨液(氨水與過氧化氫溶液的混合水溶液)將SOI層的厚度減少14.5nm程度的批次式洗淨(蝕刻)時，該洗淨的卡匣內的插槽位置與SOI層(Si)的加工量的面內平均值的關係。批次內的加工量分散以P-V(Peak to Valley)值(最大值減去最小值)為0.61nm。
第6圖係顯示，將1批次100片的SOI晶圓以批次式熱處理爐熱氧化時，爐內位置與形成的氧化膜厚度(面內平均值)的關係。
第6圖所示的於批次式熱處理中發生的面內平均值的膜厚度分散，係如第5圖所示，僅以批次式洗淨進行蝕刻的情形下無法調控、修正，特別是，於FDSOI晶圓，高精度的膜厚度均一性。例如：SOI膜厚度的分散，全點(全晶圓的全測定點)要求控制在目標值±0.5nm以內，僅以批次式洗淨無法滿足此要求。再者，因從氧化後至目標值的調整加工量(藉由蝕刻的加工量)，即最終階段的膜厚度的調整加工量為多，與目標值的偏差也有變大的傾向。
另一方面，藉由單片式的洗淨機(例如日本特開2000-31071號公報的第2圖的旋轉洗淨機)調整SOI膜厚度，雖以晶圓單位能修正批次內的膜厚度分散，因於藥液噴嘴部藥液的溫度變高，而比批次式洗淨機有較大的晶圓面內的加工量分散；若僅以單片式洗淨(蝕刻)進行膜厚度的調整，晶圓面內的膜厚度範圍(Range(P-V值))惡化，無法使全測定點達到±0.5nm以下；再者，與僅以批次式洗淨機相同，自氧化後至目標值的最終階段的膜厚度調整加工量有較多的情形，與目標值的偏差有變大的傾向。
第7圖係顯示，將複數片的SOI晶圓，僅以批次式洗淨機與僅以單片式洗淨機進行SC1洗淨，SC1加工量的面內平均值與面內加工量範圍(P-V值)的比較結果的示意圖。如第7圖所示，相較於批次式洗淨機，單片式洗淨機的面內的加工量範圍較大；並且，單片式洗淨機的加工量範圍有隨著SC1加工量的增加而增加的傾向。
本發明的目的係鑒於上述的問題點，提供一種SOI晶圓的製造方法，能夠製造具有優越均一性的SOI層的膜厚度的SOI晶圓。
為達成上述的目的，本發明提供一種SOI晶圓的製造方法，係將於絕緣層上形成SOI層的SOI晶圓的該SOI層減少至預定的厚度，使該SOI層的膜厚度達到目標值，該SOI晶圓的製造方法至少包含下列步驟：(a)在氧化性氣體氛圍下進行熱處理，於該SOI層的表面形成熱氧化膜；(b)測定該熱氧化膜形成後的SOI層的膜厚度；(c)對該SOI層進行批次(batch)式洗淨，該批次式洗淨係包括將該SOI層浸泡於對於該SOI層具蝕刻性的洗淨液，藉由因應於該步驟(b)所測定的SOI層的膜厚度來調整該SOI層的蝕刻量，而將經該批次式洗淨後的SOI層的膜厚度調整成比該目標值較厚；(d)測定經該批次洗淨後的SOI層的膜厚度；以及(e)對該SOI層進行單片式洗淨，該單片式洗淨係包括將該SOI層浸泡於對於該SOI層具蝕刻性的洗淨液，藉由因應於該步驟(d)所測定的SOI層的膜厚度來調整該SOI層的蝕刻量，而將經該單片式洗淨後的SOI層的膜厚度調整成該目標值，其中，於該步驟(a)之後且於該步驟(b)之前，或於該步驟(b)之後且於該步驟(c)之前，係去除在該步驟(a)所形成的熱氧化膜。
此SOI晶圓的製造方法，藉由利用批次式洗淨與單片式洗淨調整SOI層的膜厚度，能夠抑制經批次式洗淨的膜厚度調整的批次內SOI膜厚分散， 及經單片式洗淨的膜厚度調整的面內膜厚分散。藉此製造有優越均一性的SOI層的膜厚度的SOI晶圓。
再者，該步驟(b)的膜厚度的測定係未去除該步驟(a)所形成的熱氧化膜下進行，於該步驟(b)之後且於該步驟(c)之前，在將該步驟(a)所形成的熱氧化膜用含有HF的水溶液以批次式洗淨去除後，以不使該經去除熱氧化膜的SOI層的表面乾燥而將該SOI層浸泡於對於該SOI層具蝕刻性的洗淨液之方式進行該步驟(c)的批次式洗淨為佳。
此SOI晶圓的製造方法，即使縮短SOI層薄膜化程序也能高精度地進行SOI層的膜厚度的調控，不使SOI層的膜厚度的精度下降並能使SOI層的薄膜化程序整體的成本降低。
再者，該SOI晶圓係藉由離子注入剝離法所製作為佳，該離子注入剝離法至少包括：將接合具有藉由注入離子所形成的微小氣泡層的接合晶圓與作為支持基板的基底晶圓。
如此，本發明的SOI晶圓的製造方法，能夠適合使用於將進行薄膜化的SOI晶圓藉由離子注入剝離法製作SOI晶圓的情形。
再者，該批次式洗淨及該單片式洗淨，浸泡於SC1溶液者為佳。
如此，藉由浸泡於SC1溶液中更能精確地調控SOI層的膜厚度。
再者，將該步驟(c)的批次式洗淨後的SOI層的膜厚度的批次內平均值，調控在該目標值與該目標值+0.5nm之間為佳。
此SOI晶圓的製造方法，藉由單片式洗淨使蝕刻的加工量最小化，將SOI膜厚度的面內的膜厚度分散抑制在最小限度，並於單片式洗淨調整膜厚度，故得以修正經批次式洗淨所產生的批次內的膜厚度分散。
本發明的SOI晶圓的製造方法，藉由單片式洗淨減低蝕刻的加工量，能將SOI膜厚度的面內的膜厚度分散抑制在最小限度，並能以單片式洗淨調整膜厚度，故能修正經批次式洗淨所產生的批次內的膜厚度的分散。再者，藉由於批次式洗淨後進行單片式洗淨，而分段調整SOI層的膜厚度，能夠比習知的方法有較少的最終階段的膜厚度調整加工量。藉此精確地調控達到目標值的膜厚度。特別是，本發明能安定地製造須有高精度的膜厚度均一性(全點在目標值±0.5nm以內)的FDSOI晶圓。
〔第1圖〕係顯示本發明的SOI晶圓的製造方法的一範例的流程圖。
〔第2圖〕係顯示本發明的SOI晶圓的製造方法的另一範例的流程圖。
〔第3圖〕係顯示實施例的洗淨卡匣內的插槽位置與SOI層膜厚度值的關係的顯示圖。
〔第4圖〕係顯示比較例1的洗淨卡匣內的插槽位置與SOI層膜厚度值的關係的顯示圖。
〔第5圖〕係顯示進行批次式洗淨時，洗淨卡匣內插槽位置與SOI層(Si)的加工量面內平均值的關係的顯示圖。
〔第6圖〕係顯示以批次式熱處理爐熱氧化一批次100片的晶圓時的爐內位置與形成的氧化膜厚度(面內平均值)的關係的顯示圖。
〔第7圖〕係顯示僅以批次式洗淨機與僅以單片式洗淨機對複數片的SOI晶圓進行SC1洗淨，比較SC1加工量的面內平均值與面內的加工量範圍(P-V值)的結果的顯示圖。
以下對本發明進行更詳細地說明。
如同上述，求取一種SOI晶圓的製造方法，能夠製造SOI層的膜厚度的均一性優越的SOI晶圓。
本發明入們，為達成上述目的努力進行研究的結果，發現一種SOI晶圓的製造方法，係將自熱處理形成熱氧化膜後的SOI晶圓，於批次式洗淨(例如：HF洗淨+SC1洗淨)將膜厚度調整成比目標的SOI膜厚度(目標值)稍厚(例如：目標值+0~+0.5nm以下)後，更藉由單片式洗淨的蝕刻將膜厚度調整成最終的目標值，此方法能夠解決上述的問題，而完成本發明。
以下關於本發明的實施例參考圖式進行詳細說明，而本發明則不限定於此。
第1、2圖係顯示本發明的晶圓的製造方法的一範例的流程圖。
首先，如第1圖(1)、第2圖(1)所示，準備於絕緣層上形成SOI層的SOI晶圓。
在此準備的SOI晶圓可以是具有於絕緣層上形成SOI層的SOI構造的晶圓。例如，具有於單晶矽等的支持層上形成絕緣層(埋入絕緣層)，於此埋入絕緣層上形成SOI層的構造的晶圓。
另外，本說明書中的SOI層係「絕緣層上的矽層(Silicon on Insulator)」之意。
雖未特別限定SOI晶圓的製作方法，例如，將準備的SOI晶圓藉由離子注入剝離法所製作成SOI晶圓者為佳。該離子注入剝離法包括：將具有藉由注入離子所形成的微小器泡層的接合晶圓與作為支持基板的基底晶圓透過絕緣膜而相接合，以及以該為小氣泡層為邊界剝離接合晶圓而於基底晶圓上形成薄膜。
再者，本發明無論是上述的離子注入剝離法(也就是Smart Cut®法)與rT-CCP法(溫式機械剝離法，也被稱為SiGen法)，或是SIMOX法(Separation by Implanted Oxygen法)等的SOI晶圓的製造法皆能適用。
下一步，如第1圖(2)、第2圖(2)所示，以氧化性氣體氛圍下進行熱處理，於SOI層的表面形成熱氧化膜(步驟(a))。此熱氧化膜係經SOI層靠近表面部分的矽氧化變質成氧化膜。作為氧化性氣體氛圍例如Pyrogenic氛圍。
下一步，如第1圖(3)、第2圖(4)所示，測定熱氧化膜形成後的SOI層的膜厚度(步驟(b))。雖未特別限定SOI層厚度的測定方法，較佳地可利用橢圓偏光計(ellipsometer)的測定方法而可精確測定SOI層厚度。
本發明如第2圖(3)所示，於該步驟(a)之後且於該步驟(b)之前，或者，如第1圖(4)所示，於該步驟(b)之後且於該步驟(c)之前，去除在該步驟(a)所形成的熱氧化膜。熱氧化膜能利用含有HF的水溶液去除。
例如，如第2圖(3)所示，可於步驟(b)前進行熱氧化膜的去除洗淨。在此情形下，能於將熱氧化膜去除後的SOI晶圓乾燥之後測定SOI層的膜厚度。
再者，如第1圖所示，步驟(b)中，可在未去除步驟(a)所形成的熱氧化膜下進行膜厚度的測定。藉此，可保護測定時SOI層的表面，降低傷痕與不純物汙染等的危險性，最終可提升SOI晶圓的品質及製造的產率。
再者，此時測定的SOI層的厚度係不包含表面的熱氧化膜厚度。這情形下，可於步驟(b)之後且於該步驟(c)之前，將該步驟(a)所形成的熱氧化膜去除，特別如第1圖(4)所示，利用含有HF的水溶液以批次式洗淨去除，可以將此熱氧化膜的去除與後述步驟(c)的SOI層的蝕刻作為連續的處理進行。
下一步，如第1圖(5)及第2圖(5)所示，對SOI層進行批次式洗淨(步驟(c))，批次式洗淨係包括將SOI層浸泡於對於SOI層具蝕刻性的洗淨液，藉由因應於步驟(b)所測定的SOI層的膜厚度來調整SOI層的蝕刻量，而將經批次式洗淨後的SOI層的膜厚度調整成比目標值較厚。作為此調整的方法，可為調控蝕刻時間的方法、變更洗淨液的組成及溫度的條件的方法。
步驟(c)中，可將經批次式洗淨後的SOI層的膜厚度調整成比目標值較厚，例如，將步驟(c)的批次式洗淨後的SOI層的膜厚度的批次內平均 值，控制於目標值與目標值+0.5nm之間者為佳。藉此，可使經後續步驟的單片式洗淨所致的蝕刻的加工量最小化，將SOI膜厚度的面內膜厚度分散抑制在最小限度，並且單片式洗淨中可依每片調整膜厚度而修正批次內的膜厚度分散。再者，比習知的方法有較少的最終階段的膜厚度調整加工量，能精確地調控達目標值的膜厚度。此外，批次內平均值係同一批次內經洗淨的複數個SOI晶圓的SOI層的膜厚度的平均值。
作為對於該SOI層具蝕刻性的洗淨液，例如SC1溶液(氨水及過氧化氫溶液的混和水溶液)。
以上述顯示於第1圖(4)的方法去除熱氧化膜的情形下，未使該經去除熱氧化膜的SOI層的表面乾燥而將該SOI層浸泡於對於該SOI層具蝕刻性的洗淨液之方式進行該步驟(c)的批次式洗淨為佳。亦即，進行熱氧化膜去除及SOI層蝕刻係以連續的處理為佳。藉此縮短全體SOI層薄膜化處理並可降低處理的成本。
下一步，如第1圖(6)及第2圖(6)所示，測定經該批次洗淨後的SOI層的膜厚度(步驟(d))。SOI層的膜厚度的測定方法係利用橢圓偏光計(Ellipsometer)的測定方法。
下一步，如第1圖(7)及第2圖(7)所示，對該SOI層進行單片式洗淨(步驟(e))，係包括將SOI層浸泡於對於SOI層具蝕刻性的洗淨液。此步驟藉由因應於步驟(d)所測定的SOI層的膜厚度來調整該SOI層的蝕刻量，而將該單片式洗淨後的SOI層的膜厚度調整成目標值。此調整方法可為調控蝕刻時 間的方法及改變洗淨液的組成與溫度的條件的方法。特別是為了抑制於步驟(c)生成的批次內的SOI膜厚度分散，依各SOI晶圓調控蝕刻時間為佳。
如同上述，利用SC1溶液作為洗淨液。步驟(c)的批次式洗淨及步驟(e)的單片式洗淨以包括浸泡於SC1溶液的洗淨，能夠進行更良好精確度的SOI的膜厚度的調控。另外，實施這些洗淨時雖至少將SOI層浸泡於洗淨液係足夠，但也可浸泡晶圓整體。
如此一來，藉由於進行批次式洗淨之後進行單片式洗淨，階段地調整SOI層的膜厚度，能夠減少單片式洗淨的膜厚度調整加工量。藉此能夠有良好精確度地達到目標值的膜厚度調控。
經由如同以上步驟的SOI晶圓的製造方法，藉由組合批次式洗淨與單片式洗淨，可調控且修正基於批次式熱處理中發生的氧化膜分散所產生的SOI層的面內平均值的膜厚度分散。特別是進行批次式洗淨後，藉由進行單片式洗淨，可減少經單片式洗淨的SOI層的蝕刻量。藉此，面內的加工量分散變小，改善晶圓面內的膜厚度範圍(P-V值)。本發明分別藉由批次式洗淨的膜厚度調整與單片式洗淨的膜厚度調整，抑制批次內的SOI膜厚度分散與面內的膜厚度分散，特別是能安定地製造須有極高SOI層膜厚的均一性(全點在目標值±0.5nm以內)的FDSOI晶圓。
【實施例】
以下藉由實施例與比較例對本發明進行更具體的說明，而本發明則不限定於此實施例。
(實施例)
準備46片藉由離子注入剝離法製作的直徑300mm的SOI晶圓(SOI膜厚度150nm)，分別置入兩個批次式洗淨卡匣(卡匣-01、卡匣-02)並將實施的例子顯示於表1。
具體為，首先對上述的SOI晶圓，以950℃、2小時、Pyrogenic氛圍進行熱處理，於SOI層的表面形成熱氧化膜(步驟(a))。之後使用橢圓偏光計測定形成熱氧化膜後的SOI層的膜厚度(步驟(b))。此時，與測定SOI膜厚度同時測定表面氧化膜厚度。之後利用含有15% HF的水溶液進行批次式洗淨100秒，去除此熱氧化膜後不將SOI層的表面乾燥，而進行將SOI層浸漬於SC1溶液的批次式洗淨，將SOI層的膜厚度調整成較目標值厚(步驟(c))。此時，SC1條件(組成，液溫)係為NH4OH：H2O2：H2O=1：1：5，液溫76℃。另外，考慮步驟(b)測定的SOI層的膜厚度，洗淨時間為140秒。
之後使用橢圓偏光計測定批次式洗淨步驟後的SOI層的膜厚度(步驟(d))。此時也計算批次內的SOI膜厚度的平均值。之後進行將SOI層浸漬於SC1溶液的單片式洗淨(藉由旋轉洗淨機的SC1洗淨)，將SOI層的膜厚度調整成目標值(步驟(e))。SC1條件(組成，液溫)與上述條件相同。另外，考慮步驟(d)測定的SOI層的膜厚度，洗淨時間依照各個SOI晶圓分別為20~60秒。
(比較例1)
比較例1係僅以批次式洗淨機進行氧化後的氧化膜去除及膜厚度調整洗淨。於比較例1中的氧化膜去除洗淨及批次式膜厚度調整洗淨，係同時將22片已熱氧化處理的晶圓做為一批次置入同一個卡匣(卡匣-01)並進行批次處理。之 後利用含有15% HF的水溶液進行批次式洗淨100秒，並於去除熱氧化膜後不將SOI層的表面乾燥，將SOI層浸漬於SC1溶液且進行批次式洗淨180秒。SC1條件(組成，液溫)與實施例的條件相同。
(比較例2)
再者，比較例2係僅以單片式洗淨進行氧化後的氧化膜去除及膜厚度調整洗淨。具體為，首先與實施例相同進行至步驟(b)。之後去除SiO2(熱氧化膜)。之後將SOI層浸漬於SC1溶液，依各個SOI晶圓分別以160~200秒進行單片式洗淨(藉由旋轉洗淨機的SC1洗淨)。SC1條件(組成，液溫)與實施例的條件相同。
表1係顯示實施例及比較例的各步驟的條件與測定結果。另外，表1的批次內範圍係顯示批次內各晶圓的面內平均膜厚度的分散(P-V值)。再者，第3圖係顯示實施例的洗淨卡匣內的插槽位置與SOI層膜厚度值的關係顯示圖。第4圖係顯示比較例1的洗淨卡匣內的插槽位置與SOI層膜厚度值的關係顯示圖。
【表1】
Figure TWI611568BD00001
如表1及第4圖所示，僅以批次式洗淨機做膜厚度調整的情況(比較例1)下，批次內平均值亦比實施例較差，再者因無法修正批次內的膜厚度分散，超過目標值±0.5nm的膜厚度的晶圓的比例比實施例大許多。
再者，如表1所示，僅以單片式洗淨機做膜厚度調整的情況(比較例2)下，批次內平均值亦比實施例較差，再者因面內的膜厚度的惡化，全部的晶圓皆超過目標值±0.5nm的膜厚度。
另一方面，如表1及第3圖所示，組合批次式洗淨及單片式洗淨的本實施例中，能夠有良好精確度地調整各晶圓的平均值至目標值(12nm)，再者亦能夠藉由單片式洗淨機而抑制面內的膜厚度分散的惡化，故近乎全數的晶圓(96%)滿足目標值±0.5nm的條件。
另外，本發明不限定於上述的實施例。上述實施例係為範例，凡擁有和記載於申請專利範圍內相同之技術思想與實質上同樣之構成，產生相同的作用效果者，不論為何物皆包含在本發明的技術範圍內。

Claims (7)

  1. 一種絕緣體上矽(SOI)晶圓的製造方法，係將於絕緣層上形成SOI層的SOI晶圓的該SOI層減少至預定的厚度，使該SOI層的膜厚度達到目標值，該SOI晶圓的製造方法至少包含下列步驟：(a)在氧化性氣體氛圍下進行熱處理，於該SOI層的表面形成熱氧化膜；(b)測定該熱氧化膜形成後的SOI層的膜厚度；(c)對該SOI層進行批次(batch)式洗淨，該批次式洗淨係包括將該SOI層浸泡於對於該SOI層具蝕刻性的洗淨液，藉由因應於該步驟(b)所測定的SOI層的膜厚度來調整該SOI層的蝕刻量，而將經該批次式洗淨後的SOI層的膜厚度調整成比該目標值較厚；(d)測定經該批次洗淨後的SOI層的膜厚度；以及(e)對該SOI層進行單片式洗淨，該單片式洗淨係包括將該SOI層浸泡於對於該SOI層具蝕刻性的洗淨液，藉由因應於該步驟(d)所測定的SOI層的膜厚度來調整該SOI層的蝕刻量，而將經該單片式洗淨後的SOI層的膜厚度調整成該目標值，其中，於該步驟(a)之後且於該步驟(b)之前，或於該步驟(b)之後且於該步驟(c)之前，係去除在該步驟(a)所形成的熱氧化膜。
  2. 如請求項1所述之SOI晶圓的製造方法，其中該步驟(b)的膜厚度的測定係在未去除該步驟(a)所形成的熱氧化膜下進行，於該步驟(b)之後且於該步驟(c)之前，在將該步驟(a)所形成的熱氧化膜用含有HF的水溶液以批次式洗淨去除之後，以不使該經去除熱氧化膜的SOI層的表面乾燥而將該 SOI層浸泡於對於該SOI層具蝕刻性的洗淨液之方式進行該步驟(c)的批次式洗淨。
  3. 如請求項1所述的SOI晶圓的製造方法，其中該SOI晶圓係藉由離子注入剝離法所製作，該離子注入剝離法至少包括：接合具有藉由注入離子所形成的微小氣泡層的接合晶圓與作為支持基板的基底晶圓，以及以該微小氣泡層為邊界剝離接合晶圓而於基底晶圓上形成薄膜。
  4. 如請求項2所述的SOI晶圓的製造方法，其中該SOI晶圓係藉由離子注入剝離法所製作，該離子注入剝離法至少包括：接合具有藉由注入離子所形成的微小氣泡層的接合晶圓與作為支持基板的基底晶圓，以及以該微小氣泡層為邊界剝離接合晶圓而於基底晶圓上形成薄膜。
  5. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中該批次式洗淨及該單片式洗淨，係包括浸泡於SC1溶液之洗淨。
  6. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中該步驟(c)的批次式洗淨後的SOI層的膜厚度的批次內平均值，係控制於該目標值與該目標值+0.5nm之間。
  7. 如請求項5所述的SOI晶圓的製造方法，其中該步驟(c)的批次式洗淨後的SOI層的膜厚度的批次內平均值，係控制於該目標值與該目標值+0.5nm之間。
TW104112236A 2014-06-17 2015-04-16 絕緣體上矽晶圓的製造方法 TWI611568B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014124046A JP6152829B2 (ja) 2014-06-17 2014-06-17 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201601296A TW201601296A (zh) 2016-01-01
TWI611568B true TWI611568B (zh) 2018-01-11

Family

ID=54935098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112236A TWI611568B (zh) 2014-06-17 2015-04-16 絕緣體上矽晶圓的製造方法

Country Status (8)

Country Link
US (1) US9953860B2 (zh)
EP (1) EP3159911B1 (zh)
JP (1) JP6152829B2 (zh)
KR (1) KR102241303B1 (zh)
CN (1) CN106415784B (zh)
SG (1) SG11201609805PA (zh)
TW (1) TWI611568B (zh)
WO (1) WO2015194079A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7364071B2 (ja) 2020-05-26 2023-10-18 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802695A (en) * 2006-03-27 2008-01-01 Sumco Corp Method of producing SIMOX wafer
TW200933733A (en) * 2007-08-28 2009-08-01 Sumco Corp SIMOX wafer manufacturing method and SIMOX wafer
JP2010092909A (ja) * 2008-10-03 2010-04-22 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319397B2 (ja) 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP4526818B2 (ja) * 2001-07-17 2010-08-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP2004349493A (ja) * 2003-05-22 2004-12-09 Canon Inc 膜厚調整装置及びｓｏｉ基板の製造方法
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802695A (en) * 2006-03-27 2008-01-01 Sumco Corp Method of producing SIMOX wafer
TW200933733A (en) * 2007-08-28 2009-08-01 Sumco Corp SIMOX wafer manufacturing method and SIMOX wafer
JP2010092909A (ja) * 2008-10-03 2010-04-22 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
US20170200634A1 (en) 2017-07-13
EP3159911A1 (en) 2017-04-26
KR20170018336A (ko) 2017-02-17
EP3159911B1 (en) 2021-06-09
US9953860B2 (en) 2018-04-24
JP2016004890A (ja) 2016-01-12
KR102241303B1 (ko) 2021-04-16
JP6152829B2 (ja) 2017-06-28
TW201601296A (zh) 2016-01-01
CN106415784A (zh) 2017-02-15
CN106415784B (zh) 2019-06-07
SG11201609805PA (en) 2016-12-29
EP3159911A4 (en) 2018-02-28
WO2015194079A1 (ja) 2015-12-23

Similar Documents

Publication Publication Date Title
US9773694B2 (en) Method for manufacturing bonded wafer
US9793154B2 (en) Method for manufacturing bonded SOI wafer
TWI640033B (zh) Method for manufacturing germanium wafer on insulator
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
JPH0922993A (ja) Ｓｏｉウエハ及びその製造方法
JP2010092909A (ja) Ｓｏｉウェーハの製造方法
WO2019087517A1 (ja) 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
TW202245037A (zh) 矽晶圓的洗淨方法及附有自然氧化膜的矽晶圓的製造方法
JP7364071B2 (ja) Ｓｏｉウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
CN110785830B (zh) Soi晶圆的制造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法