JPH0922993A - Soiウエハ及びその製造方法 - Google Patents

Soiウエハ及びその製造方法

Info

Publication number
JPH0922993A
JPH0922993A JP19595295A JP19595295A JPH0922993A JP H0922993 A JPH0922993 A JP H0922993A JP 19595295 A JP19595295 A JP 19595295A JP 19595295 A JP19595295 A JP 19595295A JP H0922993 A JPH0922993 A JP H0922993A
Authority
JP
Japan
Prior art keywords
wafer
layer
active layer
oxide film
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19595295A
Other languages
English (en)
Inventor
Eisaku Inaba
英作 稲葉
Masafumi Miyagawa
雅文 宮川
Akimichi Hojo
顯道 北條
Shoichi Takahashi
捷一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP19595295A priority Critical patent/JPH0922993A/ja
Publication of JPH0922993A publication Critical patent/JPH0922993A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 表面活性層が均一且つ平坦であり、微小欠陥
(BMDという)も少ない優れた特性を有するSOIウ
エハ及びその製造方法を提供し、その工業的実用化を図
る。 【構成】 表面活性層、酸化膜層、接着面及び基板ウエ
ハにより構成され酸化膜絶縁体層上に表面活性層を有す
るSOIウエハにおいて、一のシリコンウエハ基板の少
なくとも片面を鏡面状に研磨して鏡面表層部となして、
水素及び/または不活性ガス雰囲気中で1100℃以上
に加熱してガスアニール処理した後、酸化処理して形成
された該鏡面表層部上の酸化膜に、他のシリコンウエハ
の鏡面研磨表層部とを重ね加熱して貼合わせ処理し、そ
の後、該一のシリコンウエハ基板の非研磨表層部側を研
削することを特徴とするSOIウエハの製造方法。得ら
れるSOIウエハが、表面活性層と酸化膜絶縁体層との
間に接着面を有することなく、且つ、表面活性層に微小
欠陥が実質的に存在しないものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はSOIウエハ及びその製
造方法に関し、詳しくは、貼合わせSOI法で製造する
酸化膜絶縁体層上に表面活性層を有するSOIウエハに
おいて、表面活性層と酸化膜とが接着面を有することな
く、その表面活性層が均一且つ平坦であり、微小欠陥
(BMDという)も少ない優れた特性を有するSOIウ
エハ及びその製造方法に関する。
【0002】
【従来の技術】絶縁層や絶縁膜等の絶縁体上に薄膜シリ
コン単結晶を形成したシリコンウエハは、SOI(Sili
con on Insulator) と称され、素子間の分離、寄生容量
の低減等が容易であり、また、三次元構造のデバイス形
成が達成でき得ることから、高速性、低電圧、低消
費電力、耐放射線性、微細化能力、工程簡略化等
の好ましい可能性を有しているため次世代半導体として
注目され、絶縁体基板上に薄膜状シリコンの活性層を形
成するSOI製造技術は、世界的に広く研究されてい
る。SOIの性能を決定づけるものは、基板の酸化シリ
コン膜絶縁体とその上の薄膜シリコン単結晶の性状であ
り、単結晶の表層シリコン活性層は厚さ1〜0.1μm
の薄膜で且つ超平坦面とする必要があり、酸化シリコン
膜絶縁体としては均質でピンホールが無く且つ均一で絶
縁耐圧の高い薄層が要求されてい。このようにSOIの
表層シリコン活性層と酸化シリコン膜薄層とは、双方共
に合せても高々1μm程度の厚さが要求され、一般に
0.2〜0.3μmの超薄層状態が理想的であると考え
られており、超LSI用としては更に薄いSOI層が要
求される。
【0003】上記したようにSOIウエハの表層シリコ
ン活性層と酸化シリコン膜薄層とから構成される機能層
は極めて薄層であり、通常、それら薄層を支持する基板
として従来のシリコンウエハを用い、シリコン基板上に
両層を形成させる構造が採用されている。例えば、図2
はSOIウエハの基本的な構造を示した説明図である。
図2において、SOIウエハ20は、高品質の酸化シリ
コン膜薄層23を表面シリコン活性層25とシリコン基
板21により表裏から挟み込む構造となっており、SO
Iウエハの製造においては、表面シリコン活性層25と
シリコン基板21との中間に酸化シリコン膜薄層23を
形成させるための技術が多く研究され開発されている。
現在試作されている多くのSOIウエハは、図中黒点と
して描いた微小欠陥26が活性層25内にも存在してい
るのが現状である。これらSOIウエハの製造は、現時
点において実用的見地から(1)ウエハを貼合わせ接着
する接着貼合わせ法と(2)注入法のSIMOX(Sili
con Implanted Oxidation)技術の2方面から世界的に研
究されている。接着貼合わせ技術は、高精度に鏡面状に
研磨した2枚のウエハを貼合わせる方法で、一方の支持
体となるウエハ(以下、支持体用ウエハと表す)の研磨
面に所定の厚さに形成した酸化膜と、他方の表面活性層
となる領域を含むウエハ(以下、活性層用ウエハと表
す)の研磨面とを貼合わせ接着して一体化して、中間に
酸化膜薄層を形成する方法である。この方法において、
シリコン表面活性層を所定の厚みに加工するために、高
精度の機械研磨法やプラズマエッチング法、またはそれ
らを組合わせた方法が実用化されている。一方、SIM
OX技術は、研磨されたウエハに酸素イオンを注入した
後、熱処理して酸素イオン注入部分のシリコンを酸化す
ることにより、研磨された表面活性層から所定の深さの
中間に酸化膜薄層を形成させる方法である。
【0004】
【発明が解決しようとする課題】SIMOX法は、酸化
膜薄層厚みが均一となる点で優れるが、結晶欠陥が多く
膜質の改良が必要である。これに対し、貼合わせ法は、
比較的簡便な操作で得ることができ、特性の優れたSO
Iウエハが製造できれば、工業的には最も実用化の可能
性が高いものである。発明者らは、上記接着貼合わせ法
により得られるSOIウエハについて、従来から提案さ
れ製造されるSOIウエハは、上記したように活性層内
に僅かとはいえBMDが存在し、要求される性状を未だ
充分に満足するものでないことから、均一な厚さでより
薄くより平坦な表面シリコン活性層と欠陥が少なく均質
で極薄の酸化膜層とを有し優れた特性のSOIウエハを
得ることを目的に研究を進めた。そのため従来の接着貼
合わせ法プロセス及びその技術開発方向を詳細に再検討
した。
【0005】その結果、2枚のウエハに別々の表層部、
即ち、活性層用ウエハのDZ層表層部と支持体用ウエハ
に形成された酸化薄膜表層部とを接着貼合わせることを
基本とする接着貼合わせSOIウエハを製造する従来法
に対し、従来の技術開発が専ら各ウエハに形成されるD
Z層及び酸化薄膜の個々の性状の改良や、DZ層及び酸
化薄膜間で形成される接着面をどのように均一にするか
等を目標として行われていることに鑑み、従来の発想を
転換させ、異なる方向から開発することにした。即ち、
本発明においては、従来の基本的形態を転換させ、一つ
のウエハ表層部にDZ層と酸化薄膜を形成させるという
発想の転換を図り、その観点から鋭意検討した結果、活
性層用ウエハをガスアニール処理して無欠陥層化し、更
に酸化処理してシリコン活性層と絶縁体層を同一シリコ
ンウエハ上に形成することにより、極めて優れた特性の
SOIウエハを得ることができることを見出し、本発明
を完成した。本発明は、発明者らにより初めて提案され
た技術である。
【0006】
【課題を解決するための手段】本発明によれば、酸化膜
絶縁体層上に表面活性層を有する貼合わせSOIウエハ
であって、該表面活性層と該酸化膜絶縁体層との間に接
着面を有することなく、且つ、該表面活性層に微小欠陥
が実質的に存在しないことを特徴とするSOIウエハが
提供される。本発明のSOIウエハにおいては微小欠陥
が実質的に存在しないが、表面活性層に微小欠陥が僅か
に存在する場合でも、その微小欠陥密度が該表面活性層
の表面から内部に方向に増加しないものである。本発明
のSOIウエハは上記のように構成され、酸化膜絶縁体
層と表面活性層とが接着面を有することなく形成されて
いることから、活性層と酸化膜絶縁体層との界面に空隙
等が生じることがなく、ばらつきのない均一な状態とな
るため、活性層の厚さが著しく均一化され、SOIウエ
ハとして優れた特性を有することができる。
【0007】また、本発明によれば、表面活性層、酸化
膜層、接着面及び基板ウエハにより構成され酸化膜絶縁
体層上に表面活性層を有するSOIウエハにおいて、一
のシリコンウエハ基板の少なくとも片面を鏡面状に研磨
して鏡面表層部となして、水素及び/または不活性ガス
雰囲気中で1100℃以上に加熱してガスアニール処理
した後、酸化処理して形成された該鏡面表層部上の酸化
膜に、他のシリコンウエハの鏡面研磨表層部とを重ね加
熱して貼合わせ処理し、その後、該一のシリコンウエハ
基板の非研磨表層部側を研削することを特徴とするSO
Iウエハの製造方法が提供される。上記ガスアニール処
理の加熱温度に至る間の800℃から1000℃までを
昇温速度5℃/分〜30℃/分で昇温することが好まし
い。
【0008】上記本発明のSOIウエハの製造方法にお
いては、活性層用ウエハの鏡面状に研磨された表面が、
水素ガス及び/または不活性ガスの存在下、1100℃
以上に加熱してガスアニール処理されるため、ウエハ表
層部のシリコン単結晶が均質化されると共に、その表面
は原子的平坦性を有することになることから、その後の
酸化処理により、均一な深さで、均質な、更に高耐圧性
の酸化膜を形成することできる。更に、前記ガスアニー
ル処理によりSOIウエハ用として十分な厚さの無欠陥
層を形成することができることから、表面活性層をウエ
ハ裏側から研削することにより表出させた場合でも、均
一な厚さで、無欠陥の活性層を得ることができ、SOI
特性の向上が著しい。更にまた、本発明のSOIウエハ
の製造方法は、比較的簡便な操作で上記優れた特性のS
OIウエハを製造することができ実用化の可能性が極め
て高くなる。
【0009】上記本発明のSOIウエハの製造方法にお
いて、前記一のシリコンウエハ基板の両面を鏡面状に研
磨して、前記ガスアニール処理及び酸化処理して、両鏡
面表層部上に酸化膜を形成した後、該一のシリコンウエ
ハ基板を各片面表層部上に酸化膜を有するように二分し
て用いることができる。また、前記酸化膜を形成した両
面に、他のシリコンウエハの鏡面研磨表層部とを重ね加
熱して貼合わせ処理した後に二分することもできる。な
お、本発明において、微小欠陥が実質的に存在しないと
は、微小欠陥密度がほぼゼロであることを意味し、また
は、上記したように表面活性層に微小欠陥が僅かに存在
する場合でも、その微小欠陥密度が表面活性層の表面か
ら内部方向に増加しないことを意味するものである。
【0010】
【発明の実施の形態】以下、本発明について詳細に説明
する。先ず、従来の接着貼合わせ法によるSOIウエハ
の製造について図面を参照して説明する。図3は、従来
の接着貼合わせ法の一般的なSOIウエハ製造プロセス
を示すフロー説明図である。図3において、2枚のウエ
ハ3A及び3Bのうち、3Aは最終的には1μm前後の
厚みに加工されSOIウエハの主要機能であるシリコン
活性層となる活性層用ウエハであり、3Bはその1μm
のシリコン活性薄層を機械的に支える支持体となる支持
用ウエハである。活性層用ウエハ3A及び支持用ウエハ
3Bは互いに貼合わせる側の表面31A、31Bを研磨
して鏡面状にする。活性層用ウエハ3Aの鏡面状とした
表面31Aは、通常、SOIウエハの表面活性層の欠陥
を減らすため、酸素または窒素雰囲気下での熱処理、即
ち、いわゆるDZ層形成熱処理をすることにより、表層
部に欠陥の無い無欠陥層のDZ層32を形成して使用す
ることが多い。一方、支持体用ウエハ3Bの鏡面状に研
磨された表面31Bには酸化膜層33が形成され、この
酸化膜層はSOIウエハの絶縁体領域を構成することに
なる。各ウエハ3A及び3Bの各表面31A及び31B
をそれぞれ上記のように処理した後、次の貼合わせ工程
に移る。
【0011】貼合わせ工程では、活性層用ウエハのDZ
層32が形成された表面31Aと支持体用ウエハの酸化
膜層33表面とが重ね合わせられた後、加熱処理されて
接着面34で接着貼合わせられ一体化される。支持体用
ウエハ3Bと活性層用ウエハ3Aとが接着され一体化ウ
エハ3Cは、その表面である活性層用ウエハ3Aの裏面
32に相当する面をプラズマエッチング法等で、所定の
厚さになるまで、平坦度及び平面度を維持しながら研削
され、酸化膜層33上にシリコン活性層35が表出され
る。このシリコン活性層35を表出する研削加工は、高
度の精度を要するが、現在は既にプラズマエッチング技
術の進歩により実用化段階にある。次いで最後に、エッ
ジ部の研削、研磨処理し、洗浄等の仕上げ加工してSO
Iウエハ30とすることができる。なお、図3中の黒点
36は微小欠陥(BMD)を表している。図2と同様に
活性層35内にBMD36の存在が確認される。上記従
来の貼合わせ法において、SOIウエハの表面活性層領
域にDZ層を形成する方法として、上記のようなDZ熱
処理したDZ層形成ウエハを用いる方法の他に、先ず活
性層用ウエハと酸化膜層形成の支持体用ウエハとを接着
貼合わせて一体化し、研削等処理して製造したSOIウ
エハをDZ熱処理する方法も提案されている。しかし、
SOIウエハをDZ熱処理する場合は、活性層のシリコ
ンが無定形化したり、スリップが生じるため好ましくな
い。
【0012】次に、本発明のSOIウエハの製造工程を
説明する。図1は本発明のSOIウエハの製造フロー説
明図である。前記の図3に示した従来法と比較しながら
本発明を説明する。図1において、活性層用ウエハ1A
及び支持用ウエハ1Bの2枚のシリコンウエハを用い、
それぞれ、少なくとも片面、貼合わせる側の表面11A
及び11Bを鏡面状に研磨することは、図3の従来法と
同様である。しかし、従来法ではDZ熱処理して活性層
用ウエハ3A表層部を無欠陥領域DZ層32としていた
のに対し、本発明のSOIウエハ製造法では、活性層用
ウエハ1Aをガスアニール処理してDZ層12を形成す
る。本発明のガスアニール処理は、通常、水素ガス及び
/またはアルゴン(Ar)ガス等の不活性ガス雰囲気
下、1100℃以上で、30分以上加熱して行うことが
できる。ガスアニール処理された活性層用ウエハ1Aの
表層部12は、出発材料のウエハ1A及び1B内に存在
していた図中黒点で示したBMD16が無くなる。ウエ
ハ1Aの両方の表層部には無欠陥領域であるDZ層1
2、12が形成される。一方、ウエハ内部には、酸素濃
度が維持され金属等不純物が酸素析出物として析出され
てBMD析出層17が形成される。ガスアニール処理に
おける加熱温度が1100℃未満であるとDZ層12の
形成が不充分となり好ましくない。本発明の上記ガスア
ニールにより形成されるDZ層12は、均質であり、ウ
エハ全域に渡り表面からの深さが均一であり、且つ、従
来のDZ層熱処理によるDZ層に比して十分に厚く約1
〜30μmの厚さで形成される。このため、下記するよ
うにガスアニール処理表面に酸化膜を形成し、最終的に
SOIウエハとしてDZ層と反対側から研削において
も、高精度に均一な厚さを保持する均質な無欠陥層の活
性層を表出させることができ、前記したSOIウエハと
して要求される優れた特性を有する活性層を得ることが
できる。また、このDZ層の表面は原子的レベルで平坦
化され、その表面に形成される酸化膜の性状も優れたも
のとすることができる。
【0013】本発明において、上記ガスアニール処理さ
れ、表層部に無欠陥領域のDZ層12が形成された活性
層用ウエハ1Aの表面に、更に、酸化膜13を形成す
る。酸化膜は、従来公知の方法と同様でよく酸素雰囲気
中に、温度約800〜1100℃で約0.1〜3.0時
間保持して熱処理することにより形成することができ
る。上記の通り、ガスアニール処理されたウエハ表層部
は、欠陥がなく均質であり原子的平坦面を有する均一な
表面となっているため、その表層部に形成される酸化膜
も極めて均質であり、且つ、全体的に均一な厚さで形成
され、例えばピンホールなど、従来のSOIウエハに用
いられた酸化膜層に存在した不均一性が無く、電気絶縁
耐圧が10MV/cm以上となる。酸化膜の厚さは、保
持時間に応じて変化し、通常0.05〜1.0μmであ
る。上記のように酸化膜13が形成された活性層用ウエ
ハ1Aは、次いで、その酸化膜13形成側と支持体用ウ
エハ1Bの研磨鏡面11Bとを重ね合わせ加熱処理して
接着貼合わせ一体化される。それにより活性層用ウエハ
1Aに形成された酸化膜面13と、支持体用ウエハ1B
の鏡面11Bとの間に接着面14を有し、支持体用ウエ
ハ1Bに支持されたSOIウエハの基本構造の一体化ウ
エハ1Cが得られる。SOIウエハにおいて要求される
シリコン活性層の厚みは1μm前後であり、所定の活性
層とするため、形成された一体化ウエハ1Cは、更に研
削加工される。これら接着貼合わせ処理、及び、それ以
降の処理活性層15を表出させSOIウエハ10を構成
させるための研削加工、並びに、最終工程のエッジ部の
研削、研磨処理、洗浄等の仕上げ加工等は、従来のもの
と同様にして行うことができる。
【0014】上記のように、本発明のSOIウエハは、
接着貼合わせ方式により製造され、活性層用ウエハにガ
スアニール処理により無欠陥領域のDZ層を形成し、更
に、そのガスアニール処理した活性層用ウエハの無欠陥
DZ層が形成された表層部を酸化して酸化膜を形成す
る。このため、SOIウエハの活性層と絶縁体層の酸化
膜との間には接着面が存在することなく、接着により発
生し易い空洞、積層欠陥、ミスフィット転位等の欠陥が
皆無となり、SOIウエハ特性が著しく向上する。ま
た、酸化膜と支持体用ウエハとの接着面においても、酸
化膜が均質で均一な厚さで形成されるため、接着による
欠陥は生じることがないが、生じたとしてもSOIウエ
ハにおける酸化膜絶縁体層と活性層とを支持するもので
あり、ウエハ特性に与える影響は少ない。従来の接着貼
合わせ法においては、活性層用ウエハにDZ層熱処理に
よる無欠陥領域DZ層を形成し、一方、支持用ウエハ鏡
面表層部に酸化膜を形成し、両ウエハを接着貼合わせた
場合には、活性層と酸化膜絶縁体層との間の接着面での
欠陥が避けられないのに対し、上記のように本発明にお
いてはそのような接着面での欠陥も発生しない。また、
従来のDZ層熱処理による無欠陥化は、本発明のガスア
ニールに比して度合いが低く、得られる活性層特性も本
発明のものに比して数段劣っているものであることは、
後記する実施例及び比較例において明らかである。更
に、従来のDZ層形成の表層部に酸化膜を形成した場合
は、形成されるDZ層の性状が良好でないため、そこに
形成される酸化膜の品質も本発明のガスアニール処理に
よる無欠陥領域層に形成されるものよりは劣り、その厚
さも均一なものとならないことも確認されている。
【0015】本発明において鏡面状活性用ウエハにDZ
層を形成させるために採用した上記ガスアニール処理
は、一般に、シリコンウエハ自体の欠陥部を吸収除去す
るためのゲッタリング作用を持たせるために行われてい
る処理であり、水素ガスまたはアルゴンガス雰囲気中
で、1100℃以上の高温でシリコンウエハを所定の時
間処理すると、ウエハ表層の酸素濃度が下がり、かつ、
ウエハ内部にはゲッタリング作用に欠かせない酸素析出
物を形成するのに必要な酸素濃度が維持されたウエハが
得られ、デバイスプロセスで混入する金属等の不純物を
捕獲、固定するために、ウエハのデバイス特性が著しく
向上することがよく知られており、特に、水素アニール
ウエハは、最先端半導体デバイスの製造に最適なウエハ
として既に大量に使用されている。また、水素アニール
処理を施されたウエハの表面に形成された酸化シリコン
薄膜層は、母体のウエハの表層部の欠陥が除去されてい
るために、ピンホールのような局部欠陥を含まず、表面
形状的、内部構造的に極めて均一性に優れたものである
ことも、それら酸化薄膜の電気絶縁性の耐電圧特性によ
り既に確認されているものである。しかしながら、SO
Iウエハを接着貼合わせ法で製造する場合、活性層用ウ
エハの表層部にDZ層を形成すること、そのDZ層をD
Z層熱処理でなくガスアニール処理により形成すること
は、現在まで試みられたこともなく、本発明において初
めて適用されたものである。
【0016】本発明による基本的製造工程は上記の通り
であるが、次のような方法を適用することができる。即
ち、上記図1の製造工程に示した活性層用ウエハの表裏
両面を研磨した、いわゆる、両鏡面研磨ウエハを用い
て、ガスアニール処理、その次の酸化膜形成処理は、元
来、表裏同時に進行させ得る処理工程である。従って、
得られた両鏡面研磨ウエハ各面に無欠陥層及び酸化膜層
を形成した活性層用ウエハを、その厚みの中央部で平面
方向に沿って、高精度内周刃切断機等の切断機を用い2
分割することによりそれぞれ片面に無欠陥層及び酸化膜
層を有する2枚のウエハとすることができる。ウエハを
2分割する技術は、既に半導体用シリコンウエハの加工
分野で実用化され確立された技術であり、それらを適用
することができる。また、無欠陥層及び酸化膜層を有す
る両面に、それぞれ別の2枚の支持体用ウエハに接着し
た後に、2分割することもできる。本発明のSOIウエ
ハは、上記のようにデバイスが形成される表層活性層に
BMDその他の欠陥が無く、かつ、絶縁体である酸化膜
が、電気的にも、化学的にも、機械的にも極めて耐性が
高く、極めて優れた性質を有するものである。また、本
発明によるSOIウエハの活性層中のBMDは、大きい
ものは全く存在しない。粒径の小さいBMDの存在は認
められるが、これはガスアニール処理したウエハに存在
するもので、ウエハ表面から内部に向かってその密度が
高くなっていくことが、実験的にも理論的にも確認され
ている。従って、本発明のSOIウエハの活性層は、ガ
スアニール処理したウエハを内部から表面方向に研削し
て活性層を表出するため粒径の小さいBMDが存在して
も、その密度は表面から内部に向かって次第に低下して
いくことになる。
【0017】
【実施例】以下、本発明を実施例に基づき詳細に説明す
る。但し、本発明は下記実施例により制限されるもので
ない。 実施例1 方位(100)、抵抗率20Ωcm、p型の直径8″φ
のウエハ3枚を活性層用ウエハとして用い、また、方位
(100)、抵抗率20Ωcm以上、p型の直径8″φ
のウエハ3枚を支持体用ウエハとして用い、図1に示し
た本発明のフローに従ってSOIウエハを3枚制作し
た。3枚の活性層用ウエハを水素アニール炉に入れ、1
150℃、1時間、水素ガス雰囲気で熱処理をした。炉
出しした3枚のウエハを、次いで酸化炉に入れウエハの
表面に200nmの酸化膜を形成した。次に上記により
活性層用ウエハの鏡面研磨面側に形成した酸化膜表面
と、用意した支持体用ウエハの鏡面研磨面とを、結晶方
位を揃えて重ね合わせ、1100℃に加熱処理して3組
の接着貼合わせウエハを製作した。それぞれの接着貼合
わせウエハの活性層用ウエハ側をプラズマイオンエッチ
ング法によって削り取り、酸化膜上に1μmのシリコン
層が残るように加工しSOIウエハ構造体を3枚得た。
得られた各SOIウエハ構造体の周辺エッジ部をエッジ
グラインダで研削して平滑性を整えた。最後に、通常の
最終洗浄機を通して洗浄しSOIウエハを3枚製作し
た。得られた3枚の各SOIウエハの平坦度LTV(2
0mm角内の偏位)、TTV(ウエハの仮想平面に対す
る最大偏位)、活性層厚み分布、活性層BMD密度、酸
化膜層厚み分布を、それぞれウエハ平面度測定装置、F
T−IR(フーリエ変換赤外分光法)、BMDアナライ
ザー、ナノスペック等を用いて測定した。その結果を、
各SOIウエハを1、2及び3と番号を付し表1に示し
た。
【0018】
【表1】
【0019】比較例1 実施例1と同様の活性層用ウエハ及び支持体用ウエハを
同様に3枚づつ用いた。図3に示した従来法のフローに
従い、3枚の活性層用ウエハを水素アニール炉で処理す
ることなく酸化炉に入れ、その表面に200nmの酸化
膜を形成した以外は実施例1と同様にして、SOIウエ
ハを制作した。得られた3枚の各SOIウエハの平坦
度、TTV、活性層厚み分布、活性層BMD密度、酸化
膜層厚み分布を、実施例1と同様に測定した。その結果
を、各SOIウエハを11、12及び13と番号を付し
表2に示した。
【0020】
【表2】
【0021】実施例2 方位(100)、抵抗率15Ωcm、n型の直径8″φ
のウエハ3枚を活性層用ウエハに用い、方位(10
0)、抵抗率20Ωcm以上、n型の直径8″φのウエ
ハを支持体用ウエハに用いて、実施例1と同様に図1の
本発明のフローに従い、水素アニール処理において80
0℃から1000℃までの昇温を20〜15℃/分で行
い、300nmの酸化膜を形成し、また、酸化膜上に1
0μmのシリコン層が残るようにプラズマイオンエッチ
ング加工した以外は、実施例1と全く同様にしてSOI
ウエハを3枚製作した。得られた3枚の各SOIウエハ
の平坦度、TTV、活性層厚み分布、活性層BMD密
度、酸化膜層厚み分布を、実施例1と同様に測定した。
その結果を、各SOIウエハを4、5及び6と番号を付
し表3に示した。
【0022】
【表3】
【0023】比較例2 実施例2と同様の活性層用ウエハ及び支持体用ウエハを
同様に3枚づつ用いた。図3に示した従来法のフローに
従い、3枚の活性層用ウエハを水素アニール炉で処理す
ることなく酸化炉に入れ、その表面に300nmの酸化
膜を形成した以外は実施例2と同様にして、SOIウエ
ハを制作した。得られた3枚の各SOIウエハの平坦
度、TTV、活性層厚み分布、活性層BMD密度、酸化
膜層厚み分布を、実施例2と同様に測定した。その結果
を、各SOIウエハを14、15及び16と番号を付し
表4に示した。
【0024】
【表4】
【0025】上記実施例及び比較例より、本発明のSO
Iウエハが、従来法で得たSOIウエハに比し平坦度、
TTV、活性層厚み分布、活性層BMD密度及び酸化膜
層厚み分布において、優れた特性を有することが分か
る。特に、平坦度及び活性層BMD密度において本発明
のSOIウエハが著しい特性を有することが明らかであ
る。
【0026】
【発明の効果】本発明のSOIウエハは、シリコン活性
層と酸化シリコン薄膜絶縁体層との間に接着面が存在す
ることなく接着面での欠陥が無く、その上、超平坦面の
均一な薄膜酸化層と微小欠陥がほぼゼロであり均質で均
一な超薄層の活性層とから構成され、極めて優れた性状
を有し、実用化の可能性を高くするものである。また、
上記優れたSOIウエハの製造方法は、発想の転換を図
ることにより、接着貼合わせ法の基本的態様を変換でき
たものであり、しかも既存の技術を応用することにより
容易且つ簡便に実施することができることから工業的に
有用である。
【図面の簡単な説明】
【図1】本発明のSOIウエハの製造フロー説明図であ
る。
【図2】SOIウエハの基本的な構造を示した説明図で
ある。
【図3】従来法の接着貼合わせSOIウエハの製造フロ
ー説明図である。
【符号の説明】
10、20、30 SOIウエハ 21 シリコン基板 1A、3A 活性層用ウエハ 1B、3B 支持体用ウエハ 11A、31A 活性層用ウエハ研磨鏡面 11B、31B 支持体用ウエハ研磨鏡面 1C、3C 一体化ウエハ 12、32 DZ層 13、23、33 酸化シリコン絶縁体薄膜層 14、34 接着面 15、25、35 表面シリコン活性層 16、26、36 BMD 17 BMD析出層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 捷一 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 酸化膜絶縁体層上に表面活性層を有する
    貼合わせSOIウエハであって、該表面活性層と該酸化
    膜絶縁体層との間に接着面を有することなく、且つ、該
    表面活性層に微小欠陥が実質的に存在しないことを特徴
    とするSOIウエハ。
  2. 【請求項2】 前記表面活性層に微小欠陥が僅かに存在
    するが、該微小欠陥密度が該表面活性層の表面から内部
    に方向に増加しない請求項1記載のSOIウエハ。
  3. 【請求項3】 表面活性層、酸化膜層、接着面及び基板
    ウエハにより構成され酸化膜絶縁体層上に表面活性層を
    有するSOIウエハにおいて、一のシリコンウエハ基板
    の少なくとも片面を鏡面状に研磨して鏡面表層部となし
    て、水素及び/または不活性ガス雰囲気中で1100℃
    以上に加熱してガスアニール処理した後、酸化処理して
    形成された該鏡面表層部上の酸化膜に、他のシリコンウ
    エハの鏡面研磨表層部とを重ね加熱して貼合わせ処理
    し、その後、該一のシリコンウエハ基板の非研磨表層部
    側を研削することを特徴とするSOIウエハの製造方
    法。
  4. 【請求項4】 前記一のシリコンウエハ基板の両面を鏡
    面状に研磨して、前記ガスアニール処理及び酸化処理し
    て、両鏡面表層部上に酸化膜を形成した後、該一のシリ
    コンウエハ基板を各片面表層部上に酸化膜を有するよう
    に二分して用いる請求項3記載のSOIウエハの製造方
    法。
  5. 【請求項5】 前記酸化膜を形成した両面に、他のシリ
    コンウエハの鏡面研磨表層部とを重ね加熱して貼合わせ
    処理した後に二分する請求項4記載のSOIウエハの製
    造方法。
  6. 【請求項6】 前記ガスアニール処理の加熱温度に至る
    800℃から1000℃までを昇温速度5℃/分〜30
    ℃/分で昇温する請求項3または4記載のSOIウエハ
    の製造方法。
JP19595295A 1995-07-06 1995-07-06 Soiウエハ及びその製造方法 Pending JPH0922993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19595295A JPH0922993A (ja) 1995-07-06 1995-07-06 Soiウエハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19595295A JPH0922993A (ja) 1995-07-06 1995-07-06 Soiウエハ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0922993A true JPH0922993A (ja) 1997-01-21

Family

ID=16349710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19595295A Pending JPH0922993A (ja) 1995-07-06 1995-07-06 Soiウエハ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0922993A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Soi基板およびその製造方法
JP2001044398A (ja) * 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
US6211041B1 (en) 1998-04-17 2001-04-03 Nec Corporation Silicon-on-insulator (SOI) substrate and method of fabricating the same
JP2001094080A (ja) * 1999-09-24 2001-04-06 Komatsu Electronic Metals Co Ltd 半導体用薄膜ウェハの製造方法
US6323109B1 (en) 1997-11-10 2001-11-27 Nec Corporation Laminated SOI substrate and producing method thereof
KR100335449B1 (ko) * 1998-04-17 2002-05-04 가네꼬 히사시 Soi 기판 및 그 제조 방법
KR100324134B1 (ko) * 1998-12-08 2002-05-13 정해도 접합에스오우아이웨이퍼제조방법
US6613678B1 (en) 1998-05-15 2003-09-02 Canon Kabushiki Kaisha Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
JP2006165061A (ja) * 2004-12-02 2006-06-22 Sumco Corp Soiウェーハの製造方法
KR100562437B1 (ko) * 1997-09-26 2006-07-03 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
US7563319B2 (en) 2003-02-14 2009-07-21 Sumitomo Mitsubishi Silicon Corporation Manufacturing method of silicon wafer
US20130273714A1 (en) * 2010-12-27 2013-10-17 Shanghai Simgui Technology Co., Ltd. Method for preparing semiconductor substrate with insulating buried layer by gettering process

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562437B1 (ko) * 1997-09-26 2006-07-03 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
US6323109B1 (en) 1997-11-10 2001-11-27 Nec Corporation Laminated SOI substrate and producing method thereof
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Soi基板およびその製造方法
US6489654B2 (en) 1998-04-17 2002-12-03 Nec Corporation Silicon-on-insulator (SOI) substrate
US6211041B1 (en) 1998-04-17 2001-04-03 Nec Corporation Silicon-on-insulator (SOI) substrate and method of fabricating the same
KR100335449B1 (ko) * 1998-04-17 2002-05-04 가네꼬 히사시 Soi 기판 및 그 제조 방법
US6613678B1 (en) 1998-05-15 2003-09-02 Canon Kabushiki Kaisha Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
KR100324134B1 (ko) * 1998-12-08 2002-05-13 정해도 접합에스오우아이웨이퍼제조방법
JP2001044398A (ja) * 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
JP2001094080A (ja) * 1999-09-24 2001-04-06 Komatsu Electronic Metals Co Ltd 半導体用薄膜ウェハの製造方法
US7563319B2 (en) 2003-02-14 2009-07-21 Sumitomo Mitsubishi Silicon Corporation Manufacturing method of silicon wafer
JP2006165061A (ja) * 2004-12-02 2006-06-22 Sumco Corp Soiウェーハの製造方法
US7582540B2 (en) * 2004-12-02 2009-09-01 Sumco Corporation Method for manufacturing SOI wafer
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Sumco Soiウェーハの製造方法
US20130273714A1 (en) * 2010-12-27 2013-10-17 Shanghai Simgui Technology Co., Ltd. Method for preparing semiconductor substrate with insulating buried layer by gettering process
JP2014506006A (ja) * 2010-12-27 2014-03-06 シャンハイ シングイ テクノロジー カンパニー リミテッド 不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法
US9299556B2 (en) * 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process

Similar Documents

Publication Publication Date Title
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
JP3395661B2 (ja) Soiウエーハの製造方法
JP2856030B2 (ja) 結合ウエーハの製造方法
US10424484B2 (en) Method for manufacturing a bonded SOI wafer
US7582540B2 (en) Method for manufacturing SOI wafer
EP1710836A1 (en) Method for manufacturing soi wafer
JP4442560B2 (ja) Soiウエーハの製造方法
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
WO2014178356A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JPH0922993A (ja) Soiウエハ及びその製造方法
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
JPH0555230A (ja) Soiウエハおよびその製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP3119924B2 (ja) 半導体基板の製造方法
JPH04206766A (ja) 半導体装置の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JPH0964319A (ja) Soi基板およびその製造方法
JP4581349B2 (ja) 貼合せsoiウェーハの製造方法
EP1901340A1 (en) Method of producing bonded wafer
JP3452122B2 (ja) Soi基板の製造方法
JP2000124091A (ja) Soiウエーハの製造方法及びsoiウエーハ
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JPH11345954A (ja) 半導体基板及びその製造方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
JP5096780B2 (ja) Soiウエーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040226

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20040630

Free format text: JAPANESE INTERMEDIATE CODE: A02