WO2014178356A1 - ハイブリッド基板の製造方法及びハイブリッド基板 - Google Patents

ハイブリッド基板の製造方法及びハイブリッド基板 Download PDF

Info

Publication number
WO2014178356A1
WO2014178356A1 PCT/JP2014/061807 JP2014061807W WO2014178356A1 WO 2014178356 A1 WO2014178356 A1 WO 2014178356A1 JP 2014061807 W JP2014061807 W JP 2014061807W WO 2014178356 A1 WO2014178356 A1 WO 2014178356A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon
bonded
active layer
bonding
Prior art date
Application number
PCT/JP2014/061807
Other languages
English (en)
French (fr)
Inventor
飛坂　優二
昌次 秋山
芳宏 久保田
川合　信
永田　和寿
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Priority to US14/785,724 priority Critical patent/US9741603B2/en
Priority to KR1020157030444A priority patent/KR102229397B1/ko
Priority to SG11201508969QA priority patent/SG11201508969QA/en
Priority to EP14792333.8A priority patent/EP2993686B1/en
Priority to CN201480024384.9A priority patent/CN105190835B/zh
Priority to JP2015514836A priority patent/JP6168143B2/ja
Publication of WO2014178356A1 publication Critical patent/WO2014178356A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Definitions

  • the present invention relates to a method for manufacturing a hybrid substrate having an SOI (Silicon on Insulator) structure and a hybrid substrate.
  • SOI Silicon on Insulator
  • B-SOS Bionded-Silicon on Sapphire
  • a “hydrogen ion implantation method” using hydrogen ion implantation is known.
  • Surface activated, hydrogen ion-implanted silicon substrate and sapphire substrate are bonded together, and appropriate mechanical means such as water jet injection, light irradiation, etc. are driven into the hydrogen ion-implanted interface.
  • a method of forming a thin silicon film by mechanical peeling at the interface is known.
  • the point is how far the silicon substrate is ground or how to trim the outer periphery of the bonded substrate.
  • the trimming technique is the main.
  • the trimming timing after grinding the bonded wafer, the outer periphery is trimmed, and after trimming, the outer periphery is obtained by chemical etching.
  • a method has been proposed for processing both the part and the effective part. Conventionally, trimming was performed before grinding and thinning, but it is effective to trim after thinning by grinding. It is said that there is.
  • hybrid substrates are a combination of materials having a different coefficient of thermal expansion relative to Si used as a semiconductor layer. It is known that production is difficult due to the difference in expansion coefficient.
  • the following methods are known.
  • hydrogen ions are implanted into a silicon wafer on which an oxide film has been formed by thermal oxidation, etc., bonded to a support substrate, subjected to a bonding heat treatment, and then heat is applied to perform thermal separation.
  • the implanted gas is formed as a microbubble layer inside the substrate by performing a heat treatment at a high temperature, and the bubble layer is expanded to be peeled off. For this reason, high-temperature heat treatment is essential, and it is difficult to apply to a substrate having a difference in thermal expansion coefficient.
  • the part where the stress is applied locally is the outer peripheral part and the peeling end part where the bonding surface of the bonded substrate is interrupted, and the edge of the silicon thin film becomes jagged or fine pits (small film thickness fluctuations). ) May occur.
  • hydrogen ions are implanted, and separation (separation) is performed from a defect layer generated from the hydrogen ions (ion implantation separation method).
  • separation is performed from a defect layer generated from the hydrogen ions (ion implantation separation method).
  • a defect spreading from the defect layer or a defect due to diffusion of hydrogen gas species. May cause problems.
  • defects may occur in high temperature processing such as thermal oxidation processing.
  • the present invention has been made in view of the above circumstances, and is a method for manufacturing a hybrid substrate by bonding an SOI substrate, an SOI substrate such as a sapphire substrate, and a support substrate having a different coefficient of thermal expansion.
  • the manufacturing method of an SOI structure hybrid substrate having a high-quality silicon active layer without a defect such as partial delamination of the silicon active layer in the outer periphery of the substrate without trimming the periphery of the substrate An object is to provide a hybrid substrate.
  • the present invention provides the following method for manufacturing a hybrid substrate and a hybrid substrate.
  • An SOI substrate is prepared in which a first silicon oxide film and a silicon active layer are stacked in this order on a silicon substrate, and a terrace portion having no silicon active layer is formed on the outer peripheral portion of the silicon substrate surface.
  • the thickness of the silicon substrate after the final grinding thinning treatment is reduced to 60 ⁇ m at the minimum, and the above-described bonding heat treatment and grinding thinning treatment are performed.
  • the thinned silicon substrate is removed by etching to expose the first silicon oxide film, Furthermore, the exposed first silicon oxide film is removed by etching to obtain a hybrid substrate having a silicon active layer on the support substrate via the silicon oxide film.
  • the bonding heat treatment temperature for increasing the bonding force between the SOI substrate and the support substrate is a temperature obtained by adding 0 to 100 ° C. to the bonding temperature (however, less than 250 ° C.) [1] Or the manufacturing method of the hybrid substrate of [2]. [4] The method for manufacturing a hybrid substrate according to any one of [1] to [3], wherein the second and subsequent bonding heat treatment temperatures are higher than the previous bonding heat treatment temperature. [5] The hybrid substrate according to any one of [1] to [3], wherein when the temperature of the first bonding heat treatment is 200 ° C. or higher and lower than 250 ° C., the second and subsequent bonding heat treatments are omitted. Manufacturing method.
  • a method for manufacturing a hybrid substrate [10] The method for manufacturing a hybrid substrate according to any one of [1] to [9], wherein the support substrate is made of quartz glass, borosilicate glass, or sapphire. [11] The hybrid substrate according to any one of [1] to [10], wherein the support substrate is subjected to heat treatment in a reducing atmosphere before the SOI substrate and the support substrate are bonded to each other. Production method. [12] The hybrid substrate according to any one of [1] to [11], wherein an outer peripheral region having a predetermined width of a surface to be bonded to the SOI substrate of the support substrate is thinned so as to be recessed from a central portion. Manufacturing method. [13] A hybrid substrate produced by the method for producing a hybrid substrate according to any one of [1] to [12], having a silicon active layer on a support substrate via a silicon oxide film.
  • the heat treatment temperature is increased by an amount corresponding to heating and bonding to a predetermined temperature, thereby increasing the bonding force between the SOI substrate and the support substrate.
  • the grinding conditions it is possible to thin the silicon substrate while preventing problems such as peeling of the silicon active layer on the outer periphery of the substrate by grinding. This also makes it possible to omit the conventional trimming of the outer periphery of the substrate.
  • the thickness of the silicon active layer can be accurately controlled by using the first silicon oxide film of the SOI substrate as an etching stop layer.
  • FIG. 7 is an external view showing a peeled state of a silicon active layer in the outer periphery of a sapphire substrate of Test Example 1.
  • FIG. 14 is an external view showing a state where a silicon active layer is peeled off and floated on the outer periphery of a sapphire substrate of Test Example 6.
  • FIG. It is an external view which shows the example which does not have an island-like silicon part in a sapphire substrate outer peripheral part.
  • the method for manufacturing a hybrid substrate according to the present invention includes an SOI substrate preparation step (step 1), a support substrate preparation step (step 2), an SOI substrate and / or a support substrate surface activation process.
  • Process Process (Process 3), Bonding process of SOI substrate and support substrate (Process 4), Bonding heat treatment process (Process 5), Grinding thinning process of silicon substrate (Process 6), Thinned silicon substrate removing process (Process 7)
  • the first silicon oxide film removing step (step 8) is performed in this order.
  • An SOI substrate is prepared by laminating the first silicon oxide film 2 and the silicon active layer 3 in this order on the silicon substrate 1. At this time, it is preferable to form a terrace portion having no silicon active layer 3 on the outer peripheral portion (outer edge portion) of the silicon substrate 1 surface.
  • the silicon substrate 1 is not particularly limited.
  • the silicon substrate 1 is obtained by slicing a single crystal grown by the Czochralski (CZ) method.
  • the diameter is 100 to 300 mm
  • the conductivity type is P type.
  • an N type and a thing with a resistivity of about 10 ohm * cm are mentioned.
  • the thickness of the silicon substrate 1 is preferably 450 to 775 ⁇ m, more preferably 500 to 600 ⁇ m, in consideration of the handleability and the time required for the grinding thinning process described later.
  • the description of “XXX to YYY” indicating the numerical range includes the upper and lower limits.
  • “100 to 300 mm” means “100 mm to 300 mm”.
  • the first silicon oxide film 2 is a silicon dioxide (SiO 2 ) insulating film called a so-called Box layer, and serves as an etching stop layer in the final process.
  • the thickness of the first silicon oxide film 2 can be obtained from the Si thickness removed by etching (thickness of the thinned silicon substrate) and the selective etching ratio of Si and SiO 2 of the etching solution used. Is calculated from the selective etching ratio, and is set including a margin for in-plane thickness unevenness and etching unevenness. For example, if the thickness of Si removed by etching is about 80 ⁇ m, the thickness of the first silicon oxide film 2 is preferably 300 nm or more, and preferably in the range of 300 to 500 nm.
  • the silicon active layer 3 is free from vacancy-type defects (COP (Crystal Originated Particle) defect-free) and does not generate oxidation-induced stacking faults (OSF (Oxidation Induced Stacking Fault) defects) due to thermal oxidation. Is preferred.
  • the silicon active layer 3 is a thin film made of single crystal silicon, and finally becomes an SOI layer (semiconductor layer) on the support substrate.
  • the film thickness of the silicon active layer 3 is preferably, for example, 100 to 500 nm, and more preferably 100 to 300 nm.
  • Such an SOI substrate is preferably manufactured by an ion implantation separation method.
  • a layer that is damaged by ion implantation and causes crystal defects in the surface layer of the silicon thin film after separation is wet-etched or dried. It is assumed that it has been removed by etching.
  • the silicon substrate 1 on which the first silicon oxide film 2 is formed and the other silicon substrate on which the ion implantation region is formed at a predetermined depth are bonded together, and then the ion implantation region is used. Another silicon substrate is peeled off to obtain the SOI substrate.
  • the edge roll-off region of the silicon substrate 1 (polishing sagging in the wafer CMP process during the manufacture of the silicon substrate) be a terrace portion, and the silicon on which the first silicon oxide film 2 is formed in the ion implantation delamination method.
  • the substrate 1 and another silicon substrate on which an ion implantation region is formed are bonded to each other, they are not in contact with each other at this terrace portion. Therefore, a silicon thin film (a thin film that becomes the silicon active layer 3) is formed in this region of the silicon substrate 1. ) Is not transferred (that is, it does not have the silicon active layer 3).
  • the terrace portion may be formed so as to be adjusted to the edge roll-off of the silicon substrate 1 so as to have a width of 1 to 3 mm, more preferably 2 to 3 mm, from the end (outer edge) of the silicon substrate.
  • the SOI substrate and the supporting substrate are not in contact with each other and the silicon active layer 3 is not present in the terrace portion of the SOI substrate (that is, the outer peripheral portion width of 1 to 3 mm) at the bonding stage. Therefore, it is possible to further prevent the silicon active layer 3 from being locally separated at the stage of grinding and thinning the silicon substrate described later.
  • the width of the terrace portion is less than 1 mm, even if the SOI substrate and the support substrate are bonded together and subjected to a bonding heat treatment, a local stress is applied to the outer peripheral portion at the stage of grinding and thinning the silicon substrate. There is a possibility that the silicon active layer is partially peeled off. Moreover, it is not preferable that the width of the terrace portion exceeds 3 mm because the area of the silicon active layer becomes small.
  • the supporting substrate to be bonded is thinned so that the outer peripheral portion of the surface bonded to the SOI substrate is recessed at least by the width of the terrace portion from the central portion.
  • the outer peripheral portion can be prevented, and troubles at locally joined portions can be avoided.
  • the trouble is that grinding unevenness occurs between the joined and non-peripheral parts during grinding, and the grindstone is caught at the boundary and damages the Si substrate on the outer circumference. Will hurt you. The same effect can be obtained when the terrace portion is provided on the SOI substrate.
  • a second silicon oxide film 4 is formed on the surface of the silicon active layer 3 of the prepared SOI substrate (FIG. 1A).
  • the second silicon oxide film 4 may be formed by thermally oxidizing the silicon active layer 3.
  • the second silicon oxide film 4 is for firmly bonding the SOI substrate and the support substrate, and the film thickness is preferably 50 to 300 nm.
  • the film thickness is less than 50 nm, the water confined at the bonding interface cannot be diffused and agglomerates during the heat treatment to form a blister.
  • the film thickness exceeds 300 nm, it is necessary to increase the thickness of the silicon active layer 3 before oxidation. There is a risk that the oxidation treatment time may be extended and the productivity and cost may be affected.
  • the support substrate is an insulating transparent substrate that serves as a handle substrate of the hybrid substrate, and is preferably made of, for example, quartz glass, borosilicate glass, or sapphire.
  • the support substrate has a coefficient of thermal expansion different from that of the SOI substrate.
  • a sapphire substrate 5 is prepared as an example (FIG. 1B).
  • the support substrate (sapphire substrate 5) preferably has the same outer dimensions from the relationship of being bonded to the SOI substrate, and when the SOI substrate (silicon substrate 1) has an orientation flat (OF) or notch. The same orientation flat or notch should be added to the support substrate.
  • the sapphire substrate 5 may be heat-treated in a reducing atmosphere before the SOI substrate and the support substrate are bonded to each other.
  • the sapphire substrate 5 is preliminarily heat-treated in a reducing atmosphere and then bonded to the SOI substrate, the number of defects in the silicon active layer 3 can be further reduced, and metal impurities on the sapphire substrate 5 are removed without cleaning, and the semiconductor manufacturing line is thus obtained. It is possible to make the input level possible.
  • the reducing atmosphere at this time is, for example, a reducing gas composed of a gas species selected from carbon monoxide, hydrogen sulfide, sulfur dioxide, hydrogen, formaldehyde, or a combination thereof, or a mixture of the reducing gas and an inert gas.
  • An atmosphere made of a gas can be mentioned, and among them, an atmosphere containing at least hydrogen, that is, an atmosphere made of only hydrogen or an inert gas containing hydrogen, more preferably an atmosphere made of only hydrogen.
  • the lower limit of the heat treatment temperature is preferably 600 ° C or higher, more preferably 700 ° C or higher. If the heat treatment temperature is less than 600 ° C., the metal removal effect on the surface of the sapphire substrate 5 may be insufficient.
  • the upper limit of the heat treatment temperature is preferably 1,100 ° C. or less, and preferably 900 ° C. or less. If the heat treatment temperature exceeds 1,100 ° C., the number of defects on the surface of the silicon active layer 3 of the hybrid substrate increases conversely, which may make it unsuitable as a hybrid substrate.
  • the heat treatment time is preferably 10 seconds to 12 hours, more preferably 1 minute to 1 hour. If the heat treatment time is shorter than 10 seconds, metal removal on the surface of the sapphire substrate 5 may be insufficient, or the number of defects on the surface of the silicon active layer 3 of the hybrid substrate may be insufficient. If longer than 12 hours, Heat treatment costs may increase.
  • Step 3 Surface activation treatment step of SOI substrate and / or support substrate
  • a surface activation process is performed on both or one of the surface of the second silicon oxide film 4 of the SOI substrate and the surface of the sapphire substrate 5.
  • activation is achieved by exposing highly reactive dangling bonds (dangling bonds) to the substrate surface, or by adding OH groups to the dangling bonds. It is performed by processing or processing by ion beam irradiation.
  • the surface is exposed to high frequency plasma of about 100 W for about 5 to 30 seconds.
  • Plasma treatment As a plasma gas, when processing an SOI substrate, when oxidizing the surface, plasma of oxygen gas, when not oxidizing, hydrogen gas, argon gas, or a mixed gas thereof or a mixed gas of hydrogen gas and helium gas Etc.
  • hydrogen gas, argon gas, nitrogen gas, or a mixed gas thereof is used.
  • organic substances on the surface of the SOI substrate and / or the sapphire substrate 5 are oxidized and removed, and the OH groups on the surface are increased and activated.
  • the treatment by ion beam irradiation is a treatment of irradiating the surface of the SOI substrate and / or sapphire substrate 5 with an ion beam using a gas used in the plasma treatment to expose unbonded hands on the surface, It is possible to increase the binding force.
  • the SOI substrate and the sapphire substrate 5 are bonded together via the second silicon oxide film 4 at a temperature higher than room temperature (25 ° C.) (FIG. 1C).
  • this bonded body is referred to as a bonded substrate.
  • the bonding temperature is 100 ° C. or higher and lower than 250 ° C., preferably 100 ° C. or higher and 225 ° C. or lower, more preferably 150 ° C. or higher and 225 ° C. or lower. If the bonding temperature is less than 100 ° C., the SOI substrate and the sapphire substrate 5 may not be bonded well. If the bonding temperature is 250 ° C. or more, the silicon activation layer is peeled off due to the difference in thermal expansion coefficient between the SOI substrate and the sapphire substrate 5. In some cases, the bonded substrate may be damaged.
  • Step 5 Bonding heat treatment step
  • heat is applied to the bonded substrate to perform heat treatment (bonding heat treatment).
  • bonding heat treatment the bond between the SOI substrate and the sapphire substrate 5 is strengthened.
  • the heat treatment temperature at this time is a temperature obtained by adding 0 to 100 ° C. to the above bonding temperature, and the temperature at which the bonded substrate is not damaged due to the difference (thermal stress) in the thermal expansion coefficient between the SOI substrate and the sapphire substrate 5 ( That is, it is preferably selected from 150 ° C. to less than 250 ° C., preferably 150 ° C. to 225 ° C., more preferably 150 ° C. to 200 ° C.
  • the heat treatment time is, for example, 1 to 24 hours.
  • the silicon substrate 1 in the bonded substrate is thinned by grinding. (FIG. 1 (d)).
  • the thickness is preferably at most 60 ⁇ m.
  • peeling of the silicon active layer 3 occurs on the outer peripheral side of the bonded substrate due to the action of local stress during grinding on the bonded substrate. There is a fear.
  • a back grinding apparatus for example, PG200, manufactured by Tokyo Seimitsu Co., Ltd.
  • polishing after grinding may be performed to remove damage on the surface layer.
  • the grinding tool to be used is selected from the grinding amount and the damage thickness, and it is preferable to perform grinding in two stages by changing the count in order to further reduce the damage layer. For example, in order to obtain a grinding speed, a # 320 to 600 grinding tool is used in the first stage, and 2/3 to 3/4 of the thickness to be ground is performed. In the second stage, grinding is performed using a # 1200 to 2000 grinding tool while leaving a polishing allowance. Finally, polishing is performed to such an extent that the second stage grinding damage can be removed, or to a mirror finish. Finally, by performing polishing, it is possible to prevent damage during the next bonding heat treatment.
  • step 5 at least two combinations of the bonding heat treatment (step 5) for increasing the bonding force between the SOI substrate and the support substrate and the grinding thinning process (step 6) for grinding and thinning the silicon substrate 1 of the bonded substrate are performed. It is preferable that the second heat treatment temperature be higher than the first heat treatment temperature. Specifically, the following procedure is recommended.
  • Step 5 (1) The bonded substrate is heated to 150 ° C. or higher and lower than 200 ° C. to perform the first bonding heat treatment.
  • the heat treatment time is 1 to 24 hours.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate is thinned by grinding (first grinding thinning process).
  • the thickness of the silicon substrate after the first grinding thinning treatment is preferably 130 to 200 ⁇ m, more preferably 130 to 170 ⁇ m. At this time, it is preferable to perform the above-described two-stage grinding (first-stage grinding-second-stage grinding-polishing).
  • Step 5 (2) The bonded substrate is heated to 200 ° C.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate is further thinned by grinding (second grinding thinning process).
  • the thickness of the silicon substrate after the second thinning process is preferably 60 to 100 ⁇ m, more preferably 60 to 85 ⁇ m. Grinding conditions at this time will affect the stability during the etching of the next process if a processing mark or damage is left. Therefore, the above-mentioned two-stage grinding is performed, and a grinding tool of # 600 or more is used in the first stage. Use a grinding tool of # 2000 or higher for the second stage.
  • the bonding force between the SOI substrate and the supporting substrate is increased by a higher temperature bonding heat treatment each time the thinning is performed, so that the silicon active layer 3 is peeled off by grinding or the bonded substrate is damaged. It becomes possible to prevent more reliably.
  • Process 7 Thinned silicon substrate removal process
  • the thinned silicon substrate 1 ′ is removed by etching to expose the first silicon oxide film 2 (FIG. 1E).
  • Etching is preferably performed by a spin etching apparatus using a mixed acid for the electronics industry made of nitric acid, hydrofluoric acid or the like as a silicon wafer etching solution.
  • Step 8 First silicon oxide film removal step
  • the exposed first silicon oxide film 2 is removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3 (FIG. 1F). Since the thickness distribution of the silicon active layer 3 obtained is equivalent to the thickness distribution of the original SOI substrate, it is comparable to that of the ion implantation separation method.
  • by providing 1 to 3 mm of an outer peripheral portion without an active layer called a terrace portion on the SOI substrate to be used it is possible to prevent generation of Si islands due to extra bonding of the outer peripheral portion when a bonded substrate is used. A high-quality composite substrate can be obtained.
  • the SOI substrate to be used is prepared so that the silicon active layer is defect-free (COP-free) and does not cause oxidation-induced stacking faults (OSF defects) due to thermal oxidation.
  • COP-free defect-free
  • OSF defects oxidation-induced stacking faults
  • the silicon active layer 3 is finished and polished to a desired thickness and washed to obtain an SOI structure multilayer composite substrate (hybrid substrate) having the silicon active layer 3 on the support substrate (sapphire substrate 5) (FIG. 1 (g)).
  • Step 1 A substrate with a diameter of 150 mm, a thickness of 525 ⁇ m, and a 47.5 mm OF was prepared as an SOI substrate.
  • the thickness of the silicon active layer 3 and the like depends on the device to be manufactured, in this test example, from the surface layer, the second silicon oxide film 4 (SiO 2 ); 200 nm / silicon active layer 3; 380 nm / first silicon oxide Film 2 (SiO 2 ): 300 nm (FIG. 1A).
  • the second silicon oxide film 4 is an oxide film obtained by thermally oxidizing the silicon active layer of the SOI substrate, and the first silicon oxide film 2 is a buried oxide film (Box layer) of the SOI substrate. In addition, a terrace portion was formed to have a width of 2 mm on the outer periphery of the SOI substrate.
  • Step 2 As a support substrate, a sapphire substrate 5 with material: sapphire, diameter 150 mm, thickness 600 ⁇ m, 47.5 mm OF was prepared.
  • Process 3 The activation process was performed by irradiating the surface to which the SOI substrate and the sapphire substrate 5 were bonded with 100 W plasma in a reduced-pressure nitrogen atmosphere.
  • Step 4 The SOI substrate and the sapphire substrate 5 were bonded together at room temperature (25 ° C.). Next, a combination of a bonding heat treatment (step 5) for increasing the bonding force between the SOI substrate and the support substrate and a grinding thinning process (step 6) for grinding and thinning the silicon substrate 1 of the bonded substrate is performed twice. Repeatedly.
  • Step 5 (1) The bonded substrate was subjected to bonding heat treatment at 150 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground to a thickness of 150 ⁇ m.
  • Step 6 (1) was performed in the first-stage grinding-second-stage grinding-finish polishing procedure. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) The bonded substrate was subjected to bonding heat treatment at 150 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground to a thickness of 50 ⁇ m.
  • Step 6 (2) processing was performed in the second grinding process (step 6 (2)) in the first-stage grinding-second-stage grinding procedure.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, as shown in FIG. 2, peeling was recognized at the outer peripheral portion of the silicon active layer 3.
  • Test Example 2 In Test Example 1, a hybrid substrate was produced in the same manner as in Test Example 1 except that the second grinding process (Step 6 (2)) was not performed. As a result, peeling was recognized at the outer peripheral portion of the silicon active layer 3.
  • Test Example 3 In Test Example 1, when the heat treatment temperature of the second bonding heat treatment (step 5 (2)) was set to 175 ° C., peeling of the silicon substrate 1 from the bonded portion was recognized at the outer peripheral portion of the bonded substrate, and the subsequent processing Did not do.
  • Test Example 4 In Test Example 1, when the heat treatment temperature of the first bonding heat treatment (step 5 (1)) was set to 175 ° C., peeling of the silicon substrate 1 from the bonded portion was recognized at the outer peripheral portion of the bonded substrate, and the subsequent processing Did not do.
  • Test Example 5 In Test Example 1, the processing after the outer periphery trimming was changed to the following conditions. The outer periphery of the bonded substrate was trimmed by 1 mm. (Step 5 (2)) The bonded substrate was subjected to a bonding heat treatment at 170 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling. (Step 6 (2)) The silicon substrate 1 in the bonded substrate was ground to a thickness of 50 ⁇ m. As a result, the appearance of the bonded substrate was good.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, the appearance of the silicon active layer 3 was good.
  • the silicon active layer 3 was polished to a thickness of 280 nm to obtain a SOI substrate hybrid substrate.
  • Test Example 6 In Test Example 1, the processing after the outer periphery trimming was changed to the following conditions. The outer periphery of the bonded substrate was trimmed by 1 mm. (Step 5 (2)) The bonded substrate was subjected to bonding heat treatment at 175 ° C. for 24 hours. As a result, peeling of the substrate was observed on the bonded substrate. (Step 6 (2)) The silicon substrate 1 in the bonded substrate was ground to a thickness of 50 ⁇ m. As a result, peeling of the silicon substrate 1 from the bonded portion was recognized at the outer peripheral portion of the bonded substrate.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, as shown in FIG. 3, peeling and floating were recognized in the outer peripheral portion of the silicon active layer 3.
  • Test Example 7 In Test Example 1, the process after the bonding process (process 4) was changed to the following conditions.
  • Step 4 The SOI substrate and the sapphire substrate 5 were brought into contact with each other while being heated to 100 ° C. and bonded together.
  • step 5 a combination of a bonding heat treatment (step 5) for increasing the bonding force between the SOI substrate and the support substrate and a grinding thinning process (step 6) for grinding and thinning the silicon substrate 1 of the bonded substrate is performed twice.
  • Step 5 (1) The bonded substrate was subjected to bonding heat treatment at 150 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground to a thickness of 150 ⁇ m. As a result, the appearance was good. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) The bonded substrate was subjected to bonding heat treatment at 175 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground to a thickness of 50 ⁇ m. As a result, peeling of the silicon substrate 1 from the bonded portion was recognized at the outer peripheral portion of the bonded substrate.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, peeling was recognized at the outer peripheral portion of the silicon active layer 3. It is presumed that the grinding wheel is caught during the grinding process, and stress that peels off the silicon substrate 1 acts.
  • Test Example 8 In Test Example 7, the bonding heat treatment temperature in step 5 (2) was set to 200 ° C., and the silicon substrate 1 in the bonded substrate was ground to a thickness of 80 ⁇ m as the second grinding process (step 6 (2)). When processed, the appearance of the bonded substrate was good with no abnormalities such as peeling. Next, in steps 7 and 8, the silicon active layer 3 was exposed by etching in the same manner as in Test Example 7. As a result, the appearance of the silicon active layer 3 was good. Finally, the silicon active layer 3 was polished and thinned to a thickness of 280 nm to obtain an SOI structure hybrid substrate.
  • Test Example 9 In Test Example 1, the process after the bonding process (process 4) was changed to the following conditions.
  • Step 4 The SOI substrate and the sapphire substrate 5 were brought into contact with each other while being heated to 120 ° C. and bonded together.
  • step 5 a combination of a bonding heat treatment (step 5) for increasing the bonding force between the SOI substrate and the support substrate and a grinding thinning process (step 6) for grinding and thinning the silicon substrate 1 of the bonded substrate is performed twice.
  • Step 5 (1) The bonded substrate was subjected to bonding heat treatment at 150 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground to a thickness of 150 ⁇ m. As a result, the appearance was good. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) The bonded substrate was subjected to bonding heat treatment at 200 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground to a thickness of 80 ⁇ m. As a result, the appearance of the bonded substrate was good.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, the appearance of the silicon active layer 3 was good.
  • the silicon active layer 3 was polished to a thickness of 280 nm to obtain a SOI substrate hybrid substrate.
  • Test Example 10 In Test Example 1, the process after the bonding process (process 4) was changed to the following conditions. (Step 4) The SOI substrate and the sapphire substrate 5 were brought into contact with each other while being heated to 150 ° C. and bonded together. Next, a combination of a bonding heat treatment (step 5) for increasing the bonding force between the SOI substrate and the support substrate and a grinding thinning process (step 6) for grinding and thinning the silicon substrate 1 of the bonded substrate is performed twice. Repeatedly. (Step 5 (1)) The bonded substrate was subjected to bonding heat treatment at 175 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground to a thickness of 120 ⁇ m. As a result, peeling of the silicon substrate 1 from the bonded portion was recognized at the outer peripheral portion of the bonded substrate. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) The bonded substrate was subjected to bonding heat treatment at 200 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground to a thickness of 80 ⁇ m. As a result, peeling of the silicon substrate 1 from the bonded portion was recognized at the outer peripheral portion of the bonded substrate.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, peeling was recognized at the outer peripheral portion of the silicon active layer 3. It is presumed that the grinding wheel is caught during the grinding process, and stress that peels off the silicon substrate 1 acts.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground to a thickness of 150 ⁇ m. As a result, the appearance was good. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) The bonded substrate was subjected to bonding heat treatment at 200 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground to a thickness of 60 ⁇ m. As a result, the appearance of the bonded substrate was good.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, the appearance of the silicon active layer 3 was good.
  • the silicon active layer 3 was polished to a thickness of 280 nm to obtain a SOI substrate hybrid substrate.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground until the thickness became 200 ⁇ m. As a result, the appearance was good. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) The bonded substrate was subjected to bonding heat treatment at 200 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground until the thickness became 75 ⁇ m. As a result, the appearance of the bonded substrate was good.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, the appearance of the silicon active layer 3 was good.
  • the silicon active layer 3 was polished to a thickness of 280 nm to obtain a SOI substrate hybrid substrate.
  • Test Example 13 In Test Example 1, the process after the bonding process (process 4) was changed to the following conditions.
  • Step 4 The SOI substrate and the sapphire substrate 5 were brought into contact with each other while being heated to 175 ° C. and bonded together.
  • step 5 a combination of a bonding heat treatment (step 5) for increasing the bonding force between the SOI substrate and the support substrate and a grinding thinning process (step 6) for grinding and thinning the silicon substrate 1 of the bonded substrate is performed twice.
  • Step 5 (1) The bonded substrate was subjected to bonding heat treatment at 175 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground to a thickness of 150 ⁇ m. As a result, the appearance was good. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) The bonded substrate was subjected to bonding heat treatment at 200 ° C. for 24 hours. As a result, the appearance of the bonded substrate was good without any abnormality such as peeling.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground to a thickness of 50 ⁇ m. As a result, there were a case where the appearance of the bonded substrate was good and a case where peeling of the silicon substrate 1 from the joint portion was recognized at the outer peripheral portion.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8) The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3.
  • the external appearance of the silicon active layer 3 was good when the appearance of the bonded substrate after grinding was good.
  • peeling was recognized on the outer peripheral portion of the silicon active layer 3.
  • the silicon active layer 3 was polished and thinned to a thickness of 280 nm to obtain an SOI structure hybrid substrate. From the results of Test Example 13, it is difficult to say that thinning up to 50 ⁇ m is stable (highly likely to cause separation of the floating part on the outer periphery during grinding), and it should be left thicker than 50 ⁇ m. Good. Preferably it is 60 micrometers or more.
  • Test Example 14 In Test Example 13, as the second grinding process (step 6 (2)), when the silicon substrate 1 in the bonded substrate was ground until the thickness became 75 ⁇ m, the bonded substrate had an abnormal appearance such as peeling. Not good. Next, in steps 7 and 8, the silicon active layer 3 was exposed by etching in the same manner as in Test Example 13. As a result, the appearance of the silicon active layer 3 was good. Finally, the silicon active layer 3 was polished and thinned to a thickness of 280 nm to obtain an SOI structure hybrid substrate.
  • Test Example 15 In Test Example 13, as the second grinding process (Step 6 (2)), when the silicon substrate 1 in the bonded substrate was ground until the thickness became 85 ⁇ m, the appearance of the bonded substrate was abnormal such as peeling. Not good. Next, in steps 7 and 8, the silicon active layer 3 was exposed by etching in the same manner as in Test Example 13. As a result, the appearance of the silicon active layer 3 was good. Finally, the silicon active layer 3 was polished and thinned to a thickness of 280 nm to obtain an SOI structure hybrid substrate.
  • Test Example 16 In Test Example 13, a process of trimming the outer periphery of the bonded substrate by 1 mm was performed, and the other processes were performed up to the second grinding process (step 6 (2)) in the same manner as in Test Example 13. The appearance was good with no abnormality such as peeling. Next, in steps 7 and 8, the silicon active layer 3 was exposed by etching in the same manner as in Test Example 13. As a result, the appearance of the silicon active layer 3 was good. Finally, the silicon active layer 3 was polished and thinned to a thickness of 280 nm to obtain an SOI structure hybrid substrate. Trimming is advantageous because the outer peripheral portion of the silicon active layer 3 is not peeled off, which is advantageous. However, as in Test Examples 14 and 15, the bonding heat of the bonded substrate is increased by increasing the bonding heat treatment temperature. If an appropriate grinding process is performed, the outer periphery of the substrate will not peel off even if there is no trimming process.
  • Test Example 17 In Test Example 1, the process after the bonding process (process 4) was changed to the following conditions.
  • Step 4 The SOI substrate and the sapphire substrate 5 were brought into contact with each other while being heated to 225 ° C. and bonded together.
  • step 5 a combination of a bonding heat treatment (step 5) for increasing the bonding force between the SOI substrate and the support substrate and a grinding thinning process (step 6) for grinding and thinning the silicon substrate 1 of the bonded substrate is performed twice. Repeatedly. Note that the second bonding heat treatment was omitted under the conditions of this test example.
  • Step 5 (1) The bonded substrate was subjected to bonding heat treatment at 225 ° C. for 24 hours.
  • Step 6 (1) The silicon substrate 1 in the bonded substrate was ground to a thickness of 150 ⁇ m. As a result, the appearance was good. Trimming processing of the outer periphery of the bonded substrate was not performed.
  • Step 5 (2) Since it was found that sufficient bonding was obtained between the SOI substrate and the sapphire substrate 5 by the first bonding heat treatment, the second bonding heat treatment was omitted.
  • Step 6 (2) The silicon substrate 1 in the bonded substrate was ground to a thickness of 50 ⁇ m. As a result, the appearance was good.
  • Step 7 The silicon substrate 1 ′ after thinning was removed by spin etching using a mixed acid for electronic industry (mirror finishing solution Si etch E, manufactured by Nippon Kasei Co., Ltd.).
  • Step 8 The first exposed silicon oxide film 2 was removed by etching with an aqueous hydrogen fluoride solution to expose the silicon active layer 3. As a result, the appearance of the silicon active layer 3 was good.
  • the silicon active layer 3 was polished and thinned to a thickness of 280 nm to obtain an SOI structure hybrid substrate. The results are shown in Table 1.
  • the SOI substrate does not have a terrace portion (a portion without a silicon active layer), for example, even under the conditions of Test Example 14, the bonded substrate peels off weakly at the bonding force with the portion bonded to the outer periphery.
  • a part is formed and the part finally joined is left in an island shape. That is, in some cases, silicon remains in an island shape even in the partial bonding portion even in the hybrid substrate, and the island-like silicon portion may drop out in a later process, resulting in a decrease in yield.
  • the outer peripheral region having a predetermined width of the surface to be bonded to the SOI substrate of the support substrate is thinner than the central portion so as not to be joined. Further, even when the terrace portion is provided on the SOI substrate, by making the width of the terrace portion of the SOI substrate and the unjoined portion of the sapphire substrate 5 (the portion where the thickness is reduced) as shown in FIG. The island-like silicon portion is not formed, and the problems occurring in the outer peripheral portion of the bonded substrate can be prevented more reliably. Further, as shown in Test Example 17, when the temperature of the first bonding heat treatment is 200 ° C.
  • the SOI substrate and the support substrate can be sufficiently bonded only by the bonding heat treatment, so that the second bonding is performed.
  • Heat treatment can be omitted.
  • the combination of steps 5 and 6 (bonding heat treatment and grinding) is three or more times, the second and subsequent bonding heat treatments can be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

シリコン基板上に第１シリコン酸化膜とシリコン活性層とをこの順番で積層してなり、該シリコン基板面外周部に上記シリコン活性層を有しないテラス部を形成したＳＯＩ基板を準備し、ＳＯＩ基板のシリコン活性層表面に第２シリコン酸化膜を形成し、上記ＳＯＩ基板及び該ＳＯＩ基板と熱膨張率の異なる支持基板の貼り合わせる面を活性化処理し、上記ＳＯＩ基板と支持基板とを室温より高温で第２シリコン酸化膜を介して貼り合わせ、次いで、上記貼り合わせ基板についてＳＯＩ基板と支持基板の結合力を高める結合熱処理と、上記シリコン基板を研削して薄化する研削薄化処理との組み合わせを所定の熱処理温度条件及び板厚薄化条件で少なくとも２回繰り返して行い、上記薄化したシリコン基板をエッチングにより除去して第１シリコン酸化膜を露出させ、更に第１シリコン酸化膜をエッチングにより除去することにより、基板外周のトリミングを行わず基板外周部のシリコン活性層の部分的な剥離等の不具合がなく、良質なシリコン活性層を有するＳＯＩ構造のハイブリッド基板を得る。

Description

ハイブリッド基板の製造方法及びハイブリッド基板
　本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）構造のハイブリッド基板の製造方法及びハイブリッド基板に関するものである。
　Ｂ−ＳＯＳ（Ｂｏｎｄｅｄ−Ｓｉｌｉｃｏｎ　ｏｎ　Ｓａｐｐｈｉｒｅ）の一つの作り方として、水素イオン注入を利用した「水素イオン注入法」が知られている。表面活性化された、水素イオン注入済みシリコン基板とサファイア基板を貼り合わせ法により貼り合わせ、水素イオン注入界面に対して、楔を打ち込む、水流のジェット噴射、光照射等の適切な機械的手段を用いて、界面にて機械剥離し、薄膜化されたシリコン膜を製膜する方法が知られている。
　また、別の方法として、ＳＯＩ基板と支持基板とを貼り合わせ、研削とエッチングでＳＯＩ基板のベース基板であるシリコン基板を除去することにより、ＳＯＩ構造を有する支持基板を得る方法が提案され、現在種々開発が行われている。
　この場合、シリコン基板をどこまで研削するか、あるいは貼り合わせ基板の外周部のトリミングをどうするかがポイントとなっている。例えば、特開２０１１−０７１４８７号公報（特許文献１）では、トリミング技術がメインとなっており、トリミングのタイミングとして、貼り合わせウェハを研削した後、外周をトリミングし、トリミング後に化学エッチングにて外周部分と有効部の両方を処理する方法が提案されており、従来では研削して薄くする前にトリミングを行っていたのに対して、研削により薄くしてからトリミングを行うようにすると効果的であるとされている。
　また、透明性が高いためオプトエレクトロニクス用途へ利用されるＳＯＱ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｑｕａｒｔｚ）や、高絶縁性で熱伝導性の良さで高周波用途へ利用されるＳＯＳ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｓａｐｐｈｉｒｅ）などの機能を高めた基板があるが、これらの複合基板（ハイブリッド基板）は、半導体層として利用されるＳｉに対して熱膨張率の異なる材料との組み合わせであり、貼り合わせで作製する場合にはそれぞれの基板の熱膨張率の違いにより作製が難しいことが知られている。
　ここで、貼り合わせによるＳＯＩ型複合基板（ハイブリッド基板）の作製方法としては、下記の方法が知られている。
（１）　まず、熱酸化などにより酸化膜を形成したシリコンウェハに水素イオンを注入し、それを支持基板に貼り合わせ、結合熱処理を行った後、更に熱を加えて熱剥離を行う、スマートカット法と呼ばれる方法がある。これは、高温で熱処理を行うことで、打ち込んだガスが基板内部で微小気泡層として形成され、その気泡層が膨張することで剥離が行われるものである。このため、高温熱処理が必須であり、熱膨張率差のある基板への適用が難しい。
（２）　また、熱酸化などによって酸化膜を形成したシリコンウェハに水素イオンを注入し、それを支持基板に貼り合わせ、結合熱処理を行った後に、機械的に剥離を行うＳｉＧｅｎ法がある。この方法では、内部での気泡層の凝集や膨張の作用を必要としないため、高温熱処理は不要で、貼り合わせ面をプラズマなどで活性化することで予め結合力を上げ、熱処理を低温化していることもあり、スマートカット法の様な高温にはさらされない。しかしながら、機械的剥離では、貼り合わせ基板において応力が局所的に掛かる部分がどうしても発生し、その部分でシリコン薄膜に欠陥が生じやすいという欠点がある。また、それを防止するために結合強度を上げようとして熱処理温度を上げると、スマートカット法と同様に熱膨張率の問題が生じることとなる。ちなみに、応力が局所的に掛かる部分とは、貼り合わせ基板の結合面が途切れる外周部や剥離終端部のことであり、シリコン薄膜の縁がギザギザになったり、細かなピット（微小な膜厚変動）が生じたりする。
　上記２つの方法は、水素イオンを注入し、その水素イオンより生じる欠陥層から分離（剥離）を行っている（イオン注入剥離法）が、その欠陥層から拡がる欠陥や水素ガス種の拡散による欠陥増の問題を生じることがある。特に、熱酸化処理などの高温処理で欠陥が発生することがある。
（３）　これに対して、イオン注入剥離法を使用しない方法として、熱酸化などにより酸化膜を形成したシリコンウェハを支持基板に貼り合わせ、結合熱処理後にシリコン基板の裏面側から研削やエッチングを行って薄くし、目的の厚みにシリコン薄膜を仕上げる方法がある。この方法は、仕上げのシリコン薄膜の厚みが薄い場合は、除去量（加工量）が多くなり、面内の厚みバラツキを小さくすることができない。そのため、酸素イオンを注入し、研磨やエッチングのストップ層を設けて精度を上げる技術が種々検討されているが、この方法では、膜厚分布の問題の他に、外周部の未接合部分が研削加工中に欠けたり、残ったりすることで、周辺部がきれいでないという問題があり、研削加工前や途中で外周をトリミングする工程を加える必要があったりして工程が煩雑になる。
特開２０１１−０７１４８７号公報
　本発明は、上記事情に鑑みなされたもので、ＳＯＩ基板と、サファイア基板等のＳＯＩ基板と熱膨張率の異なる支持基板とを貼り合わせてハイブリッド基板を製造する方法であって、水素イオン注入ダメージの影響を排除し、基板外周のトリミングを行わなくても該基板外周部におけるシリコン活性層の部分的な剥離等の不具合がなく、良質なシリコン活性層を有するＳＯＩ構造のハイブリッド基板の製造方法及びハイブリッド基板を提供することを目的とする。
　本発明は、上記目的を達成するため、下記のハイブリッド基板の製造方法及びハイブリッド基板を提供する。
〔１〕　シリコン基板上に第１シリコン酸化膜とシリコン活性層とをこの順番で積層してなり、該シリコン基板面外周部に上記シリコン活性層を有しないテラス部を形成したＳＯＩ基板を準備し、
　該ＳＯＩ基板のシリコン活性層表面に第２シリコン酸化膜を形成し、
　上記ＳＯＩ基板と該ＳＯＩ基板と熱膨張率の異なる支持基板とを貼り合わせるに際し、該ＳＯＩ基板及び／又は支持基板の貼り合わせる面を活性化処理し、
　上記ＳＯＩ基板と支持基板とを室温より高温で第２シリコン酸化膜を介して貼り合わせて貼り合わせ基板とし、
　次いで、上記貼り合わせ基板についてＳＯＩ基板と支持基板の結合力を高める結合熱処理と、上記シリコン基板を研削して薄化する研削薄化処理との組み合わせを少なくとも２回繰り返して行うに際し、１回目の結合熱処理の温度を上記貼り合わせの温度以上とし、１回目の研削薄化処理後のシリコン基板の厚さを最も薄くとも１３０μｍまでとし、最終回の結合熱処理の温度を２００℃以上２５０℃未満とし、最終回の研削薄化処理後のシリコン基板の厚さを最も薄くとも６０μｍまでとして上記結合熱処理及び研削薄化処理を行い、
　次に、上記薄化したシリコン基板をエッチングにより除去して第１シリコン酸化膜を露出させ、
　更に、露出した第１シリコン酸化膜をエッチングにより除去して、支持基板上にシリコン酸化膜を介してシリコン活性層を有するハイブリッド基板を得ることを特徴とするハイブリッド基板の製造方法。
〔２〕　上記ＳＯＩ基板と支持基板の貼り合わせ温度を、１００℃以上２５０℃未満とすることを特徴とする〔１〕記載のハイブリッド基板の製造方法。
〔３〕　上記ＳＯＩ基板と支持基板の結合力を高める結合熱処理温度を、上記貼り合わせ温度に０~１００℃加算した温度（ただし、２５０℃未満とする）とすることを特徴とする〔１〕又は〔２〕記載のハイブリッド基板の製造方法。
〔４〕　２回目以降の結合熱処理温度をその１回前の結合熱処理温度よりも高くすることを特徴とする〔１〕~〔３〕のいずれかに記載のハイブリッド基板の製造方法。
〔５〕　上記１回目の結合熱処理の温度が２００℃以上２５０℃未満の場合、２回目以降の結合熱処理を省略することを特徴とする〔１〕~〔３〕のいずれかに記載のハイブリッド基板の製造方法。
〔６〕　上記１回目の研削薄化処理後のシリコン基板の厚さを１３０μｍ以上２００μｍ以下とすることを特徴とする〔１〕~〔５〕のいずれかに記載のハイブリッド基板の製造方法。
〔７〕　上記最終回の研削薄化処理後のシリコン基板の厚さを６０μｍ以上１００μｍ以下とすることを特徴とする〔１〕~〔６〕のいずれかに記載のハイブリッド基板の製造方法。
〔８〕　上記テラス部の幅は、１ｍｍ以上３ｍｍ以下であることを特徴とする〔１〕~〔７〕のいずれかに記載のハイブリッド基板の製造方法。
〔９〕　上記ＳＯＩ基板のシリコン活性層は、空孔型欠陥がなく、熱酸化により酸化誘起積層欠陥が発生しないものであることを特徴とする〔１〕~〔８〕のいずれかに記載のハイブリッド基板の製造方法。
〔１０〕　上記支持基板は、石英ガラス、ホウ珪酸ガラス又はサファイアからなることを特徴とする〔１〕~〔９〕のいずれかに記載のハイブリッド基板の製造方法。
〔１１〕　上記ＳＯＩ基板と支持基板との貼り合わせの前に、上記支持基板について還元性雰囲気中の熱処理を行うことを特徴とする〔１〕~〔１０〕のいずれかに記載のハイブリッド基板の製造方法。
〔１２〕　上記支持基板のＳＯＩ基板と貼り合わされる面の所定幅の外周領域を中央部よりも凹むように薄くすることを特徴とする〔１〕~〔１１〕のいずれかに記載のハイブリッド基板の製造方法。
〔１３〕　〔１〕~〔１２〕のいずれかに記載のハイブリッド基板の製造方法により製造された、支持基板上にシリコン酸化膜を介してシリコン活性層を有するハイブリッド基板。
　本発明によれば、熱膨張率に差のある基板同士の貼り合わせであっても、所定温度に加熱して貼り合わせる分だけ熱処理温度を上げてＳＯＩ基板と支持基板の結合力を高めることができ、研削条件を工夫することで研削加工によって基板外周部におけるシリコン活性層の剥離等の不具合を防止しつつ、シリコン基板の薄化が可能となる。またこれにより、従来行われていた基板外周のトリミングを省略することができる。更に、ＳＯＩ基板の第１シリコン酸化膜をエッチングストップ層とすることでシリコン活性層の厚さを精度よく制御できる。
本発明に係るハイブリッド基板の製造方法における製造工程の一例を示す概略図であり、（ａ）はＳＯＩ基板の断面図、（ｂ）は支持基板（サファイア基板）の断面図、（ｃ）はＳＯＩ基板と支持基板を貼り合わせ、結合熱処理した状態を示す断面図、（ｄ）はシリコン基板を研削した状態を示す断面図、（ｅ）は残りのシリコン基板をエッチング除去した状態を示す断面図、（ｆ）は第１酸化膜をエッチング除去した状態を示す断面図、（９）は仕上げ研磨・洗浄した状態を示す断面図である。 試験例１のサファイア基板外周部におけるシリコン活性層の剥がれ状態を示す外観図である。 試験例６のサファイア基板外周部におけるシリコン活性層の剥がれ、浮き状態を示す外観図である。 サファイア基板外周部に島状のシリコン部のない例を示す外観図である。
　以下に、本発明に係るハイブリッド基板の製造方法の実施形態について説明する。
　本発明に係るハイブリッド基板の製造方法は、図１に示すように、ＳＯＩ基板の準備工程（工程１）、支持基板の準備工程（工程２）、ＳＯＩ基板及び／又は支持基板の表面活性化処理工程（工程３）、ＳＯＩ基板と支持基板の貼り合わせ工程（工程４）、結合熱処理工程（工程５）、シリコン基板の研削薄化工程（工程６）、薄化シリコン基板除去工程（工程７）、第１シリコン酸化膜除去工程（工程８）の順に処理を行うものである。
（工程１：ＳＯＩ基板の準備工程）
　シリコン基板１上に第１シリコン酸化膜２とシリコン活性層３とをこの順番で積層したものをＳＯＩ基板として準備する。このとき、そのシリコン基板１面外周部（外縁部）に上記シリコン活性層３を有しないテラス部を形成することが好ましい。
　ここで、シリコン基板１としては、特に限定されないが、例えばチョクラルスキー（ＣＺ）法により育成された単結晶をスライスして得られたもので、例えば直径が１００~３００ｍｍ、導電型がＰ型又はＮ型、抵抗率が１０Ω・ｃｍ程度のものが挙げられる。また、シリコン基板１の厚さは、取り扱い性と後述する研削薄化処理に要する時間の兼ね合いから、４５０~７７５μｍが好ましく、５００~６００μｍがより好ましい。
　ここで、数値範囲を示す「ＸＸＸ~ＹＹＹ」の記載はその上限下限を含むものである。例えば「１００~３００ｍｍ」は「１００ｍｍ以上３００ｍｍ以下」を意味する。
　第１シリコン酸化膜２は、いわゆるＢｏｘ層と呼ばれる二酸化ケイ素（ＳｉＯ２）絶縁膜であり、最終工程におけるエッチングストップ層となる。この第１シリコン酸化膜２の厚さは、エッチングで除去するＳｉ厚み（薄化シリコン基板の厚み）と使用するエッチング液のＳｉとＳｉＯ２の選択エッチング比から求めることができるものであり、詳しくは選択エッチング比から計算し更に面内の厚みムラやエッチングムラに対する余裕を含んで設定される。例えば、エッチングにより除去するＳｉ厚みが８０μｍ程度であれば、第１シリコン酸化膜２の膜厚は３００ｎｍ以上が好ましく、３００~５００ｎｍが好ましい範囲である。
　シリコン活性層３は、空孔型欠陥がなく（ＣＯＰ（Ｃｒｙｓｔａｌ　Ｏｒｇｉｎａｔｅｄ　Ｐａｒｔｉｃｌｅ）欠陥フリーであって）、熱酸化により酸化誘起積層欠陥（ＯＳＦ（Ｏｘｉｄａｔｉｏｎ　ｉｎｄｕｃｅｄ　Ｓｔａｃｋｉｎｇ　Ｆａｕｌｔ）欠陥）が発生しないものであることが好ましい。シリコン活性層３は、単結晶シリコンからなる薄膜であり、最終的に支持基板上でＳＯＩ層（半導体層）となる。
　シリコン活性層３の膜厚は、例えば１００~５００ｎｍが好ましく、１００~３００ｎｍがより好ましい。
　このような、ＳＯＩ基板は、イオン注入剥離法により作製されるものが好ましく、その場合、剥離後のシリコン薄膜表層において、イオン注入によりダメージを受けて結晶欠陥を生じている層をウェットエッチング又はドライエッチングにより除去したものとする。具体的には、第１シリコン酸化膜２を形成したシリコン基板１とイオン注入してイオン注入領域を所定深さのところに形成した他のシリコン基板とを貼り合わせた後、このイオン注入領域で他のシリコン基板を剥離させて上記ＳＯＩ基板とするものである。
　なお、シリコン基板１のエッジロールオフ（シリコン基板製造時のウェハＣＭＰ工程における研磨ダレ）の領域をテラス部とすることが好ましく、上記イオン注入剥離法において、第１シリコン酸化膜２を形成したシリコン基板１とイオン注入領域を形成した他のシリコン基板とを貼り合わせたときに、このテラス部では両者は接触しないことから、シリコン基板１のこの領域にはシリコン薄膜（シリコン活性層３となる薄膜）は転写されない（即ち、シリコン活性層３を有しない）こととなる。また、テラス部は、シリコン基板１のエッジロールオフを調整してシリコン基板の端部（外縁）から好ましくは幅１~３ｍｍ、より好ましくは２~３ｍｍの領域に形成されるようにするとよい。これにより、貼り合わせの段階でＳＯＩ基板のテラス部（即ち貼り合わせ基板の外周部幅１~３ｍｍの領域）ではＳＯＩ基板と支持基板とが接触せず、かつシリコン活性層３が存在しない領域となることから、後述するシリコン基板を研削薄化する段階でシリコン活性層３が局部的に剥離することをより防止することができる。なお、テラス部の幅が１ｍｍ未満では、ＳＯＩ基板と支持基板とを貼り合わせ、結合熱処理を施したとしても、シリコン基板を研削薄化する段階で外周部に局所的な応力がかかることにより、シリコン活性層が一部剥離するおそれがある。また、テラス部の幅が３ｍｍ超では、シリコン活性層の面積が小さくなることから好ましくない。
　なお、テラス部を設けない場合には、貼り合わせ相手の支持基板について、ＳＯＩ基板と貼り合わされる面の外周部が少なくとも上記テラス部の幅だけ中央部よりも凹むように薄くする（外周がだれた状態とする）と外周部の接合を防止でき、局所的に接合した部分でのトラブルを回避できる。そのトラブルとは、研削時に外周の接合された部分とされない部分とで研削ムラが生じ、その境界で砥石が引っ掛かり外周部のＳｉ基板を破損させることであり、これが発生すると剥がれたＳｉ片により表面を傷付けてしまう。
　ＳＯＩ基板にテラス部を設けた場合も同様の効果が得られる。
　次に、準備したＳＯＩ基板のシリコン活性層３表面に第２シリコン酸化膜４を形成する（図１（ａ））。第２シリコン酸化膜４は、シリコン活性層３を熱酸化させて形成するとよい。第２シリコン酸化膜４は、ＳＯＩ基板と支持基板とを強固に接合するためのものであり、その膜厚は５０~３００ｎｍが好ましい。膜厚が５０ｎｍ未満の場合は接合界面に閉じ込められた水分が拡散できずに熱処理中に凝集して水ぶくれの様になり、３００ｎｍ超の場合は酸化前のシリコン活性層３を厚くする必要があったり酸化処理時間が延びたりして生産性やコストに影響を与えるおそれがある。
（工程２：支持基板の準備工程）
　支持基板は、ハイブリッド基板のハンドル基板となる絶縁性の透明基板であり、例えば石英ガラス、ホウ珪酸ガラス又はサファイアからなるものが好ましい。この場合、支持基板は、ＳＯＩ基板とは熱膨張率が異なるものとなる。ここでは、例としてサファイア基板５を準備する（図１（ｂ））。
　支持基板（サファイア基板５）は、ＳＯＩ基板と貼り合わせる関係から該ＳＯＩ基板の外形寸法が同じであることが好ましく、ＳＯＩ基板（シリコン基板１）にオリエンテーションフラット（ＯＦ）やノッチがついている場合には支持基板にも同じオリエンテーションフラットやノッチを付けるとよい。
　なお、上記ＳＯＩ基板と支持基板との貼り合わせの前に、例えばサファイア基板５について還元性雰囲気中の熱処理を行うようにするとよい。サファイア基板５を予め還元性雰囲気中で熱処理した後にＳＯＩ基板と貼り合わせると、シリコン活性層３における欠陥数をより低減でき、洗浄することなくサファイア基板５の金属不純物が除去されて半導体製造ラインに投入可能なレベルとすることが可能である。
　このときの還元性雰囲気としては、例えば一酸化炭素、硫化水素、二酸化硫黄、水素、ホルムアルデヒドから選ばれるガス種又はそれらの組み合わせからなる還元性ガス、あるいは該還元性ガスと不活性ガスとの混合ガスからなる雰囲気が挙げられ、それらの中で、好ましくは少なくとも水素を含む雰囲気、即ち水素のみ又は水素を含む不活性ガスからなる雰囲気、より好ましくは水素のみからなる雰囲気である。
　熱処理温度の下限は、好ましくは６００℃以上であり、より好ましくは７００℃以上である。熱処理温度が６００℃未満ではサファイア基板５表面の金属除去の効果が不十分となる場合がある。
　熱処理温度の上限は、好ましくは１，１００℃以下であり、好ましくは９００℃以下である。熱処理温度が１，１００℃超ではハイブリッド基板のシリコン活性層３表面の欠陥数が逆に増加し、ハイブリッド基板として不適となるおそれがある。
　熱処理時間は、好ましくは１０秒~１２時間、より好ましくは１分~１時間である。熱処理時間が１０秒より短いと、サファイア基板５表面の金属除去が不十分となったり、ハイブリッド基板のシリコン活性層３表面の欠陥数の低減が不十分となるおそれがあり、１２時間より長いと熱処理コストの増加となる場合がある。
（工程３：ＳＯＩ基板及び／又は支持基板の表面活性化処理工程）
　貼り合わせの前に、ＳＯＩ基板の第２シリコン酸化膜４表面と、サファイア基板５の表面との双方もしくは片方に表面活性化処理を施す。
　表面活性化処理は、基板表面に反応性の高い未結合手（ダングリングボンド）を露出させること、又はその未結合手にＯＨ基が付与されることで活性化を図るものであり、例えばプラズマ処理又はイオンビーム照射による処理により行われる。
　プラズマで処理をする場合、例えば、真空チャンバ中にＳＯＩ基板及び／又はサファイア基板５を載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５~３０秒程度さらして、表面をプラズマ処理する。プラズマ用ガスとしては、ＳＯＩ基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。サファイア基板５を処理する場合は、水素ガス、アルゴンガス、窒素ガス、又はこれらの混合ガス等を用いる。この処理により、ＳＯＩ基板及び／又はサファイア基板５の表面の有機物が酸化して除去され、更に表面のＯＨ基が増加し、活性化する。
　また、イオンビーム照射による処理は、プラズマ処理で使用するガスを用いたイオンビームをＳＯＩ基板及び／又はサファイア基板５に照射して表面をスパッタする処理であり、表面の未結合手を露出させ、結合力を増すことが可能である。
（工程４：ＳＯＩ基板と支持基板の貼り合わせ工程）
　次に、ＳＯＩ基板とサファイア基板５とを室温（２５℃）より高温で、第２シリコン酸化膜４を介して貼り合わせる（図１（ｃ））。以下、この接合体を貼り合わせ基板という。このとき、貼り合わせ温度を１００℃以上２５０℃未満、好ましくは１００℃以上２２５℃以下、より好ましくは１５０℃以上２２５℃以下とするとよい。貼り合わせ温度が１００℃未満では、ＳＯＩ基板とサファイア基板５とがうまく接合しないおそれがあり、２５０℃以上では、ＳＯＩ基板とサファイア基板５との熱膨張率の差により、シリコン活性化層の剥がれや貼り合わせ基板の破損が発生する場合がある。
（工程５：結合熱処理工程）
　貼り合わせ後に、貼り合わせ基板に熱を加えて熱処理（結合熱処理）を行う。この熱処理により、ＳＯＩ基板とサファイア基板５の結合が強化される。このときの熱処理温度は、上記貼り合わせ温度に０~１００℃加算した温度であって、貼り合わせ基板がＳＯＩ基板とサファイア基板５の熱膨率の差の影響（熱応力）で破損しない温度（即ち、２５０℃未満とする）を選択することが好ましく、例えば、１５０℃以上２５０℃未満、好ましくは１５０℃以上２２５℃以下、より好ましくは１５０℃以上２００℃以下である。熱処理時間は、例えば１~２４時間である。
（工程６：シリコン基板の研削薄化工程）
　貼り合わせ基板におけるシリコン基板１を研削により薄化する。（図１（ｄ））。その厚さは最も薄くとも６０μｍまでが好ましい。薄化後のシリコン基板１’の厚さを６０μｍ未満とすると、貼り合わせ基板に対する研削加工時の局所的な応力の作用により、シリコン活性層３の剥離が貼り合わせ基板の外周部側に発生するおそれがある。
　この研削加工は、ウェハ加工に使用されるバックグラインド装置（例えば、（株）東京精密製、ＰＧ２００）を使用すると良く、研削後に研磨を行い表層のダメージを除去しておくと良い。また、使用する研削ツールは研削量とダメージ厚みから選び、更にダメージ層を薄くするために番手を変えて２段階で研削すると良い。例えば、研削スピードを得るために１段目を＃３２０~６００の研削ツールを使用し、研削したい厚みの２／３~３／４の研削を行う。そして、２段目は＃１２００~２０００の研削ツールを使用し研磨代を残し研削を行う。最後に、２段目の研削ダメージを除去できる程度に、又は鏡面加工程度に研磨を行う。最後に研磨を行うことで次の結合熱処理時の破損を防止することができる。
　また、上記ＳＯＩ基板と支持基板の結合力を高める結合熱処理（工程５）と、上記貼り合わせ基板のシリコン基板１を研削して薄化する研削薄化処理（工程６）との組み合わせを少なくとも２回繰り返して行うものとし、２回目の熱処理温度を１回目の熱処理温度よりも高くすることが好ましい。詳しくは、次の手順で行うとよい。
（工程５（１））貼り合わせ基板を１５０℃以上２００℃未満に加熱して、１回目の結合熱処理を行う。熱処理時間は１~２４時間である。
（工程６（１））貼り合わせ基板におけるシリコン基板１を研削により薄化する（１回目研削薄化処理）。１回目の研削薄化処理後のシリコン基板の厚さを好ましくは１３０~２００μｍ、より好ましくは１３０~１７０μｍとする。このとき、上述した２段階の研削加工（１段目の研削−２段目の研削−研磨）を行うことが好ましい。
（工程５（２））貼り合わせ基板を２００℃以上２５０℃未満に加熱して、２回目（工程５、６の組み合わせが３回以上の場合は最終回）の結合熱処理を行う。熱処理時間は１~２４時間である。
（工程６（２））貼り合わせ基板におけるシリコン基板１を研削により更に薄化する（２回目研削薄化処理）。２回目（工程５、６の組み合わせが３回以上の場合は最終回）の研削薄化処理後のシリコン基板の厚さを好ましくは６０~１００μｍ、より好ましくは６０~８５μｍとする。このときの研削加工条件は、加工痕やダメージを残すと次工程のエッチング時の安定性に影響を及ぼすので、上述した２段階の研削を行い、その１段目を＃６００以上の研削ツールを使用し、２段目は＃２０００以上の研削ツールを使用する。ここでは、シリコン基板１の外周部の剥がれの危険性から研磨を行わず、この面からも細かい粒子の研削ツールを選択するのが好ましい。
　段階的にシリコン基板１を薄化しつつ、薄化の都度、より高温の結合熱処理によってＳＯＩ基板と支持基板の結合力を高めるので、研削加工によるシリコン活性層３の剥離や貼り合わせ基板の破損をより確実に防ぐことが可能となる。
（工程７：薄化シリコン基板除去工程）
　上記のように薄化したシリコン基板１’をエッチングにより除去して第１シリコン酸化膜２を露出させる（図１（ｅ））。エッチングは、シリコンウェハエッチング液として硝酸、フッ酸などからなる電子工業用の混酸を用いてスピンエッチング装置により行うことが好ましい。
（工程８：第１シリコン酸化膜除去工程）
　次に、露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去してシリコン活性層３を露出させる（図１（ｆ））。得られるシリコン活性層３の厚み分布は、元々のＳＯＩ基板の厚み分布と同等であるのでイオン注入剥離法のものと遜色ないものとなる。また、使用するＳＯＩ基板にテラス部と呼ぶ活性層のない外周部を１~３ｍｍ設けることで、貼り合わせ基板としたときの外周部の余計な接合に起因するＳｉ島の生成を防止でき、より高品質な複合基板を得ることができる。更に、使用するＳＯＩ基板は、シリコン活性層を欠陥フリー（ＣＯＰフリー）で、かつ熱酸化により酸化誘起積層欠陥（ＯＳＦ欠陥）の生じないように作製されたものとするので、イオン注入剥離法では得られない良質なシリコン薄膜が得られる。
　最後に、シリコン活性層３を所望の厚さまで仕上げ研磨し、洗浄して、支持基板（サファイア基板５）上にシリコン活性層３を有するＳＯＩ構造の多層膜複合基板（ハイブリッド基板）を得る（図１（ｇ））。
　以下に、試験例を挙げて、本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。
［試験例１］
　上述したハイブリッド基板の製造方法の工程１~工程８を以下の条件で行い、ハイブリッド基板を作製した。
（工程１）ＳＯＩ基板として、直径１５０ｍｍ、厚さ５２５μｍ、４７．５ｍｍＯＦ付きの基板を用意した。なお、シリコン活性層３等の厚さは作製するデバイスにもよるが、本試験例では表層から、第２シリコン酸化膜４（ＳｉＯ２）；２００ｎｍ／シリコン活性層３；３８０ｎｍ／第１シリコン酸化膜２（ＳｉＯ２）；３００ｎｍとした（図１（ａ））。なお、第２シリコン酸化膜４は、ＳＯＩ基板のシリコン活性層を熱酸化して得た酸化膜であり、第１シリコン酸化膜２は、ＳＯＩ基板の埋め込み酸化膜（Ｂｏｘ層）である。また、ＳＯＩ基板の外周にテラス部を幅２ｍｍとなるように形成した。
（工程２）支持基板として、材質：サファイア、直径１５０ｍｍ、厚さ６００μｍ、４７．５ｍｍＯＦ付きのサファイア基板５を用意した。
（工程３）ＳＯＩ基板及びサファイア基板５の貼り合わせる面を減圧窒素雰囲気中にて１００Ｗのプラズマを照射することで活性化処理を行った。
（工程４）ＳＯＩ基板とサファイア基板５とを室温（２５℃）で貼り合わせた。
　次に、ＳＯＩ基板と支持基板の結合力を高める結合熱処理（工程５）と、上記貼り合わせ基板のシリコン基板１を研削して薄化する研削薄化処理（工程６）との組み合わせを２回繰り返して行った。
（工程５（１））貼り合わせ基板を１５０℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが１５０μｍになるまで研削加工した。このときの研削加工条件は、１段目の研削で１８０μｍまで薄くし、２段目の研削で更に１５０μｍ近くまで薄くし、最後に研磨で１５０μｍに仕上げた。その結果、外観は良好であった。
　なお、以降の試験例においても１回目の研削加工（工程６（１））において１段目の研削−２段目の研削−仕上げ研磨の手順で処理を行った。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））貼り合わせ基板を１５０℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが５０μｍになるまで研削加工した。このときの研削加工条件は、シリコン基板１の厚さとして、１段目の研削で１００μｍまで薄くし、２段目の研削で更に５０μｍへ仕上げた。
　その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板１の剥離が認められた。
　なお、以降の試験例においても２回目の研削加工（工程６（２））において１段目の研削−２段目の研削の手順で処理を行った。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、図２に示すように、シリコン活性層３の外周部分に剥がれが認められた。
［試験例２］
　試験例１において、２回目の研削加工（工程６（２））を行わず、それ以外は試験例１と同様にして、ハイブリッド基板を作製した。その結果、シリコン活性層３の外周部分に剥がれが認められた。
［試験例３］
　試験例１において、２回目の結合熱処理（工程５（２））の熱処理温度を１７５℃にしたところ、貼り合わせ基板の外周部分に接合部からのシリコン基板１の剥がれが認められ、以降の処理を行わなかった。
［試験例４］
　試験例１において、１回目の結合熱処理（工程５（１））の熱処理温度を１７５℃にしたところ、貼り合わせ基板の外周部分に接合部からのシリコン基板１の剥がれが認められ、以降の処理を行わなかった。
［試験例５］
　試験例１において、外周トリミング以降の処理を以下の条件に変更して行った。
　貼り合わせ基板の外周を１ｍｍだけトリミングする加工を行った。
（工程５（２））貼り合わせ基板を１７０℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが５０μｍになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。
　次いで、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
［試験例６］
　試験例１において、外周トリミング以降の処理を以下の条件に変更して行った。
　貼り合わせ基板の外周を１ｍｍだけトリミングする加工を行った。
（工程５（２））貼り合わせ基板を１７５℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板に基板の剥がれが認められた。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが５０μｍになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板１の剥離が認められた。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、図３に示すように、シリコン活性層３の外周部分に剥がれや浮きが認められた。
［試験例７］
　試験例１において、貼り合わせ工程（工程４）以降の処理を以下の条件に変更して行った。
（工程４）ＳＯＩ基板とサファイア基板５とを１００℃に加熱しながら、当接させ、貼り合わせた。
　次に、ＳＯＩ基板と支持基板の結合力を高める結合熱処理（工程５）と、上記貼り合わせ基板のシリコン基板１を研削して薄化する研削薄化処理（工程６）との組み合わせを２回繰り返して行った。
（工程５（１））貼り合わせ基板を１５０℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが１５０μｍになるまで研削加工した。その結果、外観は良好であった。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））貼り合わせ基板を１７５℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが５０μｍになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板１の剥離が認められた。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、シリコン活性層３の外周部分に剥がれが認められた。研削加工時に研削ホイールが引っ掛かる状態となり、シリコン基板１を剥がす応力が作用するためと推定される。
［試験例８］
　試験例７において、工程５（２）の結合熱処理温度を２００℃とし、２回目の研削加工処理（工程６（２））として、貼り合わせ基板におけるシリコン基板１を厚さが８０μｍになるまで研削加工したところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程７、８として、試験例７と同様に、エッチングしてシリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。最後に、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
［試験例９］
　試験例１において、貼り合わせ工程（工程４）以降の処理を以下の条件に変更して行った。
（工程４）ＳＯＩ基板とサファイア基板５とを１２０℃に加熱しながら、当接させ、貼り合わせた。
　次に、ＳＯＩ基板と支持基板の結合力を高める結合熱処理（工程５）と、上記貼り合わせ基板のシリコン基板１を研削して薄化する研削薄化処理（工程６）との組み合わせを２回繰り返して行った。
（工程５（１））貼り合わせ基板を１５０℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが１５０μｍになるまで研削加工した。その結果、外観は良好であった。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））貼り合わせ基板を２００℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが８０μｍになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。
　次いで、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
［試験例１０］
　試験例１において、貼り合わせ工程（工程４）以降の処理を以下の条件に変更して行った。
（工程４）ＳＯＩ基板とサファイア基板５とを１５０℃に加熱しながら、当接させ、貼り合わせた。
　次に、ＳＯＩ基板と支持基板の結合力を高める結合熱処理（工程５）と、上記貼り合わせ基板のシリコン基板１を研削して薄化する研削薄化処理（工程６）との組み合わせを２回繰り返して行った。
（工程５（１））貼り合わせ基板を１７５℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが１２０μｍになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板１の剥離が認められた。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））貼り合わせ基板を２００℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが８０μｍになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板１の剥離が認められた。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、シリコン活性層３の外周部分に剥がれが認められた。研削加工時に研削ホイールが引っ掛かる状態となり、シリコン基板１を剥がす応力が作用するためと推定される。
［試験例１１］
　試験例１０において、工程６（１）以降の処理を以下の条件に変更して行った。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが１５０μｍになるまで研削加工した。その結果、外観は良好であった。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））貼り合わせ基板を２００℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが６０μｍになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。
　次いで、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
［試験例１２］
　試験例１０において、工程６（１）以降の処理を以下の条件に変更して行った。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが２００μｍになるまで研削加工した。その結果、外観は良好であった。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））貼り合わせ基板を２００℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが７５μｍになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。
　次いで、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
［試験例１３］
　試験例１において、貼り合わせ工程（工程４）以降の処理を以下の条件に変更して行った。
（工程４）ＳＯＩ基板とサファイア基板５とを１７５℃に加熱しながら、当接させ、貼り合わせた。
　次に、ＳＯＩ基板と支持基板の結合力を高める結合熱処理（工程５）と、上記貼り合わせ基板のシリコン基板１を研削して薄化する研削薄化処理（工程６）との組み合わせを２回繰り返して行った。
（工程５（１））貼り合わせ基板を１７５℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが１５０μｍになるまで研削加工した。その結果、外観は良好であった。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））貼り合わせ基板を２００℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが５０μｍになるまで研削加工した。その結果、貼り合わせ基板の外観が良好である場合と、外周部分に接合部からのシリコン基板１の剥離が認められる場合とがあった。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、研削加工後の貼り合わせ基板の外観が良好なものはシリコン活性層３の外観は良好であった。一方、研削加工後の貼り合わせ基板の外周に剥がれが認められたものは、シリコン活性層３の外周部分に剥がれが認められた。外周部分に剥がれが認められる場合には、研削加工時に研削ホイールが引っ掛かる状態となり、シリコン基板１を剥がす応力が作用するためと推定される。
　シリコン活性層３の良好なものについて、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
　この試験例１３の結果より、５０μｍまでの薄化は（研削時に外周の浮いた部分が引っ掛かり剥離を起こす可能性が高く）安定しているとは言いがたく、５０μｍよりも厚く残した方がよい。好ましくは６０μｍ以上である。
［試験例１４］
　試験例１３において、２回目の研削加工処理（工程６（２））として、貼り合わせ基板におけるシリコン基板１を厚さが７５μｍになるまで研削加工したところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程７、８として、試験例１３と同様に、エッチングしてシリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。最後に、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
［試験例１５］
　試験例１３において、２回目の研削加工処理（工程６（２））として、貼り合わせ基板におけるシリコン基板１を厚さが８５μｍになるまで研削加工したところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程７、８として、試験例１３と同様に、エッチングしてシリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。最後に、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
［試験例１６］
　試験例１３において、貼り合わせ基板の外周を１ｍｍだけトリミングする加工を行い、それ以外は試験例１３と同様に、２回目の研削加工処理（工程６（２））まで行ったところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程７、８として、試験例１３と同様に、エッチングしてシリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。最後に、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
　トリミング加工があると、シリコン活性層３の外周部分の剥がれ等がなく、有利であるが、試験例１４、１５のように、結合熱処理温度を増加させることで貼り合わせ基板の結合力が上がり、適切な研削加工を行えば、トリミング加工がなくても、基板外周の剥がれは生じない。
［試験例１７］
　試験例１において、貼り合わせ工程（工程４）以降の処理を以下の条件に変更して行った。
（工程４）ＳＯＩ基板とサファイア基板５とを２２５℃に加熱しながら、当接させ、貼り合わせた。
　次に、ＳＯＩ基板と支持基板の結合力を高める結合熱処理（工程５）と、上記貼り合わせ基板のシリコン基板１を研削して薄化する研削薄化処理（工程６）との組み合わせを２回繰り返し行った。なお、本試験例の条件では２回目の結合熱処理を省略した。
（工程５（１））貼り合わせ基板を２２５℃、２４時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。なお、貼り合わせ基板の反りが大きく、以降の研削加工が難しかったが加工可能であった。
（工程６（１））貼り合わせ基板におけるシリコン基板１を厚さが１５０μｍになるまで研削加工した。その結果、外観は良好であった。
　貼り合わせ基板の外周のトリミング加工は行わなかった。
（工程５（２））上記１回目の結合熱処理によってＳＯＩ基板とサファイア基板５との間で十分な結合が得られることが分かったため、２回目の結合熱処理を省略した。
（工程６（２））貼り合わせ基板におけるシリコン基板１を厚さが５０μｍになるまで研削加工した。その結果、外観は良好であった。
（工程７）薄化後のシリコン基板１’を電子工業用混酸（鏡面化処理液ＳｉエッチＥ、日本化成（株）製）を用いて、スピンエッチングして除去した。
（工程８）最後に露出した第１シリコン酸化膜２をフッ化水素水溶液によりエッチングして除去し、シリコン活性層３を露出させた。その結果、シリコン活性層３の外観は良好であった。
　最後に、シリコン活性層３を厚さ２８０ｎｍになるまで研磨して薄膜化し、ＳＯＩ構造のハイブリッド基板を得た。
　以上の結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　なお、ＳＯＩ基板にテラス部（シリコン活性層の無い部分）が無い場合、例えば上記試験例１４の条件であっても、貼り合わせ基板において、その外周部に接合できた部分と結合力が弱く剥がれる部分とができ、最終的に接合できた部分が島状に残るようになる場合がある。即ち、部分的な接合部分が最終的にハイブリッド基板においても島状にシリコンが残り、その島状シリコン部が後の工程で脱落し歩留り低下を生じる不具合となる場合がある。その不具合を防止するために、支持基板（サファイア基板５）のＳＯＩ基板と貼り合わされる面の所定幅の外周領域を中央部よりも凹むように薄くし、接合しないようにすることが好ましい。更に、ＳＯＩ基板にテラス部を設けた場合でも、ＳＯＩ基板のテラス部とサファイア基板５の未接合部（上記厚さを薄くした部分）の幅を同じにすることで、図４に示すように、島状のシリコン部は形成されず、貼り合わせ基板の外周部に生じる不具合をより確実に防止できる。
　また、試験例１７に示すように、１回目の結合熱処理の温度が２００℃以上２５０℃未満の場合にはその結合熱処理だけでＳＯＩ基板と支持基板とを十分に結合できるため、２回目の結合熱処理を省略することができる。この場合、工程５、６（結合熱処理、研削加工）の組み合わせが３回以上のときは２回目以降の結合熱処理を省略することができる。
　なお、これまで本発明を実施形態をもって説明してきたが、本発明はその実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１、１’　シリコン基板
２　第１シリコン酸化膜（Ｂｏｘ層）
３　シリコン活性層
４　第２シリコン酸化膜
５　サファイア基板（支持基板）

Claims (13)

  1. 　シリコン基板上に第１シリコン酸化膜とシリコン活性層とをこの順番で積層してなり、該シリコン基板面外周部に上記シリコン活性層を有しないテラス部を形成したＳＯＩ基板を準備し、
    　該ＳＯＩ基板のシリコン活性層表面に第２シリコン酸化膜を形成し、
    　上記ＳＯＩ基板と該ＳＯＩ基板と熱膨張率の異なる支持基板とを貼り合わせるに際し、該ＳＯＩ基板及び／又は支持基板の貼り合わせる面を活性化処理し、
    　上記ＳＯＩ基板と支持基板とを室温より高温で第２シリコン酸化膜を介して貼り合わせて貼り合わせ基板とし、
    　次いで、上記貼り合わせ基板についてＳＯＩ基板と支持基板の結合力を高める結合熱処理と、上記シリコン基板を研削して薄化する研削薄化処理との組み合わせを少なくとも２回繰り返して行うに際し、１回目の結合熱処理の温度を上記貼り合わせの温度以上とし、１回目の研削薄化処理後のシリコン基板の厚さを最も薄くとも１３０μｍまでとし、最終回の結合熱処理の温度を２００℃以上２５０℃未満とし、最終回の研削薄化処理後のシリコン基板の厚さを最も薄くとも６０μｍまでとして上記結合熱処理及び研削薄化処理を行い、
    　次に、上記薄化したシリコン基板をエッチングにより除去して第１シリコン酸化膜を露出させ、
    　更に、露出した第１シリコン酸化膜をエッチングにより除去して、支持基板上にシリコン酸化膜を介してシリコン活性層を有するハイブリッド基板を得ることを特徴とするハイブリッド基板の製造方法。
  2. 　上記ＳＯＩ基板と支持基板の貼り合わせ温度を、１００℃以上２５０℃未満とすることを特徴とする請求項１記載のハイブリッド基板の製造方法。
  3. 　上記ＳＯＩ基板と支持基板の結合力を高める結合熱処理温度を、上記貼り合わせ温度に０~１００℃加算した温度（ただし、２５０℃未満とする）とすることを特徴とする請求項１又は２記載のハイブリッド基板の製造方法。
  4. 　２回目以降の結合熱処理温度をその１回前の結合熱処理温度よりも高くすることを特徴とする請求項１~３のいずれか１項記載のハイブリッド基板の製造方法。
  5. 　上記１回目の結合熱処理の温度が２００℃以上２５０℃未満の場合、２回目以降の結合熱処理を省略することを特徴とする請求項１~３のいずれか１項記載のハイブリッド基板の製造方法。
  6. 　上記１回目の研削薄化処理後のシリコン基板の厚さを１３０μｍ以上２００μｍ以下とすることを特徴とする請求項１~５のいずれか１項記載のハイブリッド基板の製造方法。
  7. 　上記最終回の研削薄化処理後のシリコン基板の厚さを６０μｍ以上１００μｍ以下とすることを特徴とする請求項１~６のいずれか１項記載のハイブリッド基板の製造方法。
  8. 　上記テラス部の幅は、１ｍｍ以上３ｍｍ以下であることを特徴とする請求項１~７のいずれか１項記載のハイブリッド基板の製造方法。
  9. 　上記ＳＯＩ基板のシリコン活性層は、空孔型欠陥がなく、熱酸化により酸化誘起積層欠陥が発生しないものであることを特徴とする請求項１~８のいずれか１項記載のハイブリッド基板の製造方法。
  10. 　上記支持基板は、石英ガラス、ホウ珪酸ガラス又はサファイアからなることを特徴とする請求項１~９のいずれか１項記載のハイブリッド基板の製造方法。
  11. 　上記ＳＯＩ基板と支持基板との貼り合わせの前に、上記支持基板について還元性雰囲気中の熱処理を行うことを特徴とする請求項１~１０のいずれか１項記載のハイブリッド基板の製造方法。
  12. 　上記支持基板のＳＯＩ基板と貼り合わされる面の所定幅の外周領域を中央部よりも凹むように薄くすることを特徴とする請求項１~１１のいずれか１項記載のハイブリッド基板の製造方法。
  13. 　請求項１~１２のいずれか１項記載のハイブリッド基板の製造方法により製造された、支持基板上にシリコン酸化膜を介してシリコン活性層を有するハイブリッド基板。
PCT/JP2014/061807 2013-05-01 2014-04-21 ハイブリッド基板の製造方法及びハイブリッド基板 WO2014178356A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US14/785,724 US9741603B2 (en) 2013-05-01 2014-04-21 Method for producing hybrid substrate, and hybrid substrate
KR1020157030444A KR102229397B1 (ko) 2013-05-01 2014-04-21 하이브리드 기판의 제조 방법 및 하이브리드 기판
SG11201508969QA SG11201508969QA (en) 2013-05-01 2014-04-21 Method for producing hybrid substrate, and hybrid substrate
EP14792333.8A EP2993686B1 (en) 2013-05-01 2014-04-21 Method for producing hybrid substrate
CN201480024384.9A CN105190835B (zh) 2013-05-01 2014-04-21 混合基板的制造方法和混合基板
JP2015514836A JP6168143B2 (ja) 2013-05-01 2014-04-21 ハイブリッド基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-096512 2013-05-01
JP2013096512 2013-05-01

Publications (1)

Publication Number Publication Date
WO2014178356A1 true WO2014178356A1 (ja) 2014-11-06

Family

ID=51843484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/061807 WO2014178356A1 (ja) 2013-05-01 2014-04-21 ハイブリッド基板の製造方法及びハイブリッド基板

Country Status (7)

Country Link
US (1) US9741603B2 (ja)
EP (1) EP2993686B1 (ja)
JP (1) JP6168143B2 (ja)
KR (1) KR102229397B1 (ja)
CN (1) CN105190835B (ja)
SG (1) SG11201508969QA (ja)
WO (1) WO2014178356A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013212A1 (ja) * 2017-07-14 2019-01-17 信越化学工業株式会社 高熱伝導性のデバイス基板およびその製造方法
EP3413464A4 (en) * 2016-02-02 2019-09-18 Shin-Etsu Chemical Co., Ltd. COMPOSITE SUBSTRATE AND PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
JP2021082828A (ja) * 2015-03-24 2021-05-27 ソイテックＳｏｉｔｅｃ 基板の表面の金属汚染物を減少させるための方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US11211259B2 (en) * 2018-04-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for embedded gettering in a silicon on insulator wafer
FR3087297B1 (fr) * 2018-10-12 2021-01-08 Commissariat Energie Atomique Procede de transfert de film mince
US11232974B2 (en) * 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer
KR102250895B1 (ko) * 2019-12-23 2021-05-12 주식회사 현대케피코 반도체 소자의 제조방법
CN112599470A (zh) * 2020-12-08 2021-04-02 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法
KR102427718B1 (ko) 2021-01-11 2022-08-01 주식회사 트랜스코스모스코리아 양방향 화면공유를 통한 보이는 고객상담서비스 시스템 및 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004513517A (ja) * 2000-11-06 2004-04-30 コミツサリア　タ　レネルジー　アトミーク ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法
JP2010278339A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｉ基板の製造方法
JP2011071487A (ja) 2009-09-28 2011-04-07 Soi Tec Silicon On Insulator Technologies 層の貼り合わせおよび転写プロセス
JP2011181919A (ja) * 2010-03-02 2011-09-15 Soitec Silicon On Insulator Technologies 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
JP2012509581A (ja) * 2008-11-19 2012-04-19 ソワテク ヘテロ構造を作製するためのサファイア基板の表面の前処理
WO2013058292A1 (ja) * 2011-10-17 2013-04-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
KR100401655B1 (ko) * 2001-01-18 2003-10-17 주식회사 컴텍스 ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2938975B1 (fr) * 2008-11-24 2010-12-31 Soitec Silicon On Insulator Procede de realisation d'une heterostructure de type silicium sur saphir
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US9299556B2 (en) * 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
CN102130037B (zh) * 2010-12-27 2013-03-13 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
EP2879177B1 (en) * 2012-07-25 2020-08-19 Shin-Etsu Chemical Co., Ltd. Method for producing sos substrates, and sos substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004513517A (ja) * 2000-11-06 2004-04-30 コミツサリア　タ　レネルジー　アトミーク ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法
JP2012509581A (ja) * 2008-11-19 2012-04-19 ソワテク ヘテロ構造を作製するためのサファイア基板の表面の前処理
JP2010278339A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｉ基板の製造方法
JP2011071487A (ja) 2009-09-28 2011-04-07 Soi Tec Silicon On Insulator Technologies 層の貼り合わせおよび転写プロセス
JP2011181919A (ja) * 2010-03-02 2011-09-15 Soitec Silicon On Insulator Technologies 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
WO2013058292A1 (ja) * 2011-10-17 2013-04-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ISHIKAWA Y, EXTENDED ABSTRACTS OF THE INTERNATIONAL CONFERENCE ON SOLID STATE DEVICES AND MATERIALS, September 1998 (1998-09-01), pages 182 - 183, XP008181414 *
See also references of EP2993686A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082828A (ja) * 2015-03-24 2021-05-27 ソイテックＳｏｉｔｅｃ 基板の表面の金属汚染物を減少させるための方法
JP7160469B2 (ja) 2015-03-24 2022-10-25 ソイテック 基板の表面の金属汚染物を減少させるための方法
EP3413464A4 (en) * 2016-02-02 2019-09-18 Shin-Etsu Chemical Co., Ltd. COMPOSITE SUBSTRATE AND PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
US11245377B2 (en) 2016-02-02 2022-02-08 Shin-Etsu Chemical Co., Ltd. Composite substrate and method of manufacturing composite substrate
WO2019013212A1 (ja) * 2017-07-14 2019-01-17 信越化学工業株式会社 高熱伝導性のデバイス基板およびその製造方法
JPWO2019013212A1 (ja) * 2017-07-14 2020-04-16 信越化学工業株式会社 高熱伝導性のデバイス基板およびその製造方法
US11361969B2 (en) 2017-07-14 2022-06-14 Shin-Etsu Chemical Co., Ltd. Device substrate with high thermal conductivity and method of manufacturing the same

Also Published As

Publication number Publication date
EP2993686B1 (en) 2021-05-26
JP6168143B2 (ja) 2017-07-26
EP2993686A1 (en) 2016-03-09
EP2993686A4 (en) 2016-11-30
CN105190835A (zh) 2015-12-23
KR102229397B1 (ko) 2021-03-17
CN105190835B (zh) 2018-11-09
US9741603B2 (en) 2017-08-22
JPWO2014178356A1 (ja) 2017-02-23
SG11201508969QA (en) 2015-12-30
US20160071761A1 (en) 2016-03-10
KR20160002814A (ko) 2016-01-08

Similar Documents

Publication Publication Date Title
JP6168143B2 (ja) ハイブリッド基板の製造方法
TWI588914B (zh) Transparent SOI wafer manufacturing method
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JPH11307747A (ja) Ｓｏｉ基板およびその製造方法
JP6160616B2 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP2001257139A (ja) 半導体基板とその作製方法
EP1965413B1 (en) Method for manufacturing soi substrate
JP2010092909A (ja) Ｓｏｉウェーハの製造方法
JPH11354761A (ja) Ｓｏｉ基板及びその製造方法
JP2006165062A (ja) Ｓｏｉウェーハの製造方法
JP4581349B2 (ja) 貼合せｓｏｉウェーハの製造方法
US7902043B2 (en) Method of producing bonded wafer
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
JP2004087767A (ja) Ｓｏｉウエーハの製造方法
JPH08115861A (ja) 張り合わせ半導体基板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480024384.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14792333

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015514836

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2014792333

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14785724

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157030444

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE