JP6160616B2 - Ｓｏｓ基板の製造方法及びｓｏｓ基板 - Google Patents

Ｓｏｓ基板の製造方法及びｓｏｓ基板 Download PDF

Info

Publication number
JP6160616B2
JP6160616B2 JP2014526880A JP2014526880A JP6160616B2 JP 6160616 B2 JP6160616 B2 JP 6160616B2 JP 2014526880 A JP2014526880 A JP 2014526880A JP 2014526880 A JP2014526880 A JP 2014526880A JP 6160616 B2 JP6160616 B2 JP 6160616B2
Authority
JP
Japan
Prior art keywords
substrate
sos
sapphire substrate
silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014526880A
Other languages
English (en)
Other versions
JPWO2014017368A1 (ja
Inventor
小西　繁
繁 小西
芳宏 久保田
芳宏 久保田
川合　信
信 川合
昌次 秋山
昌次 秋山
永田　和寿
和寿 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of JPWO2014017368A1 publication Critical patent/JPWO2014017368A1/ja
Application granted granted Critical
Publication of JP6160616B2 publication Critical patent/JP6160616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors

Description

本発明は、サファイア基板上に単結晶シリコン層を貼り合わせ法により形成するＳＯＳ基板の製造方法及び該製造方法で製造される安価で、金属汚染がなく、かつ単結晶シリコン層の欠陥の少ないＳＯＳ基板に関する。
従来、高絶縁性で熱伝導率も高く、且つ高周波領域での損失が小さい特性を持つサファイアを支持基板として、Ｓｉｌｉｃｏｎ−Ｏｎ−Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板のハイブリッド基板が高周波領域のデバイスとして用いられている。
ＳＯＳの製法として、サファイア基板にシリコンをヘテロエピ成長させることがよく知られているが、この方法はサファイアとシリコンとの格子定数差に起因した欠陥が多数発生する欠点を有している（例えば、非特許文献１）。
上記問題に鑑み、水素イオンを注入したシリコン基板をサファイア基板と貼り合わせ、水素イオン注入層を脆化し、剥離することによって、単結晶シリコン薄膜をサファイア基板上に転写する方法が提案されている（例えば、特開２０１０−２７８３３７号公報（特許文献１））。
ＳＯＳ基板では、サファイア基板とシリコン層との格子定数が近いことにより、サファイア基板としては基板の面方位としてＲ面のものが、シリコン基板としては基板の面方位として（１００）面のものがよく使用されているが、Ｒ面のサファイア基板では、異方性があるため、熱膨張係数や熱伝導係数に異方性が現れ、ＭＯＳ−ＦＥＴ作製後の閾値電圧に面内でばらつきが生じるなどの問題点が指摘されている（国際公開第２０１１／０７７６０８号（特許文献２））。
そのため、特許文献２では、Ｃ面のサファイア基板の方が異方性が少なく、デバイスの面内均一性を向上させることができることが述べられている。更に、Ｃ面サファイア基板は、ＬＥＤ等光学デバイスで多用されていることから、Ｒ面サファイア基板に比べ安価で入手することができ、ＳＯＳ基板及びそれを用いたデバイスの低コスト化が可能である等の利点が述べられている。
特開２０１０−２７８３３７号公報 国際公開第２０１１／０７７６０８号 特開平１１−７４５６２号公報 特開２００４−１１１８４８号公報
Ｙｏｓｈｉｉ ｅｔ ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．２１ Ｓｕｐｐｌｅｍｅｎｔ ２１−１、ｐｐ．１７５−１７９（１９８２）
しかしながら、Ｃ面サファイア基板を用い、特許文献１で記載されている貼り合わせによってＳＯＳ基板を作製しても、使用したウェハによって単結晶シリコン膜の欠陥、例えばボイドやＯＳＦ（Ｏｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ；酸化誘起積層欠陥）状の欠陥の数にばらつきがあり、再現性よく欠陥の少ないＳＯＳ基板を作製することが困難であった。
また、サファイア基板自身の金属濃度、特に基板表面におけるＦｅの濃度が高いという問題があった。典型的なサファイア基板におけるＦｅの濃度は、１×１０11〜１×１０12ａｔｏｍｓ／ｃｍ2であるが、シリコンデバイス等で要求される値１×１０10ａｔｏｍｓ／ｃｍ2に比べて１〜２桁高い値となっている。そのため、上記金属濃度を持つＳＯＳは、半導体製造ラインを汚染するため、該半導体製造ラインに投入できない問題があった。また、金属濃度を下げるために、例えばシリコンウェハの洗浄で用いられているＳＣ−２（ＨＣｌ＋Ｈ2Ｏ2＋Ｈ2Ｏ）洗浄を行うことが考えられるが、この洗浄を施してもサファイア基板における金属濃度はなかなか減少せず、１×１０10ａｔｏｍｓ／ｃｍ2以下にするには洗浄を繰り返さなければならず、洗浄に要するコストや時間が増大する問題点があった。また、サファイア基板によっては、洗浄を繰り返してもＦｅの濃度が下がらないという問題点があった。
本発明は、上記事情に鑑みなされたもので、欠陥数が少なく、かつそのばらつきのないＳＯＳ基板を再現性よく作製でき、更に半導体製造ラインに投入可能なＳＯＳ基板の製造方法及び該製造方法で製造されたＳＯＳ基板を提供することを目的とする。
本発明者らは、上記課題を解決するため鋭意検討した結果、Ｃ面サファイア基板のオフ角の大きさにより、単結晶シリコン膜の欠陥数に違いがあることと、そのばらつきの主因は面方位であり、これを一定の範囲以下に維持することが極めて重要であることを見出した。また、オフ角の大きさが１度を超えると、単結晶シリコン膜の欠陥数が多くなり、使用するＣ面サファイア基板のオフ角を１度以下とすることで、欠陥数が少なくかつそのばらつきのないＳＯＳ基板を再現性よく作製できることを見出した。また、サファイア基板における金属不純物、特にＦｅの濃度については、サファイア基板を還元性雰囲気、特に水素を含む雰囲気下で熱処理をすることにより、サファイア基板表面における金属不純物濃度を大幅に低減できることを見出した。更に、上記熱処理をしたサファイア基板を用いて貼り合わせ法によりＳＯＳを作製すると、プロセスラインの汚染が極めて少なく、且つシリコン薄膜転写後のシリコン薄膜上の欠陥数が熱処理をしていない基板を使用した時に比べ、著しく少なくなることをも見出し本発明に至った。
なお、Ｃ面サファイア基板にオフ角を設けることについては、例えば、特開平１１−７４５６２号公報（特許文献３）に記載されているように、窒化物半導体層などをヘテロエピ成長させて形成する場合に、結晶性を良くする目的で意図的に形成されているが、本発明におけるように貼り合わせ法で単結晶の膜を転写する場合には、オフ角の効果は決して自明ではない。
また、サファイア基板を、水素を含む雰囲気で熱処理する手法は、例えばサファイア基板上に直接窒化物半導体層をエピタキシャル成長する前に処理することが知られており、例えば特開２００４−１１１８４８号公報（特許文献４）に記載されている。しかしながら、これはエピ成長した膜の結晶性を向上させることを目的としたものであり、本発明のように結晶性のよい単結晶基板同士の貼り合わせで単結晶の膜を転写して形成するものとは膜の形成方法が異なる。また、還元雰囲気で熱処理することが金属不純物濃度の減少に効果があることについては言及されていない。更に、上記熱処理を施したサファイア基板を用いてＳＯＳ基板を製造することについては記載されておらず、このときにサファイア支持基板上に形成したシリコン層の欠陥数低減に効果があることについても自明ではない。即ち、貼り合わせを行う前にサファイア基板を水素を含む雰囲気で貼り合わせ前に熱処理することが重要であり、このことにより、初めて金属不純物を除去でき、付帯効果として有機物等の異物も除去されるものである。その結果、貼り合わせ後の欠陥数を低減することができるものである。
これらの効果は、本発明者らにより初めて見出されたものである。
従って、本発明は、上記目的を達成するため、下記のＳＯＳ基板の製造方法及びＳＯＳ基板を提供する。
〔１〕 シリコン基板の表面からイオンを注入してイオン注入領域を形成し、上記シリコン基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域でシリコン基板を剥離させてサファイア基板上にシリコン層を有するＳＯＳ基板を得るＳＯＳ基板の製造方法であって、
上記サファイア基板の面方位がオフ角１度以下のＣ面であり、該サファイア基板を予め還元性雰囲気中７００〜１０００℃の熱処理温度で熱処理した後に上記シリコン基板と貼り合わせることを特徴とするＳＯＳ基板の製造方法。
〔２〕 上記サファイア基板の熱処理時間は、１０秒以上１２時間以下であることを特徴とする〔１〕に記載のＳＯＳ基板の製造方法。
〔３〕 上記熱処理後のサファイア基板表面の全反射蛍光Ｘ線分析法で検出されるＦｅの濃度が１．９×１０10ａｔｏｍｓ／ｃｍ2以下である〔１〕又は〔２〕に記載のＳＯＳ基板の製造方法。
〔４〕 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする〔１〕〜〔３〕のいずれかに記載のＳＯＳ基板の製造方法。
〔５〕 上記絶縁膜の厚さが３００ｎｍ以下であることを特徴とする〔１〕〜〔４〕のいずれかに記載のＳＯＳ基板の製造方法。
〔６〕 上記絶縁膜は、ＳｉＯxＮy（式中、ｘ＝０〜２、ｙ＝０〜１．５であり、ｘ＋ｙ＞０である。）であることを特徴とする〔１〕〜〔５〕のいずれかに記載のＳＯＳ基板の製造方法。
〔７〕 基板の面方位がオフ角１度以下のＣ面であり、基板表面の全反射蛍光Ｘ線分析法で検出されるＦｅの濃度が１．９×１０ 10 ａｔｏｍｓ／ｃｍ 2 以下であるサファイア基板上に厚さ２０〜３００ｎｍのシリコン酸化膜である絶縁膜を介してシリコン基板のイオン注入剥離膜であるシリコン層を有しており、フッ化水素溶液に浸漬した後に検出されるシリコン層の表面欠陥数が、ＳＯＳ基板の外径が１５０ｍｍφの場合に３０２個以下であるＳＯＳ基板。
本発明によれば、基板の面方位がオフ角１度以下のＣ面であるＣ面サファイア基板をシリコン基板と貼り合わせるので、シリコン層における欠陥数が少なく、かつそのばらつきが少ないＳＯＳ基板を製造することができる。また、サファイア基板を予め還元性雰囲気中で熱処理した後にシリコン基板と貼り合わせると、シリコン層における欠陥数をより低減でき、洗浄することなくサファイア基板の金属不純物が除去されて半導体製造ラインに投入可能なレベルとすることもできる。
本発明に係るＳＯＳ基板の製造方法における製造工程の一例を示す概略図であり、（ａ）はイオン注入されたシリコン基板の断面図、（ｂ）はサファイア基板の断面図、（ｃ）は水素雰囲気下での熱処理後のサファイア基板の断面図、（ｄ）はシリコン基板とサファイア基板を貼り合わせた状態を示す断面図、（ｅ）はイオン注入領域でシリコン基板を剥離させた状態を示す断面図、（ｆ）はＳＯＳ基板の断面図である。
以下、本発明に係るＳＯＳ基板の製造方法を図１に基づき、説明するが、本発明はこれに限定されるものではない。
本発明に係るＳＯＳ基板の製造方法は、図１に示すように、シリコン基板への水素イオン（希ガスイオン）注入工程（工程１）、サファイア基板の水素雰囲気下の熱処理工程（工程２）、シリコン基板及び／又はサファイア基板の表面活性化処理工程（工程３）、シリコン基板とサファイア基板の貼り合わせ工程（工程４）、可視光照射、剥離処理工程（工程５）、シリコン層薄化工程（工程６）の順に処理を行うものである。
（工程１：シリコン基板への水素イオン（希ガスイオン）注入工程）
まず、単結晶シリコン基板（ドナー基板）１の表面から水素イオン又は希ガス（即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン）イオンを注入し、基板中に層状のイオン注入領域（イオン注入層ともいう）３を形成する（図１（ａ））。
ここで、半導体基板である単結晶シリコン基板（以下、シリコン基板ともいう）１としては、特に限定されないが、例えばチョクラルスキー（ＣＺ）法により育成された単結晶をスライスして得られたもので、例えば直径が１００〜３００ｍｍ、導電型がＰ型又はＮ型、抵抗率が１０Ω・ｃｍ程度のものが挙げられる。
また、シリコン基板１の表面は、あらかじめ薄い絶縁膜２を形成しておいてもよい。絶縁膜２を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜２としては、例えばＳｉＯxＮy（式中、ｘ＝０〜２、ｙ＝０〜１．５であり、ｘ＋ｙ＞０である。）で表される酸化物、酸窒化物、窒化物等を用いることができる。
絶縁膜２の厚さは、好ましくは３００ｎｍ以下、より好ましくは５０ｎｍ以下、更に好ましくは２０ｎｍ以下である。絶縁膜２の厚さが３００ｎｍを超えると、該絶縁膜２はサファイアやシリコンに比べ、熱膨張係数の差のために、ＳＯＳ基板を高温で処理すると膜の割れや剥がれが生じやすくなる。又、絶縁膜２としてＳｉＯ2を用いた場合には、その熱伝導率が低いため、高パワーのデバイスを作製した場合には放熱性が悪く問題となる。その場合には、ＳｉＯ2よりも熱伝導性が良好な酸窒化物や窒化物、例えばＳｉ3Ｎ4等を絶縁膜２として用いてもよい。なお、絶縁膜２の厚さの下限値は特に規定されないが、ＳＯＳ基板製造時に発生するボイド発生を抑制する目的で２０ｎｍ以上であることが好ましい。
イオン注入領域３の形成方法は、特に限定されず、例えば、シリコン基板１の表面から所望の深さにイオン注入領域３を形成できるような注入エネルギーで、所定の線量の水素イオン又は希ガスイオンを注入する。このときの条件として、例えば注入エネルギーは５０〜１００ｋｅＶ、注入線量は２×１０16〜１×１０17／ｃｍ2とできる。注入される水素イオンとしては、２×１０16〜１×１０17（ａｔｏｍｓ／ｃｍ2）のドーズ量の水素イオン（Ｈ+）、又は１×１０16〜５×１０16（ａｔｏｍｓ／ｃｍ2）のドーズ量の水素分子イオン（Ｈ2 +）が好ましい。特に好ましくは、８．０×１０16（ａｔｏｍｓ／ｃｍ2）のドーズ量の水素イオン（Ｈ+）、又は４．０×１０16（ａｔｏｍｓ／ｃｍ2）のドーズ量の水素分子イオン（Ｈ2 +）である。
イオン注入された基板表面からイオン注入領域３までの深さ（即ち、イオン打ち込み深さ）は、支持基板であるサファイア基板上に設けるシリコン薄膜の所望の厚さに対応するものであるが、好ましくは３００〜５００ｎｍ、更に好ましくは４００ｎｍ程度である。また、イオン注入領域３の厚さ（即ち、イオン分布厚さ）は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは２００〜４００ｎｍ、更に好ましくは３００ｎｍ程度である。
（工程２：サファイア基板の水素雰囲気下の熱処理工程）
次に、サファイア基板４を予め還元性雰囲気中で熱処理する（図１（ｂ）、（ｃ））。
ここで、サファイア基板４は、ＳＯＳ基板の支持基板（ハンドル基板）となる絶縁性の透明基板であり、基板の面方位がオフ角１度以下のＣ面であるＣ面サファイア基板である（図１（ｂ））。即ち、サファイア基板４を構成する単結晶サファイアは、その結晶面（０００１）面（Ｃ面）が基板の主面に平行であり、かつ結晶軸のｃ軸の基板の主面に対する傾きであるオフ角が１度以下、好ましくは０．６度以下である。オフ角が１度より大きくなると、後述するＳＯＳ基板における単結晶シリコン層の欠陥数が増加し、あるいはそのばらつきが大きくなり、更には膜の剥がれが生じやすくなる。また、サファイア基板４は、可視光領域（波長４００〜７００ｎｍ）の光が貼り合わせたシリコン基板１のイオン注入領域３に到達するまでにエネルギー損失が少ないものであることが望ましく、上記可視光領域の透過率が７０％以上であることが好ましい。
還元性雰囲気としては、例えば一酸化炭素、硫化水素、二酸化硫黄、水素、ホルムアルデヒドから選ばれるガス種又はそれらの組み合わせからなる還元性ガス、あるいは該還元性ガスと不活性ガスとの混合ガスからなる雰囲気が挙げられ、それらの中で、好ましくは少なくとも水素を含む雰囲気、即ち水素のみ又は水素を含む不活性ガスからなる雰囲気、より好ましくは水素のみからなる雰囲気である。
熱処理温度の下限は、好ましくは６００℃以上であり、より好ましくは７００℃以上である。熱処理温度が６００℃未満ではサファイア基板４表面の金属除去の効果及びシリコン薄膜表面の欠陥数低減効果が不十分となる場合がある。
熱処理温度の上限は、好ましくは１１００℃以下であり、より好ましくは１０００℃以下であり、更に好ましくは９００℃以下である。熱処理温度が１１００℃超ではＳＯＳ基板のシリコン薄膜表面の欠陥数が逆に増加し、ＳＯＳ基板として不適となるおそれがある。
熱処理時間は、好ましくは１０秒〜１２時間、より好ましくは１分〜１時間である。熱処理時間が１０秒より短いと、サファイア基板４表面の金属除去が不十分となったり、ＳＯＳ基板のシリコン薄膜表面の欠陥数の低減が不十分となるおそれがあり、１２時間より長いと熱処理コストの増加となる場合がある。
本熱処理を行う炉としては、還元性雰囲気とするために水素を導入できる炉であれば、チューブ炉やエピ成長炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎａｅｌｉｎｇ）炉など使用することができ、特に限定はされない。
以上の熱処理を施すことにより、サファイア基板４表面の金属濃度を当初より低減させることができ、例えば１×１０10ａｔｏｍｓ／ｃｍ2以下とすることができる（図１（ｃ））。また、上記範囲の熱処理でサファイア基板４の表面粗度を悪化させることはなく、シリコン基板１との貼り合わせが困難になることはない。
また、オフ角１度以下のＣ面サファイア基板を用い、熱処理温度が７００〜１０００℃の場合に、後述するＳＯＳ基板のシリコン薄膜における欠陥数を従来よりも低減することができる。本熱処理により、サファイア基板４表面の微視的な形状変化や化学的変化が生じ、更にはパーティクルやその他の付着物が除去されたため、貼り合わせの密着力の増加及び／又は均一化が図られると推測されるが、その原因はよく分かっていない。
（工程３：シリコン基板及び／又はサファイア基板の表面活性化処理工程）
熱処理後で貼り合わせの前に、シリコン基板１のイオン注入された表面と、熱処理後のサファイア基板４の表面との双方もしくは片方に表面活性化処理を施す。
表面活性化処理は、基板表面に反応性の高い未結合手（ダングリングボンド）を露出させること、又はその未結合手にＯＨ基が付与されることで活性化を図るものであり、例えばプラズマ処理又はイオンビーム照射による処理により行われる。
プラズマで処理をする場合、例えば、真空チャンバ中にシリコン基板１及び／又はサファイア基板４を載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、シリコン基板１を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。サファイア基板４を処理する場合は、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を用いる。この処理により、シリコン基板１及び／又はサファイア基板４の表面の有機物が酸化して除去され、更に表面のＯＨ基が増加し、活性化する。
また、イオンビーム照射による処理は、プラズマ処理で使用するガスを用いたイオンビームをシリコン基板１及び／又はサファイア基板４に照射して表面をスパッタする処理であり、表面の未結合手を露出させ、結合力を増すことが可能である。
（工程４：シリコン基板とサファイア基板の貼り合わせ工程）
次に、シリコン基板１のイオン注入された表面と熱処理後のサファイア基板４の表面とを貼り合わせる（図１（ｄ））。このとき、１５０〜２００℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板５という。シリコン基板１のイオン注入面とサファイア基板の表面の少なくとも一方が活性化処理されていると、より強く接合できる。なお、シリコン基板１の絶縁膜２を、サファイア基板４と貼り合わせる前に、エッチングや研磨等により、薄くあるいは除去してもよい。
貼り合わせ後に、貼り合わせ基板５に熱を加えて熱処理（第２の熱処理）を行う。この熱処理により、シリコン基板１とサファイア基板４の結合が強化される。このときの熱処理は、貼り合わせ基板５がシリコン基板１とサファイア基板４の熱膨率の差の影響（熱応力）で破損しない温度を選択する。その熱処理温度は、好ましくは３００℃以下、より好ましくは１５０〜２５０℃、更に好ましくは１５０〜２００℃である。また、熱処理の時間は、例えば１〜２４時間である。
（工程５：可視光照射、剥離処理工程）
次に、貼り合わせ基板５におけるシリコン基板１のイオン注入領域３に向けて可視光を照射し、アニールを施す。このとき、透明なサファイア基板４側から照射するとよい。また、可視光は、４００〜７００ｎｍの範囲に極大波長を有する光であり、コヒーレント、インコヒーレントのいずれの光でもよく、波長領域が好ましくは４００〜７００ｎｍ、より好ましくは５００〜６００ｎｍのレーザー光がよい。
可視光としてレーザー光を照射した場合、レーザー光はサファイア基板４を透過し、ほとんど吸収されないので、サファイア基板４を熱することなくシリコン基板１に到達する。到達したレーザー光はシリコン基板１のサファイア基板４との貼り合わせ界面の近傍のみ、特に例えば水素イオン注入によりアモルファス化した部分であるイオン注入領域３を選択的に加熱し、イオン注入領域３の脆化を促す。
次いで、可視光照射後、貼り合わせ基板５のイオン注入領域３に外部から機械的衝撃等の衝撃を付与して脆化したイオン注入領域３に沿って剥離し、シリコン基板１の一部を半導体層となるシリコン薄膜６（絶縁膜２が設けられ、除去されていない場合は絶縁膜２を有する）としてサファイア基板４に転写してウェハ７とする。即ち、サファイア基板４に結合したシリコン薄膜６をシリコン基板１から剥離させてＳＯＩ層（シリコン層）とする。なお、剥離は、イオン注入領域３に沿って貼り合わせ基板５の一端から他端に向かうへき開によるものが好ましい。
ここで、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり、例えば、熱衝撃により剥離を行う方法、機械的衝撃により剥離を行う方法、振動衝撃により剥離を行う方法等が挙げられるが、本方法によりシリコン薄膜６とサファイア基板４界面で剥がれが生じないこと、本方法のプロセス温度がＳＯＳ基板に過剰な温度とならないことが必要条件である。
なお、熱衝撃により剥離を行う方法としては、貼り合わせ基板５のいずれかの一方の面、例えばシリコン基板１側の面を加熱し、サファイア基板４との間に温度差を生じさせることにより、シリコン基板１側の急激な膨張によって両基板間で大きな応力を発生させ、この応力によってイオン注入領域３における剥離を生じさせる方法が挙げられる。
また、機械的衝撃により剥離を行う方法としては、ジェット状に噴出させたガスや液体などの流体をシリコン基板１の側面から吹き付けることで衝撃を与える方法や、ブレードの先端部をイオン注入領域３の近傍領域に押し当てるなどして衝撃を付与する方法等が挙げられる。
なお、剥離処理の際、貼り合わせ基板５のシリコン基板１側に補強材を配置して機械的衝撃を加えることが好ましい。上記補強材としては、好ましくは、保護テープ、静電チャック及び真空チャックからなる群から選択される。シリコン基板１側に割れ防止のために保護テープをシリコン基板１側に貼り付けて剥離を行う方法や、又は静電チャック又は真空チャックにシリコン基板１側を密着させて剥離を行うことでより確実に剥離を行うことができる。保護テープは、特に材質、厚さ等に限定されず、半導体製造工程で用いられるダイシングテープやＢＧテープ等が使用できる。静電チャックは、特に限定されず、炭化ケイ素や窒化アルミニウム等のセラミックス静電チャック等が挙げられる。真空チャックは、特に限定されず、多孔質ポリエチレン、アルミナ等の真空チャックが挙げられる。
また、振動衝撃により剥離を行う方法としては、超音波発振器の振動板から発振される超音波で振動衝撃を付与してイオン注入領域３における剥離を生じさせる方法が挙げられる。
（工程６：シリコン層薄化（イオン注入ダメージ層除去）工程）
次に、ウェハ７のサファイア基板４上のシリコン薄膜６表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する。
ここで、イオン注入ダメージ層の除去は、ウェットエッチング又はドライエッチングにより行うことが好ましい。ウェットエッチングとしては、例えばＫＯＨ溶液、ＮＨ4ＯＨ溶液、ＮａＯＨ溶液、ＣｓＯＨ溶液、アンモニア水（２８質量％）、過酸化水素水（３０〜３５質量％ ）、水（残部）からなるＳＣ−１溶液、ＥＤＰ（エチレンジアミンピロカテコール）溶液、ＴＭＡＨ（４メチル水酸化アンモニウム）溶液、ヒドラジン溶液のうち、少なくとも１つのエッチング溶液を用いて行うとよい。また、ドライエッチングとしては、例えばフッ素系ガス中にサファイア基板４上のシリコン薄膜６を曝してエッチングする反応性ガスエッチングやプラズマによりフッ素系ガスをイオン化、ラジカル化してシリコン薄膜６をエッチングする反応性イオンエッチング等が挙げられる。
また、本工程において除去対象となる領域は、少なくとも結晶欠陥に拘るシリコン薄膜６のイオン注入ダメージ層全てであり、シリコン薄膜６表層の好ましくは１２０ｎｍ以上の厚み分、より好ましくは１５０ｎｍ以上の厚み分である。サファイア基板４上のシリコン薄膜６の厚さは、１００〜４００ｎｍとなる。
最後に、サファイア基板４上のシリコン薄膜６表面を鏡面仕上げする。具体的には、シリコン薄膜６に化学機械研磨（ＣＭＰ研磨）を施して鏡面に仕上げる。ここではシリコンウェハの平坦化等に用いられる従来公知のＣＭＰ研磨でよい。なお、このＣＭＰ研磨で上記イオン注入ダメージ層の除去を兼ねてもよい。
以上の工程を経て、サファイア基板４（支持基板）の金属不純物が除去されて半導体製造ラインに投入可能なＳＯＳ基板８を製造することができる。また、シリコン薄膜６表面の欠陥数を低減できる。
以下に、本発明の試験例を挙げて、更に具体的に説明するが、本発明はこれらに限定されるものではない。
［試験例１］
図１に示す製造工程に従って、ＳＯＳ基板を作製した。なお、シリコン基板１と熱処理を施したサファイア基板４の貼り合わせ及びシリコン薄膜６の転写（シリコン薄膜形成）は、特開２０１０−２７８３３７号公報（特許文献１）記載の方法に従った。具体的には次の通りである。
（工程１）予め絶縁膜２としてシリコン酸化膜を厚さ１００ｎｍ成長させた外径１５０ｍｍφ、厚さ６２５μｍのシリコン基板１に、５７ｋｅＶ、ドーズ量６．０×１０16ａｔｏｍｓ／ｃｍ2で水素イオンを注入した。
（工程２）支持基板として、外径１５０ｍｍφ、厚さ０．６ｍｍのオフ角０．３度のＣ面サファイア基板４を用いた。このサファイア基板４を拡散炉内に配置し、水素とＡｒの混合ガス（水素：Ａｒ＝５：９５）雰囲気とした後、９００℃で５分保持することで熱処理を行った。熱処理後のサファイア基板４表面の金属濃度はＴＲＸＦ（Ｔｏｔａｌ Ｒｅｆｌｅｃｔｉｏｎ Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ）法で検出される代表的な金属元素Ｆｅについて測定した（その検出下限濃度は０．６×１０10ａｔｏｍｓ／ｃｍ2である）。その結果、対象元素Ｆｅは検出限界（０．６×１０10ａｔｏｍｓ／ｃｍ2）以下（ＤＬ（Ｄｅｔｅｃｔｉｏｎ Ｌｉｍｉｔ））であった。
（工程３）上記シリコン基板１及び熱処理を施したサファイア基板４について、それぞれの貼り合わせ面にイオンビーム活性化処理を行った。
（工程４）次いで、上記シリコン基板１のイオン注入側の面とサファイア基板４とを１５０℃に加熱して貼り合わせることにより接合体である貼り合わせ基板５を得た。次いで、貼り合わせ基板５を２２５℃で２４時間熱処理を行った。
（工程５）次に、貼り合わせ基板５を２００℃に加熱しながらサファイア基板４側から波長５３２ｎｍのグリーンレーザー光を照射した。貼り合わせ基板５全面に該レーザー光を照射した後、貼り合わせ界面近傍のイオン注入領域３に機械的衝撃を加え、剥離することで、シリコン薄膜６をサファイア基板４に転写したウェハ７を作製した。
（工程６）最後に、ウェハ７上のシリコン薄膜６をＣＭＰ研磨で厚さ２００ｎｍまで薄化することによりＳＯＳ基板であるＳＯＳ基板８を得た。得られたＳＯＳ基板８を５０質量％フッ化水素に１０分間浸漬し、純水でリンスした後に、シリコン薄膜６表面の欠陥数を欠陥検査装置（ＫＵＲＡＢＯ社製）によってカウントしたところ、１ウェハで３８個であった。
［試験例２］
試験例１において、試験例１で用いたサファイア基板に代えて、オフ角０．５度のＣ面サファイア基板４を用い、それ以外は、試験例１と同様にしてＳＯＳ基板を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、検出限界（０．６×１０10ａｔｏｍｓ／ｃｍ2）以下（ＤＬ）であった。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで６１個であり、試験例１よりも欠陥数が増加しており、オフ角の大きくなると欠陥数も増える傾向を示した。
［試験例３］
試験例１において、試験例１で用いたサファイア基板に代えて、オフ角１．０度のＣ面サファイア基板４を用い、それ以外は、試験例１と同様にしてＳＯＳ基板を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、検出限界（０．６×１０10ａｔｏｍｓ／ｃｍ2）以下（ＤＬ）であった。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで２１７個であり、試験例２に比べて更に欠陥数は多くなる傾向を示したが、後述するオフ角１．５度の試験例４に比べるとオーダーが一桁小さい数値であった。
［試験例４］
試験例１において、試験例１で用いたサファイア基板に代えて、オフ角１．５度のＣ面サファイア基板４を用い、それ以外は、試験例１と同様にしてＳＯＳ基板を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、検出限界（０．６×１０10ａｔｏｍｓ／ｃｍ2）以下（ＤＬ）であった。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで２０００個であり、熱処理を行わない試験例９（後述）よりも欠陥数が多かった。
［試験例５］
試験例１において、工程２の熱処理温度を６００℃とし、それ以外は試験例１と同様にしてＳＯＳ基板８を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、Ｆｅ濃度は２０×１０10ａｔｏｍｓ／ｃｍ2であり、熱処理温度を７００℃（試験例６（後述））より更に下げると、表面のＦｅ濃度は高くなり、金属不純物除去効果が更に小さくなることが分かった。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで５００個と熱処理なしの試験例９（後述）よりも欠陥数が若干減少した程度であり、熱処理温度が低いとサファイア基板表面の構造が熱処理前の場合とほとんど変わらないためと推測される。
［試験例６］
試験例１において、工程２の熱処理温度を７００℃とし、それ以外は試験例１と同様にしてＳＯＳ基板８を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、Ｆｅ濃度は１．９×１０10ａｔｏｍｓ／ｃｍ2であり、処理温度が低くなるとＦｅの除去効果が小さくなる傾向を示した。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで３０２個であり、試験例１と同じオフ角のＣ面サファイア基板を用いているが、試験例１よりも欠陥数は多かった。ただし、オフ角１．５度の試験例４に比べて、欠陥数はオーダーが一桁小さい数値であった。
［試験例７］
試験例１において、工程２の熱処理温度を１０００℃とし、それ以外は試験例１と同様にしてＳＯＳ基板８を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、検出限界（０．６×１０10ａｔｏｍｓ／ｃｍ2）以下（ＤＬ）であり、処理温度が高めであることによるＦｅの除去効果が認められた。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで２７９個であり、試験例１と同じオフ角のＣ面サファイア基板を用いているが、試験例１よりも欠陥数は多かった。ただし、オフ角１．５度の試験例４に比べて、欠陥数はオーダーが一桁小さい数値であった。
［試験例８］
試験例１において、工程２の熱処理温度を１１００℃とし、それ以外は試験例１と同様にしてＳＯＳ基板８を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、検出限界（０．６×１０10ａｔｏｍｓ／ｃｍ2）以下（ＤＬ）であり、処理温度が高めであることによるＦｅの除去効果が認められた。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで４２００個であり、試験例１と同じオフ角のＣ面サファイア基板を用いているが、試験例１よりも欠陥数は著しく多かった。原因は定かではないが、処理温度が高すぎるとサファイア基板表面が逆に粗くなり、また表面にピットが生じるなどして、それらが原因となって欠陥数が増加しているものと考えられる。
［試験例９］
試験例１において、工程２の水素を含む雰囲気での熱処理を行わず、それ以外は、試験例１と同様にしてＳＯＳ基板を作製した。なお、熱処理なし（即ち、熱処理前）のサファイア基板４表面の金属（Ｆｅ）濃度をＴＲＸＦ法で測定したところ、Ｆｅ濃度は４３０×１０10ａｔｏｍｓ／ｃｍ2と高い濃度を示していた。これを試験例１のように水素含有雰囲気で熱処理すると検出限界以下の濃度となり、アニールによる金属不純物濃度低減の効果が確認された。また、得られたＳＯＳ基におけるシリコン薄膜６表面の欠陥数を上記欠陥検査装置によってカウントしたところ、１ウェハで５２３個であり、オフ角１．５度の試験例４よりも欠陥数は少なかった。なお、試験例９の欠陥数は水素含有雰囲気で熱処理したもの（試験例１、６、７）よりも多いが、これはサファイア基板４表面の異物の影響と考えられ、試験例１、６、７では熱処理によりその異物が除去されたと考えられる。
以上の結果を表１に示す。
Figure 0006160616
以上より、Ｃ面サファイア基板を用いた貼り合わせＳＯＳ基板について、Ｃ面サファイア基板のオフ角によって、シリコン層の欠陥数に差異が生じることが分かった。また、欠陥数を小さく保つには、オフ角１度以下にする必要があることが判明した。また貼り合わせ前に還元性雰囲気でサファイア基板のみを熱処理をすることは、サファイア基板表面の金属不純物や異物の除去効果があることがわかった。また理由はよくわからないが、このときの熱処理温度を適切な範囲とすることで、ＳＯＳ化後の欠陥数を低減することが分かった。
なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１ シリコン基板
２ 絶縁膜（シリコン酸化膜）
３ イオン注入領域
４ サファイア基板
５ 貼り合わせ基板（接合体）
６ シリコン薄膜
７ ウェハ
８ ＳＯＳ基板

Claims (7)

  1. シリコン基板の表面からイオンを注入してイオン注入領域を形成し、上記シリコン基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域でシリコン基板を剥離させてサファイア基板上にシリコン層を有するＳＯＳ基板を得るＳＯＳ基板の製造方法であって、
    上記サファイア基板の面方位がオフ角１度以下のＣ面であり、該サファイア基板を予め還元性雰囲気中７００〜１０００℃の熱処理温度で熱処理した後に上記シリコン基板と貼り合わせることを特徴とするＳＯＳ基板の製造方法。
  2. 上記サファイア基板の熱処理時間は、１０秒以上１２時間以下であることを特徴とする請求項１に記載のＳＯＳ基板の製造方法。
  3. 上記熱処理後のサファイア基板表面の全反射蛍光Ｘ線分析法で検出されるＦｅの濃度が１．９×１０10ａｔｏｍｓ／ｃｍ2以下である請求項１又は２に記載のＳＯＳ基板の製造方法。
  4. 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする請求項１〜３のいずれか１項に記載のＳＯＳ基板の製造方法。
  5. 上記絶縁膜の厚さが３００ｎｍ以下であることを特徴とする請求項１〜４のいずれか１項に記載のＳＯＳ基板の製造方法。
  6. 上記絶縁膜は、ＳｉＯxＮy（式中、ｘ＝０〜２、ｙ＝０〜１．５であり、ｘ＋ｙ＞０である。）であることを特徴とする請求項１〜５のいずれか１項に記載のＳＯＳ基板の製造方法。
  7. 基板の面方位がオフ角１度以下のＣ面であり、基板表面の全反射蛍光Ｘ線分析法で検出されるＦｅの濃度が１．９×１０ 10 ａｔｏｍｓ／ｃｍ 2 以下であるサファイア基板上に厚さ２０〜３００ｎｍのシリコン酸化膜である絶縁膜を介してシリコン基板のイオン注入剥離膜であるシリコン層を有しており、フッ化水素溶液に浸漬した後に検出されるシリコン層の表面欠陥数が、ＳＯＳ基板の外径が１５０ｍｍφの場合に３０２個以下であるＳＯＳ基板。
JP2014526880A 2012-07-25 2013-07-18 Ｓｏｓ基板の製造方法及びｓｏｓ基板 Active JP6160616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012164673 2012-07-25
JP2012164673 2012-07-25
PCT/JP2013/069480 WO2014017368A1 (ja) 2012-07-25 2013-07-18 Ｓｏｓ基板の製造方法及びｓｏｓ基板

Publications (2)

Publication Number Publication Date
JPWO2014017368A1 JPWO2014017368A1 (ja) 2016-07-11
JP6160616B2 true JP6160616B2 (ja) 2017-07-12

Family

ID=49997182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014526880A Active JP6160616B2 (ja) 2012-07-25 2013-07-18 Ｓｏｓ基板の製造方法及びｓｏｓ基板

Country Status (7)

Country Link
US (1) US9646873B2 (ja)
EP (1) EP2879177B1 (ja)
JP (1) JP6160616B2 (ja)
KR (1) KR102138949B1 (ja)
CN (1) CN104488081B (ja)
TW (1) TWI609434B (ja)
WO (1) WO2014017368A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229397B1 (ko) * 2013-05-01 2021-03-17 신에쓰 가가꾸 고교 가부시끼가이샤 하이브리드 기판의 제조 방법 및 하이브리드 기판
FR3034252B1 (fr) * 2015-03-24 2018-01-19 Soitec Procede de reduction de la contamination metallique sur la surface d'un substrat
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
CN112585305B (zh) * 2018-08-09 2023-03-28 信越化学工业株式会社 GaN层叠基板的制造方法
JP7421292B2 (ja) 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JPH1174562A (ja) 1997-06-30 1999-03-16 Nichia Chem Ind Ltd 窒化物半導体素子
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3609661B2 (ja) * 1999-08-19 2005-01-12 株式会社東芝 半導体発光素子
JP2004111848A (ja) 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP3774782B2 (ja) 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP4371202B2 (ja) * 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
WO2005027217A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP5304448B2 (ja) * 2009-06-01 2013-10-02 コニカミノルタ株式会社 有機光電変換素子
US20120132922A1 (en) 2009-07-08 2012-05-31 Soitec Composite substrate with crystalline seed layer and carrier layer with a coincident cleavage plane
JP2011138818A (ja) * 2009-12-25 2011-07-14 Panasonic Corp 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法
JP5643509B2 (ja) 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法

Also Published As

Publication number Publication date
CN104488081B (zh) 2017-09-19
TWI609434B (zh) 2017-12-21
TW201413832A (zh) 2014-04-01
US9646873B2 (en) 2017-05-09
JPWO2014017368A1 (ja) 2016-07-11
WO2014017368A1 (ja) 2014-01-30
CN104488081A (zh) 2015-04-01
EP2879177A1 (en) 2015-06-03
EP2879177A4 (en) 2016-03-23
EP2879177B1 (en) 2020-08-19
US20150179506A1 (en) 2015-06-25
KR102138949B1 (ko) 2020-07-28
KR20150037896A (ko) 2015-04-08

Similar Documents

Publication Publication Date Title
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP6160616B2 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
US7763541B2 (en) Process for regenerating layer transferred wafer
KR102021160B1 (ko) 투명 soi 웨이퍼의 제조 방법
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
KR20180131542A (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP2006165062A (ja) Ｓｏｉウェーハの製造方法
JP2008263010A (ja) Ｓｏｉ基板の製造方法
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
JP5953340B2 (ja) 貼り合わせ基板の製造方法
JP2012054451A (ja) 貼り合わせ基板の製造方法および半導体基板洗浄液
JP2010118420A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150