JP6070954B2 - 補剛層を有するガラス上半導体基板及びその作製プロセス - Google Patents

補剛層を有するガラス上半導体基板及びその作製プロセス Download PDF

Info

Publication number
JP6070954B2
JP6070954B2 JP2013518542A JP2013518542A JP6070954B2 JP 6070954 B2 JP6070954 B2 JP 6070954B2 JP 2013518542 A JP2013518542 A JP 2013518542A JP 2013518542 A JP2013518542 A JP 2013518542A JP 6070954 B2 JP6070954 B2 JP 6070954B2
Authority
JP
Japan
Prior art keywords
layer
glass
stiffening
bonding
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013518542A
Other languages
English (en)
Other versions
JP2013534056A (ja
Inventor
チュアン，ターコウ
エス サイツ，ジェフリー
エス サイツ，ジェフリー
デルプラ，ダニエル
ベー モアメ，ナディア
ベー モアメ，ナディア
ウセンコ，アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2013534056A publication Critical patent/JP2013534056A/ja
Application granted granted Critical
Publication of JP6070954B2 publication Critical patent/JP6070954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Laminated Bodies (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Surface Treatment Of Glass (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

関連出願の説明
本出願は２０１０年６月３０日に出願された、米国特許出願第１２/８３７５８２号の恩典を特許請求する。この文書の内容並びに本明細書に挙げられる公開文書、特許及び特許文書のそれぞれの開示の全体は本明細書に参照として含められる。
本開示は全般にガラス上半導体(ＳＯＧ)基板に関し、さらに詳しくは、ガラスと半導体の間に補剛層を有するＳＯＧ基板及びその作製プロセスに関する。
今日までのところ、絶縁体上半導体構造に最も普通に用いられている半導体は単結晶シリコンである。そのような構造は文献において絶縁体上シリコンと称され、そのような構造には略語「ＳＯＧ」が適用されている。絶縁体上シリコン技術は、高性能の薄膜トランジスタ、太陽電池及びディスプレイにとって益々重要になっている。絶縁体上シリコンウエハは絶縁性材料上の、厚さが０.０１〜１μｍの、実質的に単結晶のシリコンの薄層からなる。本明細書に用いられるように、ＳＯＩはさらに広く、シリコンを含む全ての半導体材料の薄層及び絶縁性材料を含むと解される。
ＳＯＩ構造を得る様々な方法には、格子整合基板上のシリコンのエピタキシャル成長がある。別のプロセスには、ＳｉＯ２酸化物層が形成されている別のシリコンウエハに単結晶シリコンウエハを接合し、続いて上部のウエハをエッチングで薄くして、厚さが」例えば０.０５〜０.３μｍの、単結晶シリコン層にするプロセスがある。また別の方法には、絶縁(またはバリア)酸化物層を間にして別のシリコンウエハに接合されるシリコン薄層の分離(表層剥離)のためにウエハに弱化層を形成するため、ドナーシリコンウエハに水素イオンが注入される、イオン注入法がある。現在、水素イオン注入を含むイオン注入法は以前の方法より有利であると見なされている。
特許文献１は、ＳＯＩ構造を作製するための、「スマートカット」水素イオン注入薄膜移載及び熱接合プロセスを開示している。水素イオン注入法による表層薄膜剥離及び移載は一般に以下の工程からなる。単結晶シリコンウエハ(ドナーウエハ)上に熱酸化膜が成長される。熱酸化膜は、得られるＳＯＩ構造において絶縁体／支持体ウエハと単結晶膜層の間の埋込絶縁体またはバリア層になる。次いで水素イオンをドナーウエハに注入して表面下きずを発生させる。水素イオンとともにヘリウムイオンを共注入することもできる。きずが発生する深さは注入エネルギーで決定され、その深さにおけるきず密度はドーズ量で決定される。次いでドナーウエハを別の支持シリコンウエハ(絶縁性支持、受けまたはハンドリング基板／ウエハ)と、ドナーウエハと支持ウエハの間に一時的結合を形成するため、室温において接触させる。次いでウエハを約６００℃で熱処理して、ドナーウエハからのシリコンの薄層または薄膜の分離をおこす表面下きずを成長させる。次いでドナーウエハ／支持ウエハアセンブリを１０００℃以上の温度に加熱して、シリコンを支持ウエハに完全に接合する。このプロセスにより、シリコン薄膜がシリコン支持ウエハに接合され、シリコン膜と支持ウエハの間に酸化物絶縁体層またはバリア層をもつ、ＳＯＩ構造が形成される。
特許文献２に説明されるように、最近になって、支持基板が別のシリコンウエハではなくガラスシートまたはガラス-セラミックシートであるＳＯＩ構造にイオン注入薄膜分離手法が適用された。この種の構造はさらにガラス上シリコン(ＳｉＯＧ)と称されるが、シリコン以外の半導体材料を用いてガラス上半導体(ＳＯＧ)を形成することができる。ＳｉＯＧでおこり得る問題の１つは、ガラス支持／ハンドリング基板がシリコン層またはその他の半導体層に有害であり得る金属またはその他の成分を含有することである。したがって、ＳｉＯＧにおいてはガラス基板とシリコン層の間にバリア層が必要になり得る。いくつかの場合、このバリア層はガラス支持基板へのシリコン層の接合を、シリコン層の接合表面を親水性にすることによって、容易にする。この点に関し、ガラス支持基板とシリコン層の間に親水性表面状態を得るため、ＳｉＯ２層を用いることができる。接合前にドナーシリコンウエハを大気にさらすと、ドナーシリコンウエハ上に自然ＳｉＯ２層が形成され得る。さらに、陽極接合プロセスはシリコンドナーウエハまたは表層剥離層とガラス基板の間に「その場」ＳｉＯ２層を形成する。望ましければ、接合前にドナーウエハ表面上にＳｉＯ２層を積極的に被着するかまたは成長させることができる。特許文献２に開示されている陽極接合プロセスによって与えられる別のタイプのバリア層は、シリコン層に接するガラス基板におけるガラスの、イオンレベルが低減された、改変層である。陽極接合は、接合界面に接するガラス表面の約１００ｎｍ厚領域から、アルカリ及びアルカリ土類のガラス成分及びシリコンに有害なその他の修飾元素の陽イオンを実質的に取り除く。
しかし、陽極作用で形成された実質的に無アルカリのガラスバリア層、及びその場ＳｉＯ２層または被着ＳｉＯ２層は、ガラス基板からシリコン層へのナトリウムの移動の防止には不十分であり得る。ナトリウムは、若干高められた温度において、また室温であっても、電場の影響の下でＳｉＯ２及びガラス内を容易に拡散及びドリフトし、ガラス基板上のシリコン層のナトリウム汚染をおこさせ得るであろう。シリコン層のナトリウム汚染はＳｉＯＧ基板内またはＳｉＯＧ基板上に形成されたトランジスタの閾電圧をドリフトさせることができ、閾電圧のドリフトはＳｉＯＧ基板上に構築された回路を機能不全に陥らせることができる。
イオン注入膜移載プロセスで作製されたＳｉＯＧ構造で見られ得る別の問題は、ドナーウエハからのシリコン層(表層剥離層)の表層剥離中の、移載されるシリコン薄層内の微小構造欠陥の発生である。図１から３はガラス基板上に移載されたシリコン表層剥離層の代表的な表面モルフォロジーを示す。図１は代表的な移載されたままのシリコン表層剥離層の表面の原子間力顕微鏡(ＡＦＭ)像であり、図２は、図１の直線３に沿う、この移載されたままの表面の表面トポロジーのプロットである。「移載されたまま」とは、表層剥離層がドナーウエハからの層の表層剥離後に表面の仕上げまたは処理をまったく受けていないことを意味する。図１及び２に見られるように、移載されたままのシリコン表層剥離層(または単に移載されたままの層)の特徴的様相は、シリコン層１２２に深く延び込むクレーターまたはピンホール３０を有する、峡谷２０で囲まれた比較的平坦な台地１０を含む。ピンホール３０はシリコン層１２２を貫通して下層のガラス基板１０２まで達することもある。峡谷２０及びピンホール３０があるシリコン層にトランジスタが作製されると、峡谷及びピンホールは適切なトランジスタの形成及び動作を乱すことになるであろう。峡谷及びピンホールは、シリコン膜をガラス支持基板に接合及び移載する際の、イオン注入シリコン膜移載プロセスの結果であると考えられる。
イオン注入薄膜移載プロセスを用いて作製されるＳｉＯＧ品またはＳＯＧ品の半導体層における峡谷及びピンホールの発生を防止するかまたは少なくとも軽減するためのプロセス及び構造が技術上必要とされている。
本明細書に挙げられるいかなる参考文献も間違いなく従来技術を述べているとは認めていない。出願人は挙げられるいずれの文献についてもその正確さ及び適切さについて異議を申し立てる権利を明白に留保する。
米国特許第５３７４５６４号明細書 米国特許第７１７６５２８号明細書
出願人等は、表層剥離シリコン層とガラスの間に配される比較的高剛性の(ヤング率が比較的高い)１つないし複数の補剛層の付加が、イオン注入薄膜移載プロセス中に移載シリコン層の表面に形成される峡谷及びピンホールを低減し、排除さえすることを見いだした。新しい補剛層はガラス基板からシリコン膜内へのナトリウム及びその他の有害な不純物の侵入に対する有効なバリアとしてはたらくように選ぶこともできる。窒化シリコンは、ナトリウム及び、表層剥離シリコン層を汚染し得るであろう、その他の元素に対する有効なバリアとしてもはたらく、適する補剛層の一例である。
本開示の一実施形態は以下の工程、
シリコンドナーウエハを提供する工程、
単結晶シリコンドナーウエハの主表面上にガラスのヤング率を上回るヤング率を有する補剛層を被着する工程、
補剛層をその上に有するドナーウエハの埋込層と主表面の間にシリコンの薄い表層剥離層を定める、注入種に富んだ埋込層がドナーウエハに形成されるように、補剛層を通してドナーウエハの主表面にイオンを注入する工程、
ガラス基板を提供する工程、及び
補剛層をその上に有する表層剥離層を、補剛層を間にしてガラス基板上に移載する工程、
を含むガラス上シリコン基板の作製方法に関する。
本開示のさらなる実施形態は、
接合表面を有するガラス基板及び接合表面を有する半導体ウエハを得る工程、
ガラス基板の接合表面及び半導体ウエハの接合表面の一方の上に、約１２５ＧＰａ以上、約１５０ＧＰａ以上、約２００ＧＰａ以上または約３００ＧＰａ以上のヤング率を有する補剛層を被着する工程、
半導体ウエハの接合表面領域に表層剥離層を形成するため、半導体ウエハの接合表面にイオンを注入する工程、半導体ウエハの接合表面をガラス基板の接合表面に、補剛層をガラス基板と半導体ウエハの間にして、接触させる工程、
半導体ウエハ及びガラス基板を高温に加熱することにより、表層剥離層をガラス基板に、補剛層をガラス基板と半導体ウエハの間にして、接合する工程、及び
表層剥離層を半導体ウエハの残余部分から分離し、補剛層をガラス基板と表層剥離層の間にしてガラス基板に接合された表層剥離層を残す工程、
を含み、
表層剥離層の分離されたままの表面が、非対称度レベルが約０.６ないしさらに低い、表面粗さを有する、
ガラス上半導体構造を形成する方法に関する。
表層剥離層の分離されたままの表面は、非対称度レベルが約０.４ないしさらに低い、あるいは約０.２ないしさらに低い、表面粗さを有し得る。
表層剥離層の分離されたままの表面は、約２ｎｍＲＭＳないしさらに小さい、約１.５ｎｍＲＭＳないしさらに小さい、あるいは１ｎｍＲＭＳないしさらに小さい、表面粗さを有し得る。
厚さが約１００ｎｍ以上、約２５０ｎｍ以上、あるいは約３５０ｎｍ以上の、補剛層を半導体ウエハの接合表面上に被着することができる。
厚さが約５０ｎｍ以上、約１００ｎｍ以上、あるいは約２５０ｎｍ以上の、補剛層をガラス基板の接合表面上に被着することができる。
補剛層はＳｉ３Ｎ４で形成することができる。
補剛層の表面を酸化する工程が補剛層表面を親水性にする。補剛層表面を酸化する工程は、厚さが約２ｎｍから約１５０ｎｍ、約５ｎｍから約１５０ｎｍ、約２ｎｍから約２０ｎｍ、約５ｎｍから約１０ｎｍ、あるいは約５ｎｍの、ＳｉＯ２層を補剛層上に形成する工程を含むことができる。
別の実施形態にしたがえば、半導体ウエハ上に補剛層を被着する工程の前に半導体ウエハの接合表面上に酸化物層を形成することができる。
半導体ウエハは実質的に単結晶のシリコンで形成することができ、半導体ウエハ上に、約１ｎｍから約１０ｎｍ以下または約２ｎｍから約５ｎｍの範囲内、約２０ｎｍ以下、約１０ｎｍ以下、約７ｎｍ以下、あるいは約１００ｎｍ以下の厚さを有する、酸化物層すなわちＳｉＯ２層が形成される。
表層剥離層をガラス基板に接合する工程は、陽極接合による接合を誘起するため、ガラス基板と半導体にかけて電圧を印加する工程を含むことができる。接合工程は高温を維持する工程をさらに含み、電圧は、ガラス基板が、
(ｉ)内部に修飾元素の陽イオンが実質的に存在しない、表層剥離層に接する第１のガラス層、及び
(ii)高められた修飾元素の陽イオン濃度を有する、第１のガラス層に接する第２のガラス層、
を有するように、酸化物ガラスまたは酸化物ガラス−セラミック内の陽イオンをガラス基板内で半導体ウエハから離れる方向に移動させるに十分な時間、維持される。
本開示の別の実施形態にしたがえば、ガラス上半導体構造はガラス基板上の半導体層を含み、半導体層とガラス基板の間にヤング率が約１２５ＧＰａ以上、約１５０ＧＰａ以上、約２００ＧＰａ以上、または約３００ＧＰａ以上の補剛層が配され、非対称度レベルが約０.６ないしさらに低い表面粗さを有する。
半導体層の露出面は、非対称度レベルが約０.４ないしさらに低い、あるいは約０.２ないしさらに低い、表面粗さを有し得る。半導体層の露出面は、約２ｎｍＲＭＳないしさらに小さい、約１.５ｎｍＲＭＳないしさらに小さい、あるいは１ｎｍＲＭＳないしさらに小さい、表面粗さも有し得る。
補剛層は、約５０ｎｍ以上、１００ｎｍ以上、約２５０ｎｍ以上、あるいは約３５０ｎｍ以上の、厚さを有することができる。補剛層はＳｉ３Ｎ４で形成することができる。補剛層上に酸化物層を配することができる。酸化物層は、約２ｎｍから約１５０ｎｍ、約５ｎｍから約１５０ｎｍ、約２ｎｍから約２０ｎｍ、約５ｎｍから約１０ｎｍ、あるいは約５ｎｍの厚さを有する、ＳｉＯ２層とすることができる。
半導体ウエハは実質的に単結晶のシリコンで形成することができ、厚さが、約１ｎｍから約１０ｎｍ以下、または約２ｎｍから約５ｎｍの範囲内、約２０ｎｍ以下、約１０ｎｍ以下、約７ｎｍ以下、あるいは約１００ｎｍ以下の厚さを有する、ＳｉＯ２層を半導体ウエハと補剛層の間に有する。
ガラス基板は、
(ｉ)内部に修飾元素の陽イオンが実質的に存在しない、表層剥離層に接する第１のガラス層、及び
(ii)高められた修飾元素の陽イオン濃度を有する、第１のガラス層に接する第２のガラス層、
を有することができる。
さらなる特徴及び利点は、以下の詳細な説明に述べられ、ある程度は、当業者にはその説明から容易に明らかであろうし、あるいは記述及び添付される特許請求の範囲に、また添付図面にも、説明されるように実施形態を実施することによって認められるであろう。上述の全般的説明及び以下の詳細な説明が例示に過ぎず、特許請求項の本質及び特質を理解するための概要または枠組みの提供が目的とされていることは当然である。
添付図面はさらに深い理解を与えるために含められ、本明細書に組み入れられて本明細書の一部をなす。図面は１つないしさらに多くの実施形態を示し、記述とともに、様々な実施形態原理及び動作の説明に役立つ[添付図面がなければ、適宜改訂されたい]。
図１は従来のイオン注入薄膜移載プロセスを用いて作製されたＳｉＯＧ基板の移載されたままの表層隔離シリコン層の表面を平面で見たＡＦＭ像である。 図２は、図１の直線３に沿ってとられた、図１の移載されたままの表層剥離層の表面地形のプロットである。 図３は従来のイオン注入薄膜移載プロセスを用いて作製されたＳｉＯＧ基板の簡略な側面図である。 図４は従来のイオン注入薄膜移載プロセスにおいてイオン注入中のシリコンドナーウエハの簡略な側面図である。 図５は従来のイオン注入薄膜移載／陽極接合プロセスにおけるガラス支持／ハンドリング基板に接合中の注入済シリコンドナーウエハの簡略な側面図である。 図６は従来のイオン注入薄膜移載プロセスにおいてガラス基板に接合された表層剥離層から分離されたドナーシリコンウエハの残余部分の簡略な側面図である。 図７は、本発明の一実施形態にしたがう、補剛層がその上に被着されているシリコンドナーウエハの簡略な側面図である。 図８は、本発明の一実施形態にしたがう、図７の補剛層上に酸化物層が被着されている図７のシリコンドナーウエハの簡略な側面図である。 図９は、本発明の一実施形態にしたがう、イオン注入中の図８のドナーウエハの簡略な側面図である。 図１０は、本発明の一実施形態にしたがう、ガラス支持／ハンドリング基板層に予備接合されている図９の注入済シリコンドナーウエハの簡略な側面図である。 図１１は、本発明の一実施形態にしたがう、ガラス支持／ハンドリング基板層に接合中の図９の注入済シリコンドナーウエハの簡略な側面図である。 図１２は、本発明の一実施形態にしたがう、ＳｉＯＧ構造の簡略な側面図であり、ドナーウエハの残余部分はＳｉＯＧ構造から分離されて取り除かれている。 図１３は従来のイオン注入薄膜移載プロセス及び従来のＳｉＯＧ構造を用いて作製された移載されたままの表層剥離シリコン層の表面のＳＥＭ像である。 図１４は、本発明の一実施形態にしたがう、イオン注入薄膜移載プロセス及び補剛層を有するＳｉＯＧ構造を用いて作製された移載されたままの表層剥離シリコン層の表面のＳＥＭ像である。 図１５は、本発明の一実施形態にしたがう、補剛層に表面を酸化するための酸素プラズマ変換プロセスを説明するフローチャートである。 図１６は、以降に説明されるような実験５にしたがう、５つのタイプの実験試料の表面粗さ非対称度レベルを示すグラフである。 図１７は実験５における５つのタイプの実験試料のＲＭＳ表面粗さを示すグラフである。 図１８は実験５における５つのタイプの実験試料のピーク−谷底(Ｒ３ｚ)表面粗さを示すグラフである。
本明細書に開示される特徴、態様及び実施形態はガラス上シリコン(ＳｉＯＧ)構造及びＳｉＯＧ構造の作製に関して論じられるであろうが、当業者には、本開示がＳｉＯＧ構造限定される必要はなく、限定されないことは当然であろう。実際、本明細書に開示される最も広く保護され得る特徴及び態様は、ガラスまたはガラス-セラミックの支持／ハンドリング基板上に半導体材料の薄膜を移載及び接合してガラス上半導体(ＳＯＧ)構造を作製するためにイオン注入薄膜移載手法が用いられるいかなるプロセスにも適用可能である。しかし、提示を容易にするため、本明細書の開示は主にＳｉＯＧ構造の作製に関してなされる。開示される実施形態の説明を容易にするため、本明細書においてはＳｉＯＧ構造に対して特定の言及がなされるが、これには特許請求の範囲をＳｉＯＧ基板に限定する意図は全くなく、特許請求の範囲をＳｉＯＧ基板に限定するとは決して解されるべきではない。ＳｉＯＧ基板の作製について説明されるプロセスは他のＳＯＧ基板の作製に等しく適用可能である。本明細書に用いられるような略語ＳｉＯＧ及びＳＯＧは、ガラス上シリコン(ＳｉＯＧ)構造を含むがこれには限定されない、ガラス上半導体(ＳＯＧ)構造を指すと見なされるべきである。
出願人等は上述した移載されたままのシリコン層(すなわち表層剥離層)における峡谷／ピンホール構造欠陥が、半導体支持基板をもつＳＯＩ構造の作製におけるよりもガラス支持基板をもつＳＯＧ構造の作製において一層容易に、また一層激烈に、生じることを見いだした。特定の理論に束縛されるつもりはないが、ＳｉＯＧ構造の作製中に生じる峡谷及びピンホールは、表層剥離層の分離中に表層剥離層と接触している、シリコン支持基板の比較的硬質の表面に比較して、ガラス支持基板の比較的軟質な表面の結果であると出願人等は考えている。ＳＯＧの作製中の表層剥離層の分離すなわち表層剥離中に弱化注入層の欠陥が成長すると、欠陥は、比較的軟質な(ヤング率が比較的低い)ガラス基板内に膨出または圧入する、ふくれ(または泡)をドナーウエハ表面に形成する傾向を有する。これらのふくれは上述した移載されたままの表層剥離シリコン層の峡谷／ピンホール構造欠陥の形成に寄与し得る。
出願人等は、接合及び分離に先立ち、シリコンドナーウエハとガラス支持基板の間に、１つないし複数の比較的硬質／高剛性の(ヤング率が比較的高い)補剛層を付加することで移載されたままの表層剥離シリコン層の表面の峡谷及びピンホールが低減され、排除さえされ得ることを見いだした。新しい保護層はガラス基板からシリコン膜へのナトリウム及びその他の有害な不純物に侵入に対抗するバリアとしてはたらくように選ぶこともできる。窒化シリコン(Ｓｉ３Ｎ４)膜は、アルカリ、ナトリウム及びガラス基板に見られるその他の元素に対するバリア層としてもはたらく補剛層として用いるに適する高ヤング率材料の一例である。
本明細書に開示される最も広く保護され得る特徴及び態様を論じるためのいくつかの特定の文脈を提供するため、基板上半導体構造は、ガラス上半導体またはガラス-セラミック上半導体のような、ＳＯＧ構造であるとする。そのようなＳＯＧ構造は、例えば、有機発光ダイオード(ＯＬＥＤ)ディスプレイ及び液晶ディスプレイ(ＬＣＤ)を含むディスプレイ用途、集積回路、光起電力デバイス、太陽電池、熱電デバイス、センサ等のための、薄膜トランジスタ(ＴＦＴ)の作製に関しての使用に適し得る。必要ではないが、表層剥離層の半導体材料は実質的に単結晶の材料の形態にあり得る。用語「実質的に」は、半導体材料が通常は、格子欠陥または小数の結晶粒界のような、本質的であるかまたは意図的に加えられた少なくともいくつかの内部欠陥または表面欠陥を含むという事実を考慮に入れるために、表層剥離層の説明に用いられる。用語「実質的に」は、いくつかのドーパントがバルク半導体の結晶構造を歪ませ得るか、そうではなくとも影響を与え得るという事実も反映する。
イオン注入薄膜移載
本明細書で特に重要な主題には補剛層がその上に被着または形成されている半導体材料へのイオン注入による薄膜分離が含まれる。したがって、さらにいくつかの文脈を提供するため、図３のＳＯＧ構造１００を作製するために上述した補剛層を用いることができる一般的なイオン注入薄膜移載プロセス(及び得られる中間構造)を示す、図３〜６をここで参照する。
ここで図４に転じれば、ドナー半導体ウエハ１２０が、支持／ハンドリング基板１０２(図５を見よ)、例えばガラス基板またはガラス-セラミック基板への接合に適する比較的平坦で一様な注入表面１２１を形成するため、研磨、洗浄等によるようにして、作製される。議論の目的のため、半導体ウエハ１２０は実質的に単結晶のＳｉウエハとすることができるが、上述したように、他の適するいずれの半導体材料も用いることができる。Ｈイオン及び必要に応じてＨｅイオンも注入することによりドナー半導体ウエハ１２０の注入表面１２１下に弱化領域または弱化層１２３を形成するため、注入表面１２１を(図４に矢印で示されるように)イオン注入プロセスにかけることで表層剥離層１２２が形成される。このイオン注入プロセスは本明細書の開示の焦点ではあるが、この時点では、弱化領域１２３を形成するためのプロセスへの概略的な言及だけがなされるであろう。技術上理解されているように、約３００〜５００ｎｍのような、所望の厚さの表層剥離層１２２を得るためにイオン注入のエネルギー及び密度を調節することができるが、妥当ないかなる厚さも得ることができる。
次に図５を参照すれば、陽極接合プロセスまたは「スマートカット」熱接合プロセスのような熱接合プロセスを用いてガラス支持基板１０２を表層剥離層１２２に接合することができる。適する陽極接合プロセスについての基礎は、その開示の全体が本明細書に参照として含められる、特許文献２に見ることができる。このプロセスの一部は以下で論じられる。適するスマートカット熱接合プロセスについての基礎は、その開示の全体が本明細書に参照として含められる、特許文献１に見ることができる。
接合に先立ち、ガラス支持基板１０２(及び未だなされていなければ表層剥離層１２２)の適切な表面洗浄が実施される。その後、注入済ドナーウエハ１２０及びガラス支持基板１０２が接触させられて、予備接合される。このようにして得られた中間構造体は、半導体ドナーウエハ１２０の表層剥離層１２２，ドナーウエハ１２０の残余部分及びガラス支持基板１０２を含む、スタックである。予備接合の前または後に、半導体ドナーウエハ１２０，表層剥離層１２２及びガラス支持基板１０２のスタックは(図５に矢印１３０で示されるように)、スタック内のイオン移動を可能にするに十分に高められた接合温度まで加熱される。温度はドナーウエハ１２０の半導体材料及びガラス基板１０２の特性に依存する。例として、接合部の温度はガラス基板１０２の歪点の約±３５０℃の範囲内、さらに詳しくは歪点の約−２５０℃と０℃の間、及び／または歪点の約−１００℃と−５０℃の間にとることができる。ガラスのタイプに依存して、そのような温度は約５００〜６００℃の範囲にあり得る。上に論じた温度特性に加えて、(図５に矢印１３０で示されるように)中間アセンブリにかけて機械的圧力も印加される。圧力範囲は約１ｐｓｉから約５０ｐｓｉ(６.８９×１０３Ｐａから３.４５×１０５Ｐａ)である。さらに高い圧力、例えば約１００ｐｓｉ(６.８９×１０5Ｐａ)をこえる圧力の印加は、ガラス基板１０２を破壊させ得るであろう。
本明細書に開示される一実施形態にしたがう陽極接合プロセスの場合、中間アセンブリにかけて (図５に矢印１３０で示されるように)電圧も印加される。例えば、半導体ドナーウエハ１２０に接して正電極が配され、ガラス基板１０２に接して負電極が配される。高められた接合温度においてスタックにかけて電圧を印加すると、ドナーウエハ１２０に接するガラス基板１０２内のアルカリイオン、アルカリ土類イオンまたはアルカリ金属イオン、及びその他の修飾元素の陽イオンの半導体／ガラス界面から離れてガラス基板１０２内深くに向かう移動が誘起される。さらに詳しくは、実質的に全ての修飾元素イオンを含む、ガラス基板１０２の陽イオンが高電圧側のドナー半導体ウエハ１２０から離れる方向に移動して、
(１)表層剥離層１２２に接するガラス基板１０２内の(ガラス基板１０２の元のまたはバルクのガラス材料に比較して)陽イオン濃度が減じられた、すなわち陽イオン濃度が低い層１３２，及び
(２)ガラス基板１０２内の、陽イオン濃度が減じられた層に接する(ガラス基板１０２の元のまたはバルクのガラス材料に比較して)陽イオン濃度が高められた、すなわち陽イオン濃度が比較的高い層１３４，
を形成する。ガラス内の低／減陽イオン濃度層１３２は酸化物ガラスまたは酸化物ガラス-セラミックから表層剥離層１２２内への陽イオン移動を防止することによってバリア機能を果たす。ガラス基板の残余部分１３６は変わらずに元のガラス材料またはガラス-セラミック材料のままでいる。
次に図６を参照すれば、中間アセンブリが温度、圧力及び電圧の条件下に十分な時間保たれた後、電圧が取り除かれ、中間アセンブリは室温まで冷却される。加熱中、停留時間、冷却中及び／または冷却後のある時点において、表層剥離層１２２はガラス基板に陽極接合され、ドナーウエハの残余部分１２４から分離(表層剥離または離層)する(この順序である必要はない)。ドナーウエハの残余部分１２４からの表層剥離層１２２の分離は、注入領域に沿う熱応力によるドナーウエハ１２０の自発的破断によって達成され得る。あるいはまたはさらに、分離プロセスを開始するため、容易にするためまたは制御するため、水ジェットカッティングのような機械的応力または化学エッチングを用いることができる。続いてドナーウエハ１２０の残余部分１２４が表層剥離層１２２から取り外され、ガラス基板１０２に接合された表層剥離層が残る。これには、表層剥離層１２２がドナーウエハ１２０の残余部分から未だ完全に離れていなければ、何らかの機械的剥がし工程が必要になり得る。この結果がＳＯＧ構造すなわち基板１００、例えばガラス基板１０２に半導体材料の比較的薄い表面剥離層／膜１２２が接合されているガラス基板１０２である。
図１から３に示されるように、ＳＯＩ構造１００の移載されたままの離層／表層剥離表面１２５は、表面粗さ、峡谷及びピンホールを、また過剰なシリコン層厚及び／またはシリコン層の注入損傷(例えば損傷及び／または非晶質化シリコン層)も、示し得る。中エネルギー及び注入時間に依存して、表層剥離層１２２の厚さは約３００〜５００ｎｍ程度にあり得るが、他の厚さも適し得る。これらの特性は半導体層１２２の所望の最終特性を得るために接合後プロセスを用いて変えることができる。例えば、移載されたままの表層剥離層１２２の表面(すなわち「移載されたままの表面」)１２５を研磨、アニール及び／またはエッチングすることによって移載されたままの表面剥離層の表面を仕上げることで、過剰な層厚、注入損傷及び峡谷の一部または全てを取り除くことができる。しかし、移載されたままの表面１２５内の峡谷及びピンホールはそのような仕上作業では取り除けないほど深いことがあり得る。特定の理論に束縛されるつもりはないが、上述したように、出願人等は移載されたままの表面にある峡谷２０及びピンホール３０は接合及び表層剥離中に比較的軟質のガラス支持基板と接触しているシリコン表面の不適切な補剛の結果であると想定している。半導体ドナーウエハ１２０は、多くの表層剥離層をさらに産み出して多くのＳＯＩ構造１００をさらに作製し続けるため、研磨、エッチング及び／またはアニールにより繰返し再仕上げして再使用できることに注意されたい。
補剛層作製
例としてのみ、ＳｉＯＧ構造またはＳｉＯＧ基板の作製のためのドナーウエハまたは基板１２０'として使用するため、正円形３００ｍｍ最高級シリコンウエハを選ぶことができる。ドナーウエハは＜００１＞の結晶方位及び８〜１２Ω／ｃｍの比抵抗を有することができ、ＣＺ成長／ｐ型／ホウ素ドープウエハとすることができる。結晶由来粒子(ＣＯＰ)は膜移載プロセスを妨害するかまたは移載作業を攪乱するであろうから、無ＣＯＰウエハを選ぶことができる。ウエハのドーピングのタイプ及びレベルは、以降にＳｉＯＧ基板上に作製されることになる最終トランジスタの所望の閾電圧が得られるように選ぶことができる。３００ｍｍの入手できる最大ウエハサイズを、これによりＳｉＯＧの経済的な大量生産が可能になるであろうから、選ぶことができる。
本開示の別の実施形態にしたがえば、１８０×２３０ｍｍの矩形のドナーウエハまたはドナータイルを、必要に応じて、元の円形ウエハから切り出すことができる。ドナータイルの縁端は、縁端を整形し、ＳＥＭＩ(米国半導体製造装置材料協会)標準縁端形状と同様の丸形状または面取り形状を得るため、研削工具、レーザまたはその他の既知の手法によって処理することができる。角の面取りまたは丸め及び表面研磨のような、その他の必要な機械加工工程も実施することができる。そのようなドナーウエハ基板またはタイルは、本明細書に説明される他の実施形態にしたがい、矩形ＳＯＧ構造を作製するために用いることもできる。
次に図７から１２に移れば、本明細書に説明されるような、補剛層を有するＳＯＧ基板の一実施形態にしたがい、ドナーウエハを支持基板に接触させる前に、比較的硬質な(ヤング率が比較的高い)補剛層１４２がシリコンドナーウエハ１２０'上に被着される。本明細書及び添付される特許請求の範囲に用いられるように、「比較的高いヤング率」は、シリコンのヤング率とほぼ同じかまたはさらに高いヤング率、例えば、約１２５ＧＰａないしさらに高い、約１５０ＧＰａないしさらに高い、約２００ＧＰａないしさらに高い、または約３００ＧＰａないしさらに高い、ヤング率を意味する。補剛層１４２は、減圧化学的気相成長(ＬＰＣＶＤ)または、プラズマアシスト化学的気相成長(ＰＥＣＶＤ)のような、その他の適する成長プロセスを用いて、ドナーウエハ１２０'の接合表面１２１'上に被着することができ、自然酸化膜１４６がドナーウエハ１２０'から除去されていてもいなくとも差し支えない。あるいは、補剛層は、ガラス支持／受け基板上に、ガラスの歪点温度をこえないＰＥＣＶＤプロセスを用いて、あるいは、ガラス支持基板に適合する、周知の他のいずれかの堆積手法により、被着することができる。比較的薄いガラス支持基板、例えば厚さが約０.７ｍｍより薄いかまたは約０.３ｍｍから約０.５ｍｍのガラス支持基板の使用により、表層剥離及び接合中の峡谷及びピンホールの発生が軽減される。
どのように形成されたかに依存して、約１５０ＧＰａから約３８０ＧＰａ、約２１０ＧＰａから約３８０ＧＰａ、あるいは約２５０ＧＰａのヤング率を有する、窒化シリコン,Ｓｉ３Ｎ４を補剛層１４２としてドナーウエハ１２０'の接合表面１２１'上に被着することができる。補剛層はドナーウエハ上に、約１００ｎｍ以上、約２５０ｎｍ以上または約３５０ｎｍ以上の厚さで、形成することができる。あるいは、補剛層はガラス支持基板上に、約５０ｎｍ以上、約１００ｎｍ以上、約２５０ｎｍ以上または約３５０ｎｍ以上の厚さで被着することができる。窒化シリコンは、ナトリウム、アルカリ金属及びガラス支持基板１０２'内のその他の元素の表面は来るシリコン層１２２'内への移動に対して、陽極接合によって形成されたイオン空乏ガラスバリア層１３２'あるいはその場のまたは被着されたＳｉＯ２バリア層よりもかなり強いバリアになるというさらなる利点を有する。
本明細書で前述したように、Ｓｉ３Ｎ４補剛層の被着の前に、ドナータイルの表面上に自然酸化膜１４６を意図的に残すことができる。さらに、Ｓｉ３Ｎ４補剛層の被着の前にドナーウエハ上に酸化物層１４６を形成するかまたは厚くするため、熱酸化プロセス、プラズマ酸化プロセスまたは化学的酸化プロセスを用いてシリコンドナータイルの表面を酸化することができる。あるいは、補剛層の被着の前に、ドナータイル上の自然酸化膜得御除去するか、あるいは自然酸化膜の形成を防止するかまたは最小限に抑えるための工程をとることができる。
ＳｉＯ２層は弾性率が比較的低い(ヤング率が７０ＧＰａの)材料であるから、酸化物層が厚すぎると比較的硬質の(ヤング率が１５０ＧＰａの)Ｓｉ３Ｎ４補剛層の補剛効果が低められ得る。酸化物層厚が、移載されるべき表層剥離シリコン層の厚さより、表層剥離層厚の１０％のように、かなり薄ければ。酸化物層が補剛層の補剛効果を有害なほど低めることはないであろう。他方で、この酸化物層はＳｉ層をＳｉ３Ｎ４層電荷から絶縁するためにはたらく。すなわち、比較的薄い酸化物層による峡谷及びピンホールの形成の阻止の強化と比較的厚い酸化物層による基板上に形成された電気素子上のＳｉ３Ｎ４層電荷の影響の軽減の間にトレードオフがある。２００ｎｍまでの表層剥離シリコン層が移載される。したがって、酸化物層厚は約１ｎｍから約１０ｎｍ以下または約２ｎｍから約５ｎｍ以下の範囲内とすべきであり、あるいは、約２０ｎｍ以下、約１０ｎｍ以下または約７ｎｍ以下とすることができるが、いくつかの場合には約１００ｎｍ以下とすることができる。
しかし、窒化シリコンは容易にガラスに接合される材料ではない。両者が同じ親水性符号を有していれば、例えばいずれもが親水性であるかまたは疎水性であれば、２つの平滑な表面は接合可能になる。Ｓｉ３Ｎ４はその化学組成のため疎水性であり、一方ガラス表面は容易に親水性になり得るが、容易には疎水性になり得ない。したがって、Ｓｉ３Ｎ４補剛層１４２の表面を処理して親水性にし、よってドナーウエハ１２０'の接合表面１２１'を親水性にして、ガラス支持基板１０２'に容易に接合可能とするべきである。あるいは、Ｓｉ３Ｎ４補剛層１４２の表面を、親水性にするため、親水性材料の補助層または補助膜１４８で被覆することができる。
図８に示されるような一実施形態にしたがえば、補剛層がガラス支持基板上に被着され、ドナーウエハ上にも被着されている場合には特に、必要に応じて、薄い、約２ｎｍ厚から約１５０ｎｍ厚、約５ｎｍ厚から約１５０ｎｍ厚、約２ｎｍ厚から約２０ｎｍ厚、約５ｎｍ厚から約１０ｎｍ厚、または約５ｎｍ厚の、ＳｉＯ２酸化物接合層１４８をＳｉ３Ｎ４補剛層１４２上に被着または形成することができる。酸化物接合層１４８は保護層の表面を「酸化」して、ガラス基板１０２'への表層剥離層１２２'の接合のためにドナーウエハ１２０'の接合表面１２１'を親水性にする。接合層１４８は界面において水を吸収するに十分に厚くすべきであり、また被着後の表面粗さを有効な接合のための許容範囲内に制限するに十分に薄くすべきである。この結果、シリコンドナーウエハ１２０'の接合表面１２１'上に酸化物１４６-窒化物１４２-酸化物１４８(ＯＮＯ)構造が得られる。ＯＮＯ構造の下部酸化物１４６及び上部酸化物１４８はそれぞれパッド酸化物及びキャップ酸化物と呼ぶことができる。３つの膜の全ての厚さは、ＳｉＯＧ構造の作製中に所望の峡谷／ピンホール防止効果が得られるように慎重に選ばれる。Ｓｉ３Ｎ４補剛層上に接合層を成長させて補剛層を親水性にするためにＳｉ３Ｎ４補剛層の表面を酸化するため、補剛層がその上に被着されているドナーウエハを富酸素雰囲気内で加熱するような、Ｓｉ３Ｎ４酸化プロセスを用いることができる。あるいは、酸化物接合層１４８はＬＰＣＶＤプロセスまたはＰＥＣＶＤプロセスを用いて被着することもでき、または酸化物接合層は以降でさらに詳細に説明するように補剛層の表面の酸素プラズマ変換によって形成することができる。Ｓｉ３Ｎ４補剛層の表面内または表面上に酸化物接合層を被着または形成するに適するその他の方法を、代わりにまたはさらに、用いることができる。
図９に示されるように、次いで、シリコンドナーウエハ１２０'内に損傷／弱化域または損傷／弱化層１２３'を形成するため、Ｓｉ３Ｎ４補剛層１４２の接合表面１２１'並びに酸化物層１４６及び１４８を通してドナーウエハ１２０'内に、Ｓｉ３Ｎ４層上のＳｉＯ２層下約４００ｎｍの深さまで(Ｈ＋イオン及び／またはＨ２＋イオンのような)水素イオンが(図４を参照して説明したように)注入される。技術上よく理解されているように、弱化領域１２３'を形成するため、ヘリウムイオンの水素イオンとの共注入を用いることもできる。よって、(酸化物層１４６及び１４８並びに補剛層１４２をその上に有する)表層剥離層１２２'がドナーウエハの弱化域１２３'と接合表面１２１'の間に定められる。
移載される膜／表層剥離層１２２の所望の厚さ(例えば注入深さ)に適切な注入エネルギーはＳＲＩＭシミュレーションツールを用いて計算することができる。シリコンと窒化シリコンのイオン阻止能は異なるから、適切な注入エネルギーを計算するため、ＳＲＩＭ入力においてＳｉ/Ｓｉ３Ｎ４ターゲットはモデル化されなければならない。イオン注入手法は技術上周知である。当業者であれば、いかなる与えられた注入イオンまたはイオン種、ドナーウエハ材料、補剛層材料及び、ドナーウエハの接合表面１２１'上の、他のいかなる材料層に対しても、所望の注入深さに適切な注入エネルギーをどのように決定するかが分かっているであろう。例えば、６０ｋｅＶのエネルギーで１００ｎｍＳｉ３Ｎ４補剛層を通してドナーウエハ１２０'に注入されたＨ２＋イオンは、Ｓｉ３Ｎ４補剛層を含めて、厚さが約２０５ｎｍの表層剥離層１２２'を形成するであろう。
次いで、ドナーウエハ１２０'の接合表面１２１'は接合のための準備において塵埃及び汚染物を除去するために洗浄される。ドナーウエハをＲＣＡ溶液で処理して乾燥することにより、ドナーウエハの接合への準備を行うことができる。支持基板として用いられることになるガラスシート１０２'も接合のための準備において塵埃及び汚染物を除去するために洗浄される。ガラスシートは、塵埃及び汚染物を除去するため、並びにドナーウエハ１２０'の接合表面１２１'への接合のためにガラス表面を水酸基で終端してガラスの接合表面を高度に親水性にするため、アンモニアプロセスを用いて洗浄することができる。次いで、ガラスシートを脱イオン水でリンスして乾燥することができる。そのような洗浄手法は技術上良く理解されている。当業者であれば、ドナーウエハ及びガラス支持基板に適する洗浄溶液及び手順をどのよう処方するかが分かっているであろう。
次いで、図１０に示されるように、表層剥離層１２２'の接合表面１２１'がガラス支持基板１０２'に予備接合される。ガラス及びウエハは、矩形のドナーウエハまたはドナータイルの場合は特に、初めにそれぞれを一辺で接触させ、よってその一辺において接合波を発生させ、ドナーウエハ及び支持基板にかけて接合波を伝搬させて、無空孔予備接合を確立することができる。
次に、図１１に示され、図４〜６に関して前述されているように、予備接合されたドナーウエハがガラス基板１０２'に接合され、表層剥離層１２２'が表層剥離されてガラス基板１０２'に移載される。本明細書に開示される一実施形態にしたがえば、予備接合されたガラス-ドナーウエハアセンブリは接合及び表層剥離のための炉／ボンダー内におかれる。ガラス-ドナーウエハアセンブリは、表層剥離に続いてドナーウエハの残余部分が新しく移載された表層剥離層上を滑ってガラス基板１０２'上に新しく形成されたシリコン膜１２２'にすり傷を付けることを防止するため、炉内に水平におくことができる。ガラス-ドナーウエハアセンブリは、シリコンドナーウエハ１２０を下に、ガラス支持基板１０２'側を上にして、炉内に配置することができる。このように配置すれば、表層剥離層１２２'の表層剥離または離層後に、シリコンウエハの残余部分１２４'は新しく表層剥離されて移載された表層剥離層１２２'から単に落下するかまたは下に引き降ろされることが可能になるであろう。したがって、ガラス上に新しく形成されたシリコン膜(表層剥離層)のすり傷形成が防止され得る。あるいは、ガラス-ドナーウエハアセンブリはドナーウエハをガラス基板の上にして炉内に水平におくことができる。この場合、シリコンウエハの残余部分１２４'は、ガラス上の新しく表層剥離されたシリコン膜１２２'のすり傷形成を裂けるため、ガラス基板から慎重に持ち上げられなければならない。
予備接合されたガラス-シリコンアセンブリを炉に入れてしまうと、炉を１００〜２００℃に１時間加熱することができる。この第１の加熱工程はシリコンとガラスの間の接合強度を高める。次いで、表層剥離をおこさせるため、炉温を６００℃まで徐々に上げることができる。当業者であれば、本明細書に説明されるように、また例えば特許文献２並びに米国特許出願公開第２００７／０２１６４５０号及び２００７／０２４９１３９号の明細書に説明されるように、表層剥離のための炉処理を設計することができる。上記明細書のそれぞれは本明細書に参照として含められる。
実質的に無峡谷／ピンホールの層移載を可能にするため、Ｓｉ３Ｎ４以外の材料で形成された補剛層１４２を用いることができる。特に、炭化シリコン膜を本明細書に説明されるような補剛層のために用いることができる。本発明の様々な実施形態にしたがって補剛層のために用いることができるその他の材料を表１に挙げてある。一般に、ヤング率がシリコンのヤング率以上のいかなる材料も、例えば、ヤング率が約１２５ＧＰａ以上、約１５０ＧＰａ以上、または約３００ＧＰａ以上のいかなる材料も、補剛層として用いることができる。しかし、高ヤング率を有する材料には本明細書に説明されるような補剛層としての使用に適していない材料もある。不適な材料は、ガラスに容易に接合できない材料、例えばサファイアである。しかし、初めは接合できない多くの材料は、接合可能にすることができ、よって本明細書に説明されるような補剛層としての使用に適し得るようにすることができる。例えば、Ｓｉ３Ｎ４は、本明細書に説明される手法を含む様々な方法によって接合可能にすることができる。また、いくつかの材料、例えば銅は、表層剥離半導体層１２２'を汚染し得ることから、不適である。
Figure 0006070954
ガラス支持基板１０２'は、ガラス材料、ガラス-セラミック料またはポリマー材料のような、所望のいずれの特性も示す、いずれか適する絶縁性ガラス材料とすることができる。酸化物ガラスと酸化物ガラス-セラミックの間についていえば、酸化物ガラスは製造が簡単であり、したがってガラスは広く利用可能になり、ガラス-セラミックよりも安価になるという利点がある。例として、ガラス基板は、コーニング社(Corning Incorporated)のガラス組成＃１７３７，コーニング社２０００(商標)ガラス、またはコーニング社Ｅａｇｌｅ ＸＧ(商標)ガラスでつくられた基板のような、アルカリ土類イオンを含有するガラスで形成することができる。これらのコーニング社のフュージョン製法で形成されたガラスには特定の、例えば液晶ディスプレイの製造における、用途がある。さらに、液晶ディスプレイバックプレーンにつぃてガラスに要求されるこれらのガラスの低表面粗さも本明細書に説明されるような有効な接合に有利である。Ｅａｇｌｅガラスは、シリコン表面剥離／デバイス層に悪影響を与え得る、砒素、アンチモン、バリウムのような、重金属及びその他の不純物も含有していない。Ｅａｇｌｅガラスは、ポリシリコン薄膜トランジスタを有するフラットパネルディスプレイの製造のために設計されているから、シリコンの熱膨張係数(ＣＴＥ)に実質的に整合する、慎重に調整されたＣＴＥを有する。例えば、Ｅａｇｌｅガラスは４００℃において３.１８×１０−６℃−１のＣＴＥを有し、シリコンは４００℃において３.２５３８×１０−６℃−１のＣＴＥを有する。Ｅａｇｌｅガラスは、表層剥離を起発するに必要な温度(一般に５００℃近傍)より高い、６６６℃の比較的高い歪点も有する。これらの２つの特徴、例えば表層剥離温度に耐え得る能力及びシリコンとのＣＴＥ整合が、シリコン層の移載及び接合に対してＥａｇｌｅガラスを選ぶ主な理由である。本明細書に開示される接合プロセスに有利なガラスは、約０.５ｎｍＲＭＳ以下、約０.３ｎｍＲＭＳ以下、または約０.１ｎｍＲＭＳ以下の表面粗さも有する。ドナーウエハの表層剥離は一般に５００℃近傍でおこるから、ガラスの歪点は５００℃より大きくすべきである。
ガラス基板は矩形とすることができ、ガラスの接合表面上に配列された複数のドナーウエハを保持するに十分に大きくすることができる。この場合、膜移載のために炉／ボンダー内におかれるような単ドナーウエハ-ガラスアセンブリは、単ガラスシートの表面上に配列された複数枚のドナーウエハを含むであろう。得られるＳＯＧ品は複数枚のシリコン膜がそれに接合されている単ガラスシートを有するであろう。ドナーウエハは、本明細書で前述したように、円形半導体ウエハとすることができ、あるいは矩形半導体ウエハまたはタイルとすることができる。本明細書で用いられるように、語句「ドナータイル」は一般に矩形ドナーウエハを示す目的で用いられ、語句「ドナーウエハ」は一般に円形ドナーウエハを示す目的で用いられる。しかし、円形または矩形のドナーウエハが本明細書に説明されるいずれか特定の実施形態に必要であることが明白には言明されてないかまたは明らかではない限り、語句「ドナーウエハ」及び「ドナータイル」は円形または矩形のドナーウエハのいずれも含むことは当然である。
表面品質の測定
イオン注入膜移載ＳＯＧ作製プロセスにおける移載されたままの表層剥離層１２２の生じる、峡谷の、また特にピンホールの、狭い表面積により、一般的な平均表面粗さ／品質測定はこれらのタイプの欠陥に対しては貧弱なツールである。激烈であるが、総表面積では小さい、峡谷及びピンホールの形態の表面欠陥を含む、図１３に写真で示されるような移載されたままの表層剥離半導体層は実際上、激烈な峡谷／ピンホール表面欠陥を実質的に有していない、図１４に写真で示されるような移載されたままの表層剥離半導体層よりも、良好な、例えば平滑な、平均表面粗さ測定値を有し得る。この結果、電子デバイスの作製には不適な図１３の移載されたままの層が、従来の測定手法で判定すると、電子デバイスの作製に適する図１４の移載されたままの層よりも、優れた表面粗さ／品質を有することになり得る。したがって、許容できるだけの低いレベルの峡谷及びピンホールを有する移載されたままの層を良品質と認別できる、移載されたままの表層剥離半導体層の品質を測定及び特性決定するための新しい手法が必要である。
イオン注入薄膜移載ＳＯＧ作製プロセスにおいて移載されたままの半導体層の表面モルフォロジーを特性決定するため、非対称度計算を用いることができる。非対称度は正規分布に関する非対称性、すなわち分布が分布の平均値に関して対象から外れる度合いを表すために用いられる、統計用語である。非対称度は下式：
Figure 0006070954
を用いて計算することができる。ここでｚｉは走査されたデータ点における粗さ高の絶対値であり、ｎはその走査におけるデータ点数であり、ＲＭＳは表面粗さ絶対値の二乗平均平方根である。
あるいは、非対称度は下式：
Figure 0006070954
を用いて計算することができる。ここで、Ｙ１,Ｙ２,・・・,ＹＮは単変量データであり、Ｙは平均であり、ｓは標準偏差であって、Ｎはデータ点数である。
図１３に写真で示される表面の粗さの非対称度は、歪んだ表面粗さ分布、例えばその平均値に関して対称ではない表面粗さ分布を生じる、小数ではあるが非常に深い、表面の峡谷／ピンホール欠陥により、比較的高い。言い換えれば、平均値からの表面の偏差率をプロットすれば、対称なベルカーブではなく、平均値から離れた深い峡谷及びピンホールが平均値より深い側で曲線の形表を歪めるかまたは歪ませて、曲線を非対照にする。一方、図１４に写真で示される表面の非対称度は、表面にいかなる深い峡谷及びピンホールもなく、歪んでいない表面粗さ分布を生じることから比較的低い。例えば曲線は対称なベルカーブになるであろう。非対称度は、移載されたままの表層剥離層の良好な表面品質を認別するため、ＲＭＳ計量及び／またはピーク−谷底計量と組み合わせることができる。非対称度計量は表面粗さ非対称性(例えば歪)を示し、ＲＭＳ計量及びピーク−谷底計量は平均表面粗さ絶対値を示すであろう。表面は０に近い非常に良好な非対称度計量を有することができるであろうが、ＲＭＳ計量またはピーク−谷底計量は、さらに仕上げをしない限り基板を使用に不適とする、規格外れになり得るし、逆もおこり得る。
電子デバイスの作製に適するＳＯＧ基板上の表層剥離層を提供するためには、表層剥離層の表面は、約０.６以下、約０.４以下、または約０.２以下の、非対称度を有するべきである。表層剥離層に対する許容表面粗さレベルは、約２ｎｍ以下、約１.５ｎｍ以下、または約１ｎｍ以下の、ＲＭＳである。表面測定は、移載されたままの表層剥離層について、Ｚｙｇｏ光干渉プロファイル測定器を用い、×１００の対物レンズ及び１００×４０μｍの視野を用いて実施することができる。あるいは、表面測定は、峡谷及びピンホールがピークとして見える、ドナーウエハの残余部分の分離面について実施することができる。ドナーウエハの分離面の測定は実施がより容易であり、移載されたままの表層剥離層の表面の間接的な表面組織構造測定を与える。
補剛層の酸素プラズマ変換
ＳｉＯ２のＰＥＣＶＤ堆積／成長は十分成熟した技術であり、酸化物膜の大量生産における費用効果が高いコーティングに用いることができる。しかし、本明細書に開示されるようなＳｉ３Ｎ４補剛層上にＳｉＯ２層を成長させる場合、所望の小さい厚さの一様な二酸化シリコン膜を成長させることは困難である。本明細書で前述したように、無峡谷ＳｉＯＧ移載には、非常に薄い、例えばほぼ１０ｎｍ以下の、ＳｉＯ２膜が必要である。さらに、ＳｉＯ２のヤング率は約７０ＧＰａであり、したがって、得られる補剛の程度はヤング率が１５０ＧＰａのＳｉ３Ｎ４よりかなり低い。したがって、補剛層として(Ｓｉ３Ｎ４補剛層に比較すると)かなり厚いＳｉＯ２膜であっても、ＳｉＯＧ構造の最終表層剥離シリコン層に峡谷及びピンホールが生じるであろう。また、薄い、ほぼ１０ｎｍ厚のＳｉＯ２膜をいずれかの表面に堆積するかまたは成長させようとすると、一般に、ＳｉＯ２の島が無被覆領域で隔てられた、不連続膜が得られる。
非常に薄い、例えばほぼ１０ｎｍ以下の、ＳｉＯ２膜を堆積するかまたは成長させる他の方法も技術上知られているが、費用効果の高いＳｉＯＧ作製に用いるには一般に費用がかかりすぎ、また接合に一般に適合しない。さらに、堆積プロセスは一般に表面粗さを大きくするが、小さな粗さが有効な接合に対する要件の１つである。無欠陥接合には２０×２０μｍ２のＡＦＭ走査に対して０.５ｎｍＲＭＳ以下、または０.３ｎｍＲＭＳ以下の表面粗さが要求されるが、堆積プロセスでは一般に２０×２０μｍ２のＡＦＭ走査に対して０.３ｎｍＲＭＳ以上の表面粗さを有する膜が得られる。したがって、無欠陥接合を保証するためには、追加の堆積膜平滑化がさらに必要になり得る。粗さを改善するため、化学機械研磨を用いることができる。しかし、窒化物補剛層は比較的硬質の膜であり、そのような硬質膜の研磨は費用がかかる作業である。また、研磨だけでは窒化物表面を接合可能にするに十分ではない。ＳｉＯ２は、その表面を容易に親水性にすることができるから、ガラスに接合可能である。窒化シリコン層を覆うＳｉＯ２膜の堆積は可能であるが、その結果、表面粗さが大きくなるから、好ましくない。熱酸化によるＳｉ３Ｎ４補剛層の表面の酸化物への変換は可能であるが、これも好ましくない。窒化シリコンの熱酸化には１０００℃をこえる温度が必要である。そのような温度において、矩形シリコンタイルは反り、したがって接合不能になる。
本明細書に開示される、必要に応じる実施形態にしたがえば、ドナーウエハの接合表面１２１'を酸化し、親水性にしてガラスに接合可能とするため、Ｓｉ３Ｎ４補剛層の表面近傍領域のＳｉＯ２層への酸素プラズマ変換を用いることができる。プラズマ酸化法は既知であるが、出願人等が知る限り、本開示以前には、窒化物表面を接合可能にするために、あるいはイオン注入膜移載プロセスにおいて無峡谷シリコン膜移載を達成するためには、利用されていない。さらに、本開示以前には、プラズマ処理条件を適切に調節することによってプラズマ酸化変換膜の表面粗さが初期窒化物膜の表面粗さに比較してかなり改善され得ることも、技術上知られていなかった。
予備接合に先立つ、Ｓｉ３Ｎ４補剛層１４２の表面近傍領域のＳｉＯ２酸化物層への酸素プラズマ変換は、ドナーウエハ１２０'上のＳｉ３Ｎ４補剛層のまたはその他のバリア層１４２の接合表面１２１'を親水性にしてシリコンまたはガラス基板１０２'に容易に接合可能にするための方法として用いることができる。Ｓｉ３Ｎ４補剛層１４２の表面近傍領域の酸素プラズマ変換のためのプロセスは以下の工程を含むことができる。初めに、図７に示されるように、ドナーウエハ１２０'の接合表面１２１'上にＳｉ３Ｎ４補剛層１４２を被着する。次いで、ドナーウエハ１２０'内に弱化層１２３'を形成して表層剥離層１２２'を定めるため、図９に関して前述したように、ドナーウエハにイオンを注入する。次いで、注入済ドナーウエハ１２０'をプラズマチャンバ内に置いて、同時に、
(１)Ｓｉ３Ｎ４補剛層１４２の表面領域をＳｉＯ２層に変換する、及び
(２)Ｓｉ３Ｎ４補剛層の表面を平滑化する、
ために酸素プラズマで処理する。Ｓｉ３Ｎ４膜の酸化及び平滑化はいずれも、シリコンドナーウエハ１２０'のＳｉ３Ｎ４被覆接合表面１２１'の接合性を高める。
酸素プラズマ変換プロセス条件は、Ｓｉ３Ｎ４補剛層１４２の表面近傍領域に、２ｎｍ厚から約２０ｎｍ厚、または約５ｎｍ厚から約１０ｎｍ厚、または約５ｎｍ厚のＳｉＯ２膜が形成され、補剛層の表面の粗さが改善されるように、選ばれる。このようにして、ドナーウエハの接合表面１２１'が同時に酸化及び平滑化され、表面は親水性になり、ガラス支持基板１０２'への接合に十分に平滑になる。ドナーウエハは、ＲＣＡ溶液内処理及び乾燥によって、接合のために準備することができる。本明細書で前述したように、相応するガラス支持／ハンドリング基板１０２'も親水性にされる。図１０及び１１に関して本明細書で前述したように、シリコンドナーウエハとガラス支持基板を予備接合し、接合して、表層剥離層をシリコンドナーウエハの残余部分から分離(表層剥離)することにより、プロセスは完了する。
必要に応じて、イオン注入工程中に取り付いた有機汚染物のドナーウエハの表面からの完全な除染を保証するため、及び接合表面１２１'の粗さをさらに改善するため、シリコンドナー基板１２０'上のＳｉ３Ｎ４補剛層１４２の二重プラズマ変換を実施することができる。二重プラズマ変換は、
(１)注入済シリコンドナーウエハ上のＳｉ３Ｎ４補剛層１４２の表面の第１の酸素プラズマ変換、
(２)第１の酸素プラズマ変換によって形成された酸化物層のウエットストリッピング、及び
(３)注入済シリコンドナーウエハ上のＳｉ３Ｎ４補剛層１４２の表面の第２の酸素プラズマ変換、
の３工程で実施することができる。第１の酸素プラズマ変換工程はイオン注入工程中に付着した有機物による炭素汚染物を含む犠牲二酸化シリコン膜を形成する。ウエットストリッピング工程は炭素汚染物を除去し、清浄な窒化シリコン表面を露出させる。第２の酸素プラズマ変換工程は、Ｓｉ３Ｎ４補剛層１４２の高い表面剛性を保持するに十分に薄く、同時にガラス基板への親水性接合を可能にするに十分に平滑な、純酸化物膜を形成する。
次に、ドナーウエハ上のＳｉ３Ｎ４補剛層の表面近傍領域の酸素プラズマ変換についての一実施形態にしたがうプロセス例を、図１５を参照してさらに詳細に説明する。
工程２１０において、本明細書で前述したように、第２世代サイズ(３７０×４７０×０.５ｍｍ)のコーニングＥａｇｌｅ ＸＧガラスをＳｉＯＧの作製のための絶縁性支持基板として選ぶことができる。第２世代サイズのガラスシートによって、単ガラス支持基板上に費用効果が高い態様での数個の３インチ型モバイルディスプレイの同時作製が可能になる。
工程２２０において、本明細書で前述したように、本開示の一実施形態にしたがい、ＳｉＯＧ構造／基板の作製のためのドナーウエハ／基板１２０'として使用するため、正規の円形３００ｍｍ最高級シリコンウエハを選ぶことができる。元の円形ウエハから１８０×２３０ｍｍの矩形ドナーウエハまたはドナータイルを切り出すことができ、ドナータイルの縁端を、縁端を整形し、ＳＥＭＩ標準縁端形状と同様の丸形状または面取り形状を得るため、処理することができる。角の面取りまたは丸め及び表面研磨のような、その他の必要な機械加工工程も実施することができる。
工程２３０において、本明細書で前述したように、ＳｉＯ２(または他の酸化物の)層１４６(図７を見よ)をドナーウエハ１２０'の接合表面１２１'上に成長させるかまたは堆積する。Ｓｉ３Ｎ４補剛層の被着の前に、熱またはプラズマによるかあるいは化学的な酸化プロセスを用いてシリコンドナータイルの表面を酸化することができる。あるいは、本明細書で前述したように、ドナータイルの表面上に自然酸化膜を意図的に残すことができ、または自然酸化膜を除去するためまたはドナータイル上の自然酸化膜の形成を防止するかまたは最小限に抑えるための工程をとることができる。
工程２４０において、本明細書で図７を参照して前述したように、自然酸化膜または被着された酸化物膜１４６を覆ってシリコンドナータイル１２０'上にＳｉ３Ｎ４補剛層／膜１４２を被着する。
工程２５０において、本明細書で図９を参照して前述したように、シリコンドナータイル内に弱化領域１２３'を形成し、表層剥離シリコン層１２２'を定めるため、Ｓｉ３Ｎ４補剛層１４２を有するシリコンドナータイル１２０'にイオンを注入する。前述したように、以降のガラスへの接合のため、小さい表面粗さが必要である。被着されたＳｉ３Ｎ４補剛層１４２の接合表面１２１'の表面粗さは原子間力顕微(ＡＦＭ)法及びＺｙｇｏ測定器を用いる光学的手法で走査することによって解析した。いずれの方法も、表面粗さが２０×２０μｍ２のＡＦＭ走査面積に対して約０.３ｎｍＲＭＳから約１０ｎｍＲＭＳの範囲内にあることを示した。この粗さは接合に対して十分に良好であることが知られている。しかし、そのような粗さをもつ基板に対し、接合されたアセンブリは一般に接合界面に欠陥(空孔)を有する。無欠陥結合のためには、２０×２０μｍ２のＡＦＭ走査面積に対して約０.３ｎｍＲＭＳ以下の表面粗さが必要であることが分かっている。
工程２６０において、本明細書で図８に関して前述したように、Ｓｉ３Ｎ４補剛層１４２の表面近傍領域をＳｉＯ２酸化物接合層１４８に変換するため、Ｓｉ３Ｎ４補剛層１４２の接合表面１２１'を、酸素変換プラズマプロセスを用いて処理する。この結果、シリコンドナータイル上の層は、今では、シリコンドナータイル上の第１のＳｉＯ２(酸化物)層１４６、第１のＳｉＯ２(酸化物)層上のＳｉ３Ｎ４補剛層１４２及びＳｉ３Ｎ４補剛層１４２上の第２のＳｉＯ２(酸化物)平滑化／接合層１４８を有する、例えば、ドナータイル上の酸化物-窒化物-酸化物積層構造、すなわちＯＮＯ(１４６-１４２-１４８)構造である。
(２０×２０μｍ２のＡＦＭ走査面積に対して０.３ｎｍＲＭＳから１０ｎｍＲＭＳの表面粗さを有し得る)Ｓｉ３Ｎ４補剛層１４２の接合表面１２１'をＳｉＯ２接合層１４８に変換するため、ドナータイル１２０'を低周波数の３０ｋＨｚＴｅｃｈｎｉｃｓプラズマ装置内で処理することができる。例として、処理条件は、
−流入酸素ガス、酸素流量：２ｓｃｃｍ(標準状態で２ｃｍ３/分)、
−チャンバ内圧力：３０ｍＴｏｒｒ(０.１３３Ｐａ)、
−プラズマ電力：７００Ｗ、及び
−処理時間：３０分、
とすることができる。この結果、Ｓｉ３Ｎ４補剛層１４２の表面近傍領域に表面粗さが０.３ｎｍＲＭＳよりやや小さい１５ｎｍ厚ＳｉＯ２接合層１４８が得られる。Ｓｉ３Ｎ４補剛層の補剛効果を弱めないような、厚さが約２ｎｍから約２０ｎｍ、または約７ｎｍから約１０ｎｍの、非常に薄いＳｉＯ２膜をＳｉ３Ｎ４補剛層上に容易に形成することができる。
工程２６０において形成されたＳｉＯ２接合層１４８の組成はほぼ化学量論的であり、窒素含有量は小さい(二次イオン質量分析(ＳＩＭＳ)検出限界以下である)。ＳＩＭＳ分析は、工程２１０から２６０にしたがって形成された、ＳｉＯ２膜を含むＳｉ３Ｎ４補剛層を有するドナータイルについて実施した。ＳｉＯ２接合層１４８の表面近傍において窒素は検出されなかった。プラズマ変換領域における窒素の完全な除去により、新しい接合表面１２１'の親水性及びガラス支持基板１０２'への新しい接合表面１２１'の適切な接合性が保証される。
酸素プラズマ変換処理の平滑化効果が、実験試料のＳＩＭＳ分析を用いて、出願人等によって確認された。ＳＩＭＳ分析により、５０分に近い比較的長いプラズマ処理時間後のＳｉＯ２接合層１４８の接合表面１２１'は、数分でしかない比較的短い処理時間後よりも平滑である。しかし、５０分より長い比較的長い処理時間では、スパッタリングによる粗面化が有意になる。接合性に有効な平滑化は、約５分から約５０分、または約１０分から約２５分の範囲内のプラズマ処理時間によって、達成することができる。
Ｓｉ３Ｎ４表面のＳｉＯ２への酸素プラズマ変換は低周波数プラズマツールに限定されない。ＲＦ，マイクロ波及びその他のタイプのプラズマ装置／プロセスを同様に用いることができる。当業者であれば、通常の実験により、Ｓｉ３Ｎ４またはその他の補剛層の所望の厚さを本明細書に説明されるような酸素プラズマ変換によって酸化物に変換するに必要な、適切なプラズマ装置及び、プラズマ電力、処理時間、酸素流量及びチャンバ内圧力のような、条件を選ぶことができる。
次に工程２９０に進むことにより、本明細書で図１０及び１１に関して前述したように、Ｓｉ３Ｎ４補剛層１４２及びＳｉＯ２層１４８をその上に有する表層剥離層１２２'をガラスまたはシリコンの支持基板１０２'に接合して移載するためにドナーウエハ１２０'をここで用いることができる。しかし、Ｓｉ３Ｎ４補剛層を有するシリコンドナータイルが先のイオン注入工程２５０においてイオン注入されていると、Ｓｉ３Ｎ４補剛層の接合表面１２１'はイオン注入チャンバから吸着された有機物で汚染されている。この汚染物はウエットケミカル処理による除去は困難であるが、汚染物の下に犠牲酸化物膜を形成し、次いで犠牲酸化物膜を除去すれば、容易に除去することができる。工程２６０の酸素プラズマ変換プロセスによって形成された酸化物層はそのような犠牲酸化物膜として用いることができる。ドナータイルを支持基板に接合する前にそのような汚染物を除去することが望ましければ、以下の工程２７０及び２８０を必要に応じて実施することができる。
工程２７０において、第１の酸素プラズマ変換処理工程により形成された犠牲ＳｉＯ２層１４８を、ドナータイルをＨＦ溶液またはその他の適する溶液に浸すことで剥ぎ取る。このようにすることで、有機物及びその他の汚染物は、Ｓｉ３Ｎ４補剛層１４２の表面から犠牲ＳｉＯ２層とともに有効に除去される。
工程２８０において、第２の酸素プラズマ変換工程を、
(１)ドナータイル１２０'上のＳｉ３Ｎ４補剛層１４２の今では有機汚染物がない接合表面１２１'を平滑化する、及び
(２)Ｓｉ３Ｎ４補剛層１４２の接合表面１２１'を親水性にしてガラス支持基板１０２'に接合可能にするためにＳｉ３Ｎ４補剛層１４２の接合表面１２１'を酸化する、
ために実施する。ここでシリコンドナータイル上に得られる層構造は再び、シリコンドナータイル上の第１のＳｉＯ２(酸化物)層１４６，第１のＳｉＯ２(酸化物)層上のＳｉ３Ｎ４補剛層１４２及びＳｉ３Ｎ４補剛層１４２上の第２のＳｉＯ２(酸化物)平滑化／接合層１４８を含む、例えば酸化物-窒化物-酸化物積層構造すなわちＯＮＯ構造(またはＮＯ構造)である。プラズマ処理時間を第１の変換工程に対して１分とし、第２の変換工程に対して５分とした、変換−剥取り−変換サイクル後のＳｉＯ２接合層１４８の表面粗さは約０.２ｎｍＲＭＳであることが分かった。この清浄化された、極めて平滑な、親水性表面は優れた接合性を有し、以降の接合工程において高い歩留を与える。厚さが１０ｎｍ以下、７ｎｍ以下、または２〜２０ｎｍの範囲内の、非常に薄いＳｉＯ２膜を、Ｓｉ３Ｎ４補剛層の補剛効果を弱めず、それでも接合表面を平滑化するように、Ｓｉ３Ｎ４補剛層上に容易に形成することができる。プラズマ処理時間は、約１分から約２０分、約５分から約２０分、または約１０分から約２０分の範囲以内とすることができる。
３つの目的、すなわち、効率の良い清浄化、表面平滑化及び親水性で接合可能な表面の形成を、二重プラズマ変換プロセス、例えば、プラズマ変換−剥取り−プラズマ変換ＯＮＯ形成サイクル(または、工程２３０においてドナー対す／ウエハ上に酸化物層が形成されていなければ、ＮＯ形成サイクル)によって同時に達成することができる。二重プラズマ変換プロセスはＳｉ３Ｎ４補剛層１４２の接合表面の平滑化に特に有用である。プラズマ−剥取り−プラズマサイクルは、例えば、単プラズマ変換工程で実施される酸素プラズマ処理時間を２倍にするよりも、粗さ改善に有効である。表面粗さ改善により、接合工程における歩留が高められる。
工程２９０において、本明細書で図１０に関して前述したように、ガラス基板１０２'及びドナータイル１２０'を予備接合する。初めに、接合のための準備においてガラス基板及びドナータイルを洗浄して汚染物を除去し、親水性にする。ガラス基板／シートはアンモニア浴で洗って、乾燥することができる。ドナータイル上のＯＮＯ接合表面１２１'はＳＣ１ウォッシュ内で洗浄し、親水性にして、乾燥することができる。プラズマ変換されたＳｉ３Ｎ４補剛層１４２を有する準備されたドナータイル１２０'を、Ｓｉ３Ｎ４補剛層及びＳｉＯ２接合膜をガラスとドナータイルの間に配して、ガラス支持基板１０２'上に置き、よってドナータイルをガラス支持基板に予備接合する。このようにして、予備接合された中間ドナータイル-ガラスアセンブリが形成される。
工程２１０において、本明細書で図１１に関して前述したように、(補剛層１４２及び接合層１４６及び１４８をその上に有する)表層剥離層１２２'をガラス基板１０２'に接合し、半導体ドナータイルの残余部分１２４'から分離(表層剥離)させる。初めに、初めに、ドナータイル-ガラスアセンブリを炉／ボンダー内に置く。次いで、炉を加熱し、イオン注入熱接合または陽極接合層移載プロセスにより表層剥離層の接合及び分離(表層剥離)をおこさせるため、圧力及び、必要に応じて、電圧を印加する。このようにして、ＯＮＯ構造を有する表層剥離層１２２'がドナータイルから分離されて、ガラス基板１０２'に移載される。望ましければ、前述したように、表層剥離層をガラス基板に陽極接合するため、電圧を印加することができる。必要であれば、移載されたままの表層剥離層１２２'の表層剥離面１２５'を、本明細書で前述したように、アニール、洗浄または研磨によってさらに処理することができる。
本明細書に説明されるプロセス及びＳＯＧ構造は、(シリコン上またはガラス上に被着された)被着膜を用いるプロセスに比較して高歩留の接合工程を提供する。本明細書に説明されるプロセス及びＳＯＧ構造は、陽極的に生成されたその場ＳｉＯ２バリア層または被着ＳｉＯ２バリア層及びイオン空乏ガラス層に比較して優れたバリア層を備えるから、トランジスタ作製プロセスの高歩留を保証する。
以下の例によって様々な実施形態がさらに明解になるであろう。
実験１
ＳｉＯＧにおけるバリア層としてのＳｉ３Ｎ４補剛層の効力を試験した。第１の試験においては、ＳｉＯＧ構造を６００℃で２４時間アニールし、表層剥離シリコン層の汚染物を二次イオン質量分析(ＳＩＭＳ)法により測定した。ＳＩＭＳ分析では汚染物は全く見られなかった。第２の試験においては、ＳｉＯＧの上面と下面の間に１００Ｖの電圧を印加し、試料を６００℃に加熱もした。この場合も、シリコン膜内の汚染物を検出するためにＳＩＭＳを用いた。表層剥離シリコン層の汚染はＳＩＭＳ検出限界以下であることが分かった。本明細書で先に参照した特許文献２にしたがって作製した５層ＳｉＯＧ構造は第１の試験に合格できるであろうが、第２の試験には合格しないであろう。
実験２
標準ＬＰＣＶＤ装置により、アルゴン希釈シラン／アンモニア混合気を用い、総ガス流量を４０ｓｃｃｍ、シランとアンモニアの比を３：１、チャンバ内圧力を１ｍＴｏｒｒとして、８００℃で、Ｓｉ３Ｎ４膜をシリコンドナータイル上に被着した。この結果、ドナータイル上で約２ｎｍ/分の被着速度と１００ｎｍ厚Ｓｉ３Ｎ４補剛層の被着が得られた。
Ｅａｇｌｅガラス支持基板／シート上に直接にＳｉ３Ｎ４被覆シリコンドナータイルを接合しようとした。ドナータイルはドナータイルをＲＣＡ溶液内で処理して乾燥することにより接合のために準備した。ガラスシートはガラスシートをアンモニア浴内で処理して乾燥することにより準備した。表面の濡れ角を測定するためにＫｒｕｓｓ ＤＳＡ２０を用いて、窒化物表面及びガラス表面の親水性を測定した。ガラス表面の濡れ角は２°以下であり、ガラス表面は極めて親水性であることが分かった。Ｓｉ３Ｎ４補剛層の表面の濡れ角は３５°であり、Ｓｉ３Ｎ４補剛層表面は弱い親水性を有することが分かった。ガラスとタイルを、初めにそれぞれを一辺で接触させてその一辺で接合波を発生させ、ガラスとタイル基板にかけて接合波を伝搬させることで、予備接合した。予備接合した中間アセンブリを６００℃に加熱した。Ｅａｇｌｅガラス支持基板に直接にＳｉ３Ｎ４被覆シリコンドナータイルを接合しようとするこの試行は失敗した。多くの空孔が接合界面にあった。
この実験は、Ｓｉ３Ｎ４をガラスに直接には接合できないことを確証する。
実験３
有効な補剛を保証するに適するが、６０ｋｅＶでのドナーウエハの標準エネルギーイオン注入を可能にするに十分に薄い、１００ｎｍの厚さを有するＳｉ３Ｎ４補剛層をドナーウエハ上に被着した。補剛層厚は表層剥離層厚をこえるべきではない。１００ｎｍ以下の厚さを有するＳｉ３Ｎ４補剛層を有する試行試料もいくつか作製した。厚さが５０ｎｍと１００ｎｍの間に範囲にあるＳｉ３Ｎ４補剛層を用いて形成したＳｉＯＧは幾つかの峡谷を示した。厚さが５０ｎｍ以下のＳｉ３Ｎ４補剛層を用いて形成したＳｉＯＧは移載されたままの表層剥離層の表面上に、補剛層を全く用いずに作製したＳＯＧと同様の、台地−峡谷−ピンホールパターンを示した。厚さが２５０ｎｍのＳｉ３Ｎ４補剛層を有するＳｉＯＧ試料も作製した。これらの試料にＨ２＋種を１２５ｋｅＶのエネルギーで注入した。１２５ｋｅＶにおいては、２５０ｎｍ厚Ｓｉ３Ｎ４層及び３５０ｎｍ厚表層剥離シリコン層からなる膜スタックが移載された。これらの試料では峡谷またはピンホールは見られなかった。
実験３により、補剛層厚が約１００ｎｍ以上、または約１５０ｎｍ以上の範囲にあれば十分な補剛効果を得られることが明らかになった。
実験４
３００ｍｍ径／＜１００＞方位／ｐ型／ホウ素ドープ／比抵抗８〜１３Ω-ｃｍ及び７７５μｍ厚の標準最高級シリコンウエハをドナーウエハとして選んだ。以下のＬＰＣＶＤ手法を用いてＳｉ３Ｎ４層をドナーウエハ上に被着した。ウエハから自然酸化膜を剥ぎ取らずに、ウエハをＬＰＣＶＤ反応炉に入れた。８００℃でＬＰＣＶＤプロセスを実施した。ドナーウエハの接合表面上に１００ｎｍ厚の化学量論的Ｓｉ３Ｎ４層が得られるように、プロセス温度、時間、チャンバ内圧力、及び反応ガスを選んだ。被着Ｓｉ３Ｎ４層の厚さ一様性を楕円偏光法で測定して、厚さは１００ｎｍ±１％であることが分かった。被着Ｓｉ３Ｎ４層の表面の粗さをＡＦＭを用いて測定して、粗さは０.２ｎｍＲＭＳであることが分かった。この粗さは以降のウエハ接合プロセスに十分である。被着Ｓｉ３Ｎ４層の応力をＴｅｎｃｏｒ ＦＬＸ測定器で測定し、７００ＭＰａの引張応力であることが分かった。Ｓｉ３Ｎ４層は無フレークの連続膜であることを観察した。様々な厚さにおけるＳｉ３Ｎ４層の安定性を評価するため、さらに厚いＳｉ３Ｎ４層の試行被着を実施した。層厚が３５０ｎｍをこえると、Ｓｉ３Ｎ４層はフレーキングをおこし始めることが分かった。
実験４は、３５０ｎｍ厚までのＳｉ３Ｎ４補剛層を、プロセス歩留を低下させる危険をおかさずに、前述したＳｉＯＧ製造プロセスに用い得ることを示した。
次いで、Ｓｉ３Ｎ４補剛層がその上に被着されているシリコンドナーウエハに水素を注入した。水素注入のドーズ量及びエネルギーはそれぞれ、５.５×１０１６ｃｍ−１及び３０ｋｅＶとした。このイオン注入条件はＳｉ３Ｎ４補剛層がその上に被着されているシリコンドナーウエハの表面下約３００ｎｍの深さで表層剥離をおこさせ、よって、１００ｎｍ厚Ｓｉ３Ｎ４層及び２００ｎｍ厚の単結晶シリコンの表層剥離シリコン層からスタックがガラス基板に移載される。
０.５ｍｍ厚の、第２世代サイズの標準ディスプレイガラス、例えば、接合に適する小さい粗さを有するコーニングＥａｇｌｅ ＸＧをガラス支持基板として選んだ。ガラスをウエットアンモニアプロセスで洗浄した。次いで、ガラスシートを脱イオン水内でリンスして、乾燥した。準備したガラス表面の親水性を接触濡れ角測定によって試験した。濡れ角は設定が−２°の測定可能な最小角以下であることが分かった。これはガラス表面の良好な接合性を示す。
次いで、シリコンウエハとガラスを予備接合した。接合及び表層剥離のため、予備接合したガラス-シリコンアセンブリを炉に入れた。ガラス-ドナーウエハアセンブリを、ドナーウエハ側を下にして炉内に水平に置いた。アセンブリを初めに１００〜２００℃で１時間加熱した。この工程はシリコンとガラスの間の接合強度を高め、したがって最終的には層移載歩留を改善する。次いで、表層剥離をおこさせるため、温度を６００℃まで徐々に上げた。
作製したＳｉＯＧ基板を、原子間力顕微鏡、走査型電子顕微鏡、透過ノーマルスキーモードの光学顕微鏡、及び共焦点光学顕微鏡を用いて解析した。Ｓｉ３Ｎ４補剛層を用いて作製した、得られた移載されたままの表層剥離層は、ＳｉＯ２バリア層だけを用いた場合と比較して大きく改善された、移載されたままの表層剥離層／膜表面モルフォロジー及び結晶品質を示した。また、Ｓｉ３Ｎ４補剛層を有するＳｉＯＧ膜の透過型電子顕微鏡(ＴＥＭ)断面解析は、膜には見て分かる結晶欠陥は無いことを示した。ＳｉＯＧの移載されたままの膜の走査型電子顕微鏡(ＳＥＭ)表面解析は、ＳｉＯＧ/Ｓｉ３Ｎ４ ＳｉＯＧ構造については優れた表面モルフォロジーを示し(図１４を見よ)、表層剥離Ｓｉ層／膜深さを突き抜ける、見て分かる峡谷タイプ表面損傷による比較的貧弱な表面品質(図１３を見よ)も明らかにした。Ｓｉ３Ｎ４補剛層を用いてそのように作製したＳｉＯＧに関する二次イオン質量分析(ＳＩＭＳ)は高純度Ｓｉ薄膜を示した。
実験４は、Ｓｉ３Ｎ４が、ガラスからＳｉ薄膜への、ナトリウム及びアルカリのようなイオン性元素の移動を防止するためのバリア層を、また優れた補剛層も、形成することを示す。
実験５
第２世代ガラスシートから８インチ(２００ｍｍ)ガラス支持基板を切り出した。標準ＰＥＣＶＤ装置を用いて８インチガラス支持基板上にＳｉ３Ｎ４補剛層及びＳｉＯ２接合層を被着した。ＰＥＣＶＤプロセスは、窒化シリコンの被着については４８０℃の温度で、また酸化シリコン層の被着については３５０℃の温度で実施した。窒化質コン層及び酸化シリコン層のいずれについても５０ｎｍ厚さを目標とした。ＰＥＣＶＤプロセスの生成物によるガス放出があるため、次いで、ガラス基板を６００℃の温度で２時間炉内で熱処理した。ガラス支持基板上ではなく、Ｓｉウエハ上に被着した同様の二層構造についてＡＦＭ測定を実施した。表面は、２０×２０μｍ２走査面積に対しては０.３２の、また１０×１０μｍ２走査面積に対しては０.２５のＲＭＳを示した。
標準最高級８インチシリコンドナーウエハを、標準ＲＣＡ洗浄を用いて洗浄した。ドナーウエハに４７ｋｅＶのエネルギー及び１.１×１０１６原子/ｃｍ２のドーズ量でＨｅを注入した。次いで、ドナーウエハに３０ｋｅＶのエネルギー及び１×１０１６原子/ｃｍ２のドーズ量でＨ＋を注入した。
ガラスウエハ及び注入済シリコンウエハをともに標準ＲＣＡ洗浄で洗浄し、予備接合した。表層剥離のため、予備接合したガラス-シリコンアセンブリを炉に入れた。アセンブリを２００℃で１時間加熱し、続いて、表層剥離層を支持基板に接合し、表層剥離をおこさせるため。温度を５５０℃まで徐々に上げた。
次いで、表層剥離後のシリコンドナーウエハの残余部分を、光学プロファイルメータ測定手法を用いて解析した。この測定に用いたＺｙｇｏ測定器は透明ガラス基板を受容しないため、測定は表層剥離シリコン層ではなく、シリコンドナーウエハの残余部分の表面について実施した。測定は、Ｓｉドナーウエハの残余部分の表面の陰画(反転一致)表面であると考えられる、表面剥離層の表面の粗さを表すと考えられる。Ｚｙｇｏ測定器でのこの測定は×１００対物レンズを用いて行い、測定後デジタル処理の後で、水平分解能が０.６μｍの１４０×１００μｍ２の粗さ走査を得た。
図１６から１８は様々な構成のＳｉＯＧ品についてＺｙｇｏ測定器粗さ走査から抽出した様々な統計パラメータを示す。図１６は測定した非対称度,ＳＫを示す。図１７は測定したＲＭＳをオングストローム単位で示す。図１８は、測定アーティファクトのいかなる影響も避けるために高い側３点及び低い側３点を除外した粗さ像のピーク-谷底である、測定したＲ３ｚをオングストローム単位で示す。これらの３つのパラメータはそれぞれ、この実験５にしたがって作製した資料を含む、異なるタイプの実験試料について示される。第１の実験試料Ｓ１は、注入に水素だけを用い、補剛層を用いない、従来技術のプロセスにしたがって作製した、参照資料である。第２の実験試料Ｓ２は、ＯＮＯ三層構造を本開示にしたがってシリコンドナーウエハ上に被着し、注入に水素を用いて、作製した。この特定の場合について、ＯＮＯスタック厚さは、パッド酸化物層、窒化シリコン層及びキャップ酸化物層のそれぞれに対し、５ｎｍ、７５ｎｍ及び２２０ｎｍである。第３の実験試料Ｓ３は、補剛層を用いず、ヘリウム及び水素を共注入して作製した。第４の実験試料Ｓ４は、本開示にしたがって、ドナーシリコンウエハ上にＮＯ二層構造が被着されるように、ドナーウエハ上に窒化シリコン補剛層及び酸化シリコン接合層を被着し、ヘリウムと水素を共注入して、作製した。この場合、窒化シリコン層厚及び酸化シリコン層厚はいずれも５０ｎｍである。最後に、第５の実験試料Ｓ５は、前述の実験５にしたがって、ガラス支持基板上にＮＯ(Ｓｉ３Ｎ４-ＳｉＯ２)二層構造が被着されるように、ガラス支持基板上に窒化シリコン補剛層及び酸化シリコン接合層を被着し、ヘリウムと水素を共注入して作製した。
図１６から１８のグラフを見れば、参照資料Ｓ１に比較して、実験試料Ｓ５にかなりの改善が見られることを実験５が示すことが分かる。同時に、試料２におけるＳｉドナーウエハ上に被着したＯＮＯ(ＳｉＯ２-Ｓｉ３Ｎ４-ＳｉＯ２)三層構造及び水素注入の使用は、表面粗さの非対称度レベルを改善する(例えば非対称度を低める)(図１６を見よ)が、同じ試料のＲＭＳ及びＲ３ｚは参照資料Ｓ１に比較してそれほど変化していない(それぞれ図１７及び図１８を見よ)。実験試料Ｓ３，Ｓ４及びＳ５における水素とヘリウムの共注入は３つのパラメータの全てに対して有効性を示した(図１６〜１８を見よ)。最後に、窒化シリコン補剛層及び酸化シリコン接合層を、試料Ｓ４においてＳｉドナーウエハ上に、または試料Ｓ５においてガラス支持基板上に、形成した場合、表面粗さ低減におけるさらなる改善が示された(図１７及び１８を見よ)。詳しくは、Ｈｅ/Ｈ共イオン注入及びＳｉドナーウエハ上のＮＯ二層を用いて作製した試料４はＨｅ/Ｈ共イオン注入試料Ｓ３より優れた非対称度レベルを示し(図１６を見よ)、Ｈｅ/Ｈ共イオン注入及びガラス支持基板上のＮＯ二層を用いて作製した試料５はＨｅ/Ｈ共イオン注入試料Ｓ３に対して全てのパラメータにおける改善を示した。
本明細書に開示される、ＳｉＯＧ構造及びその作製のためのプロセスに補剛層を用いる利点には、
−改善された表層剥離半導体層表面モルフォロジー、
−改善された表面剥離半導体層表面粗さ、
−低減された機械的研磨コスト、
−電気特性及び寿命が優れたＳＯＧベース電子デバイスの作製に対して高レベルの純度を保持するガラス上の表面剥離半導体層の作製を可能にする優れたバリア層、
がある。
そうではないことが明白に言明されていない限り、本明細書に述べられるいかなる方法も、その工程が特定の順序で実施される必要があると解されるつもりは全く無い。したがって、方法特許請求項がその工程がしたがうべき順序を実際に挙げていないか、そうではなくとも工程が特定の順序に限定されるべきであることが特許請求項または説明に特に言明されていない場合、いかなる特定の順序も推定されることは全く考えていない。
本発明の精神または範囲を逸脱することなく様々な改変及び変形がなされ得ることが当業者には明らかであろう。本発明の精神及び本質を組み込んでいる、開示された実施形態の改変、組合せ、副次組合せ及び変形が当業者には想起され得るから、本発明は添付される特許請求項及びそれらの等価形態の範囲内の全てを包含すると解されるべきである。
１０２' ガラス支持基板
１２０' 半導体ドナーウエハ
１２２' 表層剥離半導体層
１２３' 弱化領域
１２４' 半導体ウエハ残余部分
１４２ 補剛層
１４６ 自然酸化膜
１４８ 酸化物接合層

Claims (8)

  1. ガラス上半導体構造を形成する方法において、
    接合表面を有するガラス基板及び接合表面を有する半導体ウエハを得る工程、
    前記半導体ウエハの前記接合表面の上に１２５ＧＰａ以上のヤング率を有する補剛層を被着する工程であって、前記補剛層は、５０ｎｍ以上の厚さを有する、工程、
    前記半導体ウエハの前記接合表面の領域に表層剥離層を形成するため、前記半導体ウエハの前記接合表面にイオンを注入する工程、
    前記補剛層を前記ガラス基板と前記半導体ウエハの間にして、前記半導体ウエハの前記接合表面を前記ガラス基板の前記接合表面と接触させる工程、
    前記半導体ウエハ及び前記ガラス基板を高温に加熱することにより、前記補剛層を前記ガラス基板と前記半導体ウエハの間にして、前記表層剥離層を前記ガラス基板に接合する工程、及び
    前記半導体ウエハの残余部分から前記表層剥離層を分離し、前記補剛層を間にして前記ガラス基板に接合された前記表層剥離層を残す工程、
    を含み、
    前記補剛層が、Ｓｉ３Ｎ４からなり、前記接触させる工程に先立って、前記補剛層の表面近傍領域に、ＳｉＯ２層が酸素プラズマ変換を用いて形成され、
    前記表層剥離層の分離されたままの表面が２ｎｍＲＭＳないしさらに小さい表面粗さを０.６以下の非対称度レベルとともに有する、
    ことを特徴とする方法。
  2. (ａ)前記補剛層が、１５０ＧＰａ以上、２００ＧＰａ以上、または３００ＧＰａ以上のヤング率を有する、あるいは
    (ｂ)前記表層剥離層の前記分離されたままの表面が、２ｎｍＲＭＳないしさらに小さいか、１.５ｎｍＲＭＳないしさらに小さいか、または１ｎｍＲＭＳないしさらに小さい、表面粗さを、０．４以下の、または０.２以下の、非対称度レベルとともに有する、
    の少なくとも一方であることを特徴とする請求項１に記載の方法。
  3. 前記補剛層が、１００ｎｍ以上であるか、２５０ｎｍ以上であるか、または３５０ｎｍ以上の厚さで、前記半導体ウエハの前記接合表面上に被着されることを特徴とする請求項１に記載の方法。
  4. 前記ＳｉＯ２層が、２ｎｍから１５０ｎｍの厚さを有することによって前記補剛層の表面を親水性にすることを特徴とする請求項１に記載の方法。
  5. ガラス上半導体構造において、
    ガラス基板、
    前記ガラス基板上の、１２５ＧＰａ以上のヤング率を有する補剛層、及び
    前記補剛層上の、２ｎｍＲＭＳないしさらに小さい表面粗さを０.６以下の非対称度レベルとともに有する半導体層、
    を含み、
    前記補剛層が、５０ｎｍ以上の厚さを有し、Ｓｉ３Ｎ４からなり、前記補剛層と前記ガラス基板の間にＳｉＯ２層が設けられている、ことを特徴とするガラス上半導体構造。
  6. 前記補剛層が、１５０ＧＰａ以上であるか、または２００ＧＰａ以上である、ヤング率を有する、及び
    前記半導体層の露出面が、２ｎｍＲＭＳないしさらに小さいか、１.５ｎｍＲＭＳないしさらに小さいか、または１ｎｍＲＭＳないしさらに小さい、表面粗さを、０．４以下、または０.２以下の、非対称度レベルとともに有する、
    ことを特徴とする請求項５に記載のガラス上半導体構造。
  7. 前記補剛層が、１００ｎｍ以上であるか、２５０ｎｍ以上であるか、または３５０ｎｍ以上の厚さを有する、及び
    前記ＳｉＯ２層は、２ｎｍから１５０ｎｍ、５ｎｍから１５０ｎｍ、２ｎｍから２０ｎｍ、５ｎｍから１０ｎｍ、または５ｎｍの厚さを有する、
    ことを特徴とする請求項５に記載のガラス上半導体構造。
  8. 前記半導体層が実質的に単結晶のシリコンで形成されており、
    前記半導体層の上に更なるＳｉＯ２層を含み、当該更なるＳｉＯ２層が、前記半導体層と前記補剛層の間にあって、１ｎｍから１０ｎｍ以下であるか、２ｎｍから５ｎｍであるか、２０ｎｍ以下であるか、１０ｎｍ以下であるか、７ｎｍ以下であるか、または１００ｎｍ以下の、範囲内の厚さを有し、
    前記ガラス基板が、
    (ｉ)修飾元素の陽イオンが実質的に存在しない、前記表層剥離層に接する第１のガラス層、及び
    (ii)高められた修飾元素の陽イオン濃度を有する、前記第１のガラス層に接する第２のガラス層、
    を有する、
    ことを特徴とする請求項５に記載のガラス上半導体構造。
JP2013518542A 2010-06-30 2011-06-28 補剛層を有するガラス上半導体基板及びその作製プロセス Active JP6070954B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/827,582 2010-06-30
US12/827,582 US8357974B2 (en) 2010-06-30 2010-06-30 Semiconductor on glass substrate with stiffening layer and process of making the same
PCT/US2011/042068 WO2012003157A1 (en) 2010-06-30 2011-06-28 Semiconductor on glass substrate with stiffening layer and process of making the same

Publications (2)

Publication Number Publication Date
JP2013534056A JP2013534056A (ja) 2013-08-29
JP6070954B2 true JP6070954B2 (ja) 2017-02-01

Family

ID=44504327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013518542A Active JP6070954B2 (ja) 2010-06-30 2011-06-28 補剛層を有するガラス上半導体基板及びその作製プロセス

Country Status (7)

Country Link
US (4) US8357974B2 (ja)
EP (1) EP2589074A1 (ja)
JP (1) JP6070954B2 (ja)
KR (1) KR101828635B1 (ja)
CN (1) CN103262231B (ja)
TW (1) TWI466231B (ja)
WO (1) WO2012003157A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9974700B2 (en) 2013-03-15 2018-05-22 The Procter & Gamble Company Absorbent articles with nonwoven substrates having fibrils
US11090407B2 (en) 2017-03-09 2021-08-17 The Procter & Gamble Company Thermoplastic polymeric materials with heat activatable compositions
US11110013B2 (en) 2014-09-10 2021-09-07 The Procter & Gamble Company Nonwoven webs with hydrophobic and hydrophilic layers
US11129919B2 (en) 2016-03-09 2021-09-28 The Procter & Gamble Company Absorbent article with activatable material

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
FR2985371A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
CN107097004A (zh) 2012-02-08 2017-08-29 康宁股份有限公司 切割设备及切割方法
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
FR3003997B1 (fr) * 2013-03-29 2015-03-20 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP5882939B2 (ja) * 2013-05-01 2016-03-09 東京エレクトロン株式会社 接合方法、接合装置および接合システム
US9209345B2 (en) * 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
CH711295B1 (fr) * 2015-07-06 2019-11-29 Cartier Int Ag Procédé de fixation par assemblage anodique.
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
KR102494914B1 (ko) * 2016-02-16 2023-02-01 에베 그룹 에. 탈너 게엠베하 기판을 접합하기 위한 방법 및 장치
US10388492B2 (en) * 2016-04-14 2019-08-20 Fm Industries, Inc. Coated semiconductor processing members having chlorine and fluorine plasma erosion resistance and complex oxide coatings therefor
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
CN110085510B (zh) * 2018-01-26 2021-06-04 沈阳硅基科技有限公司 一种多层单晶硅薄膜的制备方法
KR102463727B1 (ko) * 2018-06-08 2022-11-07 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법
WO2020010056A1 (en) * 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11851325B2 (en) * 2018-11-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for wafer bonding
JP7319059B2 (ja) 2019-02-25 2023-08-01 エア・ウォーター株式会社 ペリクル中間体の製造方法およびペリクルの製造方法
FR3093859B1 (fr) * 2019-03-15 2021-02-12 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur une substrat support
WO2021188846A1 (en) 2020-03-19 2021-09-23 Invensas Bonding Technologies, Inc. Dimension compensation control for directly bonded structures

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5347564A (en) 1991-12-20 1994-09-13 The Chesapeake And Potomac Telephone Company Of Maryland Automated translation input system
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
TW409319B (en) * 1998-10-27 2000-10-21 Taiwan Semiconductor Mfg Method for improving silicon nitride/SOG delamination
AU4277700A (en) 1999-05-03 2000-11-17 Dow Corning Corporation Method for removal of sic
US20040224482A1 (en) 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7473969B2 (en) * 2004-08-18 2009-01-06 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP4682814B2 (ja) 2005-11-15 2011-05-11 セイコーエプソン株式会社 画像処理装置、画像処理方法およびプログラム
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
US7456057B2 (en) 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
US20070246450A1 (en) 2006-04-21 2007-10-25 Cady Raymond C High temperature anodic bonding apparatus
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
WO2008105101A1 (ja) * 2007-02-28 2008-09-04 Shin-Etsu Chemical Co., Ltd. 貼り合わせ基板の製造方法および貼り合わせ基板
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7875532B2 (en) 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US20090032873A1 (en) 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
FR2924272B1 (fr) 2007-11-28 2010-06-11 Commissariat Energie Atomique Procede de transfert de films
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9257328B2 (en) 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9974700B2 (en) 2013-03-15 2018-05-22 The Procter & Gamble Company Absorbent articles with nonwoven substrates having fibrils
US10016319B2 (en) 2013-03-15 2018-07-10 The Procter & Gamble Company Absorbent articles with nonwoven substrates having fibrils
US10993855B2 (en) 2013-03-15 2021-05-04 The Procter & Gamble Company Absorbent articles with nonwoven substrates having fibrils
US11110013B2 (en) 2014-09-10 2021-09-07 The Procter & Gamble Company Nonwoven webs with hydrophobic and hydrophilic layers
US11839531B2 (en) 2014-09-10 2023-12-12 The Procter And Gamble Company Nonwoven webs with hydrophobic and hydrophilic layers
US11129919B2 (en) 2016-03-09 2021-09-28 The Procter & Gamble Company Absorbent article with activatable material
US11090407B2 (en) 2017-03-09 2021-08-17 The Procter & Gamble Company Thermoplastic polymeric materials with heat activatable compositions

Also Published As

Publication number Publication date
JP2013534056A (ja) 2013-08-29
CN103262231B (zh) 2015-11-25
US20130341756A1 (en) 2013-12-26
US20130130473A1 (en) 2013-05-23
KR20140047567A (ko) 2014-04-22
TW201218312A (en) 2012-05-01
TWI466231B (zh) 2014-12-21
US20120001293A1 (en) 2012-01-05
US8772875B2 (en) 2014-07-08
US8946053B2 (en) 2015-02-03
US8357974B2 (en) 2013-01-22
CN103262231A (zh) 2013-08-21
WO2012003157A1 (en) 2012-01-05
US8518799B2 (en) 2013-08-27
US20130071997A1 (en) 2013-03-21
KR101828635B1 (ko) 2018-02-12
EP2589074A1 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
JP5926527B2 (ja) 透明ｓｏｉウェーハの製造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
KR20020031412A (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20110052456A (ko) 웨이퍼 접합 방법
JP6160616B2 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
KR101142138B1 (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2008263010A (ja) Ｓｏｉ基板の製造方法
EP3652780A1 (en) Method of manufacture of a semiconductor on insulator structure
Maa et al. Relaxation of Strained SiGe on Insulator by Direct Wafer Bonding
Cites et al. Mohamed et al.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6070954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250