KR101276230B1 - 에스오아이 기판 및 에스오아이 기판의 제조방법 - Google Patents

에스오아이 기판 및 에스오아이 기판의 제조방법 Download PDF

Info

Publication number
KR101276230B1
KR101276230B1 KR1020087008899A KR20087008899A KR101276230B1 KR 101276230 B1 KR101276230 B1 KR 101276230B1 KR 1020087008899 A KR1020087008899 A KR 1020087008899A KR 20087008899 A KR20087008899 A KR 20087008899A KR 101276230 B1 KR101276230 B1 KR 101276230B1
Authority
KR
South Korea
Prior art keywords
substrate
single crystal
soi
transparent insulating
ion implantation
Prior art date
Application number
KR1020087008899A
Other languages
English (en)
Other versions
KR20080085133A (ko
Inventor
마코토 카와이
요시히로 쿠보타
아쭈오 이토
코이치 타나카
유우지 토비사카
소지 아키야마
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20080085133A publication Critical patent/KR20080085133A/ko
Application granted granted Critical
Publication of KR101276230B1 publication Critical patent/KR101276230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

단결정 Si 기판(10)의 표면측(접합면측)에는 표면 근방의 소정의 깊이(평균이온주입깊이(L))에 균일한 이온주입층(11)가 형성되었다. 상기 단결정 Si 기판(10)과 투명 절연성기판(20)의 표면을 접합면으로 하여 밀착시키고 이 상태로 350℃이하의 온도에서 가열하여 접합처리했다. 이 350℃ 이하정도의 온도 선택은 단결정 Si와 석영과의 열팽장계수차와 당해 열팽창계수차에 기인한 왜량 및 이 왜량과 단결정 Si 기판(10) 및 투명 절연성 기판(20)의 두께를 고려해서 결정되고, 바람직하게는 100~300℃로 여겨진다.
이러한 접합공정이후, 외부의 충격을 가하여 이온주입층 내부에서 Si-Si 결합을 자르고, 단결정 Si기판(10)의 표면근방의 조정의 깊이(평균이온주입깊이(L))에 해당하는 수치의 결정면을 따라 단결정 실리콘 박막을 기계적으로 박리한다.
SOI 기판, 단결정 실리콘 박막, 절연성 기판

Description

에스오아이 기판 및 에스오아이 기판의 제조방법{SOI SUBSTRATE AND METHOD FOR MANUFACTURING SOI SUBSTRATE}
본 발명은 SOI 기판 및 SOI 기판의 제조방법에 관한 것으로서, 보다 상세하게는 투명절연기판 위에 장합(張合)되어 형성된 단결정실리콘 박막의 절단면의 표면 거칠기를 억제한 SOI 기판 및 이의 제조방법에 관한 것이다.
종래 내방사선 특성이나 래치업(latch up) 특성에 뛰어남과 동시에 쇼트 채널 효과의 억제에도 뛰어난 MOS 트랜지스터을 형성하기 위해, 산화막 등의 절연막 위에 단결정실리콘(Si)층이 형성된 이른바 SOI(Silicon on Insulator) 웨이퍼가 디바이스 형성용기판으로서 사용되고 있고, 그중에서도, 접합(接合) 기술을 적용한 저결함의 SOI 기판이 주목받고 있다.
또 근래에는 이러한 SOI 기판을 광학 디바이스의 제조용 기판으로 이용하는 일도 검토되고 있다(일례로, 특허문헌 1 내지 5).
그런데, 액정 표시 디스플레이 패널(LCD)을 비롯한 전기 광학 장치의 구동 방식 중에서도, 액티브 매트릭스 방식은 응답 속도가 빨라, 고화질의 표시장치를 구현할 수 있기 때문에 일반적으로 넓게 이용되고 있다.
이러한 액티브 매트릭스 구동 방식을 사용하는 전기 광학 장치의 일반적인 구성은, 2매의 유리기판(표면 유리 기판과 아래쪽 면 유리 기판) 사이에 액정층을 마련해 표면 유리 기판에는 패턴 전체에 공통된 표면 전극(대향 전극)을 형성하는 한편, 아래쪽 면 유리 기판에는 화소 전극과 해당 화소 전극을 구동하기 위한 스위칭 소자인 TFT가 형성되어 있다.
아래쪽 면 유리 기판상에는, 각 화소마다 설치된 TFT의 게이트 입력부인 X 전극과 소스 입력부인 Y 전극이 형성되어 있는데, 이러한 전극을 개입시켜 각각의 TFT에의 전기신호를 입력하거나 제어함으로써 TFT의 스위칭 소자로서의 역할을 한다.
화소 전극과 대향 전극 사이의 액정은, 상하 전극 사이에 형성되는 전계에 따라 그 배열이 변화해 액정 셔터로서 기능한다.
즉, 액정 셔터의 스위칭 소자인 TFT를 온/오프하여 각 화소의 구동이 이루어지게 된다.
종래, 이러한 TFT는, 아래쪽 면 유리 기판상에 설치된 비정질 Si(a-Si)나 다결정 Si(poly-Si)의 막에 설치되고 있었지만, 화소 스위칭을 고속으로 제어하기 위해서는 스위칭 소자인 TFT가 고속으로 동작하여야 하므로, 비정질 Si나 다결정 Si TFT 대신 단결정 Si TFT를 이용하는 것이 검토되어 왔으며, 이를 위해 절연성 기판상에 단결정 실리콘 박막을 가지는 SOI 기판을 이용하는 것이 검토되어 왔다.
즉, 접합(接合) 등의 기법에 의해 절연체층 위에 설치된 단결정 Si층에 TFT 를 형성하여, 비정질 Si의 TFT나 다결정 Si의 TFT보다 빠른 고속 스위칭이 가능하게 되었다.
[특허 문헌 1] 특개평 11-145438호 공보
[특허 문헌 2] 특개평 6-18926호 공보
[특허 문헌 3] 특개평 11-163363호 공보
[특허 문헌 4] 특개 2003-282885호 공보
[특허 문헌 5] 특개 2002-110998호 공보
[특허 문헌 6] 특허 제3048201호 명세서
해결하고자 하는 과제
SOI 기판을 상술한 것 같은 광학 디바이스용의 기판으로서 이용하는 경우에는, 투명 절연성 기판상에 단결정 실리콘의 박막을 형성한 SOI 기판으로 할 필요가 있다. 또한 해당 단결정 실리콘 박막에 TFT 등의 전자 디바이스를 만들기 위해, 단결정 실리콘 박막은 표면 평탄성이 높고, 막두께의 면내 균일성이 뛰어나며, 광산란의 원인이 되는 구조적 결함이 적은 고품질의 막일 것이 요구된다.
종래 일반적인 SOI 기판의 제조 방법(예를 들면, 특허 문헌 6에 명시된 방법 등)에서는, 제조 공정 중 비교적 높은 온도에서 열처리가 이루어지고 있다(예를 들면, 500 내지 1200℃의 온도범위).
이러한 조건하에서도, 단결정 실리콘 기판과 이것과 접착시킬 수 있는 기판과의 열팽창 계수나 기계적 강도(강성률 등)의 차이가 비교적 작은 경우에는 비교적 평탄한 표면의 박막 단결정 실리콘층을 얻을 수 있다.
그러나, 단결정 실리콘 기판과 투명 절연성 기판(예를 들면, 석영 기판)을 접착시킨 SOI 기판을 제조하는 경우에는, 접착되는 2매의 기판 간의 열팽창 계수나 기계적 강도(강성률 등)의 차이가 커지기 때문에, 상기와 같이 높은 온도로 열처리를 하면, 강성이 낮은 기판(대부분 투명 절연성 기판)이 갈라지거나 접합면에서 국소적인 박리 등이 발생하거나 혹은, 단결정 실리콘 기판의 접합(接合) 면의 표면 근방 영역에 미세한 크랙이 생겨 박막의 단결정 실리콘층(SOI층)으로서 박리될 때의 벽개(劈開, 결정의 쪼개짐)이 부드럽지 않고 표면 거침이 발생한다.
상기와 같은 문제점을 해결하기 위해, 본 발명은 투명 절연성 기판상에 접합(接合) 기술에 의해 형성된 SOI층을 갖추고 해당 SOI층의 박리면이 높은 평탄성을 가지는 SOI 기판을 제공하는 것에 있다.
과제해결을 위한 수단
본 발명의 SOI 기판의 제조 방법은, 상기의 과제를 해결하기 위해서, 단결정 실리콘 기판의 한쪽 주면(主面)에 평균 이온 주입 깊이(L)의 수소 이온 주입층을 형성하는 제1 단계;와 투명 절연성 기판의 한쪽 주면(主面) 및 상기 단결정 실리콘 기판의 한쪽 주면(主面)의 적어도 한쪽 면에 표면 처리를 가하는 제2 단계;과 상기 단결정 실리콘 기판의 한쪽 주면(主面)과 상기 투명 절연성 기판의 한쪽 주면(主面)을 밀착시키는 제3 단계;와 상기 단결정 실리콘 기판과 상기 투명 절연성 기판을 밀착시킨 상태로 350℃ 이하의 온도로 가열해 접합 처리를 가하는 제4 단계;와 상기 평균 이온 주입 깊이(L)에 상당하는 위치의 결정면을 따라서 단결정 실리콘 박막을 기계적으로 박리해 상기 투명 절연성 기판상에 SOI층을 형성하는 제5 단계를 포함한다.
바람직하게는 상기 제4 단계의 열처리 온도는 100 내지 300℃이다.
또한 바람직하게는 상기 제1 단계에 있어서 수소 이온의 도즈량은 0.5×1017atoms/㎠이상인 것이며 더욱 바람직하게는 상기 수소 이온의 주입 도즈량은 1×1017atoms/㎠이상인 것이다.
또한 바람직하게는 상기 제1 단계에 있어서 수소이온의 도즈량은 3×1017atoms/㎠이하인 것이다.
본 발명에 있어서, 상기 투명 절연성 기판은, 석영 기판, 사파이어(알루미나) 기판, 붕규산 유리 기판, 또는 결정화 유리 기판인 것이 바람직하다.
또한, 본 발명에 있어서, 상기 단결정 실리콘 기판은, CZ법(쵸크라르스키법) 또는 부유 대역법(FZ법)으로 결정을 성장시킨 준완전 결정(NPC) 단결정 실리콘 기판인 것이 바람직하다.
바람직하게는, 상기 제2 단계의 표면 처리는, 플라스마 처리 또는 오존 처리를 적용한다.
더욱 바람직하게는 상기 SOI층의 박리면의 엉성함이 RMS 수치로 10 nm이하이며, 더욱 바람직하게는 6 nm이하이다.
발명의 효과
본 발명에 있어서, 투명 절연성 기판과 수소이온 주입층을 형성한 단결정 Si기판과의 접합 처리의 온도를 350℃ 이하로 하므로, 해당 열처리 공정 중 열왜량(熱歪量)이 억제되기 때문에 단결정 Si 기판과 투명 절연성 기판의 여러 가지 물성치의 차이에 기인하는 기판 분열이나 접합면의 국소적 박리 등을 피할 수 있다.
또, 열처리 온도가 350℃ 이하이므로, 이것은 실리콘 원자의 결합가지의 상태변화를 일으키게 하는데 필요한 온도와 비교해 볼 때 충분히 저온이므로, 이온 주입에 의해 도입된 수소 이온 주입층 내의 국소적인 손상이 해당 열처리 공정 중에 유지되므로(악화되지 않으므로) 박리 후의 표면 거침이 억제된 SOI층을 얻을 수 있다.
이러한 SOI 기판은, 표면 평탄성과 막후면내 균일성이 뛰어나 한편, 광산란의 원인이 되는 구조적 결함도 적기 때문에, 광학 디바이스의 제조에 특히 매우 적합한 SOI 기판을 제공할 수 있다.
도 1은, 본 발명의 SOI 기판의 제조 공정예를 설명하기 위한 것이다.
도 2는, 본 발명의 박리 공정으로 외부로부터 충격을 주는 수법의 예시를 위한 것이다.
도 3은, 필요하게 보다 설치되는 기계 연마의 공정을 설명하기 위한 것이다.
발명을 실시하기 위한 최선의 형태
이하, 도면을 참조해 본 발명을 실시하기 위한 최선의 형태에 대해 설명한다.
본 발명에 있어서, 투명 절연성 기판의 한쪽 주면(主面)과 미리 한쪽 주면(主面)에 평균 이온 주입 깊이(L)의 수소 이온 주입층을 형성한 단결정 Si기판과의 접합 처리의 온도를, 350℃이하, 바람직하게는 100~300℃로 설정한다.
여기서, 투명 절연성 기판으로는, 석영 기판, 사파이어(알루미나) 기판, 붕규산 유리 기판, 결정화 유리 기판 등이 사용되지만 이러한 기판은 단결정 Si기판과 비교하여 볼 때, 열팽창 계수나 기계적 강도(강성률등)의 차이가 비교적 크고, 접합 처리 공정 중에 부여되는 열에 의해 분열이나 접합면에 있어서의 국소적 박리 등을 발생시키기 쉽다. 따라서, 본 발명에 대해서는, 접합 처리 온도를 350℃로 하여 발생되는 열왜량을 억제해, 단결정 Si 기판과 투명 절연성 기판의 여러 가지 물성치의 차이에 기인하는 상기 문제점의 발생을 회피하였다.
또, 350℃ 이하의 열처리 온도는, 실리콘 원자의 결합가지 상태 변화를 일으키는 온도에 비해 충분히 낮은 온도이기 때문에 수소 이온 주입에 의해 도입된 수소 이온 주입층 내의 국소적인 손상 상태도 해당 열처리 공정 중에 유지된다.
이 때문에, 그 후의 박리 공정에서 단결정 실리콘 박막의 벽개의 개시점으로서 작용할 수 있는 미세한 크랙 등이 발생하지 않는다.
그 결과, 벽개 조건으로서의 수소 이온의 주입 상태가 유지되어 박리 후의 표면 거침이 억제된 SOI층을 얻을 수 있다.
본 발명에 있어서, 단결정 Si기판에 수소 이온의 주입 도즈량의 상한치는 3×1 O17atoms/㎠로 여겨진다. 상기 값을 초과하는 경우에는 생산성이 저하될 뿐만 아니라 이온 주입시 손상이 심해 단결정 실리콘 박막 중에 형성되는 벽개 개시점이 과잉 형성되어 박리 후의 SOI층 표면이 거칠어진다.
덧붙여 수소 이온의 주입 도즈량의 하한치는 단결정 실리콘 박막에 벽개에 필요한 손상을 부여하기에 충분한 수치범위로 선택되어야 하는데, 바람직하게는 O.5×1O17atoms/㎠ 이상이며, 더욱 바람직하게는 1×1O17atoms/㎠ 이상이다.
이하, 실시예를 통해 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이러한 실시예의 범위로 한정되는 않으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 및 이의 균등범위 내에서 다양하게 변형되어 실시될 수 있음은 자명하다. 덧붙여 설명을 간략하게 하기 위해, 접합(接合)에 이용되는 투명 절연성 기판은 석영 기판인 것으로 가정한다.
실시예 1
도 1은, 본 발명의 SOI 기판의 제조 공정의 일실시예를 설명하기 위한 것으로, 먼저, 동일한 지름을 가지는 단결정 Si기판(10)과 투명 절연성 기판(20)을 준비한다(그림 1(A)).
여기서, 단결정 Si기판(10)은, 예를 들면, CZ법(쵸크라르스키법)에 의해 육 성되어 일반적으로 시판되고 있는 Si기판이며, 그 도전형이나 비저항율등의 전기 특성치나 결정 방위나 결정지름은, 본 발명의 SOI 기판이 제공되는 디바이스의 설계치나 프로세스 혹은 제조되는 디바이스의 표시 면적에 따라 적절하게 선택된다.
단결정 Si기판으로서는, CZ법(쵸크라르스키법) 또는 부유대역법(浮遊帶域法, FZ법)으로 결정성장시킨 「준완전결정(NPC)」단결정 실리콘 기판을 이용할 수 있다.
아울러, 이후 디바이스 형성 공정의 편의를 위해 투명 절연성 기판(20)에도 단결정 Si기판(10)에 설치되어 있는 오리엔테이션·플랫(OF)과 같은 OF를 마련해 두어 이러한 OF 끼리를 일치시켜 맞추어 붙이면 편리하다.
단결정 Si기판(1O)의 표면측(접합면측)에는, 이후의 공정에 따라 소정 두께의 SOI층을 얻을 수 있도록 수소 이온이 주입되어(그림 1(B)), 단결정 Si기판(10)의 표면 주위의 소정의 깊이(평균 이온 주입 깊이(L))에 균일한 이온 주입층(11)이 형성된다(그림 1(C)).
이온 주입층(11)의 단결정 Si기판(10) 표면으로부터의 깊이(평균 이온 주입 깊이(L))는, 이온 주입시의 가속 전압에 의해 제어된다.
상기 이온 주입에 의해, 단결정 Si기판(10) 표면 영역에서의 평균 이온 주입 깊이 (L)에 대응하는 영역에는, 해당 영역에 국지적으로 미소 기포층이 형성된다.
여기서, 이온 주입 깊이(L)는, 어느 정도의 두께로 SOI 층을 박리시킬 것인지에 따라 결정된다. 예를 들면, 수소 이온의 평균 이온 주입 깊이(L)가 0.5μm이 하인 경우에, 이온 주입 조건은, 도즈량 O.5×1O17 내지 3×1O17atoms/㎠, 가속 전압 5 O~1OOkeV 이다.
또, 이온 주입시의 단결정 Si기판(10)의 온도는, 250~450℃ 정도로 유지된다. 아울러 Si 결정에 이온을 주입하는 공정에 있어서, 주입 이온의 체널링 억제를 위해서, 통상 행하여 지고 있는 바와 같이, 단결정 Si기판(10)의 이온 주입면에 미리 산화막 등의 절연막을 형성하여, 이 절연막을 통해 이온 주입을 할 수 있다.
상기와 같은 방법으로 이온 주입층(11)을 형성한 단결정 Si기판(10)으로 투명 절연성 기판(20)의 각각의 접합면에, 표면 청정화나 표면 활성화 등을 목적으로 한 플라스마 처리나 오존 처리를 가한다(그림 1(D)).
또한 이러한 표면 처리는, 접합면이 되는 표면의 유기물 제거나 표면상의 OH기를 증대시켜 표면 활성화시키기 위한 목적으로 행해지는 것이며, 단결정 Si기판(10)과 투명 절연성 기판(20)의 쌍방의 모두의 접합면에 처리를 가할 필요는 없고, 어느 쪽이든 한쪽의 접합면에만 실시할 수 있다.
상기와 같은 표면 처리를 플라스마 처리에 의해 실행하는 경우에는, 미리 RCA 세정을 하여 표면을 처리한 단결정 Si기판 및/또는 투명 절연성 기판을 진공 챔버내의 시료 스테이지에 설치해 해당 진공 챔버내에 플라스마용 가스를 소정의 진공도가 되도록 한다.
덧붙여, 여기서 이용되는 플라스마용 가스종류로는, 단결정 Si기판의 표면 처리용으로서 산소 가스, 수소 가스, 아르곤 가스, 또는 이러한 혼합 가스, 혹은 수소 가스와 에리움 가스의 혼합 가스등이 있으며, 단결정 Si기판의 표면 상태나 목적 등에 의해 적절하게 변경될 수 있다.
또, 해당 표면 처리에 단결정 Si표면을 산화시키는 것도 포함하는 경우에는 적어도 산소 가스를 함유하는 것을 플라스마용 가스로서 이용한다.
덧붙여 투명 절연성 기판으로서 석영 기판 등과 같이 그 표면이 산화 상태에 있는 것을 이용하는 경우에는, 이러한 플라스마용 가스종류의 선정에 특별한 제한은 없다.
플라스마용 가스의 도입 후, 10OW 정도의 전력의 고주파 플라스마를 발생시켜, 플라스마 처리되는 단결정 Si 웨이퍼 및/또는 절연성 기판의 표면에 5~10초 정도 처리를 가해 종료한다.
표면 처리를 오존 처리로 실행하는 경우에는, 미리 RCA 세정 등으로 표면을 처리한 단결정 Si기판 및/또는 투명 절연성 기판을 산소 함유 분위기의 챔버내의 시료 스테이지에 설치해, 해당 챔버내에 질소 가스나 아르곤 가스등의 플라스마용 가스를 도입한 후에 소정의 전력의 고주파 플라스마를 발생시켜, 해당 플라스마에 의해 분위기 중의 산소를 오존으로 변환시켜, 처리되는 단결정 Si기판 및/또는 투명 절연성 기판의 표면에 소정의 시간의 처리가 이루어진다.
상기와 같은 표면 처리가 이루어진 단결정 Si기판(1O)과 투명절연성 기판(2O)의 표면을 접합면으로서 밀착시켜(그림 1(E)), 이 상태로 350℃ 이하의 온도로 가열해 접합 처리를 가한다(그림 1(F)).
상기 350℃이하의 온도범위는 단결정 Si와 석영의 열팽창 계수차이와 해당 열팽창 계수차이에 기인하는 왜량(歪量) 및 이 왜량과 단결정 Si기판(10) 및 투명절연성 기판(20)의 두께를 고려하여 결정된 것이다.
단결정 Si기판(10)으로 투명 절연성 기판(20)의 두께가 대체로 동일한 정도인 경우, 단결정 Si의 열팽창 계수(2.33×10-6)와 석영의 열팽창 계수(0.6×10-6)의 사이에 큰 차이가 있기 때문에, 350℃를 초과하여 열처리하였을 경우에는, 양 기판간의 강성차이에 때문에 열왜에 의한 크랙이나 접합면에 있어서의 박리 등이 생기거나 극단적인 경우에는 단결정 Si기판이나 석영 기판이 갈라질 수 있다.
이 때문에, 열처리 온도의 상한을 350℃으로 하고, 바람직하게는 100~300℃의 온도 범위에서 열처리를 실시한다.
단결정 Si기판(10)으로 투명절연성 기판(20)의 적어도 한편의 표면(접합면)은, 상기 플라스마 처리나 오존 처리 등에 의해 표면 처리가 이루어져 활성화되어 있기 때문에 종래 접합 SOI 제조 프로세스에서 필요했던 고온 열처리를 실시하지 않아도 후속 공정으로의 기계적 박리나 기계 연마에 충분히 견딜 수 있는 접합 강도를 얻을 수 있다.
따라서, 고온으로 열처리할 때, 단결정 Si기판(10)으로 투명 절연성 기판(20)의 열팽창 계수나 기계적 강도 특성이 다르기 때문에 발생하는 열왜나 크랙 혹은 접합면의 국소적 박리 등의 발생이 억제된다.
본 발명자등의 실험에 의하면, 전혀 열처리를 실시하지 않고, 실온에서 밀착시킨 것만으로도, 후속 공정의 기계적 박리나 기계 연마에 충분히 견딜 수 있는 접 합 강도를 얻을 수 있다는 것이 확인되고 있다.
또, 밀착·접합시의 분위기나 해당 분위기의 압력에도 특별한 제약은 없다.
이러한 접합 공정 후에, 외부에서 충격을 가하는 것으로 이온 주입층(11)내에서의 Si-Si결합을 끊어, 단결정 Si기판(10)의 표면 근방의 소정의 깊이(평균 이온 주입 깊이(L))에 상당하는 위치의 결정면을 따라서 단결정 실리콘 박막을 기계적으로 박리한다.
이로 인해 SOI층(12)는 투명 절연성 기판(20)의 한쪽 주면(主面)에 접합된 채로 단결정 Si기판(10)의 벌크부(13)에서 박리됨으로써(그림 1(G)), 투명 절연성 기판(20)의 주면상에 SOI층(12)가 형성된 SOI기판을 얻을 수 있다(그림 1(H)).
덧붙여 기계적 박리를 실행할 때의 분위기나 시료 온도에 특별한 제한은 없고, 실온에서의 박리도 가능하다.
또, 큰 열왜(熱歪), 크랙(crack), 접합면에 있어서의 박리 등의 발생의 우려가 없는 정도의 온도에 시료를 보관 유지한 상태로 기계적 박리를 실시할 수 있다.
도 2는, 상기의 박리 공정의 외부에서 충격을 가하는 기법의 예를 도시한 것이다. 충격 부여 수법으로서는 여러 가지의 것을 생각할 수 있지만, 예를 들면, 가스나 액체 등의 유체를 노즐(30)의 첨단부(31)에서 제트장에 분출하게 해 단결정 Si기판(10)의 측면에서 내뿜어(그림 2(A)), 혹은 브레이드(40)의 첨단부(41)을 이온 주입층(11)의 근방 영역에서 압력을 가하여 충격을 부여하는 등(그림 2(B))의 기법에 따를 수 있다.
상기와 같은 기법을 사용한 본 실시예에 따르면, 박리 후 SOI층 표면 엉성함 은, 모두 RMS 수치 10nm이하이며, 상기의 접합 공정의 열처리 온도 조건과 수소이온 주입 조건을 최적화하여 RMS 수치 6 nm 이하의 SOI층을 얻을 수 있었다.
덧붙여 상기 RMS 수치는, 박리 후의 SOI층 표면의 10μm×10μm의 영역을 원자간력 현미경(AFM)으로 측정한 평균치이다.
이와 같이, 본 발명에 대해서는, 단결정 Si기판(10)으로 투명 절연성 기판(20)과의 접합 공정 이나 SOI층의 박리 공정에서 종래와 같은 고온 처리를 필요로 하지 않고, 일관해서 저온(350℃ 이하)으로의 처리가 가능하다.
종래 알려져 있는 SOI 기판의 제조 방법의 상당수는 고온 처리 공정을 갖추고 있기 때문에, 열왜(熱歪)에 기인해 생기는 크랙이나 박리를 회피하기 위한 특별한 조치가 필요했지만, 본 발명에 의한 저온화 공정은 SOI 기판의 제조 공정을 안정화하고 간소화하는데 유리하다.
예를 들면, 특허 문헌 1(특개평 11-145438호 공보)에는, 단결정 Si 웨이퍼와 절연성 기판을 접합할 때의 열팽창 계수의 차이에 기인하는 열왜, 박리, 균열 등의 발생을 억제하기 위해서, 100~300℃로 가열하여 가접합하고, 단결정 Si층의 두께를 에칭에 의해 얇게 하고 350~450℃로 열처리하여 본접합하고, 한층 더 단결정 Si층을 연마로 얇게 해 500℃이상의 가열에 의해 이온 주입층의 수소취화(水素脆化)를 생기게 해 벽개면으로서 박리하는 기법이 개시되어 있다.
그러나, 이러한 순서에 의해 박리나 균열의 문제가 해결되었다고 해도, SOI 기판 제조를 위한 공정수가 증가해 공정자체가 복잡해진다.
이에 대해, 본 발명이 채용하는 저온 공정은 접합 공정이나 박리 공정 모두 저온화가 가능하기 때문에, SOI 웨이퍼 제조 공정의 간이화와 안정화를 동시에 실현할 수 있다.
덧붙여, 필요에 따라서, SOI층(12)로 투명 절연성 기판(20)과의 결합 강도를 더욱 향상시키기 위해서, 그림 1(G)의 박리 공정 후 추가적으로 열처리 공정을 부가할 수 있다.
일반적으로는, 그림 1(G)의 박리 공정 직후의 SOI층(12)의 두께가 0.5μm가 되므로, 이러한 두께의 Si층을 그 표면에 가지는 투명 절연성 기판(20)을 비교적 고온으로 열처리해도, 투명 절연성 기판(20)의 붕괴나 SOI층(12)의 박리 등의 문제는 생기지 않는다.
따라서, 이 경우의 열처리 온도는 비교적 고온으로 하는 것이 가능한데, 예를 들면 1000~1250℃ 정도의 온도 범위에서 실행할 수 있다.
본 발명의 SOI 기판의 제조 방법의 기본 공정은 도 1에 따르나, SOI층(12)의 표면에 터치 폴리쉬(touch polish)등의 기계 연마를 실시할 수 있다.
도 3은, 필요한 경우 추가적으로 실시되는 기계 연마의 공정을 설명하기 위한 것으로서, 그림 3(A)에 따르면, 박리 공정 직후의 SOI층(12)의 막두께는 0.3μm정도이며, 통상의 Si 기판 제조 공정에 있어서의 경면 연마와 같은 순서로 SOI층(12) 표면을 경면 연마해 일반적으로 0.1μm까지 박막화한다.
이 경면 가공에 의해, 박리 공정으로 SOI층(12) 표면에 생긴 흐릿함과 같은 표면 엉성함이 제거된다.
도 3(B)은 상기의 경면 연마 공정 종료 후의 SOI층(12)의 모습을 도시한 것 인데, 이 상태의 SOI층(12)는 거울면 연마에 의해 그 두께는 대체로 0.1μm까지 박막화됨과 동시에 전 공정으로 야기된 표면 거침이 제거되지만, 수소의 이온 주입에 의해서 야기된 잔존 손상이나 결정 결함, 또 거울면 연마를 실시하여 새롭게 야기 되는 약간의 손상이 SOI층(12)의 Si결정 격자에 도입된 상태이다.
이러한 손상으로부터 발생되는 미세한 격자 결함은, 그것 자신이 캐리어 재결합 중심이 되어 캐리어의 거동에 영향을 주는 것 뿐만 아니라, 후의 디바이스 제조 공정으로의 열처리를 받아 전위 등의 큰 결함이 되어, 디바이스의 전기적 특성을 저하시키는 원인이 될 수 있다.
이 때문에, 이러한 SOI층(12) 내부의 손상을 제거하기 위한 처리를 할 필요가 있다.
덧붙여 이러한 손상은 예를 들면, 열처리 노나 램프 가열 장치를 이용한 가열 처리에 의해 제거할 수 있다.
도 3(C)은, SOI층(12)의 전면에 걸쳐서 상기 손상을 제거하는 처리를 한 경우를 예시한 것이며, 가열 처리에 의해서 SOI층(12) 내부의 손상이 전면에 걸쳐서 제거되고 있다.
덧붙여 SOI층 내부에서 손상이 제거된 것은 캐리어·라이프 타임측정에 의하는 등 간단하고 쉽고 신속하게 모니터할 수 있다.
이러한 손상 제거 처리에 의해서, Si결정 중에서의 캐리어의 재결합 중심
(포획중심(捕獲中心)으로서 작용하는 격자왜(格子歪)나 격자결함 등이 제거되어 SOI층(12)의 전기적 특성(캐리어의 이동도나 라이프 타임등)은 SOI층(12)의 본래의 값까지 회복하게 된다.
실시예 2
실시예 1로 이용한 단결정 Si기판의 접합면에는 열산화막 등의 절연층을 형서하지 않지만, 미리 표면에 산화막을 형성한 단결정 Si기판을 이용해 SOI층을 형성할 수 있다.
본 실시예로 이용한 단결정 Si기판은, 접합면측에 1OOnm의 열산화막이 형성된 직경 200mm(8 인치)인 것이다.
덧붙여 열산화막의 표면 엉성함은, 원자간력 현미경에 의한 10μm×10μm의 측정 영역의 Ra 수치로 0.2 nm였다.
이 단결정 Si기판과 접착시킬 수 있는 투명 절연성 기판에는, 직경 200mm(8 인치)의 석영 기판을 이용해 그 접합면은 연마 가공이 실시되어 표면 엉성함은 Ra 수치로 0.19 nm이다.
덧붙여 표면 엉성함의 측정 조건은 상술의 열산화막의 그것과 같다.
단결정 Si기판에 열산화막측으로부터, 가속 전압 35 KeV, 도즈량 2.5×1017 atoms/㎠로 수소이온을 주입했다.
이때의 수소이온의 열산화막과 단결정 Si기판과의 계면으로부터의 평균 주입 깊이는 0.3μm이다.
수소이온 주입후의 단결정 Si기판과 석영 기판 모두 통상의 RCA 세정을 실시 한 후, 양 기판을 플라스마 처리용 챔버내에 설치해, 플라스마용 가스(공기)를 챔버에 도입했다.
그 후, 챔버내 압력을 2 torr로 해, 이 감압하에서, 직경 300 mm의 평행 평판 전극간에 13.56 MHz의 고주파를 100W의 고주파 파워로 인가시켜, 단결정 Si기판과 석영 기판의 접합면에 5~10초간 고주파 플라스마 처리를 가했다.
이 플라스마 처리의 뒤에, 단결정 Si기판과 석영 기판을 중합(重合)시키고 이 기판을 손가락으로 강하게 눌러 접합(接合)시켜 개시하였다.
양 기판의 접합(接合)면은 플라스마 처리되어 있기 때문에 활성화 있으므로, 이러한 지극히 간단하고 쉬운 기법에 의해서도 강한 접합 강도를 얻을 수 있지만, 보다 더 강한 접합 강도를 위해서, 기판을 접착시켜둔 상태로 250℃에서 30시간 동안 가열 처리를 가했다.
이 가열 처리 후의 접합면을 눈으로 관찰 했는데, 기판 전면에 걸쳐 균일한 접합 상태가 확인되었다.
또한 이 접합면에서 평행한 기판을 엇갈리게 하도록 손가락으로 외력을 가하였지만, 2 매의 기판이 상대적으로 어긋나지 않고 접합 상태가 유지되었다.
SOI층 형성을 위한 박리에는, 종이칼인 바사미(バサミ) 칼날을 이용했다. 바사미의 칼날을 모로하여, 접합(接合) 기판의 외주면(外周面)(기판측면)의 8개소(대체로 45˚간격)에 박으면, 접합(接合) 기판의 전면에서 균일한 박리가 생겨 석영 기판상에 단결정 Si 박막의 SOI층이 전사·형성되었다.
이 SOI층의 박리 후의 표면 엉성함은, 원자간력 현미경에 의한 10μm×10μm 의 측정 영역의 Ra 수치로 5.8 nm였다.
본 발명은 투명 절연성 기판상에 단결정 실리콘 박막을 가지는 접합(接合) SOI 기판에 대한 것으로, 투명 절연성 기판상에 형성되는 SOI층 박리면의 평탄성이 높은 SOI 기판을 제공할 수 있다.
상기 SOI 기판은, 표면 평탄성과 막후면내(膜厚面內) 균일성이 뛰어나며, 광산란의 원인이 되는 구조적 결함이 적기 때문에, 광학 디바이스의 제조에 특히 매우 적합하다.

Claims (10)

  1. 접합(接合) SOI 기판의 제조 방법으로서,
    단결정 실리콘 기판의 한쪽 주면에 평균 이온 주입 깊이(L)의 수소이온 주입층을 형성하는 제1 단계;
    투명 절연성 기판의 한쪽 주면 및 상기 단결정 실리콘 기판의 한쪽 주면 중 적어도 한쪽에 표면 처리를 가하는 제2 단계;
    상기 단결정 실리콘 기판의 한쪽 주면(主面)과 상기 투명 절연성 기판의 한쪽 주면(主面)을 밀착시키는 제3 단계;
    상기 단결정 실리콘 기판과 상기 투명 절연성 기판을 밀착시킨 상태에서 350℃ 이하의 온도로 가열해 접합 처리를 가하는 제4 단계;
    상기 평균 이온 주입 깊이(L)에 상당하는 위치의 결정면을 따라서 단결정 실리콘 박막을 기계적으로 박리해 상기 투명 절연성 기판상에 SOI층을 형성하는 제5 단계를 포함하는 것을 특징으로 하는 SOI 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제4 단계의 열처리 온도가 100~300℃인 SOI 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 단계의 수소이온의 도즈량은 O.5×1O17atoms/㎠ 이상인 SOI 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 제1 단계의 수소이온의 주입 도즈량은 1×1O17atoms/㎠ 이상인 SOI 기판의 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 제1 단계의 수소이온의 도즈량은 3×1O17atoms/㎠ 이하인 SOI 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 투명 절연성 기판은, 석영 기판, 사파이어(알루미나) 기판, 붕규산 유리 기판, 또는 결정화 유리 기판인 것인 SOI 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 단결정 실리콘 기판은, CZ법(쵸크라르스키법) 또는 부유대역법(FZ법)으로 결정 성장시킨 준완전결정(NPC) 단결정 실리콘 기판인 SOI 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 제2 단계의 표면 처리는, 플라스마 처리 및 오존 처리의 적어도 한편의 처리인 SOI 기판의 제조 방법.
  9. 제1항의 제조방법에 따라 제조된 SOI 기판으로서,
    상기 SOI층의 박리면의 엉성함은 RMS 수치로 10nm 이하인 것을 특징으로 하는 SOI 기판.
  10. 제9항에 있어서,
    상기 RMS 수치는 6nm 이하인 SOI 기판.
KR1020087008899A 2005-12-20 2006-11-01 에스오아이 기판 및 에스오아이 기판의 제조방법 KR101276230B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00366142 2005-12-20
JP2005366142A JP2007173354A (ja) 2005-12-20 2005-12-20 Ｓｏｉ基板およびｓｏｉ基板の製造方法
PCT/JP2006/321885 WO2007072632A1 (ja) 2005-12-20 2006-11-01 Ｓｏｉ基板およびｓｏｉ基板の製造方法

Publications (2)

Publication Number Publication Date
KR20080085133A KR20080085133A (ko) 2008-09-23
KR101276230B1 true KR101276230B1 (ko) 2013-06-20

Family

ID=38188415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008899A KR101276230B1 (ko) 2005-12-20 2006-11-01 에스오아이 기판 및 에스오아이 기판의 제조방법

Country Status (5)

Country Link
US (1) US7892934B2 (ko)
EP (1) EP1970942B1 (ko)
JP (1) JP2007173354A (ko)
KR (1) KR101276230B1 (ko)
WO (1) WO2007072632A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080086899A (ko) * 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
CN101796613B (zh) * 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
JP5689218B2 (ja) * 2008-03-21 2015-03-25 信越化学工業株式会社 支持基板が透明なｓｏｉ基板の欠陥検出方法
TWI492275B (zh) 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0618926A (ja) 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002110998A (ja) 2000-09-29 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
KR101142138B1 (ko) * 2003-09-10 2012-05-10 신에쯔 한도타이 가부시키가이샤 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits

Also Published As

Publication number Publication date
EP1970942B1 (en) 2016-09-28
JP2007173354A (ja) 2007-07-05
EP1970942A4 (en) 2009-12-23
US20100025804A1 (en) 2010-02-04
KR20080085133A (ko) 2008-09-23
US7892934B2 (en) 2011-02-22
EP1970942A1 (en) 2008-09-17
WO2007072632A1 (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
JP5128761B2 (ja) Ｓｏｉウエーハの製造方法
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
US20120003813A1 (en) Oxygen plasma conversion process for preparing a surface for bonding
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2013534057A (ja) Ｓｏｉ基板に仕上げを施す方法
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
EP1929511A2 (en) Semiconductor on glass insulator with deposited barrier layer
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP5183874B2 (ja) Ｓｏｉウエーハの製造方法
JP2007073878A (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
KR20080086893A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7