JPH11145438A - Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ - Google Patents

Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ

Info

Publication number
JPH11145438A
JPH11145438A JP32950797A JP32950797A JPH11145438A JP H11145438 A JPH11145438 A JP H11145438A JP 32950797 A JP32950797 A JP 32950797A JP 32950797 A JP32950797 A JP 32950797A JP H11145438 A JPH11145438 A JP H11145438A
Authority
JP
Japan
Prior art keywords
wafer
layer
soi
crystal silicon
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32950797A
Other languages
English (en)
Inventor
Takao Abe
孝夫 阿部
Yasuaki Nakazato
泰章 中里
Atsuo Uchiyama
敦雄 内山
Katsuo Yoshizawa
克夫 吉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP32950797A priority Critical patent/JPH11145438A/ja
Publication of JPH11145438A publication Critical patent/JPH11145438A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【課題】 単結晶シリコンウエーハと絶縁基板とを結合する際
に、熱膨張係数の差異に起因する熱歪、剥離、ひび割れ
等が発生せず、また、各種テ゛ハ゛イス作製に有用な、薄くて
良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の
高いSOI 層(活性シリコン層)を持つSOIウエーハ とその製造方
法を提供する。 【解決手段】 下記工程順に水素イオン 注入、多段熱処
理、薄膜化及び剥離処理してなるSOIウエーハ の製造方法。
(1) 単結晶シリコンウエーハの SOI層側から水素イオン を注入。
(2) 単結晶シリコンウエーハのSOI 層側の面と絶縁基板を室温で
密着。(3)100〜300 ℃で熱処理して仮接合。(4) 単結晶
シリコン層をアルカリエッチンク゛ で厚さ 100〜250 μmにする。(5)
350〜 450℃で熱処理して本接合。(6) 単結晶シリコン層を
研削、研磨して50μm以下の厚さにする。(7)500℃以上
に加熱して水素イオン 注入層を劈開面として剥離し、単結
晶シリコン層の厚さを 0.5μm以下のSOI 層にする。(8) SO
I 層表面を鏡面研磨。(9)800℃以上の熱処理を加えて結
合強度を高める。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウエーハ結合法に
よるSOIウエーハの製造方法において、特に酸化膜を
介したシリコン基板同士の結合ではなく、絶縁基板とシ
リコン基板を結合して作製するSOIウエーハの製造方
法並びにこの方法で作製されるSOIウエーハに関す
る。
【0002】
【従来の技術】従来、SOI構造のウエーハの作製法と
しては、酸素イオンをシリコン単結晶に高濃度で打ち込
んだ後に、高温で熱処理を行い酸化膜を形成するSIM
OX(separation by implanted oxygen)法によるもの
と、2枚の鏡面研磨したシリコンウエーハを接着剤を用
いることなく結合し、片方のウエーハを薄膜化する結合
法が注目されている技術である。
【0003】SIMOX法は、デバイス活性領域となる
SOI層の膜厚を、酸素イオン打ち込み時の加速電圧で
決定、制御できるために、薄層でかつ膜厚均一性の高い
SOI層を容易に得る事ができる利点があるが、埋め込
み酸化膜の信頼性や、SOI層の結晶性、1300℃以
上の温度での熱処理が必要である等問題が多い。
【0004】また、ウエーハ結合法は、単結晶のシリコ
ン鏡面ウエーハ2枚のうち少なくとも一方に酸化膜を形
成し、接着剤を用いずに貼り合わせ、次いで熱処理(通
常は1000℃〜1200℃)を加えることで結合を強
化し、その後片方のウエーハを研削や湿式エッチングに
より薄膜化した後、薄膜の表面を鏡面研磨してSOI層
を形成するものであるので、埋め込み酸化膜の信頼性が
高くSOI層の結晶性も良好であるという利点がある
が、機械的な加工により薄膜化しているために、得られ
るSOI層の膜厚およびその均一性に限界がある。
【0005】最近、SOIウエーハの製造方法として、
イオン注入したウエーハを結合及び分離してSOIウエ
ーハを製造する方法(水素イオン剥離法、スマートカッ
ト法と呼ばれる技術)が新たに注目され始めている。こ
の方法は、二枚のシリコンウエーハのうち、少なくとも
一方に酸化膜を形成すると共に、一方のシリコンウエー
ハの上面から水素イオンまたは希ガスイオンを注入し、
該ウエーハ内部に微小気泡層(封入層)を形成させた
後、該イオンを注入した方の面を酸化膜を介して他方の
シリコンウエーハと密着させ、その後熱処理を加えて微
小気泡層を劈開面として一方のウエーハを薄膜状に分離
し、さらに熱処理を加えて強固に結合してSOIウエー
ハとする技術(特開平5−211128号参照)であ
る。そして、該劈開面は良好な鏡面であり、SOI層の
膜厚の均一性も高いSOIウエーハが比較的容易に得ら
れている。
【0006】一方、SOIウエーハは、より高密度化し
た集積回路を形成する上で有利であり、近年、HDテレ
ビ対応のTFT−LCD(Thin Film Transistor-Liqui
d Crystal Display 、薄層トランジスタ液晶ディスプレ
イ)に使用され、超高周波移動電話デバイスにも使われ
はじめている。しかし、従来この種の液晶画面は、ガラ
ス基板上にアモルファスシリコン膜を蒸着等で形成する
か、合成石英基板上に多結晶シリコンの薄膜をCVD法
等で形成しており、高速化と高精彩化の指標である電子
の移動度は、アモルファスで50cm2 /V・sec、
多結晶では200cm2 /V・secが最高値であっ
て、現状では今後の高度化する要求には応じられない。
また、TFTと同一画面上に駆動回路が形成できないた
め、配線に限界があり、高密度の駆動ができないという
問題がある。
【0007】そこで、前記アモルファスシリコン膜や多
結晶シリコン膜ではなく、絶縁基板上に単結晶シリコン
ウエーハを結合したものを用いた場合には、基板が完全
な絶縁体であるからキャリアの移動度が基板に影響され
ず、極めて高くなり、特に高周波で駆動した場合の効果
が著しい。しかも、この場合には、TFT領域の周辺に
駆動回路を一体に形成することもでき、前記実装問題も
解決することになる。しかし、TFT−LCD用の基板
としては、SOI層の厚さを例えば0.5μm以下程度
に薄くしなければならず、このような厚さまでの薄膜化
のための研削、研磨処理に耐えるように、高温熱処理を
施し、熱膨張係数の異なる合成石英基板とシリコン基板
を強力に接合しなければならない。また、半導体デバイ
ス製造工程で、さらに熱または機械的な応力を受けるの
で、両基板の結合力が十分に高いことが望まれている。
【0008】この異種基板の接合には、両者の熱膨張係
数が相違するため、接合するための加熱処理中、あるい
は接合後の冷却中または研削、研磨中に一方のウエーハ
にひびが入ったり剥離が生じて破損することがある。こ
の問題は、上記単結晶シリコンウエーハ/合成石英基板
の場合だけでなく、シリコンウエーハと熱膨張係数が異
なる基板と接合する場合に、必然的に生じる問題であ
り、半導体デバイスの目的に応じて、上記シリコンウエ
ーハ同士を接合した埋め込み酸化膜の絶縁耐力以上の絶
縁性、透明性等が要望される場合には、単結晶シリコン
ウエーハとAl23 (サファイヤ)、窒化アルミニウ
ム、炭化けい素、窒化けい素等の絶縁性ウエーハとを直
接結合してSOI層を形成する場合もあり、その解決が
望まれている。
【0009】
【発明が解決しようとする課題】そこで、本発明はこの
ような問題点に鑑みなされたもので、単結晶シリコンウ
エーハと絶縁基板とを結合する際に、熱膨張係数の差異
に起因する熱歪、剥離、ひび割れ等が発生せず、また、
この方法で作製したSOI層に各種集積回路やTFT−
LCD等が形成し得るだけの、薄くて良好な膜厚均一性
を有すると共に、結晶性に優れ、キャリア移動度の高い
SOI層(活性シリコン層)を持つSOIウエーハとそ
の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項1に記載した発明は、単結晶シリコンウ
エーハを絶縁基板に密着させ、シリコン層を剥離してS
OI層を形成することによりSOIウエーハを製造する
方法において、下記工程順に水素イオン注入処理、多段
熱処理、薄膜化処理及び剥離処理をすることを特徴とす
るSOIウエーハの製造方法である。 (1)単結晶シリコンウエーハのSOI層となる側の面
から水素イオンまたは希ガスイオンをI/Iで注入す
る。 (2)単結晶シリコンウエーハのイオン注入面と絶縁基
板を室温で密着させる。 (3)100〜300℃で熱処理して仮接合させる。 (4)単結晶シリコン層をアルカリエッチングで厚さ1
00〜250μmにする。 (5)350〜450℃で熱処理して本接合させる。 (6)単結晶シリコン層を研削、研磨して50μm以下
の厚さにする。 (7)500℃以上に加熱してイオン注入層を劈開面と
して剥離し、単結晶シリコン層の厚さを0.5μm以下
のSOI層にする。 (8)SOI層表面を鏡面研磨する。 (9)800℃以上の熱処理を加えて結合強度を高め
る。
【0011】このように、先ず水素イオン剥離法により
単結晶シリコンウエーハに所定の厚さのSOI層を得る
ような加速電圧で水素イオンまたは希ガスイオンを注入
し、該ウエーハ内部に微小気泡層(封入層)を形成させ
た後、該イオンを注入した方の面と絶縁基板を室温で密
着させる。次いで熱膨張係数の相違する両基板を、密着
した状態で室温から特定の温度域まで昇温して熱処理を
加え、次いで薄膜化する工程を段階的に繰り返して行け
ば、熱応力は緩和され、僅かに弾性変形した状態で十分
に接合するようになる。そして本接合処理後は、結合力
が強化されるので平面研削が可能となり薄膜化できる。
最終的には水素イオン剥離法による剥離処理でSOI層
の厚さを0.5μm以下にすることができ、この状態で
高温熱処理をするので、剥離、クラック等の発生を防止
することができると共に、デバイス工程にも耐える結合
強度を確保することができる。また作製されたSOIウ
エーハは、膜厚の均一性、SOI層の結晶性及びキャリ
ア移動度にも優れたものとなる。
【0012】本発明の請求項2に記載した発明は、単結
晶シリコンウエーハを絶縁基板に密着させ、シリコン層
を剥離してSOI層を形成することによりSOIウエー
ハを製造する方法において、下記工程順に水素イオン注
入処理、多段熱処理、薄膜化処理及び剥離処理をするこ
とを特徴とするSOIウエーハの製造方法である。 (11)単結晶シリコンウエーハのSOI層となる側の
面から水素イオンまたは希ガスイオンをI/Iで注入す
る。 (12)単結晶シリコンウエーハのイオン注入面と絶縁
基板を室温で密着させる。 (13)100〜300℃で熱処理して仮接合させる。 (14)単結晶シリコン層をアルカリエッチングで厚さ
50μm以下にする。 (15)500℃以上に加熱してイオン注入層で剥離さ
せ、単結晶シリコン層の厚さを0.5μm以下のSOI
層にする。 (16)SOI層表面を鏡面研磨する。 (17)800℃以上の熱処理を加えて結合強度を高め
る。
【0013】この製造方法は、前記請求項1記載の製造
方法の(1)〜(9)からなる工程の内、(5)の35
0〜450℃で熱処理して本接合させる工程と、(6)
単結晶シリコン層を研削、研磨して約50μm厚さにす
る工程との二工程を省略したもので、工程(4)で単結
晶シリコン層の厚さをアルカリエッチングにより50μ
m以下とした後、直ちに工程(7)の剥離熱処理を行う
方法で、その後の工程は、同一で、作用、効果もほぼ同
じである。
【0014】そして、本発明の製造方法の場合、請求項
3に記載したように、用いる単結晶シリコンウエーハを
両面研磨品とするのがよく、片面は水素イオン注入深さ
を全面均一に制御することが可能となり、しかも絶縁基
板との密着接合がより均一で強力なものとなると共に、
もう一面はアルカリエッチングにより均一にエッチング
されて、厚さを均一にするためには、背面も鏡面研磨さ
れていることが望ましい。また、請求項4に記載したよ
うに、用いる単結晶シリコンウエーハは、表面に熱酸化
膜を形成させたものとすることができる。これは、シリ
コンウエーハ表面に酸化膜があれば、結合界面に存在す
る不純物からSOI層が汚染されることを防止できるか
らである。
【0015】さらに請求項5では、前記絶縁基板を、前
記単結晶シリコンウエーハと熱膨張係数を異にする、石
英基板、サファイヤ(アルミナ)基板、ガラス基板、窒
化けい素基板、窒化アルミニウム基板または炭化けい素
基板であることとした。これらの基板は、単結晶シリコ
ンウエーハと熱膨張係数を異にするが、前記接合熱処理
と薄膜化により接合強度は実用強度以上に達し、絶縁耐
力に優れたSOIウエーハを得ることができる。
【0016】そして、本発明の請求項6に記載した発明
は、前記請求項1ないし請求項5のいずれか1項に記載
した製造方法により作製されたSOIウエーハである。
このものは絶縁性の高いバルク状絶縁基板上に、極低欠
陥で膜厚均一性の良好な薄膜SOI層を形成したSOI
ウエーハであり、キャリアの移動度にも優れている。中
でも合成石英基板上に形成された厚さが0.5μm以下
で、キャリアの移動度がN型で250cm2 /V・se
c以上、P型で150cm2 /V・sec以上のSOI
層を有するSOIウエーハにより、優れた性能を有する
薄膜トランジスタ(TFT)が作製できる。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図1は単結晶シリコンウエー
ハと絶縁基板を接合してSOIウエーハを製造する方法
の製造工程の一例を示すフロー図である。図2は、別の
製造工程を示すフロー図である。
【0018】以下、本発明を1枚のシリコンウエーハと
1枚の絶縁基板として合成石英ガラス基板を接合する場
合を中心に説明する。図1は水素イオン剥離法による水
素イオン注入処理、多段熱処理、薄膜化処理、および鏡
面研磨工程を含むSOIウエーハを製造する方法の工程
を示す工程図である。
【0019】工程(1)では、水素イオン剥離法によ
り、1枚の単結晶シリコンウエーハのSOI層となる側
の面から、所定の厚さのSOI層を得るような加速電圧
で水素イオンまたは希ガスイオンを注入し、イオンの平
均進入深さにおいて表面に平行な微小気泡層(封入層)
を形成させる。本発明では、平均進入深さを0.5μm
以下とする。この注入温度は25〜450℃が好まし
い。工程(2)は、単結晶シリコンウエーハのイオン注
入面と絶縁基板である合成石英基板を室温で密着させる
工程であり、常温の清浄な雰囲気下で2枚のウエーハの
表面同士を接触させることにより、接着剤等を用いるこ
となくウエーハ同士が接着する。
【0020】工程(3)では、密着している両基板を1
00〜300℃で熱処理(低温熱処理)して仮接合す
る。この場合、合成石英の熱膨張係数はシリコンのそれ
に較べて小さく(Si:2.33×10-6、石英:0.
6×10-6)、同じ厚さのシリコンウエーハと貼り合わ
せて加熱すると300℃付近でシリコンウエーハが割れ
てしまう。そこでシリコンウエーハの厚さを約300μ
mに薄くして300℃で熱処理するか、薄くせずに厚い
まま300℃未満、例えば約200℃で熱処理して仮接
合してもよい。尚、熱処理が100℃未満であると、次
工程のアルカリエッチングにおける仮接合界面の耐浸食
性が不充分である。工程(4)では、単結晶シリコン層
の厚さをアルカリエッチングにより100〜250μm
にする。このようにウエーハが仮結合されていれば、あ
る程度の結合力と密着気密性をもっているので、エッチ
ングによりシリコンウエーハを薄膜化することが可能と
なる。この場合、100μm未満までエッチングする
と、エッチング時間が長くなるため、ウエーハ周辺部に
おいて仮接合界面へのエッチング液の浸食量が増え、素
子を形成することが可能な面積が少なくなる。一方、2
50μm以上シリコン層を残すと、次工程の熱処理で割
れ易くなる。
【0021】工程(5)では、350〜450℃で熱処
理(中温熱処理)して両基板を本接合させる。このよう
に、工程4でシリコン層が100〜250μmに薄くな
っているので、割れを発生させることなく、中温熱処理
を施すことができ、結合強度を高めることができる。そ
して、工程(4)と工程(5)を経て、両基板の結合強
度は研削するのに十分なものとなり、その後の平面研削
あるいは鏡面研磨による薄膜化にも耐えられる強度とな
る。
【0022】次に、工程(6)では、単結晶シリコン層
を研削、研磨して厚さを50μm以下にする。この場合
の研削は、平面研削がよく、研磨は、通常の鏡面研磨ウ
エーハ製造工程と同様の鏡面研磨が好ましい。そして、
工程(7)は、水素イオン剥離法のイオン注入層を境界
として上部シリコンと下部SOIウエーハ(SOI層+
絶縁基板)に分離する剥離熱処理工程で、不活性ガス雰
囲気下約500℃以上の温度で熱処理を加えれば、結晶
の再配列と気泡の凝集とによって上部シリコンと下部S
OIウエーハに分離される。分離された上部シリコンは
取り除いておく。ここでは単結晶シリコン層の厚さを
0.5μm以下にまで薄膜化すると共に、薄膜の厚さを
均一化してSOI層に仕上げる工程である。
【0023】工程(8)は、SOI層表面をタッチポリ
ッシュと呼ばれる研磨代の極めて少ない鏡面研磨の工程
である。これは工程7の剥離処理で入った表面のヘイズ
と呼ばれる表面粗さの除去、およびイオン注入により生
じたSOI層表面近傍の結晶欠陥の除去を目的とするも
ので、研磨の取り代が5nm〜400nm程度の鏡面研
磨工程を行う。
【0024】工程(9)は、800℃以上の熱処理、特
には1000℃以上の熱処理(高温熱処理)を加えて両
基板の接合強度をさらに増強させることができ、これに
よってデバイス工程でも使用可能な結合強度を得ること
ができる。この高温熱処理は、工程(7)で単結晶シリ
コン層の厚さを0.5μm以下に薄膜化したことによっ
て処理が可能となったもので、シリコン層は合成石英ガ
ラスの収縮に合せて弾性変形して追随していると考えら
れ、クラック、割れ、剥離等の発生は殆どなくなった。
【0025】また、この0.5μm以下といった薄膜化
されたSOI層に800℃以上、特に1000℃以上と
いった高温熱処理を加えることによって、用いた単結晶
シリコンウエーハ起因の結晶欠陥を除去することがで
き、SOI層の品質を一層向上せしめることも可能とな
った。以上の工程を経て結晶欠陥がなく、薄膜で膜厚均
一性が高く、キャリア移動度の高いSOI層を有する高
品質のSOIウエーハを製造することができる。
【0026】別の製造方法として、図2に、工程(1
1)〜(17)からなるフロー図を示した。この方法
は、前記(1)〜(9)からなる工程の内、(5)の3
50〜450℃で熱処理して本接合させる工程と、
(6)単結晶シリコン層を研削、研磨して50μm以下
の厚さにする工程との二工程を省略したもので、工程
(4)で単結晶シリコン層の厚さをアルカリエッチング
により50μm以下とした後、直ちに工程(7)の剥離
熱処理を行うもので、その後の工程は、同一で、作用、
効果もほぼ同じである。
【0027】そして、この製造方法の場合には、特に用
いる単結晶シリコンウエーハを両面研磨品とするのがよ
い。これは片面はイオン注入深さを全面均一に制御する
ことが可能となり、しかも絶縁基板との密着接合がより
均一で強力なものとなると共に、もう一面はアルカリエ
ッチングの選択性により、厚さが不均一にエッチングさ
れることを防止するため、背面側も鏡面研磨されている
ことが望ましいからである。本発明のようにアルカリエ
ッチングにより薄膜化する場合には、このようなことが
あるので、前記図1に示した工程においても、同様に両
面研磨をしたものを用いるのが望ましい。
【0028】本発明で使用する絶縁基板は、SOI層と
なる単結晶シリコンウエーハとは熱膨張係数を異にす
る、石英基板、サファイヤ(アルミナ)基板、ガラス基
板、窒化けい素基板、窒化アルミニウム基板または炭化
けい素基板等から半導体デバイスの目的に応じて選択さ
れる。特にTFT−LCDの場合は、透明性を要するの
で石英基板が用いられる。
【0029】上記製造方法で作製されたSOIウエーハ
の内、石英絶縁基板上に形成された厚さが0.5μm以
下の単結晶SOI層を有するSOIウエーハを使用して
薄膜トランジスタ(TFT)を形成した場合、キャリア
の移動度がN型で250cm2 /V・sec以上、P型
で150cm2 /V・sec以上のものが得られた。こ
れにより今後のTFT−LCDの高速化と高精彩化に対
応することが可能となる。さらに、高速のパソコンとも
互換性があり、駆動回路も一体となり、インテリジェン
トな性能が得られる。また、絶縁基板上に形成されたS
OI構造であるため、通常より高周波で使用されても、
信号伝播速度の遅れ等の問題が発生せず、超高周波デバ
イス、例えば、5GHzを満足するので超高周波移動電
話デバイスとしての用途が開けることになる。さらに、
ULSIのデバイスプロセスがそのまま利用できる利点
もある。
【0030】
【実施例】以下、本発明の実施例を挙げて具体的に説明
するが、本発明はこれらに限定されるものではない。 (実施例)導電型がP型で抵抗率が10Ω・cm、直径
100mm、厚さ300μmで、表面に400nmの熱
酸化膜を形成したシリコン鏡面ウエーハと直径が100
mmで厚さ550μmの合成石英ガラスを用い、図1に
示した工程に従ってSOI層の厚さが0.1μmで、厚
さのバラツキが面内±0.01μm以下のSOIウエー
ハを作製した。別に導電型がN型のSOIウエーハ(導
電型以外の仕様はP型と同じ)も同様にして作製した。
【0031】水素イオン注入処理、多段熱処理、薄膜化
処理および剥離熱処理してSOIウエーハを製造する方
法における主な処理条件は次の通りである。 a)工程(1)の水素注入条件:H+ イオン、注入エネ
ルギー:65keV、注入線量:6×1016/cm2 。 b)工程(3)の仮接合条件:300℃、120分熱処
理。 c)工程(4)のアルカリエッチング:50%KOH水
溶液、単結晶Si層厚:135μm。 d)工程(5)の本接合条件:400℃、120分熱処
理。 e)工程(6)の研削、研磨後の単結晶Si層厚:50
μm。 f)工程(7)の剥離熱処理条件:500℃、30分、 剥離後の単結晶Si層厚:0.26μm。 g)工程(8)の鏡面研磨後の単結晶Si層厚:0.1
0μm。 h)工程(9)の熱処理条件:1100℃、120分熱
処理。
【0032】(TFT−LCDの作製と性能評価)この
ようにして得られた上記2種類のSOQ(Silicone On
Quartz)ウエーハを使用して、ゲート酸化膜の形成、ソ
ース・ドレイン領域の拡散等を行い、TFT−LCDを
作製し、その性能を評価し、表1に示した。
【0033】
【表1】
【0034】表1から明らかなように、P型のキャリア
移動度は、μFE=277cm2 /V・secで、N型の
キャリア移動度は、μFE=600cm2 /V・secと
非常に高い値が得られた。従来、P型で100cm2
V・sec、N型で200cm2 /V・sec程度が実
用レベルでは最高であったことから、格段の進歩を達成
することができた。
【0035】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0036】例えば、本発明で結合される絶縁基板とし
ては、前記請求項4に列記されたものに限られるもので
はなく、絶縁基板であり、半導体工程で不純物の問題を
発生させないものであれば、原則としてどのような材質
であってもよい。例えば、他の材質の基板、あるいは前
記列記した基板表面に酸化膜等の絶縁膜を被覆したもの
であってもよい。
【0037】また、本発明で絶縁基板と結合される単結
晶シリコンウエーハについても、特にその仕様につき限
定されるものではなく、表面の酸化膜についてもその有
無を問わない。なぜならば、絶縁基板との結合であるか
らシリコンウエーハの表面が絶縁性となっていても一向
に構わないし、むしろ、シリコンウエーハ表面に酸化膜
(自然酸化膜、熱酸化膜)を有すると、前述のように、
SOI層が結合界面に存在する不純物(特に雰囲気中の
ボロン)からの汚染が防止されるし、絶縁基板との密着
性が良くなることもあるからである。
【0038】
【発明の効果】以上説明したように、本発明によれば、
熱膨張係数の異なる単結晶シリコンウエーハと絶縁基板
を割れ、ひび、剥離等の欠陥なしに接合でき、極薄膜で
膜厚の均一性が良く、極低欠陥で結晶性とキャリア移動
度に優れたSOI層を有するSOIウエーハを比較的簡
単に低コストで製造することができる。特に、SOQウ
エーハのキャリア移動度は高く、今後のTFT−LCD
の高速化と高精彩化に寄与すること大である。さらに、
完全なSOI構造であるため超高周波(5GHz)移動
電話デバイス用等として期待されている。
【図面の簡単な説明】
【図1】本発明のSOIウエーハの製造工程の一例を示
すフロー図である。
【図2】本発明のSOIウエーハの別の製造工程を示す
フロー図である。
【符号の説明】
1、11…単結晶シリコンウエーハに水素イオンを注入
する工程、 2、12…単結晶シリコンウエーハを絶縁基板に密着さ
せる工程、 3、13…低温熱処理で仮接合する工程、 4、14…Si層をアルカリエッチングする工程、 5…中温熱処理で本接合する工程、 6…Si層を研削、研磨する工程、 7、15…熱処理で剥離し、薄膜SOI層を形成する工
程、 8、16…タッチポリッシュ工程、 9、17…熱処理で結合強度を増強する工程。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内山 敦雄 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 吉沢 克夫 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 単結晶シリコンウエーハを絶縁基板に密
    着させ、シリコン層を剥離してSOI層を形成すること
    によりSOIウエーハを製造する方法において、下記工
    程順に水素イオン注入処理、多段熱処理、薄膜化処理及
    び剥離処理をすることを特徴とするSOIウエーハの製
    造方法。 (1)単結晶シリコンウエーハのSOI層となる側の面
    から水素イオンまたは希ガスイオンをI/Iで注入す
    る。 (2)単結晶シリコンウエーハのイオン注入面と絶縁基
    板を室温で密着させる。 (3)100〜300℃で熱処理して仮接合させる。 (4)単結晶シリコン層をアルカリエッチングで厚さ1
    00〜250μmにする。 (5)350〜450℃で熱処理して本接合させる。 (6)単結晶シリコン層を研削、研磨して50μm以下
    の厚さにする。 (7)500℃以上に加熱してイオン注入層を劈開面と
    して剥離し、単結晶シリコン層の厚さを0.5μm以下
    のSOI層にする。 (8)SOI層表面を鏡面研磨する。 (9)800℃以上の熱処理を加えて結合強度を高め
    る。
  2. 【請求項2】 単結晶シリコンウエーハを絶縁基板に密
    着させ、シリコン層を剥離してSOI層を形成すること
    によりSOIウエーハを製造する方法において、下記工
    程順に水素イオン注入処理、多段熱処理、薄膜化処理及
    び剥離処理をすることを特徴とするSOIウエーハの製
    造方法。 (11)単結晶シリコンウエーハのSOI層となる側の
    面から水素イオンまたは希ガスイオンをI/Iで注入す
    る。 (12)単結晶シリコンウエーハのイオン注入面と絶縁
    基板を室温で密着させる。 (13)100〜300℃で熱処理して仮接合させる。 (14)単結晶シリコン層をアルカリエッチングで厚さ
    50μm以下にする。 (15)500℃以上に加熱してイオン注入層で剥離さ
    せ、単結晶シリコン層の厚さを0.5μm以下のSOI
    層にする。 (16)SOI層表面を鏡面研磨する。 (17)800℃以上の熱処理を加えて結合強度を高め
    る。
  3. 【請求項3】 前記請求項1または請求項2に記載の製
    造方法において、用いる単結晶シリコンウエーハを両面
    研磨品とすることを特徴とするSOIウエーハの製造方
    法。
  4. 【請求項4】 前記請求項1ないし請求項3のいずれか
    1項に記載の製造方法において、用いる単結晶シリコン
    ウエーハは、表面に熱酸化膜を形成させたものであるこ
    とを特徴とするSOIウエーハの製造方法。
  5. 【請求項5】 前記絶縁基板が、前記単結晶シリコンウ
    エーハと熱膨張係数を異にする、石英基板、サファイヤ
    (アルミナ)基板、ガラス基板、窒化けい素基板、窒化
    アルミニウム基板または炭化けい素基板であることを特
    徴とする請求項1ないし請求項4のいずれか1項に記載
    したSOIウエーハの製造方法。
  6. 【請求項6】 前記請求項1ないし請求項5のいずれか
    1項に記載した製造方法により作製されたことを特徴と
    するSOIウエーハ。
JP32950797A 1997-11-13 1997-11-13 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ Pending JPH11145438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32950797A JPH11145438A (ja) 1997-11-13 1997-11-13 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32950797A JPH11145438A (ja) 1997-11-13 1997-11-13 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ

Publications (1)

Publication Number Publication Date
JPH11145438A true JPH11145438A (ja) 1999-05-28

Family

ID=18222155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32950797A Pending JPH11145438A (ja) 1997-11-13 1997-11-13 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ

Country Status (1)

Country Link
JP (1) JPH11145438A (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084738A1 (fr) * 2001-04-06 2002-10-24 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium sur isolant et procede de fabrication associe
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2006032968A (ja) * 2004-07-20 2006-02-02 Sharp Corp 層の移転を介してシリコン・オン・グラスを製造する方法
JP2006074034A (ja) * 2004-08-19 2006-03-16 Soi Tec Silicon On Insulator Technologies 二枚のウエハを結合する前の熱処理
JP2006527479A (ja) * 2003-06-06 2006-11-30 エス オー イ テク シリコン オン インシュレータ テクノロジース 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法
WO2007105675A1 (ja) 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. 光電変換素子用基板の製造方法
WO2007105676A1 (ja) * 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. マイクロチップ及びマイクロチップ製造用soi基板
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法
JP2008124206A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法
EP1981083A2 (en) 2007-04-12 2008-10-15 Shin-Etsu Chemical Company, Ltd. Method for manufacturing an SOI substrate
EP1998368A2 (en) 2007-05-31 2008-12-03 Shin-Etsu Chemical Company, Ltd. Method for manufacturing soi wafer
EP1998367A2 (en) 2007-05-30 2008-12-03 Shin-Etsu Chemical Company, Ltd. Method for manufacturing soi wafer
JP2008311638A (ja) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法、及び半導体装置の作製方法
JP2009033144A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2009125844A1 (ja) 2008-04-10 2009-10-15 信越化学工業株式会社 貼り合わせ基板の製造方法
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
US7772089B2 (en) 2008-02-18 2010-08-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010189234A (ja) * 2009-02-19 2010-09-02 Shin-Etsu Chemical Co Ltd 低応力・拡散バリアー膜を備えた熱伝導部材
US7892934B2 (en) 2005-12-20 2011-02-22 Shin-Etsu Chemical Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US8236667B2 (en) 2005-12-27 2012-08-07 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (SOI) wafer and process for producing same
JP2013175787A (ja) * 2009-12-30 2013-09-05 Memc Electron Materials Inc 多層結晶構造体の製造方法
US8703580B2 (en) 2005-12-27 2014-04-22 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (SOI) wafer and process for producing same
US8785231B2 (en) 2008-12-23 2014-07-22 Denso Corporation Method of making semiconductor device
KR20140112036A (ko) * 2012-01-12 2014-09-22 신에쓰 가가꾸 고교 가부시끼가이샤 열산화 이종 복합 기판 및 그 제조 방법
JP2022070471A (ja) * 2020-10-27 2022-05-13 信越化学工業株式会社 合成石英ガラス基板の加工方法

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084738A1 (fr) * 2001-04-06 2002-10-24 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium sur isolant et procede de fabrication associe
US7560313B2 (en) 2001-04-06 2009-07-14 Shin-Etsu Handotai Co., Ltd. SOI wafer and method for producing the same
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
JP2006527479A (ja) * 2003-06-06 2006-11-30 エス オー イ テク シリコン オン インシュレータ テクノロジース 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2006032968A (ja) * 2004-07-20 2006-02-02 Sharp Corp 層の移転を介してシリコン・オン・グラスを製造する方法
JP2006074034A (ja) * 2004-08-19 2006-03-16 Soi Tec Silicon On Insulator Technologies 二枚のウエハを結合する前の熱処理
US7892934B2 (en) 2005-12-20 2011-02-22 Shin-Etsu Chemical Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US8236667B2 (en) 2005-12-27 2012-08-07 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (SOI) wafer and process for producing same
US8703580B2 (en) 2005-12-27 2014-04-22 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (SOI) wafer and process for producing same
WO2007105675A1 (ja) 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. 光電変換素子用基板の製造方法
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法
JP2007250576A (ja) * 2006-03-13 2007-09-27 Shin Etsu Chem Co Ltd マイクロチップ及びマイクロチップ製造用soi基板
WO2007105676A1 (ja) * 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. マイクロチップ及びマイクロチップ製造用soi基板
JP2008124206A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法
EP1981083A2 (en) 2007-04-12 2008-10-15 Shin-Etsu Chemical Company, Ltd. Method for manufacturing an SOI substrate
US7691724B2 (en) 2007-04-12 2010-04-06 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SOI substrate
JP2008311638A (ja) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8592907B2 (en) 2007-05-17 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法、及び半導体装置の作製方法
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
EP1998367A2 (en) 2007-05-30 2008-12-03 Shin-Etsu Chemical Company, Ltd. Method for manufacturing soi wafer
US9064929B2 (en) 2007-05-30 2015-06-23 Shin-Etsu Chemical Co., Ltd. Method for reducing the thickness of an SOI layer
EP1998368A2 (en) 2007-05-31 2008-12-03 Shin-Etsu Chemical Company, Ltd. Method for manufacturing soi wafer
US8268700B2 (en) 2007-05-31 2012-09-18 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SOI wafer
KR101510687B1 (ko) * 2007-06-29 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2009033144A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7772089B2 (en) 2008-02-18 2010-08-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8314006B2 (en) 2008-04-10 2012-11-20 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded wafer
WO2009125844A1 (ja) 2008-04-10 2009-10-15 信越化学工業株式会社 貼り合わせ基板の製造方法
TWI452631B (zh) * 2008-10-31 2014-09-11 Shinetsu Chemical Co Fabrication method of silicon film transfer insulating wafers
US8138064B2 (en) 2008-10-31 2012-03-20 Shin-Etsu Chemical Co., Ltd. Method for producing silicon film-transferred insulator wafer
EP2343729A1 (en) * 2008-10-31 2011-07-13 Shin-Etsu Chemical Co., Ltd. Method for manufacturing silicon thin film transfer insulating wafer
WO2010050556A1 (ja) * 2008-10-31 2010-05-06 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2010135764A (ja) * 2008-10-31 2010-06-17 Shin-Etsu Chemical Co Ltd シリコン薄膜転写絶縁性ウェーハの製造方法
EP2343729A4 (en) * 2008-10-31 2012-06-20 Shinetsu Chemical Co METHOD FOR MANUFACTURING SILICON THIN FILM INSULATING INSULATING WAFER
US8785231B2 (en) 2008-12-23 2014-07-22 Denso Corporation Method of making semiconductor device
JP2010189234A (ja) * 2009-02-19 2010-09-02 Shin-Etsu Chemical Co Ltd 低応力・拡散バリアー膜を備えた熱伝導部材
JP2013175787A (ja) * 2009-12-30 2013-09-05 Memc Electron Materials Inc 多層結晶構造体の製造方法
KR20140112036A (ko) * 2012-01-12 2014-09-22 신에쓰 가가꾸 고교 가부시끼가이샤 열산화 이종 복합 기판 및 그 제조 방법
JPWO2013105634A1 (ja) * 2012-01-12 2015-05-11 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
JP2017098577A (ja) * 2012-01-12 2017-06-01 信越化学工業株式会社 熱酸化異種複合基板の製造方法
US10103021B2 (en) 2012-01-12 2018-10-16 Shin-Etsu Chemical Co., Ltd. Thermally oxidized heterogeneous composite substrate and method for manufacturing same
JP2022070471A (ja) * 2020-10-27 2022-05-13 信越化学工業株式会社 合成石英ガラス基板の加工方法

Similar Documents

Publication Publication Date Title
JPH11145438A (ja) Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
US6054363A (en) Method of manufacturing semiconductor article
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
US7902038B2 (en) Detachable substrate with controlled mechanical strength and method of producing same
US7691730B2 (en) Large area semiconductor on glass insulator
JP3352340B2 (ja) 半導体基体とその製造方法
US5344524A (en) SOI substrate fabrication
EP1929511B1 (en) Semiconductor on glass insulator with deposited barrier layer
US5659192A (en) SOI substrate fabrication
CA2220600C (en) Method of manufacturing semiconductor article
WO2007072632A1 (ja) Soi基板およびsoi基板の製造方法
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
WO2007074551A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
JPH11330438A (ja) Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JPH10326883A (ja) 基板及びその作製方法
JPH113842A (ja) 半導体電子素子用基板およびその製造方法
JPH11145437A (ja) Soiウエーハの製造方法およびsoiウエーハ
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
JP2004128389A (ja) 貼り合わせsoiウエーハの製造方法
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
JP2002289818A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040401

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060118

A521 Written amendment

Effective date: 20060203

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20060912

Free format text: JAPANESE INTERMEDIATE CODE: A02