WO2007074551A1 - Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ - Google Patents

Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ Download PDF

Info

Publication number
WO2007074551A1
WO2007074551A1 PCT/JP2006/313910 JP2006313910W WO2007074551A1 WO 2007074551 A1 WO2007074551 A1 WO 2007074551A1 JP 2006313910 W JP2006313910 W JP 2006313910W WO 2007074551 A1 WO2007074551 A1 WO 2007074551A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
transparent insulating
insulating substrate
crystal silicon
Prior art date
Application number
PCT/JP2006/313910
Other languages
English (en)
French (fr)
Inventor
Atsuo Ito
Yoshihiro Kubota
Kiyoshi Mitani
Original Assignee
Shin-Etsu Chemical Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005374884A external-priority patent/JP2006210898A/ja
Application filed by Shin-Etsu Chemical Co., Ltd. filed Critical Shin-Etsu Chemical Co., Ltd.
Priority to EP06781030.9A priority Critical patent/EP1981064B1/en
Publication of WO2007074551A1 publication Critical patent/WO2007074551A1/ja
Priority to US12/163,764 priority patent/US8703580B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Definitions

  • the present invention relates to an SOI wafer manufacturing method and an SOI wafer, and more particularly to an SOI wafer manufacturing method and an SOI wafer for forming an SOI layer on a transparent insulating substrate.
  • the present application is related to the following Japanese patent application. For designated countries where incorporation by reference is permitted, the contents described in the following application are incorporated into this application by reference and made a part of the description of this application.
  • An SOI wafer having an SOI (Silicon On Insulator) structure in which a silicon single crystal layer is formed on an insulator is suitable for manufacturing a high-density semiconductor integrated circuit.
  • SOI Silicon On Insulator
  • TFT-LCD Thin Film Transistor- It is also expected for optical devices such as Liquid Crystal Display and Thin Film Transistor (LCD).
  • a SOW wafer in which an SOI layer is formed on a transparent quartz substrate is used.
  • the substrate is a perfect insulator, the mobility of carriers in the SOI layer is not affected by the substrate and becomes extremely high, particularly when driving at a high frequency.
  • a drive circuit can be formed integrally around the TFT region, enabling high-density mounting.
  • the thickness of the SOI layer must be reduced to, for example, about 0.5 m or less. Therefore, the bonding of the quartz substrate and the SOI layer should withstand the thermal and mechanical stress applied to the SOI layer during polishing or polishing or device fabrication to thin the SOI layer to such a thickness. It must be firmly joined. Therefore, it was necessary to increase the bond strength by high-temperature heat treatment.
  • Such a problem is inevitably caused not only when the insulating transparent substrate is a quartz substrate but also when a single crystal silicon wafer is bonded to a substrate having a different thermal expansion coefficient.
  • Patent Document 1 Japanese Patent Laid-Open No. 11-145438
  • the present invention relates to a method for manufacturing an SOI wafer in which an SOI layer is formed on a transparent insulating substrate, and thermal strain, delamination, cracking due to a difference in thermal expansion coefficient between the transparent insulating substrate and the SOI layer.
  • An object of the present invention is to provide an SOI wafer manufacturing method and an SOI wafer capable of preventing the occurrence of cracks and the like by a simple process.
  • the present invention provides a method for forming an SOI layer on the transparent insulating substrate by bonding the single crystal silicon wafer and the transparent insulating substrate and then thinly bonding the single crystal silicon wafer.
  • the method of forming and manufacturing the SOI wafer at least,
  • the present invention provides a method for manufacturing an SOI wafer characterized in that: (Claim 1).
  • the ion implantation surface of the single crystal silicon wafer and the surface of Z or the transparent insulating substrate are treated with plasma and Z or ozone, the ion implantation surface of the wafer and Z or The OH group increases on the surface of the substrate and becomes active. Therefore, if the ion-implanted surface of the single crystal silicon wafer and the surface of the transparent insulating substrate are bonded in such a state at the room temperature with the treated surface as the bonding surface, the bonded surface is bonded by hydrogen bonding. Since the bonding is strong, the bonding is sufficiently strong without subsequent high-temperature heat treatment that increases the bonding strength.
  • the single-crystal silicon wafer is mechanically peeled off by impacting the ion-implanted layer, and a thin SOI layer is formed on the transparent insulating substrate. Therefore, a thin film can be formed without performing a heat treatment for peeling. Therefore, the SOI wafer can be manufactured without causing thermal distortion, peeling, cracking, or the like due to the difference in thermal expansion coefficient between the transparent insulating substrate and the single crystal silicon wafer. Further, since the hydrogen ion implantation separation method is used, it is possible to manufacture an SOI wafer having an SOI layer that is thin and has good film thickness uniformity and excellent crystallinity.
  • the bonding wafer is thermally treated at 100 to 300 ° C to increase the bonding strength, and then the SOI layer is formed. (Claim 2).
  • the bonded single crystal silicon wafer and transparent insulating substrate are heat-treated at a low temperature of 100 to 300 ° C so that thermal distortion does not occur, and the bonding strength is further increased, and then the ion-implanted layer is impacted. If the mechanical debonding process is performed with this, it is possible to manufacture the SOI wafer with more reliable prevention of peeling of the joint surface and cracking due to mechanical stress.
  • the surface of the SOI layer of the SOI wafer obtained by the process of forming the SOI layer is mirror-polished, the surface roughness of the SOI layer generated in the peeling process or crystal defects generated in the ion implantation process can be eliminated.
  • An SOI wafer having a smooth SOI layer that can be removed and mirror-polished on the surface can be manufactured.
  • the transparent insulating substrate is a quartz substrate, a sapphire (alumina) substrate, or a glass substrate. (Claim 4)
  • the transparent insulating substrate is a quartz substrate, a sapphire (alumina) substrate, or a glass substrate, these are transparent insulating substrates with good optical characteristics.
  • An SOI wafer suitable for manufacturing scientific devices can be manufactured.
  • the glass substrate in addition to general blue plate glass, white plate glass, borosilicate glass, non-alkali borosilicate glass, alumino borosilicate glass, crystallized glass, and the like can be used.
  • a glass substrate containing an alkali metal such as blue glass
  • the ion implantation dose for forming the ion implantation layer is larger than 8 ⁇ 10 16 / cm 2 (claim 5).
  • the present invention provides a SO produced by any one of the production methods described above.
  • the SOI wafer manufactured by any one of the manufacturing methods described above is free from thermal distortion, peeling, cracking, etc. during manufacturing, and is thin and useful for manufacturing various devices.
  • the surface to be bonded is treated with plasma and Z or ozone to treat the surface with OH. Since the groups increase and become active, when the single crystal silicon wafer and the transparent insulating substrate are brought into close contact at room temperature and bonded in such a state, the bonded surfaces are firmly bonded by hydrogen bonding. Therefore, sufficiently strong bonding can be achieved without subsequent high-temperature heat treatment for increasing the bonding strength.
  • the single-crystal silicon wafer is mechanically peeled off by impacting the ion implantation layer, and a thin SOI layer is formed on the transparent insulating substrate. be able to. Therefore, a thin film can be formed without performing heat treatment for peeling. In this way, an SOI wafer can be manufactured without causing thermal strain, peeling, cracking, or the like due to the difference in thermal expansion coefficient between the transparent insulating substrate and single crystal silicon.
  • the SOI wafer of the present invention is free from thermal distortion, peeling, cracking, etc. during production, and has a thin and good film thickness uniformity that is useful for manufacturing various devices. It is an SOI wafer with excellent SOI properties, high carrier mobility, and an SOI layer on a transparent insulating substrate.
  • FIG. 1 is a process diagram showing an example of a method for manufacturing an SOI wafer according to the present invention.
  • the present inventors perform plasma and Z or ozone treatment on the surfaces to be joined in advance to increase the joining strength without heat treatment, and perform mechanical peeling even during peeling.
  • the present invention has been completed by conceiving that it can be peeled off without performing the above steps.
  • FIG. 1 is a process diagram showing an example of a method for manufacturing an SOI wafer according to the present invention.
  • Step A a single crystal silicon wafer and a transparent insulating substrate are prepared.
  • the single crystal silicon wafer is not particularly limited.
  • the single crystal silicon wafer is obtained by slicing a single crystal grown by the Chiyoklarsky method.
  • the diameter is 100 to 300 mm
  • the conductivity type is P-type or N-type
  • Those with a resistivity of about 10 ⁇ 'cm can be used.
  • the transparent insulating substrate is not particularly limited, but if it is a quartz substrate, a sapphire (alumina) substrate, or a glass substrate, these are transparent insulating substrates with good optical characteristics.
  • An SOI wafer suitable for device fabrication can be manufactured.
  • step B at least one of surface force hydrogen ions or rare gas ions of the single crystal silicon wafer is implanted to form an ion implantation layer in the wafer.
  • the temperature of a single crystal silicon wafer is set to 250 to 450 ° C., and an ion implantation layer can be formed from the surface to a depth corresponding to the desired thickness of the SOI layer, for example, a depth of 0.5 m or less.
  • At least one of a predetermined dose of hydrogen ions or rare gas ions is implanted with such implantation energy.
  • the implantation energy can be 20 to 100 keV
  • the injection dose can be 1 ⁇ 10 16 to 1 ⁇ 10 17 / cm 2 .
  • the ion implantation dose that easily slips off the ion implantation layer is larger than 8 ⁇ 10 16 Zcm 2 .
  • an insulating film such as a thin silicon oxide film is formed on the surface of the single crystal silicon wafer and then ion implantation is performed therethrough, an effect of suppressing channeling of implanted ions can be obtained. .
  • step C the ion-implanted surface of this single crystal silicon wafer and the surface of Z or the transparent insulating substrate are treated with plasma and Z or ozone.
  • a single crystal silicon wafer and / or a transparent insulating substrate that has been cleaned such as RCA cleaning is placed in a vacuum chamber, and after introducing a plasma gas, Expose for about 10 seconds and plasma-treat the surface.
  • a plasma gas when processing a single crystal silicon wafer, when oxidizing the surface, plasma of oxygen gas, when not oxidizing, hydrogen gas, argon gas, or a mixed gas thereof or hydrogen gas and helium A gas mixture can be used.
  • a transparent insulating substrate it may be a misaligned gas.
  • a single crystal silicon wafer and Z or transparent insulating substrate cleaned by RCA cleaning, etc. are placed in a chamber introduced with air, and nitrogen gas, argon gas, etc. After introducing the plasma gas, the surface is treated with ozone by generating high-frequency plasma and converting atmospheric oxygen into ozone. Either or both of plasma treatment and ozone treatment can be performed.
  • the organic substances on the surface of the single crystal silicon wafer and Z or transparent insulating substrate are removed by oxidation, and the OH groups on the surface are further increased and activated.
  • the surface to be processed is a bonding surface, and if it is a single crystal silicon wafer, it is an ion implantation surface. It is more preferable to carry out the treatment on both the single crystal silicon nano and the transparent insulating substrate, but it is also possible to carry out only one of them.
  • the ion-implanted surface of the single crystal silicon wafer and the surface of the transparent insulating substrate are bonded to each other at room temperature with the surface treated with plasma and Z or ozone as a bonding surface (step D).
  • Step C at least one of the ion-implanted surface of the single crystal silicon wafer and the surface of the transparent insulating substrate is subjected to plasma treatment and Z or ozone treatment. It can be strongly bonded with the strength that can withstand mechanical peeling in the later stage simply by adhering at a temperature of about room temperature. Therefore, it is preferable because there is no fear of occurrence of thermal strain, cracking, peeling or the like due to a difference in thermal expansion coefficient that becomes a problem due to heating that does not require high-temperature bonding heat treatment such as 1200 ° C. or higher.
  • process E a process of increasing the bonding force by heat-treating the bonded wafer at a low temperature of 100 to 300 ° C may be performed (process E).
  • the coefficient of thermal expansion is smaller than that of silicon (Si: 2.33 X 10 _6 , quartz: 0.6 X 10 _6 ), and bonded to a silicon wafer of the same thickness.
  • silicon Si: 2.33 X 10 _6 , quartz: 0.6 X 10 _6
  • the silicon wafer breaks above 300 ° C.
  • such a comparatively low temperature heat treatment is preferable because there is no risk of thermal distortion, cracking, peeling, etc. due to differences in thermal expansion coefficients.
  • a sufficient effect can be obtained if the heat treatment time is about 0.5 to 24 hours.
  • step F an impact is applied to the ion implantation layer to mechanically peel off the single crystal silicon wafer, and an SOI layer is formed on the transparent insulating substrate.
  • the bonding wafer is heat-treated at about 500 ° C. in an inert gas atmosphere, and thermal separation is performed by the effect of crystal rearrangement and the coagulation effect of the injected hydrogen bubbles.
  • thermal separation is performed by the effect of crystal rearrangement and the coagulation effect of the injected hydrogen bubbles.
  • mechanical delamination is performed by impacting the ion-implanted layer, there is no possibility that thermal strain, cracking, delamination, etc. due to heating occur.
  • the lateral force of the wafer joined with a jet of fluid such as gas or liquid can be blown continuously or intermittently.
  • the method is not particularly limited.
  • polishing By this mirror polishing, surface roughness called haze generated in the peeling process can be removed, and crystal defects near the SOI layer surface caused by ion implantation can be removed.
  • polishing called a touch polish can be used with a very small polishing margin of 5 to 400 nm.
  • the SOI wafer manufactured by the processes A to G is free from thermal distortion, peeling, cracking, etc. during manufacturing, and is thin and has a good film thickness useful for manufacturing various devices.
  • An SOI wafer having an SOI layer on a transparent insulating substrate having uniformity, excellent crystallinity, and high carrier mobility can be obtained.
  • Such SOI wafers are particularly suitable for the production of optical devices such as TFT-LCDs because the SOI layer is formed on a transparent insulating substrate.
  • a single-crystal silicon wafer having a diameter of 200 mm and having one surface mirror-polished was prepared, and a silicon oxide film layer was formed on the surface of the silicon oxide film by thermal oxidation.
  • the surface roughness (Ra) of the oxide film layer on the mirror surface side to be bonded was 0.2 nm. The measurement was performed in an area of 10 m ⁇ 10 m using an atomic force microscope.
  • a synthetic quartz wafer having a diameter of 200 mm and having one surface mirror-polished was prepared for the transparent insulating substrate.
  • the surface roughness (Ra) on the mirror side where the bonding was performed was 0.19 nm.
  • the measurement apparatus and method were the same as those for the single crystal silicon wafer oxide film layer.
  • Hydrogen ions were selected as ions to be implanted into the single crystal silicon wafer through the lOOnm silicon oxide layer, and the ions were implanted under the conditions of an implantation energy of 35 keV and an implantation dose of 9 X 10 16 Zcm 2 . .
  • the implantation depth in the single crystal silicon layer was 0.3 nm.
  • a single crystal silicon wafer having been ion-implanted was placed in a plasma processing apparatus, air was introduced as a plasma gas, and then a 13.56 MHz high frequency wave with a diameter of 300 mm was obtained under a reduced pressure of 2 Torr.
  • High-frequency plasma treatment was performed for 5 to 10 seconds by applying a high-frequency power of 50 W between the parallel plate electrodes.
  • synthetic quartz wafers a wafer is placed in a chamber in which air is introduced, and after introducing argon gas as a plasma gas between narrow electrodes, plasma is generated by applying a high frequency between the electrodes. Oxygen in the atmosphere was ozonized by generating and interposing the atmosphere between the plasma and the substrate, and the bonded surface was treated with the ozone. The treatment time was 5-10 seconds.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is merely an example, and the present invention has the same configuration as the technical idea described in the claims of the present invention and has the same function and effect regardless of the present invention. It is included in the technical idea of the invention.
  • the SOI layer of the SOI wafer after steps A to F or G has already been sufficiently thin-filmed, so a high-temperature heat treatment (500 ° C or higher) to further increase the bonding strength depending on the purpose. -Less than the melting point of silicon) may be added.

Abstract

　透明絶縁性基板とＳＯＩ層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を簡易な工程で防止できるＳＯＩウェーハの製造方法を提供する。単結晶シリコンウェーハと透明絶縁性基板とを接合後、前記単結晶シリコンウェーハを薄膜化することにより前記透明絶縁性基板上にＳＯＩ層を形成してＳＯＩウェーハを製造する方法において、単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンを注入してウェーハ中にイオン注入層を形成し、該単結晶シリコンウェーハのイオン注入面及び／又は前記透明絶縁性基板の表面をプラズマ及び／又はオゾンで処理し、前記単結晶シリコンウェーハのイオン注入面と前記透明絶縁性基板の表面とを前記処理をした表面を接合面として室温で密着させて接合し、前記イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離して前記透明絶縁性基板上にＳＯＩ層を形成する。

Description

明 細 書
SOIゥエーハの製造方法及び SOIゥエーハ
技術分野
[0001] 本発明は、 SOIゥヱーハの製造方法及び SOIゥヱーハに関するものであり、特に透 明絶縁性基板上に SOI層を形成する SOIゥエーハの製造方法及び SOIゥエーハに 関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込 みが認められる指定国については、下記の出願に記載された内容を参照により本出 願に組み込み、本出願の記載の一部とする。
特願 2004— 380643 出願日 2004年 12月 28日
特願 2005— 374884 出願日 2005年 12月 27日
背景技術
[0002] 絶縁体上にシリコン単結晶層が形成された SOI (Silicon On Insulator)構造を 有する SOIゥヱーハは、高密度の半導体集積回路を作製するのに適し、例えば TFT -LCD (Thin Film Transistor -Liquid Crystal Display、薄膜トランジスタ 液晶ディスプレイ)などの光学デバイスにも期待されて 、る。
[0003] このような光学デバイスには、例えば透明な石英基板上に SOI層を形成した SOW エーハを用いる。この場合、基板が完全な絶縁体であるから、 SOI層中のキャリアの 移動度が基板に影響されず、極めて高くなり、特に高周波で駆動した場合の効果が 著しい。し力も、このような SOIゥエーハでは TFT領域の周辺に駆動回路を一体に形 成することもでき、高密度の実装をすることができる。
[0004] このような光学デバイスに用いる SOIゥエーハは、 SOI層の厚さを例えば 0. 5 m 以下程度に薄くしなければならない。従って、石英基板と SOI層との接合は、このよう な厚さまで SOI層を薄膜ィ匕するための研肖 ij、研磨又は、デバイス作製時に SOI層に 掛かる熱的、機械的応力に耐えるように強固に接合している必要がある。そのため、 高温熱処理により結合力を高めることが必要であった。
[0005] しかし、石英基板と SOI層では熱膨張係数が相違するので、接合するための加熱 処理中、あるいは接合後の冷却中または研肖 研磨中に熱歪による応力が生じ、石 英基板又は SOI層にひび割れが発生したり、これらが剥離して破損することがあった
。このような問題は絶縁性透明基板が石英基板の場合に限らず、単結晶シリコンゥェ ーハを熱膨張係数が異なる基板と接合する場合に必然的に生じる問題である。
[0006] この問題を解決すベぐ水素イオン注入剥離法を用いる SOIゥエーハの製造方法 において、結合熱処理工程と薄膜ィヒ工程とを交互に段階的に行い、熱処理時に発 生する熱応力の影響を緩和する技術が開示されている (例えば特許文献 1参照)。 特許文献 1：特開平 11― 145438号公報
発明の開示
発明が解決しょうとする課題
[0007] 本発明は、透明絶縁性基板上に SOI層を形成する SOIゥエーハの製造方法にお いて、透明絶縁性基板と SOI層との熱膨張係数の差異に起因する熱歪、剥離、ひび 割れ等の発生を簡易な工程で防止できる SOIゥエーハの製造方法及び SOIゥエー ハを提供することを目的とする。
課題を解決するための手段
[0008] 上記目的を達成すベぐ本発明は、単結晶シリコンゥエーハと透明絶縁性基板とを 接合後、前記単結晶シリコンゥヱーハを薄膜ィ匕することにより前記透明絶縁性基板上 に SOI層を形成して SOIゥヱーハを製造する方法において、少なくとも、
単結晶シリコンゥエーハの表面力 水素イオンまたは希ガスイオンの少なくとも一方 を注入し、ゥエーハ中にイオン注入層を形成する工程、
該単結晶シリコンゥエーハのイオン注入面及び Z又は前記透明絶縁性基板の表面 を、プラズマ及び Z又はオゾンで処理する工程、
前記単結晶シリコンゥエーハのイオン注入面と前記透明絶縁性基板の表面とを、前 記処理をした表面を接合面として室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて単結晶シリコンゥヱーハを機械的に剥離し、前記 透明絶縁性基板上に SOI層を形成する工程、
を行なうことを特徴とする SOIゥエーハの製造方法を提供する (請求項 1)。
[0009] このように、単結晶シリコンゥエーハのイオン注入面及び Z又は透明絶縁性基板の 表面をプラズマ及び Z又はオゾンで処理すれば、ゥヱーハのイオン注入面及び Z又 は基板の表面には OH基が増加して活性ィ匕する。従って、このような状態で単結晶シ リコンゥエーハのイオン注入面と透明絶縁性基板の表面とを、前記処理をした表面を 接合面として室温で密着させ接合すれば、密着させた面が水素結合により強固に接 合するので、その後結合力を高める高温熱処理を施さなくても十分に強固な接合と なる。また、このように接合面が強固に接合しているので、その後イオン注入層に衝 撃を与えて単結晶シリコンゥエーハを機械的に剥離し、透明絶縁性基板上に薄い S OI層を形成することができるので、剥離のための熱処理を行なわなくても薄膜ィ匕がで きる。従って、透明絶縁性基板と単結晶シリコンゥヱーハとの熱膨張係数の差異に起 因する熱歪、剥離、ひび割れ等が発生せずに SOIゥエーハを製造することができる。 また、水素イオン注入剥離法を用いるので、薄くて良好な膜厚均一性を有し、結晶性 に優れた SOI層を有する SOIゥエーハを製造することができる。
[0010] この場合、前記接合する工程を行なった後、該接合ゥエーハを 100〜300°Cで熱 処理して結合力を高める工程を行ない、その後前記 SOI層を形成する工程を行なう ことが好ましい (請求項 2)。
このように、接合した単結晶シリコンゥエーハ及び透明絶縁性基板を、熱歪が発生 しないような 100〜300°Cという低温で熱処理してより結合力を高めてから、イオン注 入層に衝撃を与えて機械的な剥離工程を行なえば、機械的応力による接合面の剥 離、ひび割れ等の発生をより確実に防止して SOIゥエーハを製造できる。
[0011] また、前記 SOI層を形成する工程により得られた SOIゥヱーハの SOI層表面に鏡面 研磨を施すことが好まし ヽ (請求項 3)。
このように、 SOI層を形成する工程により得られた SOIゥエーハの SOI層表面に鏡 面研磨を施せば、剥離工程で生じた SOI層の表面粗れ又はイオン注入工程で発生 した結晶欠陥等を除去でき、表面が鏡面研磨された平滑な SOI層を有する SOIゥェ ーハを製造できる。
[0012] また、前記透明絶縁性基板を、石英基板、サフアイャ (アルミナ)基板、ガラス基板、 の!、ずれかとすることが好ま 、（請求項 4)。
このように、透明絶縁性基板を石英基板、サフアイャ (アルミナ)基板、ガラス基板、 のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、光 学デバイス作製に好適な SOIゥヱーハを製造できる。
ここで、ガラス基板としては、一般的な青板ガラスのほか、白板ガラス、ホウケィ酸ガ ラス、無アルカリホウケィ酸ガラス、アルミノホウケィ酸ガラス、結晶化ガラスなどを用い ることができる。また、青板ガラスなどの様にアルカリ金属を含むガラス基板を用いる 場合には、表面からのアルカリ金属の拡散を防止すベぐガラス基板の表面にスピン オンガラスによる拡散防止膜を形成することが好ましい。
[0013] さらに、前記イオン注入層を形成する時のイオン注入線量を、 8 X 1016/cm2より大 きくすることが好ま ヽ (請求項 5)。
このように、イオン注入層を形成する時のイオン注入線量を、 8 X 1016Zcm2より大 きくすることにより、機械剥離を容易に行うことができる。
[0014] また、本発明は、上記のいずれかの製造方法により製造されたことを特徴とする SO
Iゥエーハを提供する（請求項 6)。
このように、上記の 、ずれかの製造方法により製造された SOIゥエーハであれば、 製造時に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有 用な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明 絶縁性基板上に SOI層を持つ SOIゥヱーハとなる。
発明の効果
[0015] 本発明に従う SOIゥエーハの製造方法であれば、単結晶シリコンゥエーハと透明絶 縁性基板を接合する前に、接合する表面をプラズマ及び Z又はオゾンで処理するこ とにより表面に OH基が増加して活性ィ匕するので、このような状態で単結晶シリコンゥ エーハと透明絶縁性基板とを室温で密着させ接合すると、密着させた面が水素結合 により強固に接合する。従って、その後結合力を高める高温熱処理を施さなくても十 分に強固な接合となる。また、このように接合面が強固に接合しているので、その後ィ オン注入層に衝撃を与えて単結晶シリコンゥエーハを機械的に剥離し、透明絶縁性 基板上に薄い SOI層を形成することができる。従って、剥離のための熱処理を行なわ なくても薄膜ィ匕ができる。このようにして、透明絶縁性基板と単結晶シリコンとの熱膨 張係数の差異に起因する熱歪、剥離、ひび割れ等が発生せずに SOIゥヱーハを製 造することができる。 [0016] また、本発明の SOIゥエーハは、製造時に熱歪、剥離、ひび割れ等が発生しておら ず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に優 れ、キャリア移動度の高 、透明絶縁性基板上に SOI層を持つ SOIゥエーハとなる。 図面の簡単な説明
[0017] [図 1]本発明に係る SOIゥ ーハの製造方法の一例を示す工程図である。
発明を実施するための最良の形態
[0018] 前述したように、透明絶縁性基板上に SOI層を形成する SOIゥエーハの製造方法 において、透明絶縁性基板と SOI層との熱膨張係数の差異に起因する熱歪、剥離、 ひび割れ等の発生を解決すベぐ水素イオン注入剥離法を用いる SOIゥエーハの製 造方法において、接合熱処理工程と薄膜ィ匕工程とを交互に段階的に行い、熱処理 時に発生する熱応力の影響を緩和する技術が開示されている。
しかし、 SOIゥエーハの生産性向上の為に、より工程数が少なぐ短時間で前記問 題を解決する技術が望まれて 、た。
[0019] そこで本発明者らは、接合する面に予めプラズマ及び Z又はオゾン処理を行なうこ とで熱処理をしなくても接合強度を高くし、また剥離時にも機械的剥離を行なうことで 熱処理をせずに剥離することに想到し、本発明を完成させた。
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定 されるものではない。
[0020] 図 1は、本発明に係る SOIゥヱーハの製造方法の一例を示す工程図である。
[0021] まず、単結晶シリコンゥエーハ及び透明絶縁性基板を用意する（工程 A)。
単結晶シリコンゥエーハとしては特に限定されず、例えばチヨクラルスキー法により 育成された単結晶をスライスして得られたもので、例えば直径が 100〜300mm、導 電型が P型または N型、抵抗率が 10 Ω 'cm程度のものを用いることができる。
また、透明絶縁性基板も特に限定されないが、これを石英基板、サフアイャ (アルミ ナ)基板、ガラス基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁 性基板であるから、光学デバイス作製に好適な SOIゥエーハを製造できる。
[0022] 次に、単結晶シリコンゥエーハの表面力 水素イオンまたは希ガスイオンの少なくと も一方を注入し、ゥエーハ中にイオン注入層を形成する（工程 B)。 例えば、単結晶シリコンゥエーハの温度を 250〜450°Cとし、その表面から所望の S OI層の厚さに対応する深さ、例えば 0. 5 m以下の深さにイオン注入層を形成でき るような注入エネルギーで、所定の線量の水素イオンまたは希ガスイオンの少なくとも 一方を注入する。このときの条件として、例えば注入エネルギーは 20〜100keV、注 入線量は 1 X 1016〜1 X 1017/cm2とできる。この場合、イオン注入層での剥離を容 易にすべぐイオン注入線量は 8 X 1016Zcm2より大きくすることが好ましい。また、単 結晶シリコンゥエーハの表面にあら力じめ薄いシリコン酸ィ匕膜などの絶縁膜を形成し ておき、それを通してイオン注入を行なえば、注入イオンのチャネリングを抑制する効 果が得られる。
[0023] 次に、この単結晶シリコンゥエーハのイオン注入面及び Z又は透明絶縁性基板の 表面をプラズマ及び Z又はオゾンで処理する（工程 C)。
プラズマで処理をする場合、真空チャンバ中に RCA洗浄等の洗浄をした単結晶シ リコンゥエーハ及び/又は透明絶縁性基板を載置し、プラズマ用ガスを導入した後、 100W©度の高周波プラズマに 5〜10秒程度さらし、表面をプラズマ処理する。プラ ズマ用ガスとしては、単結晶シリコンゥエーハを処理する場合、表面を酸化する場合 には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれら の混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。透明絶 縁性基板を処理する場合は 、ずれのガスでもよ 、。
[0024] オゾンで処理をする場合は、大気を導入したチャンバ中に RCA洗浄等の洗浄をし た単結晶シリコンゥエーハ及び Z又は透明絶縁性基板を載置し、窒素ガス、アルゴン ガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素を オゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどち らか一方又は両方行なうことができる。
[0025] このプラズマ及び Z又はオゾンで処理することにより、単結晶シリコンゥエーハ及び Z又は透明絶縁性基板の表面の有機物が酸ィ匕して除去され、さらに表面の OH基が 増加し、活性化する。処理する面としては、接合面とされ、単結晶シリコンゥエーハで あれば、イオン注入面とされる。処理は単結晶シリコンゥヱーノ、、透明絶縁性基板の 両方ともに行なうのがより好まし 、が、 V、ずれか一方だけ行なってもよ 、。 [0026] 次に、この単結晶シリコンゥヱーハのイオン注入面と透明絶縁性基板の表面とを、 プラズマ及び Z又はオゾンで処理をした表面を接合面として室温で密着させて接合 する（工程 D)。
工程 Cにお 、て、単結晶シリコンゥエーハのイオン注入面または透明絶縁性基板の 表面の少なくとも一方がプラズマ処理及び Z又はオゾン処理されて 、るので、これら を例えば減圧または常圧下、一般的な室温程度の温度下で密着させるだけで後ェ 程での機械的剥離に耐え得る強度で強く接合できる。従って、 1200°C以上といった 高温の結合熱処理が必要でなぐ加熱により問題になる熱膨張係数の差異による熱 歪、ひび割れ、剥離等が発生するおそれがなく好ましい。
[0027] なお、この後、接合したゥエーハを 100〜300°Cの低温で熱処理して結合力を高め る工程を行なってもよ 、（工程 E)。
例えば透明絶縁性基板が石英の場合、熱膨張係数はシリコンに比べて小さく (Si: 2. 33 X 10_6、石英： 0. 6 X 10_6)、同程度の厚さのシリコンゥエーハと張り合わせて 加熱すると、 300°Cを超えるとシリコンゥエーハが割れてしまう。しかし、このような比較 的低温の熱処理であれば、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発 生するおそれがなく好ましい。なお、バッチ処理方式の熱処理炉を用いる場合、熱処 理時間は 0. 5〜24時間程度であれば十分な効果が得られる。
[0028] 次に、イオン注入層に衝撃を与えて単結晶シリコンゥエーハを機械的に剥離し、前 記透明絶縁性基板上に SOI層を形成する（工程 F)。
水素イオン注入剥離法にぉ 、ては、接合ゥエーハを不活性ガス雰囲気下 500°C程 度で熱処理を行な 、、結晶の再配列効果と注入した水素の気泡の凝集効果により熱 剥離を行なうと ヽぅ方法であるが、本発明にお ヽてはイオン注入層に衝撃を与えて機 械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、剥離等が発生するおそれがな い。
イオン注入層に衝撃をあたえるためには、例えばガス又は液体等の流体のジェット を接合したゥ ーハの側面力 連続的または断続的に吹き付ければよ 、が、衝撃に より機械的剥離が生じる方法であれば特に限定はされない。
[0029] こうして、剥離工程により透明絶縁性基板上に SOI層が形成された SOIゥエーハが 得られる力 このように得られた SOIゥエーハの SOI層表面に鏡面研磨を施すことが 好ましい（工程 G)
この鏡面研磨によって、剥離工程で発生したヘイズと呼ばれる表面粗れを除去した り、イオン注入により生じた SOI層表面近傍の結晶欠陥を除去できる。この鏡面研磨 として、例えばタツチポリツシュと呼ばれる研磨代が 5〜400nmと極めて少な!/、研磨 を用いることができる。
[0030] そして、工程 A〜Gにより製造された SOIゥエーハは、製造時に熱歪、剥離、ひび割 れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一 性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上に SOI層を持つ SOIゥエーハとできる。
また、このような SOIゥエーハは、透明絶縁性基板の上に SOI層が形成されている から、 TFT— LCD等の光学デバイスの作製用に特に適する。
実施例
[0031] (実施例）
SOI層形成用ゥエーハとして、一方の面が鏡面研磨された直径 200mmの単結晶 シリコンゥエーハを用意し、その表面に熱酸ィ匕によりシリコン酸ィ匕膜層を lOOnm形成 した。貼り合わせを行う鏡面側の酸ィ匕膜層の表面粗さ (Ra)は 0. 2nmであった。測定 は原子間力顕微鏡を用い、 10 mX 10 mの測定領域において行った。
[0032] 一方、透明絶縁性基板には一方の面が鏡面研磨された直径 200mmの合成石英 ゥエーハを用意した。その貼り合わせを行う鏡面側の表面粗さ (Ra)は 0. 19nmであ つた。測定装置及び方法は単結晶シリコンゥエーハの酸ィ匕膜層と同一条件とした。
[0033] lOOnmのシリコン酸化膜層を通して単結晶シリコンゥエーハに注入するイオンとし ては水素イオンを選択し、注入エネルギーを 35keV、注入線量 9 X 1016Zcm2の条 件で当該イオンを注入した。単結晶シリコン層中の注入深さは 0. 3nmとなった。
[0034] 次に、プラズマ処理装置中にイオン注入した単結晶シリコンゥエーハを載置し、ブラ ズマ用ガスとして空気を導入した後、 2Torrの減圧条件下で 13. 56MHzの高周波 を直径 300mmの平行平板電極間に高周波パワー 50Wの条件で印加することで、 高周波プラズマ処理を 5〜 10秒行った。 [0035] 一方、合成石英ゥエーハについては、大気を導入したチャンバ中にゥエーハを載置 し、狭い電極間にプラズマ用ガスとしてアルゴンガスを導入した後、電極間に高周波 を印加することでプラズマを発生させ、そのプラズマと基板間に大気を介在させること で、大気中の酸素がオゾン化され、そのオゾンにより貼り合せ面を処理した。処理時 間は 5〜10秒間とした。
[0036] 以上のようにして表面処理を行ったゥヱーハ同士を室温で密着させた後、両ゥエー ハの一方の端部を厚さ方向に強く押圧することで接合を開始させた。これを室温で 4 8時間放置した後接合面を目視で確認すると、接合面は基板全面に広がり接合が確 認された。接合強度を確認すベぐ一方のゥ ーハを固定し、他方のゥ ーハのゥェ ーハ面に平行方向に応力をカロえ横にずらそうとしたがずれることはな力つた。
[0037] 次に、イオン注入層に衝撃をあたえて剥離すベぐ紙切りバサミの刃を接合ゥエー ハの側面に対角位置において数回楔を打ち込むことを行った。これにより、イオン注 入層において剥離が生じ、 SOIゥエーハと残りの単結晶シリコンゥエーハが得られた。
[0038] SOI層表面 (剥離面）を目視で確認すると、その表面粗さは貼り合わせ面の表面粗 さ（Ra = 0. 2nm)よりも荒かったので、研磨代 lOOnmの研磨を行い、表面粗さ（Ra) は 0. 2nm以下の平滑面が得られた。また、この SOI層の面内膜厚均一性を測定し たところ、膜厚バラツキはゥエーハ面内 ± lOnm以下であり良好な膜厚均一性を有す ることが確認できた。さらに、 SOI層の結晶性については、定法に従い SECCOエツ チング液を希釈した液を用いて SECCO欠陥評価として行った。その結果、欠陥密 度は 2 X 103〜6 X 103/cm2と良好な値が得られた。
[0039] 尚、本発明は上記実施形態に限定されるものではな 、。上記実施形態は単なる例 示であり、本発明の請求の範囲に記載された技術的思想と実質的に同一な構成を 有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的思想 に包含される。
[0040] 例えば、工程 A〜Fあるいは Gまでが終了した SOIゥエーハの SOI層はすでに十分 に薄膜ィ匕されているので、目的に応じ更に結合強度を高めるための高温熱処理（50 0°C以上〜シリコンの融点未満）を加えてもよい。

Claims

請求の範囲
[1] 単結晶シリコンゥヱーハと透明絶縁性基板とを接合後、前記単結晶シリコンゥエー ハを薄膜ィ匕することにより前記透明絶縁性基板上に SOI層を形成して SOIゥエーハ を製造する方法において、少なくとも、
単結晶シリコンゥエーハの表面力 水素イオンまたは希ガスイオンの少なくとも一方 を注入し、ゥエーハ中にイオン注入層を形成する工程、
該単結晶シリコンゥエーハのイオン注入面及び Z又は前記透明絶縁性基板の表面 を、プラズマ及び Z又はオゾンで処理する工程、
前記単結晶シリコンゥエーハのイオン注入面と前記透明絶縁性基板の表面とを、前 記処理をした表面を接合面として室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて単結晶シリコンゥヱーハを機械的に剥離し、前記 透明絶縁性基板上に SOI層を形成する工程、
を行なうことを特徴とする SOIゥエーハの製造方法。
[2] 請求項 1に記載の SOIゥエーハの製造方法において、前記接合する工程を行なつ た後、該接合ゥエーハを 100〜300°Cで熱処理して結合力を高める工程を行ない、 その後前 SOI層を形成する工程を行なうことを特徴とする SOIゥエーハの製造方法。
[3] 請求項 1又は請求項 2に記載した SOIゥ ーハの製造方法において、前記 SOI層 を形成する工程により得られた SOIゥエーハの SOI層表面に鏡面研磨を施すことを 特徴とする SOIゥエーハの製造方法。
[4] 請求項 1乃至請求項 3のいずれか一項に記載した SOIゥエーハの製造方法におい て、前記透明絶縁性基板を、石英基板、サフアイャ (アルミナ)基板、ガラス基板、の いずれかとすることを特徴とする SOIゥエーハの製造方法。
[5] 請求項 1乃至請求項 4のいずれか一項に記載した SOIゥエーハの製造方法におい て、前記イオン注入層を形成する時のイオン注入線量を、 8 X 1016Zcm2より大きく することを特徴とする SOIゥエーハの製造方法。
[6] 請求項 1乃至請求項 5のいずれか一項に記載した製造方法により製造されたことを 特徴とする SOIゥエーハ。
PCT/JP2006/313910 2005-12-27 2006-07-12 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ WO2007074551A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06781030.9A EP1981064B1 (en) 2005-12-27 2006-07-12 Process for producing a soi wafer
US12/163,764 US8703580B2 (en) 2005-12-27 2008-06-27 Silicon on insulator (SOI) wafer and process for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005374884A JP2006210898A (ja) 2004-12-28 2005-12-27 Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2005-374884 2005-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/163,764 Continuation US8703580B2 (en) 2005-12-27 2008-06-27 Silicon on insulator (SOI) wafer and process for producing same

Publications (1)

Publication Number Publication Date
WO2007074551A1 true WO2007074551A1 (ja) 2007-07-05

Family

ID=38217777

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/313910 WO2007074551A1 (ja) 2005-12-27 2006-07-12 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Country Status (4)

Country Link
US (1) US8703580B2 (ja)
EP (1) EP1981064B1 (ja)
KR (1) KR20080086899A (ja)
WO (1) WO2007074551A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
WO2009084284A1 (ja) 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置用の絶縁基板、半導体装置、及び、半導体装置の製造方法
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5663150B2 (ja) 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH0529183A (ja) * 1991-07-22 1993-02-05 Fuji Electric Co Ltd 接合方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2001511608A (ja) * 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション プラズマ侵入型イオン注入を使用するクラスタツール方法及び装置
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3043176A1 (de) * 1980-11-15 1982-10-07 Krauss, Ralf Horst, Palma de Mallorca Vorrichtung und verfahren zur erzeugung von ozon
US5383993A (en) 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
US6180496B1 (en) * 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
EP1187216B1 (en) * 1999-12-24 2018-04-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
JP2007173354A (ja) 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH0529183A (ja) * 1991-07-22 1993-02-05 Fuji Electric Co Ltd 接合方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JP2001511608A (ja) * 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション プラズマ侵入型イオン注入を使用するクラスタツール方法及び装置
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ABE T. ET AL.: "Hariawase SOI Wafer no Kongo no Tenkai", OYO BUTSURI, vol. 66, no. 11, 1997, pages 1220 - 1224, XP008082324 *
See also references of EP1981064A4 *

Also Published As

Publication number Publication date
EP1981064B1 (en) 2021-04-14
US20080305317A1 (en) 2008-12-11
KR20080086899A (ko) 2008-09-26
EP1981064A1 (en) 2008-10-15
EP1981064A4 (en) 2010-12-22
US8703580B2 (en) 2014-04-22

Similar Documents

Publication Publication Date Title
JP5128761B2 (ja) Ｓｏｉウエーハの製造方法
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
TWI492275B (zh) The method of manufacturing the bonded substrate
EP2757574B1 (en) Method for manufacturing composite wafer
KR20020020895A (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP5183874B2 (ja) Ｓｏｉウエーハの製造方法
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP4594121B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JPH10335616A (ja) Ｓｏｉ基板の製造方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2008124206A (ja) 歪シリコン基板の製造方法
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
WO2007074552A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087017520

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006781030

Country of ref document: EP