TWI452631B - Fabrication method of silicon film transfer insulating wafers - Google Patents

Fabrication method of silicon film transfer insulating wafers Download PDF

Info

Publication number
TWI452631B
TWI452631B TW098136984A TW98136984A TWI452631B TW I452631 B TWI452631 B TW I452631B TW 098136984 A TW098136984 A TW 098136984A TW 98136984 A TW98136984 A TW 98136984A TW I452631 B TWI452631 B TW I452631B
Authority
TW
Taiwan
Prior art keywords
wafer
film transfer
single crystal
crystal germanium
etching
Prior art date
Application number
TW098136984A
Other languages
English (en)
Other versions
TW201036066A (en
Inventor
Shoji Akiyama
Yoshihiro Kubota
Atsuo Ito
Makoto Kawai
Kouichi Tanaka
Yuji Tobisaka
Yoshihiro Nojima
Original Assignee
Shinetsu Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Chemical Co filed Critical Shinetsu Chemical Co
Publication of TW201036066A publication Critical patent/TW201036066A/zh
Application granted granted Critical
Publication of TWI452631B publication Critical patent/TWI452631B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

矽薄膜轉印絕緣性晶圓之製造方法
本發明係關於SOI晶圓之製造方法。
從前，已經提出了被稱為石英上覆矽(Silicon on Quartz,SOQ)、玻璃上覆矽(Silicon On Glass,SOG)、藍寶石上覆矽(Silicon On Sapphire,SOS)之絕緣體上覆矽(Silicon On Insulator,SOI)晶圓，從操作晶圓(Handle Wafer)(石英、玻璃、藍寶石)所具有的絕緣性、透明性等性質，可以期待在投影機、高頻裝置等之應用。這些，係貼合操作晶圓與矽晶圓(施體晶圓,donor wafer)而被製造的。
關於從前的貼合之SOI製造技術，主要有兩種方法。
一種是SOITEC法，是貼合在室溫預先施以氫離子注入的矽晶圓(施體晶圓)與成為支撐晶圓的晶圓(操作晶圓)，使在高溫(500℃附近)施以熱處理使在離子注入界面產生很多稱為微腔(microcavity)的微小氣泡而進行剝離，使矽薄膜轉印至操作晶圓者。
另一種是稱為SiGen法之方法，是同樣對預先施以氫離子注入之晶圓與操作晶圓雙方以電漿處理使表面活化後進行貼合，然後機械性地在氫離子注入界面進行剝離之方法。
但是在SOITEC法，貼合後進入高溫之熱處理，所以在貼合矽與以石英或藍寶石為代表的操作晶圓的場合，會有由於熱膨脹係數的差異而使晶圓破裂的缺點。
此外，在SiGen法，在藉由表面活化處理進行貼合的時間點，與SOITEC法相比可說是具有高結合強度，但有必要進行250℃以上之熱處理。結果，由於貼合的晶圓的熱膨脹率的差異會發生晶圓破損，或在被轉印的矽薄膜被導入未轉印部的問題。這是因為伴隨著溫度上升，貼合界面的接合強度也增加，但貼合異種晶圓所導致的翹曲會產生而引起剝離，貼合不能在面內均勻的進行所導致的。
從前貼合SOS的研究即已在進行，而有藉由室溫貼合+低溫熱處理+研削+高溫處理(900℃以上)完成結合之薄膜化方法被提出(如非專利文獻1)，但是確認了使用此方法，也同樣地會使所得到的矽薄膜層導入很多差排(misfit dislocation)或龜裂(crack)。這應該是貼合時的結合很弱，由於溫度上升/降溫時所產生的應力，而使矽/藍寶石基板之貼合界面滑動所致。此外，因為是以矽基板的研削/研磨來進行薄膜化，所以薄膜的膜厚均勻性非常差。
此外，在此非專利文獻1之方法，不能採用預先對施體晶圓注入氫離子，將此注入界面作為轉印界面的方法。理由是在非專利文獻1「結合完成的溫度(900℃以上)」>>「藉由氫離子注入產生的微小的微腔變大而引起剝離的溫度(400～600℃)」的緣故(非專利文獻2)。
在稱為SOITEC法的SOI製作之代表方法(非專利文獻2)，使在500℃前後為止貼合的晶圓升溫，由預先注入氫離子的施體晶圓對操作晶圓轉印薄膜後，進而升溫至900℃以上而完成結合的方法，但是在此場合操作晶圓(矽)與施體晶圓(矽)為相同的材料(=同一材料)，所以沒有問題。
[先行技術文獻] [非專利文獻]
[非專利文獻1] Abe et al. Jpn.J.Appl.Phys.33(1994)p.514
[非專利文獻2] Bruel et al. Jpn.J.Appl.Phys.36(1997)p.1636
於本發明對象之異種基板的貼合，藉由氫離子注入產生的微小的微腔變大而引起剝離的溫度(400～600℃)一度可以轉印薄膜，但其後使熱膨脹率不同的材料(例如矽/藍寶石)升溫(大於900℃)，所以在結合不完全的材料間產生滑移硬力，產生滑移(slip)、結晶缺陷。因而，於異種基板的貼合，可得在貼合的時間點的程度之結合強度，而於熱處理中、熱處理後也必須不會使該貼合界面挪移地維持。
本發明之目的在於提供於絕緣性基板上形成SOI層之SOI晶圓之製造方法，能夠以簡單的步驟防止起因於絕緣性基板與SOI層之熱膨脹係數差異的熱應變、剝離、裂紋等的產生，進而可使SOI層的膜厚均勻性提高之SOI晶圓的製造方法。
根據本發明，可以提供矽薄膜轉印絕緣性晶圓之製造方法，其特徵為包含：預先注入氫離子而設置了氫離子注入層的單晶矽晶圓之氫離子注入面，與絕緣性晶圓的表面之雙方或者單方施以表面活化處理之步驟，及接合前述氫離子注入面與前述表面而得到接合晶圓的接合步驟，及以第1溫度熱處理前述接合晶圓之第1熱處理步驟，及為了薄化被前述熱處理之接合晶圓的單晶矽晶圓，進行研削及/或蝕刻該接合晶圓之單晶矽晶圓側之面的步驟，及以比前述第1溫度更高的第2溫度熱處理被施以前述研削及/或蝕刻的接合晶圓之第2熱處理步驟，及對以前述第2溫度熱處理的接合晶圓之前述氫離子注入層施加機械性衝擊而剝離該氫離子注入層之剝離步驟。
根據本發明之矽薄膜轉印絕緣性晶圓之製造方法，可以不產生起因於絕緣性基板與單晶矽晶圓之熱膨脹係數差異的熱應變、剝離、裂紋等，而可以製造使具有良好的膜厚均勻性之矽薄膜被形成於絕緣性晶圓上之矽薄膜轉印絕緣性晶圓。
絕緣性晶圓(操作晶圓)，預設在施加高電場的功率裝置之類的高負荷環境下使用，最好具有1×107 V/m以上之絕緣耐力。絕緣耐力係根據JIS R2141標準來測定的。
此外，絕緣性晶圓，於低介電損失之點來看於室溫(約20℃)下最好具有1×108 Ωcm以上之體積固體電阻。體積固體電阻係根據JIS R2141標準來測定的。
絕緣性晶圓雖沒有特別限定，但可以舉出藍寶石晶圓、氧化鋁晶圓、氮化鋁、石英晶圓、玻璃晶圓(例如硼酸玻璃晶圓、結晶化玻璃晶圓)等，較佳者為由藍寶石晶圓、氧化鋁晶圓及氮化鋁所構成的群來選擇，特佳者為藍寶石晶圓。
絕緣性晶圓之較佳的厚度，沒有特別限定，但以接近SEMI等所規定的矽晶圓的厚度者較佳。這是因為半導體裝置多是以操作此厚度的晶圓的方式被設定的。由此觀點來看較佳者為300～900μm。
根據本發明，絕緣性晶圓，與單晶矽晶圓之熱膨脹係數之差為2×10-6 /K以上(絕對值)(室溫：約20℃)的場合特別有效。膨脹係數係根據JIS 1618標準來測定的。例如，SOS雖被期待熱傳導率為石英的30倍程度所以被期待應用於產生熱之裝置，但是與矽之熱膨脹率之差也最大，所以在貼合後之熱處理最容易發生晶圓裂開等問題。本發明，對於即使在低溫慢慢地處理提高結合力，也會在之後接觸到高溫時由於熱膨脹率之差而有破損之虞的SOS之製造方法來說特別有效。
作為單晶矽晶圓(施體晶圓)，沒有特別限定，例如可以是藉由柴氏(Czochralski)法育成之單晶經切片而得者，例如可以舉出直徑為100～300mm、導電型為P型或N型、電阻率為10Ω‧cm程度者。
單晶矽晶圓的表面，最好預先形成薄的絕緣膜。通過絕緣膜進行氫離子注入的話，可得抑制注入離子的穿隧的效果。作為絕緣膜，較佳者為具有50～500nm厚度的矽氧化膜。這是因為太薄的話，很難控制膜厚的氧化膜厚之控制，此外太厚的話會浪費太多時間。矽氧化膜可以藉由一般的熱氧化法來形成。
單晶矽晶圓，由晶圓的表面注入氫離子，預先於晶圓中形成離子注入層。此時，例如使單晶矽晶圓的溫度為250～450℃，以可以從該表面至所期待的深度形成離子注入層之注入能量，把特定線量之氫離子或稀有氣體離子之至少一方加以注入。作為此時之條件，例如注入能量為50～100keV、注入線量可以為2×1016 ～1×1017 /cm2 。
作為被注入的氫離子，最好是2×1016 ～1×1017 (atoms/cm2 )的劑量之氫離子(H+ )或者1×1016 ～5×1016 (atoms/cm2 )之劑量之氫分子離子(H2 + )。特佳者為8.0×1016 (atoms/cm2 )的劑量之氫離子(H+ )或者4.0×1016 (atoms/cm2 )之劑量之氫分子離子(H2 + )。這是因為以此劑量製作者，在之後的機械剝離具有適切的脆弱性的緣故。
由被離子注入之晶圓表面起至離子注入層為止的深度，依存於設在絕緣性晶圓上的矽薄膜之所要的厚度，但較佳者為300～500nm，更佳者為400nm程度。此外，離子注入層的厚度，只要是藉由機械衝擊可以容易剝離的厚度，較佳者為200～400nm，更佳者為300nm程度。
以下根據圖1所示之例說明本發明之製造方法，但本發明並不以此為限。
預先注入氫離子設置了氫離子注入層3的單晶矽晶圓2之氫離子注入面2s，與絕緣性晶圓1之表面1s之雙方或單方施以表面活化處理。表面活化處理，係使增加表面的OH基使其活化的處理，例如可以舉出臭氧水處理、紫外線臭氧處理、離子束處理、電漿處理或者是這些的組合。根據表面活化之結合力增加的機夠尚未被完全解明，但可以說明如下。在臭氧水處理或紫外線臭氧處理等，使表面的有機物藉由臭氧分解，使表面的氫氧基增加而進行活化。另一方面，離子束處理或電漿處理等，藉由露出晶圓表面的反應性高的未鍵結電子對(dangling bond)，或者藉由對該未鍵結電子對賦予氫氧基而進行活化。表面活化的確認，可藉由觀察親水性的程度(濕潤性)而確認。具體而言，在晶圓表面滴下水滴，測量其接觸角(contact angle)可以簡便地完成測定。
以臭氧水進行處理的場合，藉由將晶圓浸漬於溶存臭氧例如10mg/L程度的純水而實現。
以紫外線臭氧進行處理的場合，例如可以對臭氧氣體，或者由大氣產生的臭氧氣體照射紫外光(例如，185nm)而進行。
以離子束處理的場合，例如，像濺鍍法那樣藉由在高真空下使晶圓表面以氬氣等非活性氣體束處理，使表面之未鍵結電子對露出，可以增加結合力。
電漿處理的場合，例如於真空室內載置半導體基板及/或操作基板，在減壓下導入電漿用氣體後，例如使其暴露於100W程度的高頻電漿5～10秒程度，電漿處理其表面。作為電漿用氣體，例如在處理半導體基板的場合，氧化表面的場合可以使用氧氣之電漿，不氧化的場合可以使用氫氣、氬氣、或者這些的混合氣體或者氫氣與氦氣之混合氣體。處理操作基板的場合使用任一氣體皆可。藉由此處理，半導體基板及/或操作基板的表面的有機物被氧化而除去，進而增加表面的氫氧基，進行活化。
前述四道處理，若針對半導體基板之離子注入之表面，及操作基板之貼合面之雙方進行的話是比較好的，但僅針對任一方進行亦可。
表面活化處理，係使用原子間力顯微鏡(AFM)而以在JIS B0601標準下可以得到RMS(平方平均粗糙度)在0.5nm以下的表面粗糙度的方式進行者較佳。此表面粗糙度可使貼合無問題地進行。此外，較佳之下限為0.1～0.2nm程度，比此更低的表面粗糙度是很難達成的。
其次，接合氫離子注入面2s與絕緣性晶圓的表面1s而得接合晶圓4。例如，藉由貼合，可以確保此時間點之某個程度的結合強度。單晶矽晶圓之離子注入面或絕緣性基板的表面之至少一方被活化處理，所以將這些例如在減壓下或常壓下，較佳者為不進行冷卻或加熱而僅在一般室溫(約20℃)程度的溫度下使其密接就可以得到可以耐得住後續步驟的機械性剝離的強度之強結合。亦即，不需要凹溫的結合熱處理，沒有產生由於加熱而使成為問題的熱膨脹係數的差異導致熱應變、裂紋、或在接合面之剝離等之虞所以較佳。
接合晶圓4，以第1溫度熱處理，而暫時結合。第1溫度，較佳者為175℃以上225℃以下，更佳者為200℃以上225℃以下。由經驗上來看，施加225℃以上之溫度的熱處理會引發不少晶圓裂開等問題。例如，絕緣性基板為藍寶石的場合，熱膨脹係數比矽還大(矽：2.6×10-6 /K、藍寶石：5.8×10-6 )，使與同程度厚度的單晶矽晶圓接合之接合晶圓在超過225℃的溫度進行熱處理的話會產生熱應變而有晶圓裂開之虞。但是，若是不滿225℃之熱處理，沒有因熱膨脹係數的差異導致熱應變、裂紋、剝離等產生之虞所以較佳。使其設為175℃以上，是因為不滿175℃的熱處理下暫時結合的強度在長時間處理之後也幾乎不會增大的緣故。
又，於此熱處理步驟，使用批次處理方式的熱處理爐的場合，熱處理時間例如為0.5～24小時程度即可得到充分的效果。
被熱處理的接合晶圓4，被研削其單晶矽晶圓側之面，成為具有薄的單晶矽晶圓2A之接合晶圓4A。除了研削亦可改用鹼溶液等進行蝕刻，亦可使用二者的組合。單晶矽晶圓的厚度，隨著研削及/或蝕刻，較佳者為250μm以下，更佳者為150μm～200μm。
研削及/或蝕刻前之單晶矽晶圓的厚度，較佳者為超過250μm者，更佳者為300μm～900μm，進而更佳者為400μm～800μm。又，通常單晶矽晶圓的厚度，直徑150mm者為625μm程度，直徑200mm者為725μm程度。
藉由使單晶矽晶圓側薄化單晶矽晶圓側變得容易彎曲，增加對於撓曲導致的裂開之耐性。單晶矽晶圓太薄的話會產生強度的問題，所以最好是超過150μm的厚度。但是，使用後述之保護膠帶或保護夾盤的話，較佳者為10μm以上，更佳者為50μm以上的厚度也可以對應。又，單晶矽晶圓的厚度，係除掉氫注入層3的厚度，但因氫注入層3非常薄，所以亦可忽視氫注入層的厚度。
研削可以使用市售的研削裝置，例如可以使用東京精密社製造之BG(背後研磨back-grind)裝置等。
蝕刻，作為蝕刻液，最好使用含由氫氧化鉀、氫氧化鈉、氫氧化銫、氨及氫氧化銨構成的群所選擇的鹽基。此外，可以使用含有EDP(乙二胺焦兒茶酚水，ethylenediaminepyrocatechol water)、TMAH(氫氧化四甲基銨)及聯氨構成的群所選擇的有機溶劑之蝕刻溶液。雙方的場合，因進行數百μm厚度的矽晶圓的薄膜化，所以蝕刻速度最好是成為100nm/min以上較佳，但並沒有限定。
被研削及/或蝕刻的接合晶圓4A，以比第1溫度更高的第2溫度熱處理，得到充分的結合力。第2溫度較佳者為225～400℃。單晶矽晶圓，藉由研削及/或蝕刻而成為薄膜，所以亦可在某個程度的高溫進行熱處理。前述溫度範圍較佳者，是因為可在此範圍得到充分的結合強度，以及若非比第1溫度還高的溫度無法得到高的結合強度。
此外，第2溫度雖比第1溫度還要高，但由其溫度可說使矽基板薄膜化，而不會把不必要的應力施加於貼合基板，且可得到強固的結合強度等觀點來看，較佳者為250～350℃。
矽之熱膨脹率為2.6×10-6 /K，另一方面石英、藍寶石之熱膨脹率分別為0.56×10-6 /K、5.8×10-6 /K。SOQ的場合之熱膨脹率之差為(Δα=α(施體)-α(操作))Δα=2.04×10-6 /K，SOS的場合為Δα=-3.2×10-6 /K。此外，其他的代表性絕緣基板之氮化鋁(AlN)等之膨脹率為4.8×10-6 /K程度(Δα=-2.2×10-6 /K)，氮化鋁上覆矽(Silicon AlN)等的場合，狀況也應與SOS同樣。其中最難製作的，對Δα的絕對值最大的SOS藉由因應於厚度之二階段熱處理之簡便的方法，來抑制熱應變，使剝離、裂紋等不會發生，是令人訝異的結果。
進行研削及/或蝕刻後，以第2溫度進行熱處理前，最好是進行研磨被研削及/或蝕刻的單晶矽晶圓之面使其成為鏡面的鏡面潤飾。在第2溫度之熱處理，因基板變薄而緩和基板厚度方向之熱應力，所以可提高溫度。然而，研削後殘留研削痕，亦有該微小的龜裂因熱應力導致基板破損，或於其後之機械性剝離時成為基板破損的起點。因此，研削後藉由進行鏡面潤飾，減少表面的龜裂起點，可以大幅減輕基板破損的危險性。此步驟，主要在對熱膨脹率差異很大的SOS之適用上特別有效。
研磨，例如可以使用稱為接觸拋光之研磨量5～400nm之極少的研磨，或使用研磨裝置來進行，可以使用東京精密社製造之BG裝置(背面研磨裝置、背面研削裝置)等。是否成為鏡面之判斷，係藉由目視，在螢光燈下觀察不到研削之條紋痕即可。
對在第2溫度被熱處理的接合晶圓4A之氫離子注入層3施加機械衝擊使氫離子注入層3剝離，把矽薄膜2B轉印至操作晶圓側。
因為是對離子注入層提供衝擊進行機械性剝離，所以伴隨著加熱的熱應變、裂紋、接合面之剝離等沒有發生之虞。剝離，一從一端部朝向另一端部劈開者較佳。
為了對離子注入層提供機械性衝擊，例如可以把氣體或液體等流體之噴流由接合的晶圓的側面連續或斷續地吹噴，亦可以用剝離器具，只要是藉由衝擊而產生機械性剝離的方法即可，沒有特別限定。剝離器具，是可以把機械性衝擊由在第2溫度熱處理的接合晶圓的氫離子注入面之側面來提供者，較佳者為抵住氫離子注入層的側面的部分很尖，可沿著離子注入層移動者，較佳者為楔狀之銳角者，作為其材質可以使用塑膠(例如聚醚醚酮)或氧化鋯、矽、鑽石等，因不介意造成污染所以也可使用金屬等。作為楔狀物，亦可使用剪刀等之刃。
於接合晶圓之單晶矽晶圓側配置補強材料施加機械性衝擊者較佳。作為前述補強材，較佳者為保護膠帶、靜電夾盤及真空夾盤之群所選擇者。為了防止在單晶矽晶圓側產生裂紋而將保護膠帶5貼附於單晶矽晶圓側進行剝離的方法，或使單晶矽晶圓側密接於靜電夾盤或真空夾盤而進行剝離可以確實地進行剝離。
保護膠帶，沒有特別對材質、厚度等設限，可以使用在半導體製造步驟所使用的切割膠帶或BG膠帶。靜電夾盤沒有特別限定，可以使用碳化矽或氮化鋁等陶瓷靜電夾盤等。真空夾盤沒有特別限定，可以使用多孔質聚乙烯、氧化鋁等真空夾盤。
如此進行而製造的被轉印矽薄膜的SOI晶圓，在製造時不產生熱應變、剝離、裂紋等，成為各種裝置製作上有用的、薄的具有良好的膜厚均勻性的、結晶性優異的、在載子移動度高的透明絕緣性基板上具有SOI層之SOI晶圓。
絕緣性晶圓為透明的場合，因為是在透明絕緣性晶圓上被形成SOI層者，所以特別適於液晶裝置等之光電裝置用基板的製作用。
[實施例]
以下，根據實驗例與比較例說明本發明，但本發明並不受限於實驗例與實施例。
實驗例1～6及比較例1
預先使氧化膜成長200nm之直徑150mm的單晶矽晶圓(厚度625μm)及京陶公司製造藍寶石晶圓、於雙方之表面作為電漿氣體導入氮氣，以高頻電漿處理30秒鐘進行活化處理而予以貼合。附熱氧化膜之單晶矽晶圓，是以注入能量50keV、注入線量8×1016 /cm2 之條件被注入氫離子，由表面起325nm的位置具有幅度200nm厚之氫離子注入層。
對此貼合晶圓在200℃施加48小時之熱處理，而不研削單晶矽晶圓側者(比較例1)、單晶矽晶圓側使用東京精密社製造之BG裝置進行研削而得到50μm(實驗例1)、100μm(實驗例2)、150μm(實驗例3)、200μm(實驗例4)、250μm(實驗例5)、300μm(實驗例6)者。
研削後施加300℃下6個小時的熱處理。不進行研削者(比較例1)與研削至300μm者(實驗例6)在熱處理中單晶矽晶圓側破損。作為對進行了研削的晶圓施加的機械性衝擊，係使剪紙剪刀的刀刃在接合晶圓的側面於對角位置數次進行楔打入，使單晶矽晶圓在離子注入界面剝離。此時，以多孔質聚乙烯所構成的與晶圓同直徑之厚度5mm程度的保護用真空夾盤吸附於單晶矽晶圓側者，與不使用保護用之真空夾盤者來進行剝離。結果顯示於表1。
研削後的矽厚度比250μm更大者在300℃熱處理時破損(比較例1及實驗例6)。此外，研削後的矽厚度為200μm與250μm者，不論是否使用保護夾盤，都提供矽薄膜被轉印之SOS晶圓。(實施例1～2)。研削後矽厚度在150μm以下者，不使用保護夾盤在剝離時會破損，但可藉由保護夾盤的應用而進行剝離，而得到矽薄膜被轉印之SOS晶圓。(實施例3～5)。
1．．．絕緣性晶圓
1s．．．絕緣性晶圓之表面
2．．．單晶矽晶圓
2s．．．單晶矽晶圓之表面
2A．．．單晶矽晶圓
2B．．．矽薄膜
3．．．氫離子注入層
4．．．接合晶圓
4A．．．接合晶圓
5．．．保護帶
圖1係顯示本發明之製造方法之一例之圖。
2s．．．單晶矽晶圓之表面
3．．．氫離子注入層
2．．．單晶矽晶圓
1．．．絕緣性晶圓
1s．．．絕緣性晶圓之表面
4．．．接合晶圓
4A．．．接合晶圓
2A．．．單晶矽晶圓
2B．．．矽薄膜
5．．．保護帶

Claims (16)

  1. 一種矽薄膜轉印絕緣性晶圓之製造方法，其特徵為包含：預先注入氫離子而設置了氫離子注入層的單晶矽晶圓之氫離子注入面，與絕緣性晶圓的表面之雙方或者單方施以表面活化處理之步驟，接合前述氫離子注入面與前述表面而得到接合晶圓的接合步驟，以第1溫度熱處理前述接合晶圓之第1熱處理步驟，為了薄化被前述熱處理之接合晶圓的單晶矽晶圓，進行研削及/或蝕刻該接合晶圓之單晶矽晶圓側之面的步驟，以比前述第1溫度更高的第2溫度熱處理被施以前述研削及/或蝕刻的接合晶圓之第2熱處理步驟，及對以前述第2溫度熱處理的接合晶圓之前述氫離子注入層施加機械性衝擊而剝離該氫離子注入層之剝離步驟，前述製造方法包含在進行前述研削及/或蝕刻之步驟後而在第2熱處理步驟前，研磨被施以前述研磨及/或蝕刻的單晶矽晶圓之面使其成為鏡面之鏡面潤飾步驟。
  2. 如申請專利範圍第1項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述機械性衝擊，係使用剝離器具從以前述第2溫度熱處理的接合晶圓之前述氫離子注入層的側面被賦予的。
  3. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓 之製造方法，其中前述剝離步驟，係包含於前述接合晶圓之單晶矽晶圓側配置補強材而施加前述機械性衝擊。
  4. 如申請專利範圍第3項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述補強材，係由保護膠帶、靜電夾盤及真空夾盤所構成的群所選擇的。
  5. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述絕緣性晶圓，係由藍寶石晶圓、氧化鋁晶圓、氮化鋁晶圓、石英晶圓及玻璃晶圓構成的群所選擇的。
  6. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述單晶矽晶圓之氫離子注入面，被覆蓋矽氧化膜。
  7. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述第1溫度係175℃以上225℃以下，前述第2溫度為225℃~400℃。
  8. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述進行研削及/或蝕刻的步驟，係使前述被熱處理的接合晶圓之單晶矽晶圓的厚度為250μm以下。
  9. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述表面活化處理係臭氧水處理、紫外線臭氧處理、離子束處理及電漿處理構成的群中所選擇的1種以上之處理。
  10. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶 圓之製造方法，其中前述進行研削及/或蝕刻的步驟，係使用包含由氫氧化鉀、氫氧化鈉、氫氧化銫、氨及氫氧化銨構成的群所選擇的鹽基之蝕刻溶液的蝕刻步驟。
  11. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述進行研削及/或蝕刻的步驟，係前述蝕刻溶液，使用包含由EDP(乙二胺焦兒茶酚水，ethylenediamine pyrocatechol water)、TMAH(氫氧化四甲基銨)及聯氨構成的群所選擇的有機溶劑之蝕刻溶液的蝕刻步驟。
  12. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中被注入前述單晶矽晶圓的氫離子，為2×1016 ~1×1017 (atoms/cm2 )的劑量之氫離子(H+ )或者1×1016 ~5×1016 (atoms/cm2 )之劑量之氫分子離子(H2 + )。
  13. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中施以電漿表面活化處理的步驟，係以得到的表面粗度RMS在0.5nm以下的方式進行的。
  14. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述絕緣性晶圓，具有1×107 V/m以上的絕緣耐力。
  15. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶圓之製造方法，其中前述絕緣性晶圓，於室溫具有1×108 Ω cm以上的體積固體電阻。
  16. 如申請專利範圍第1或2項之矽薄膜轉印絕緣性晶 圓之製造方法，其中前述絕緣性晶圓，與前述單晶矽晶圓之熱膨脹係數(室溫下)之差為2×10-6 /K以上(絕對值)。
TW098136984A 2008-10-31 2009-10-30 Fabrication method of silicon film transfer insulating wafers TWI452631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008281105 2008-10-31
JP2009246252A JP5496598B2 (ja) 2008-10-31 2009-10-27 シリコン薄膜転写絶縁性ウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201036066A TW201036066A (en) 2010-10-01
TWI452631B true TWI452631B (zh) 2014-09-11

Family

ID=42128915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136984A TWI452631B (zh) 2008-10-31 2009-10-30 Fabrication method of silicon film transfer insulating wafers

Country Status (7)

Country Link
US (1) US8138064B2 (zh)
EP (1) EP2343729B1 (zh)
JP (1) JP5496598B2 (zh)
KR (1) KR101575917B1 (zh)
CN (1) CN102017070B (zh)
TW (1) TWI452631B (zh)
WO (1) WO2010050556A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305865B2 (en) * 2013-10-31 2016-04-05 Micron Technology, Inc. Devices, systems and methods for manufacturing through-substrate vias and front-side structures
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
US8778737B2 (en) 2011-10-31 2014-07-15 International Business Machines Corporation Flattened substrate surface for substrate bonding
US20130134546A1 (en) * 2011-11-30 2013-05-30 International Business Machines Corporation High density multi-electrode array
CN103832970B (zh) * 2012-11-27 2016-06-15 中国科学院微电子研究所 一种低温晶圆键合方法
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN103602081B (zh) * 2013-11-07 2016-09-07 河北伦特石油化工有限公司 一种橡胶粉沥青及其制备方法
JP6201846B2 (ja) * 2014-03-24 2017-09-27 豊田合成株式会社 発光素子およびその製造方法
CN107004573A (zh) * 2014-12-05 2017-08-01 信越化学工业株式会社 复合基板的制造方法和复合基板
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN106608615B (zh) * 2015-10-22 2019-03-08 上海先进半导体制造股份有限公司 Mems器件的制造方法
US10269771B2 (en) 2016-08-31 2019-04-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN106847684A (zh) * 2017-01-11 2017-06-13 北京航空航天大学 一种离子注入辅助的超薄膜材料剥离方法
KR101932757B1 (ko) * 2017-04-19 2018-12-26 한국과학기술원 단결정 실리콘 박막, 이의 제조방법 및 이를 포함하는 전자소자
CN109671801A (zh) * 2017-10-13 2019-04-23 济南晶正电子科技有限公司 超薄超平晶片基板及其制备方法
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
CN110400773B (zh) * 2018-04-24 2022-06-07 沈阳硅基科技有限公司 一种采用快速热处理工艺制备soi硅片的方法
CN109599330A (zh) * 2018-11-30 2019-04-09 中国振华集团永光电子有限公司（国营第八七三厂） 一种半导体薄片背面加工工艺
CN110718486B (zh) * 2019-10-17 2022-10-04 沈阳硅基科技有限公司 一种薄膜转移方法
CN113053737B (zh) * 2019-12-26 2022-09-20 济南晶正电子科技有限公司 一种单晶薄膜剥离方法
US20210217670A1 (en) * 2020-01-15 2021-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
CN116613069A (zh) * 2023-06-20 2023-08-18 中国科学院上海微系统与信息技术研究所 一种场效晶体管的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2004310051A (ja) * 2003-03-24 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法および製造装置
JP2008124206A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法
EP1970942A1 (en) * 2005-12-20 2008-09-17 Shin-Etsu Chemical Co., Ltd. Soi substrate and method for manufacturing soi substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
WO1999053539A1 (en) * 1998-04-10 1999-10-21 Massachusetts Institute Of Technology Silicon-germanium etch stop layer system
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP5044195B2 (ja) * 2006-11-10 2012-10-10 信越化学工業株式会社 Ｓｏｑ基板の製造方法
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2008263010A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP2008263084A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd 熱分解性窒化硼素複合基板の製造方法
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2004310051A (ja) * 2003-03-24 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法および製造装置
EP1970942A1 (en) * 2005-12-20 2008-09-17 Shin-Etsu Chemical Co., Ltd. Soi substrate and method for manufacturing soi substrate
JP2008124206A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法

Also Published As

Publication number Publication date
JP2010135764A (ja) 2010-06-17
WO2010050556A1 (ja) 2010-05-06
CN102017070A (zh) 2011-04-13
JP5496598B2 (ja) 2014-05-21
EP2343729A4 (en) 2012-06-20
EP2343729B1 (en) 2016-11-30
KR20110081771A (ko) 2011-07-14
EP2343729A1 (en) 2011-07-13
KR101575917B1 (ko) 2015-12-08
US20110014775A1 (en) 2011-01-20
TW201036066A (en) 2010-10-01
US8138064B2 (en) 2012-03-20
CN102017070B (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
EP2770525B1 (en) Method for producing transparent soi wafers
EP2246878B1 (en) Method for preparing soi substrate having backside sandblasted
EP2020022A2 (en) Semiconductor on glass insulator made using improved thinning process
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
EP2757574B1 (en) Method for manufacturing composite wafer
JP2007173354A (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
KR20080086898A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
TWI609434B (zh) SOS substrate manufacturing method and SOS substrate
KR20080086899A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
KR101567097B1 (ko) 고온 첩합법에 의한 첩합 웨이퍼의 제조 방법