CN102017070A - 转印有硅薄膜的绝缘性晶片的制造方法 - Google Patents

转印有硅薄膜的绝缘性晶片的制造方法 Download PDF

Info

Publication number
CN102017070A
CN102017070A CN200980116731.XA CN200980116731A CN102017070A CN 102017070 A CN102017070 A CN 102017070A CN 200980116731 A CN200980116731 A CN 200980116731A CN 102017070 A CN102017070 A CN 102017070A
Authority
CN
China
Prior art keywords
wafer
mentioned
insulating properties
thin film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980116731.XA
Other languages
English (en)
Other versions
CN102017070B (zh
Inventor
秋山昌次
久保田芳宏
伊藤厚雄
川合信
田中好一
飞坂优二
野岛义弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN102017070A publication Critical patent/CN102017070A/zh
Application granted granted Critical
Publication of CN102017070B publication Critical patent/CN102017070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供了一种SOI晶片的制造方法，上述方法可防止由绝缘性基板和SOI层的热膨胀系数的差异引起的热应力、剥离、裂缝等问题的产生，同时改善SOI层的膜厚均一性。上述SOI晶片的制造方法包含以下工序：对绝缘性晶片的表面及具有氢离子注入层的单晶硅晶片的氢离子注入面中的至少一个表面施以表面活化处理的工序；将氢离子注入面与绝缘性晶片的表面贴合以获得贴合晶片的工序；将贴合晶片在第1温度进行热处理的工序；为了降低贴合晶片中单晶硅晶片的厚度，对贴合晶片中单晶硅晶片侧施以研削和/或蚀刻的工序；将贴合晶片在高于第1温度的第2温度下进行热处理的工序；通过对贴合晶片中的氢离子注入层施以机械性冲击，将氢离子注入层进行剥离的工序。

Description

转印有硅薄膜的绝缘性晶片的制造方法
技术领域
本发明涉及SOI晶片的制造方法。
背景技术
传统地，已经提出石英上覆硅(SOQ)、玻璃上覆硅(SOG)以及蓝宝石上覆硅(SOS)晶片统称为SOI晶片，由于支撑晶片(石英、玻璃、蓝宝石)的绝缘性和透明度等，上述晶片在投影仪、高频元件等中的应用很受期待。通过将支撑晶片与硅晶片(施主晶片)贴合制造上述SOI晶片。
传统的有关贴合的SOI制造工艺主要包含两类方法：
一类是SOITEC方法。将预先在室温下注入氢离子的硅晶片(施主晶片)与作为支撑晶片的晶片(支撑晶片)贴合，然后，在高温(500℃附近)下进行热处理，在离子注入界面产生大量称为微腔的微小气泡，再进行剥离，将硅薄膜转印至支撑晶片。
另一类称为SiGen方法。将同样预先注入氢离子的晶片与支撑晶片都进行等离子体处理、活化表面后进行贴合，再以机械性方式从氢离子注入界面剥离的方法。
然而，SOITEC方法中有下述缺点，贴合后需施加高温热处理，当硅晶片与以石英、蓝宝石为代表的支撑晶片贴合时，由于晶片间热膨胀系数的巨大差异，热处理会引发晶片产生裂缝。
同时，在SiGen方法中，通过表面活化处理，使得贴合时相比于SOITEC方法具有较高的贴合强度，但仍需进行250℃以上的热处理。因此，由于贴合晶片热膨胀系数的差异导致晶片损伤、或在被转印的硅薄膜上引入未转印部分的问题也有发生。温度增加固然可以提高贴合界面的贴合强度，但同时贴合不同种类的晶片时，也会导致贴合晶片产生翘曲、剥离等问题，这使得贴合未在面内均一地进行。
迄今为止，已对SOS贴合工艺进行了研究，可列举通过室温贴合+低温热处理+研削+高温处理(900℃以上)完成贴合的一种薄膜化方法(非专利文献1)，但发现即使采用这种方法，所得硅薄膜层仍会含有大量失配位错(misfit dislocation)及裂缝。考虑上述问题可能的原因在于贴合时的结合较弱，温度升降时，产生的应力使硅/蓝宝石基板的贴合界面彼此移位。此外，通过对硅基板的研削和研磨进行薄膜化，因此薄膜的膜厚均一性很差。
再者，非专利文献1的方法无法采用将氢离子预先注入施主晶片并利用形成的注入界面作为转印界面的方法。理由为，在非专利文献1中“贴合完成的温度(900℃以上)”＞＞“由氢离子注入而产生的细小微腔增大导致剥离的温度(400℃-600℃)”(非专利文献2)。
以称为SOITEC方法为代表的SOI制造方法(非专利文献2)中，将贴合晶片的温度提高至大约500℃，从预先注入氢离子的施主晶片将薄膜转印至支撑晶片；进一步提高温度至900℃以上完成贴合，在这种情况下，支撑晶片(硅)和施主晶片(硅)的材料相同(即相同材料)，因此没有上述问题。
现有技术文献
非专利文献
非专利文献1：Abe等，Jpn.J.Appl.Phys.33(1994)p.514
非专利文献2：Bruel等，Jpn.J.Appl.Phys.36(1997)p.1636
发明内容
在本发明作为研究对象的不同种类基板的贴合中，即使已在由氢离子注入而产生的细小微腔增大导致剥离的温度(400℃-600℃)下，将薄膜成功转印至支撑晶片，由于将热膨胀系数不同的材料(例如，硅/蓝宝石)进行升温(＞900℃)，在贴合不完全的材料间便会产生剪切应力，导致滑移和晶体缺陷的产生。因此，必须考虑在不同种类基板的贴合中，通过在贴合时获得一定程度的贴合强度来防止热处理过程中及热处理后基板的贴合界面彼此移位。
本发明的一个目的是提供一种在绝缘性基板上形成SOI层的SOI晶片的制造方法，其中，可利用一个简单的工序能防止由绝缘性基板和SOI层间热膨胀系数的差异引起的热应力、剥离、裂缝等问题的产生，同时能改善SOI层的膜厚均一性。
根据本发明，提供了一种转印有硅薄膜的绝缘性晶片的制造方法，上述方法包含以下工序：对绝缘性晶片的表面及预先注入氢离子以形成氢离子注入层的单晶硅晶片的氢离子注入面中的至少一个表面施以表面活化处理的工序；将上述氢离子注入面与上述绝缘性晶片的表面贴合以获得贴合晶片的贴合工序；将上述贴合晶片在第1温度下进行热处理的第1热处理工序；为了降低经上述热处理的贴合晶片的单晶硅晶片的厚度，对贴合晶片的单晶硅晶片侧施以研削和/或蚀刻的工序；将上述施以研削和/或蚀刻的贴合晶片在高于上述第1温度的第2温度下进行热处理的第2热处理工序；通过对经上述第2温度热处理的贴合晶片的氢离子注入层施以机械性冲击，将氢离子注入层进行剥离的剥离工序。
根据本发明的转印有硅薄膜的绝缘性晶片的制造方法，可抑制由于绝缘性基板和单晶硅晶片的热膨胀系数的差异引起的热应力、剥离、裂缝等问题，制造在绝缘性晶片上形成具有良好膜厚均一性的硅薄膜的转印有硅薄膜的绝缘性晶片。
附图说明
图1是本发明制造方法的一个实施例的图解说明。
具体实施方式
假设绝缘性晶片(支撑晶片)在例如施以高电场的功率器件的高负荷环境下使用，优选介电强度1×107V/m以上的绝缘性晶片(支撑晶片)。上述介电强度依照日本工业标准(JIS)R2141测定。
此外，从低介电损耗的角度来看，优选采用室温(大约20℃)下的体积电阻率1×108Ωcm以上的绝缘性晶片。上述体积电阻率依照JISR2141测定。
上述绝缘性晶片包含以下晶片：蓝宝石晶片、氧化铝晶片、氮化铝晶片、石英晶片及玻璃晶片(如硼硅玻璃晶片及微晶玻璃晶片)，但不限于此。上述绝缘性晶片优选选自于由蓝宝石晶片、氧化铝晶片及氮化铝晶片组成的组，更优选为蓝宝石晶片。
上述绝缘性晶片的厚度优选与半导体设备与材料国际组织(SEMI)等规定的硅晶片厚度相近的厚度，但并不限于此。这是由于半导体元件都被设计为采用上述厚度的晶片。从这个观点来看，优选厚度为300μm-900μm。
本发明在绝缘性晶片与单晶硅晶片的膨胀系数(室温下：大约20℃)的差在2×10-6/K(绝对值)以上时尤其有效。依照JIS 1618测定膨胀系数。例如，SOS的热导率大约是石英的30倍，因此将其运用于产热元件很受期待，然而，SOS与硅的热膨胀系数差异是最大的，因此在贴合后的热处理中极有可能导致晶片裂缝等问题的产生。对于即使通过仔细的低温处理提高贴合强度、但其后由于暴露在高温下及热膨胀系数的差异仍可能产生损伤的SOS，本发明是特别有效的。
对单晶硅晶片(施主晶片)没有特别限制，可列举例如切割由提拉(Czochralski)法培养的单晶得到，例如，直径100mm-300mm；导电类型为P型或N型；电阻率大约为10Ω·cm的单晶硅晶片。
单晶硅晶片优选在其表面预先形成绝缘薄膜。如果通过绝缘膜注入氢离子，可抑制注入离子的沟道(channeling)效应。绝缘膜优选为厚度50nm-500nm的硅氧化膜。当厚度过小时，氧化膜的膜厚难以控制。而当厚度过大时，氧化膜的形成时间过长。可采用普遍使用的热氧化方法来制备硅氧化膜。
单晶硅晶片为通过从晶片表面注入氢离子，使晶片中形成该离子注入层。此时，举例来说，单晶硅晶片的温度在250℃-450℃范围内，借助于从其表面到所需深度形成离子注入层的注入能量，注入预定剂量的氢离子或稀有气体离子中的至少一种。作为此时的条件，例如注入能量可为50keV-100keV，注入剂量可为2×1016/cm2-1×1017/cm2。
注入的氢离子优选是剂量为2×1016-1×1017(原子/cm2)的氢离子(H+)或剂量为1×1016-5×1016(原子/cm2)的氢分子离子(H2 +)。特别优选采用剂量为8.0×1016(原子/cm2)的氢离子(H+)或剂量为4.0×1016(原子/cm2)的氢分子离子(H2 +)。以上述剂量形成的离子注入层具有适于随后进行的机械剥离的脆弱性。
从离子注入的晶片表面到离子注入层的深度取决于绝缘性晶片上设置的硅薄膜所需的厚度，优选为300nm-500nm，更优选为400nm左右。另外，离子注入层的厚度为通过机械冲击轻松剥离的厚度，优选为200nm-400nm，更优选为300nm左右。
下文基于图1所示的实施例对本发明的制造方法进行说明，然而本发明并不限于此。
对绝缘性晶片1的表面1s及具有预先注入氢离子后的氢离子注入层3的单晶硅晶片2的氢离子注入面2s中的至少一个表面施以表面活化处理。表面活化处理是通过增加表面的羟基数来使表面活化。例如，臭氧水处理、UV臭氧处理、离子束处理、等离子体处理及其组合。尽管还未完全了解通过表面活化处理提高贴合强度的机制，但可以进行如下解释。在臭氧水处理及UV臭氧处理等中，表面的有机物质被臭氧分解，增加了表面的羟基数，由此将表面活化。另一方面，在离子束处理及等离子体处理中，将未结合键(悬空键)暴露出来，或是将羟基加到未结合键上，由此将表面活化。表面活化的确认可通过测试其亲水度(润湿性(wettabillity))来检验。更具体地说，可以在晶片表面放置一滴水，通过检测其接触角(contact angle)进行简单的测定。
在臭氧水处理中，可将晶片浸入臭氧水中，所述臭氧水中，臭氧以例如约10mg/L的浓度溶于纯水中。
在UV臭氧处理中，例如，可采用UV光(例如185nm)照射臭氧气体或空气中产生的臭氧气体进行处理。
在离子束处理中，例如，可通过溅射镀膜法，在高真空条件下用Ar等非活性气体束处理晶片表面，使未结合键暴露于表面上，提高贴合强度。
在等离子体处理中，例如，将半导体基板和/或支撑基板置入腔内，减压引入等离子体用气体，然后将其暴露于如大约100W的高频等离子体中大约5-10秒，对表面进行等离子体处理。作为等离子体用气体可包含如下气体，例如，对半导体基板进行处理时，氧化表面时可选择氧气等离子体；不氧化表面时，可以选择氢气、氩气、氢气与氩气的混合气体、或氢气与氦气的混合气体。对支撑基板进行处理时，可采用以上任一种气体。通过上述处理，半导体基板和/或支撑基板表面的有机物质被氧化并去除，因此，表面的羟基数增加而活化。
在上述四种处理中，优选对半导体基板的离子注入面和支撑基板的贴合表面均进行处理，也可只对其中一个表面进行处理。
优选进行表面活化处理，使得采用原子力显微镜(AFM)得到JISB0601的按RMS(均方根粗糙度)计0.5nm以下的表面粗糙度。上述表面粗糙度使得贴合可以顺利进行。此外，优选的下限大约是0.1nm-0.2nm，这是由于很难获得小于该下限的表面粗糙度。
下一步，将氢离子注入面2s和绝缘性晶片的表面1s彼此贴合以制造贴合晶片4。举例来说，通过上述贴合，可以确保此时具有一定的贴合强度。对单晶硅晶片的离子注入面和绝缘性基板的表面中的至少一个表面施以活化处理，将其例如在减压或常压条件下，优选无需冷却或加热的一般的室温(大约20℃)温度下只将彼此紧密接触进行贴合，使其获得能够承受后面工序中机械性剥离强度的强的贴合。因此，不需高温贴合热处理，可以排除由加热时因热膨胀系数不同而引起的热应力、裂缝及在贴合面剥离等问题。
在第1温度下热处理贴合晶片4使其暂时贴合。上述第1温度优选175℃以上且低于225℃；更优选200℃以上且低于225℃。经验表明，如果对贴合晶片施以225℃以上的热处理，多会产生诸如晶片裂缝等问题。例如，当绝缘性基板是蓝宝石时，蓝宝石的热膨胀系数比硅的高(硅：2.6×10-6/K，蓝宝石：5.8×10-6/K)，当由蓝宝石绝缘性基板与同等厚度的单晶硅晶片贴合而成的贴合晶片在超过225℃的高温热处理时，就会产生热应力，导致晶片裂缝。但是，如果在低于225℃的温度进行热处理，可避免因热膨胀系数不同而产生热应力、裂缝、剥离等问题。在175℃以上热处理是由于在低于175℃的温度下，即使长时间处理也几乎无法提高暂时贴合的强度。
另外，在上述热处理工序中，采用热处理炉分批处理时，例如用大约0.5小时-24小时的时间进行热处理，就足以产生充分的效果。
对热处理的贴合晶片4的单晶硅晶片侧的表面施以研削以获得具有薄的单晶硅晶片2A的贴合晶片4A。除了研削，也可在其上用碱溶液等进行蚀刻，也可采用上述两种方法的组合。通过研削和/或蚀刻，使单晶硅晶片的厚度优选达到250μm以下，更优选在150μm-200μm之间。
研削和/或蚀刻前单晶硅晶片的厚度优选大于250μm，更优选在300μm-900μm之间，进一步优选在400μm-800μm之间。而且，对于典型的单晶硅晶片，当直径为150mm时，厚度约为625μm；而当直径为200mm时，厚度约为725μm。
通过使单晶硅晶片侧变薄，使单晶硅晶片侧变得容易弯曲，因此由于弯曲性可增强对裂缝的抵抗力。如果过度降低单晶硅晶片的厚度，就会产生强度方面的问题，因此厚度优选大于150μm。然而，如果采用了随后说明的防护带或防护吸盘时，上述单晶硅晶片的厚度优选可为10μm以上，更优选为50μm以上即可处理。需要注意的是，上述单晶硅晶片的厚度并不包含氢离子注入层3的厚度，由于氢离子注入层3非常薄，其厚度可以忽略。
研削工序可采用市售的研削机，如东京精密株式会社制造的BG(背面磨削)机。
在蚀刻工序中，优选可采用含碱的蚀刻溶液，上述碱选自于由氢氧化钾、氢氧化钠、氢氧化铯、氨及氢氧化铵组成的组。还可以采用含有有机溶剂的蚀刻溶液，上述有机溶剂选自于由EDP(乙二胺-焦儿茶酚-水)、TMAH(四甲基氢氧化铵)和肼组成的组。在两种情况下，为了将几百微米厚的硅晶片薄膜化，所期望的蚀刻速率为100nm/min以上，但也没有具体限制。
经研削和/或蚀刻的贴合晶片4A在高于第1温度的第2温度下进行热处理以获得足够高的贴合强度。上述第2温度优选为225℃-400℃。由于已通过研削和/或蚀刻将单晶硅晶片薄膜化，就可以在更高的温度下进行热处理。优选上述温度范围是因为在该范围可获得足够高的贴合强度，而且只有温度高于第1温度，才可获得高的贴合强度。
另外，第2温度高于第1温度，该温度下，尽管硅基板已被薄膜化，从获得高的贴合强度及无需对贴合晶片施加不必要的应力的角度来看，优选250℃-350℃。
硅的热膨胀系数为2.6×10-6/K，而石英和蓝宝石的热膨胀系数分别为0.56×10-6/K和5.8×10-6/K。SOQ的热膨胀系数差(Δα＝α(施主)-α(支撑))Δα＝2.04×10-6/K，而SOS的热膨胀系数差异Δα＝-3.2×10-6/K。此外，其他代表性的绝缘基板氮化铝(AlN)等的膨胀系数约为4.8×10-6/K(Δα＝-2.2×10-6/K)。因此，氮化铝上覆硅(silicon-on-AlN)被认为是与SOS的情况类似。其中，让人惊讶的是，即使对于最难制造的、Δα绝对值最大的SOS，通过根据厚度进行两步热处理这样简便的方法，也可抑制热应力并防止剥离、裂缝等的发生。
在研削和/或蚀刻后、并在第2温度进行热处理前，优选将研削和/或蚀刻过的单晶硅晶片的表面研磨成镜面的镜面加工。在第2温度下的热处理中，由于基板变薄，沿基板厚度方向的热应力缓和，便可提高温度。然而，研削后可能会留下研削痕迹，这样的细小裂缝便会引起由于热应力导致的基板损伤或接下来机械性剥离过程中的基板损伤。鉴于该原因，可在研削后施以镜面加工，便可减少表面的裂缝源，从而显著性降低基板损伤的风险。该工序主要在制造热膨胀系数差异很大的SOS时特别有效。
研磨工序为例如被称为接触研磨的研磨余量可达到5-400nm的非常小的研磨，可使用研磨装置进行，可以采用东京精密株式会社制造的BG装置(背面磨削机、里面磨削机)等。镜面的判断以在荧光灯下目测没有研削条纹为准。
对经第2温度热处理的贴合晶片4A的氢离子注入层3施以机械性冲击，使氢离子注入层3剥离，将硅薄膜2B转印至支撑晶片侧。
由于是通过对离子注入层施加冲击进行机械性剥离，因此没有加热时伴随的热应力、裂缝及贴合面剥离等风险。剥离优选是从一端向另一端劈开。
为了对离子注入层施加机械性冲击，例如，可向贴合晶片侧面连续地或间歇地吹以气体或液体等喷射流体，或者也可采用剥离工具，只要通过冲击可引起机械性剥离，对施加冲击的方式并没有特别的限制。剥离工具可从经第2温度热处理的贴合晶片的氢离子注入层的侧面施以机械性冲击，优选与离子注入层侧面接触的部分尖锐、并可沿离子注入层移动的工具，优选具有楔形锐角的工具或含有楔形锐角刀刃的装置，它们可由以下材料制成：塑料(如聚醚醚酮)、氧化锆、硅、钻石等，在没有污染的情况下，也可以采用金属。上述具有楔形锐角的工具可以包含楔子、剪刀等的刀刃。
优选在贴合晶片的单晶硅晶片侧放置加强件，然后施加机械性冲击。上述加强件优选选自于由防护带、静电吸盘和真空吸盘组成的组。为防止单晶硅晶片侧的破碎，可在单晶硅晶片侧上放置防护带5后再进行剥离；或将单晶硅晶片侧与静电吸盘或真空吸盘紧密接触后再进行剥离，均可获得更可靠的剥离效果。
对防护带的材质、厚度等并无限制，可使用半导体制造工艺中使用的切割带和BG带等。静电吸盘例如碳化硅或氮化铝等的陶瓷静电吸盘等，但并不限于此。真空吸盘例如多孔聚乙烯或氧化铝等的真空吸盘，但并不限于此。
依此制造的硅薄膜转印SOI晶片在制造时没有热应力、剥离、裂缝等问题，所述SOI晶片具有对制造多种元件有用的、形成于透明绝缘性基板上的、具有很薄且良好膜厚均一性、优异结晶性、高载流子迁移率的SOI层。
当绝缘性晶片透明时，由于在透明绝缘性晶片上形成SOI层，所以上述SOI晶片特别适于制造液晶元件等光电元件用基板。
实施例
下文基于实施例及比较例对本发明进行说明。然而，本发明并不限于以下实施例。
实施例1-6和比较例1
对预先生长有200nm氧化膜的、直径150mm的单晶硅晶片(厚度：625μm)及由KYOCERA公司制造的蓝宝石晶片的两个表面导入氮气作为等离子体气体，随后施以高频等离子体处理30秒，进行表面活化处理，再进行贴合。具有热氧化膜的单晶硅晶片在注入能量为50keV及注入剂量为8×1016/cm2的条件下注入氢离子，在距离表面为325nm的位置形成厚度为200nm的氢离子注入层。
该贴合晶片在200℃下加热处理48小时，得到未对单晶硅晶片侧进行研削的晶片(比较例1)，使用东京精密株式会社制造的BG机，将单晶硅晶片侧研削成50μm(实施例1)、100μm(实施例2)、150μm(实施例3)、200μm(实施例4)、250μm(实施例5)、300μm(实施例6)。
研削后，在300℃进行6小时的热处理。未经研削的晶片(比较例1)以及研削为300μm厚的贴合晶片(实施例6)在热处理中，单晶硅晶片侧均有损伤。作为对经研削的晶片施加的机械性冲击，在贴合晶片的对角线位置，将劈纸刀的刀刃楔形捶打进贴合晶片的侧面数次，使单晶硅晶片在离子注入界面剥离。此时，以两种方式进行剥离：一种采用了由多孔聚乙烯制成的防护真空吸盘，该吸盘直径与晶片相同，厚度约为5mm，其吸附在单晶硅晶片上；另一种则没有防护真空吸盘。结果如表1所示：
表1
Figure BPA00001253822900101
研削后的硅厚度大于250μm的贴合晶片，在300℃的热处理中均有损伤(比较例1和实施例6)。研削后的硅厚度为200μm或250μm的贴合晶片，无论是否使用防护吸盘，均可提供转印有硅薄膜的SOS晶片(实施例4和5)。研削后的硅厚度在150μm以下的贴合晶片，在剥离过程中，不使用防护吸盘的情况均有损伤，但使用防护吸盘后可成功剥离，由此获得转印有硅薄膜的SOS晶片(实施例1-3)。
附图标记说明
1    绝缘性晶片
1s   绝缘性晶片的表面
2    单晶硅晶片
2s   单晶硅晶片的表面
2A   单晶硅晶片
2B   硅薄膜
3    氢离子注入层
4    贴合晶片
4A   贴合晶片
5    防护带

Claims (17)

1.一种转印有硅薄膜的绝缘性晶片的制造方法，所述方法包含以下工序：
对绝缘性晶片的表面及预先注入氢离子以形成氢离子注入层的单晶硅晶片的氢离子注入面中的至少一个表面施以表面活化处理的工序；
将上述氢离子注入面与上述绝缘性晶片的表面贴合以获得贴合晶片的贴合工序；
将上述贴合晶片在第1温度下进行热处理的第1热处理工序；
为了降低经上述热处理的贴合晶片的单晶硅晶片的厚度，对贴合晶片的单晶硅晶片侧施以研削和/或蚀刻的工序；
将上述施以研削和/或蚀刻的贴合晶片在高于上述第1温度的第2温度下进行热处理的第2热处理工序；
通过对经上述第2温度热处理的贴合晶片的上述氢离子注入层施以机械性冲击，将氢离子注入层进行剥离的剥离工序。
2.如权利要求1所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述机械性冲击为采用剥离工具从经上述第2温度热处理的贴合晶片的上述氢离子注入层的侧面施以机械性冲击。
3.如权利要求1或2所述的转印有硅薄膜的绝缘性晶片的制造方法，所述方法包含在上述研削和/或蚀刻的工序后、并在第2热处理工序前，将上述研削和/或蚀刻过的单晶硅晶片的表面研磨成镜面的镜面加工工序。
4.如权利要求1-3中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述剥离工序包含在上述贴合晶片的单晶硅晶片侧放置加强件，然后施加上述机械性冲击。
5.如权利要求4所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述加强件选自于由防护带、静电吸盘和真空吸盘组成的组。
6.如权利要求1-5中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述绝缘硅晶片选自于由蓝宝石晶片、氧化铝晶片、氮化铝晶片、石英晶片和玻璃晶片组成的组。
7.如权利要求1-6中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述单晶硅晶片的氢离子注入面被硅氧化膜涂覆。
8.如权利要求1-7中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述第1温度为175℃以上且低于225℃，上述第2温度为225℃-400℃。
9.如权利要求1-8中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述研削和/或蚀刻的工序使经上述热处理的贴合晶片的单晶硅晶片的厚度降至250μm以下。
10.如权利要求1-9中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述表面活化处理选自于由臭氧水处理、UV臭氧处理、离子束处理和等离子体处理组成的组中的一种以上的处理。
11.如权利要求1-10中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述研削和/或蚀刻的工序是使用蚀刻溶液的蚀刻工序，所述蚀刻溶液含有选自于由氢氧化钾、氢氧化钠、氢氧化铯、氨及氢氧化铵组成的组中的碱。
12.如权利要求1-11中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述研削和/或蚀刻的工序是使用含有有机溶剂的蚀刻溶液的蚀刻工序，所述有机溶剂选自于由EDP(乙二胺-焦儿茶酚-水)、TMAH(四甲基氢氧化铵)和肼组成的组。
13.如权利要求1-12中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，在上述单晶硅晶片中注入的氢离子剂量为2×1016-1×1017(原子/cm2)的氢离子(H+)、或剂量为1×1016-5×1016(原子/cm2)的氢分子离子(H2 +)。
14.如权利要求1-13中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，施以等离子体表面活化处理的工序，获得按RMS计0.5nm以下的表面粗糙度。
15.如权利要求1-14中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述绝缘性晶片的介电强度为1×107V/m以上。
16.如权利要求1-15中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述绝缘性晶片在室温下的体积电阻率为1×108Ωcm以上。
17.如权利要求1-16中任一项所述的转印有硅薄膜的绝缘性晶片的制造方法，其中，上述绝缘性晶片和上述单晶硅晶片在室温下的膨胀系数的差的绝对值为2×10-6/K以上。
CN200980116731.XA 2008-10-31 2009-10-29 转印有硅薄膜的绝缘性晶片的制造方法 Active CN102017070B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-281105 2008-10-31
JP2008281105 2008-10-31
JP2009246252A JP5496598B2 (ja) 2008-10-31 2009-10-27 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2009-246252 2009-10-27
PCT/JP2009/068593 WO2010050556A1 (ja) 2008-10-31 2009-10-29 シリコン薄膜転写絶縁性ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN102017070A true CN102017070A (zh) 2011-04-13
CN102017070B CN102017070B (zh) 2013-10-16

Family

ID=42128915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980116731.XA Active CN102017070B (zh) 2008-10-31 2009-10-29 转印有硅薄膜的绝缘性晶片的制造方法

Country Status (7)

Country Link
US (1) US8138064B2 (zh)
EP (1) EP2343729B1 (zh)
JP (1) JP5496598B2 (zh)
KR (1) KR101575917B1 (zh)
CN (1) CN102017070B (zh)
TW (1) TWI452631B (zh)
WO (1) WO2010050556A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103602081A (zh) * 2013-11-07 2014-02-26 河北伦特石油化工有限公司 一种橡胶粉沥青及其制备方法
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法
CN103957990A (zh) * 2011-11-30 2014-07-30 国际商业机器公司 高密度多电极阵列
CN104956464A (zh) * 2013-02-01 2015-09-30 信越半导体株式会社 Soi晶圆的制造方法以及soi晶圆
CN106608615A (zh) * 2015-10-22 2017-05-03 上海先进半导体制造股份有限公司 Mems器件的制造方法
CN106847684A (zh) * 2017-01-11 2017-06-13 北京航空航天大学 一种离子注入辅助的超薄膜材料剥离方法
CN107799480A (zh) * 2016-08-31 2018-03-13 日月光半导体制造股份有限公司 半导体封装结构及制造其之方法
CN109599330A (zh) * 2018-11-30 2019-04-09 中国振华集团永光电子有限公司（国营第八七三厂） 一种半导体薄片背面加工工艺
CN109671801A (zh) * 2017-10-13 2019-04-23 济南晶正电子科技有限公司 超薄超平晶片基板及其制备方法
CN110718486A (zh) * 2019-10-17 2020-01-21 沈阳硅基科技有限公司 一种薄膜转移方法
CN113053737A (zh) * 2019-12-26 2021-06-29 济南晶正电子科技有限公司 一种单晶薄膜剥离方法
CN113130319A (zh) * 2020-01-15 2021-07-16 台湾积体电路制造股份有限公司 制造半导体器件和电子器件的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305865B2 (en) * 2013-10-31 2016-04-05 Micron Technology, Inc. Devices, systems and methods for manufacturing through-substrate vias and front-side structures
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
US8778737B2 (en) 2011-10-31 2014-07-15 International Business Machines Corporation Flattened substrate surface for substrate bonding
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
JP6201846B2 (ja) * 2014-03-24 2017-09-27 豊田合成株式会社 発光素子およびその製造方法
SG11201703377SA (en) * 2014-12-05 2017-05-30 Shinetsu Chemical Co Composite substrate manufacturing method and composite substrate
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
KR101932757B1 (ko) * 2017-04-19 2018-12-26 한국과학기술원 단결정 실리콘 박막, 이의 제조방법 및 이를 포함하는 전자소자
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
CN110400773B (zh) * 2018-04-24 2022-06-07 沈阳硅基科技有限公司 一种采用快速热处理工艺制备soi硅片的方法
CN116613069A (zh) * 2023-06-20 2023-08-18 中国科学院上海微系统与信息技术研究所 一种场效晶体管的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
JP2004310051A (ja) * 2003-03-24 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法および製造装置
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5044195B2 (ja) * 2006-11-10 2012-10-10 信越化学工業株式会社 Ｓｏｑ基板の製造方法
JP5019852B2 (ja) * 2006-11-10 2012-09-05 信越化学工業株式会社 歪シリコン基板の製造方法
JP2008263010A (ja) 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2008263084A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd 熱分解性窒化硼素複合基板の製造方法
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103957990A (zh) * 2011-11-30 2014-07-30 国际商业机器公司 高密度多电极阵列
US9087742B2 (en) 2011-11-30 2015-07-21 International Business Machines Corporation High density multi-electrode array
CN103957990B (zh) * 2011-11-30 2016-08-24 国际商业机器公司 微电极阵列及其形成方法
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法
CN104956464A (zh) * 2013-02-01 2015-09-30 信越半导体株式会社 Soi晶圆的制造方法以及soi晶圆
CN104956464B (zh) * 2013-02-01 2017-09-22 信越半导体株式会社 Soi晶圆的制造方法以及soi晶圆
CN103602081B (zh) * 2013-11-07 2016-09-07 河北伦特石油化工有限公司 一种橡胶粉沥青及其制备方法
CN103602081A (zh) * 2013-11-07 2014-02-26 河北伦特石油化工有限公司 一种橡胶粉沥青及其制备方法
CN106608615A (zh) * 2015-10-22 2017-05-03 上海先进半导体制造股份有限公司 Mems器件的制造方法
CN106608615B (zh) * 2015-10-22 2019-03-08 上海先进半导体制造股份有限公司 Mems器件的制造方法
US10879215B2 (en) 2016-08-31 2020-12-29 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor device package
CN107799480A (zh) * 2016-08-31 2018-03-13 日月光半导体制造股份有限公司 半导体封装结构及制造其之方法
CN106847684A (zh) * 2017-01-11 2017-06-13 北京航空航天大学 一种离子注入辅助的超薄膜材料剥离方法
CN109671801A (zh) * 2017-10-13 2019-04-23 济南晶正电子科技有限公司 超薄超平晶片基板及其制备方法
CN109599330A (zh) * 2018-11-30 2019-04-09 中国振华集团永光电子有限公司（国营第八七三厂） 一种半导体薄片背面加工工艺
CN110718486A (zh) * 2019-10-17 2020-01-21 沈阳硅基科技有限公司 一种薄膜转移方法
CN110718486B (zh) * 2019-10-17 2022-10-04 沈阳硅基科技有限公司 一种薄膜转移方法
CN113053737A (zh) * 2019-12-26 2021-06-29 济南晶正电子科技有限公司 一种单晶薄膜剥离方法
CN113130319A (zh) * 2020-01-15 2021-07-16 台湾积体电路制造股份有限公司 制造半导体器件和电子器件的方法

Also Published As

Publication number Publication date
TWI452631B (zh) 2014-09-11
US20110014775A1 (en) 2011-01-20
JP2010135764A (ja) 2010-06-17
WO2010050556A1 (ja) 2010-05-06
EP2343729B1 (en) 2016-11-30
KR101575917B1 (ko) 2015-12-08
KR20110081771A (ko) 2011-07-14
CN102017070B (zh) 2013-10-16
TW201036066A (en) 2010-10-01
US8138064B2 (en) 2012-03-20
EP2343729A4 (en) 2012-06-20
EP2343729A1 (en) 2011-07-13
JP5496598B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
CN102017070B (zh) 转印有硅薄膜的绝缘性晶片的制造方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
KR100709689B1 (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
EP1981063B1 (en) Process for producing a soi wafer
US20120003813A1 (en) Oxygen plasma conversion process for preparing a surface for bonding
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
EP2589069A2 (en) Method for finishing silicon on insulator substrates
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
EP2426697B1 (en) Method for manufacturing bonded wafer
US20050247668A1 (en) Method for smoothing a film of material using a ring structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant