JP2010135764A - シリコン薄膜転写絶縁性ウェーハの製造方法 - Google Patents
シリコン薄膜転写絶縁性ウェーハの製造方法 Download PDFInfo
- Publication number
- JP2010135764A JP2010135764A JP2009246252A JP2009246252A JP2010135764A JP 2010135764 A JP2010135764 A JP 2010135764A JP 2009246252 A JP2009246252 A JP 2009246252A JP 2009246252 A JP2009246252 A JP 2009246252A JP 2010135764 A JP2010135764 A JP 2010135764A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thin film
- film transfer
- silicon thin
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【解決手段】水素イオン注入層を設けた単結晶シリコンウェーハの水素イオン注入面と、絶縁性ウェーハの表面との双方もしくは片方に表面活性化処理を施す工程と、水素イオン注入面と上記表面とを接合して接合ウェーハを得る接合工程と、接合ウェーハを第1の温度で熱処理する工程と、接合ウェーハの単結晶シリコンウェーハの厚さを薄くするために、接合ウェーハの単結晶シリコンウェーハ側の面を研削及び/又はエッチングを行う工程と、接合ウェーハを第1の温度よりも高い第2の温度で熱処理する工程と、接合ウェーハの水素イオン注入層に機械的衝撃を加えて水素イオン注入層を剥離する工程とを含んでなる。
【選択図】図1
Description
一つはSOITEC法であり、室温で予め水素イオン注入を施したシリコンウェーハ(ドナーウェーハ)と支持ウェーハとなるウェーハ(ハンドルウェーハ)を貼り合わせ、高温(500℃付近)で熱処理を施しイオン注入界面でマイクロキャビティと呼ばれる微小な気泡を多数発生させ剥離を行いシリコン薄膜をハンドルウェーハに転写するというものである。
もう一つはSiGen法と呼ばれる方法であり、同じく水素イオン注入を予め施したウェーハとハンドルウェーハ双方にプラズマ処理で表面を活性化させた後に貼り合わせを行い、しかる後に機械的に水素イオン注入界面で剥離をするという方法である。
また、SiGen法においては、表面活性化処理により貼り合わせた時点でSOITEC法と比較し高い結合強度を有するとはいえ、250℃以上の温度の熱処理が必要である。この結果、貼り合わせたウェーハの熱膨張率の違いによりウェーハが破損することや、転写されるシリコン薄膜に未転写部が導入されるといった問題が発生することがある。これは温度上昇とともに貼り合せ界面の結合強度が増すが、同時に異種ウェーハを貼り合せていることによる反りが発生すること剥がれ等が発生し、貼り合わせが面内均一に進行しないためである。
また、この非特許文献1の方法では、予めドナーウェーハに水素イオンを注入し、この注入界面を転写界面とする方法は採用できない。理由は、非特許文献1においては、「結合が完成する温度(900℃以上)」>>「水素イオン注入により発生した微小なマイクロキャビティが大きくなり剥離を起こす温度(400〜600℃)」となるためである(非特許文献2)。
本発明は、絶縁性基板上にSOI層を形成するSOIウェーハの製造方法において、絶縁性基板とSOI層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を簡易な工程で防止でき、さらにSOI層の膜厚均一性を高くできるSOIウェーハの製造方法を提供することを目的とする。
また、絶縁性ウェーハは、低誘電損失の点から室温(約20℃)において1×108Ωcm以上の体積固体抵抗を有することが好ましい。体積固体抵抗は、JIS R2141に基づき測定される。
絶縁性ウェーハは、特に限定されないが、サファイアウェーハ、アルミナウェーハ、窒化アルミニウム、石英ウェーハ、ガラスウェーハ(例えば、ホウケイ酸ガラスウェーハ、結晶化ガスウェーハ等)等が挙げられ、好ましくはサファイアウェーハ、アルミナウェーハ及び窒化アルミニウムからなる群から選択でき、特に好ましくはサファイアウェーハである。
絶縁性ウェーハの好ましい厚さは、特に限定されないが、SEMI等で規定されているシリコンウェーハの厚さに近いものが望ましい。これは半導体装置はこの厚さのウェーハを扱うように設定されていることが多いためである。この観点から好ましくは300〜900μmである。
本発明によれば、絶縁性ウェーハが、単結晶シリコンウェーハとの差が2×10−6/K以上(絶対値)である膨張係数(室温:約20℃)を有する場合に特に効果的である。膨張係数は、JIS 1618に基づき測定される。例えば、SOSは、熱伝導率が石英の30倍程度あることから熱を発生するデバイスへの応用が期待されているが、シリコンとの熱膨張率の差がもっとも大きく、貼り合せ後の熱処理でウェーハ割れ等の問題が最も発生しやすい。本発明は、低温でじっくり処理し結合力を上げても、その後に高温にさらすと熱膨張率の差により破損するおそれのあるSOSの製造方法として特に有効である。
単結晶シリコンウェーハの表面は、あらかじめ薄い絶縁膜を形成しておくことが好ましい。絶縁膜を通して水素イオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜としては、好ましくは50〜500nmの厚さを有するシリコン酸化膜が好ましい。これはあまり薄いと、膜厚の酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。シリコン酸化膜は、一般的な熱酸化法により形成することができる。
注入される水素イオンとしては、2×1016〜1×1017(atoms/cm2)のドーズ量の水素イオン(H+)、又は1×1016〜5×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)が好ましい。特に好ましくは、8.0×1016(atoms/cm2)のドーズ量の水素イオン(H+)、又は4.0×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)である。このドーズ量で作製したものが、後の機械剥離に好適な脆弱性を有するからである。
イオン注入されたウェーハ表面からイオン注入層までの深さは、絶縁性ウェーハ上に設けるシリコン薄膜の所望の厚さに依存するが、好ましくは300〜500nm、更に好ましくは400nm程度である。また、イオン注入層の厚さは、機械衝撃によって容易に剥離できる厚さが良く、好ましくは200〜400nm、更に好ましくは300nm程度である。
予め水素イオンを注入して水素イオン注入層3を設けた単結晶シリコンウェーハ2の水素イオン注入面2sと、絶縁性ウェーハ1の表面1sとの双方もしくは片方に表面活性化処理を施す。表面活性化処理は、表面のOH基を増加させて活性化させる処理であり、例えば、オゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理又はこれらの組合せが挙げられる。表面活性化による結合力増加の機構は完全には解き明かされた訳ではないが、以下のように説明できる。オゾン水処理やUVオゾン処理等では、表面の有機物をオゾンにより分解し、表面のOH基を増加させることで活性化を行なう。一方、イオンビーム処理やプラズマ処理等は、ウェーハ表面の反応性の高い未結合手(ダングリングボンド)を露出させることで、もしくはその未結合手にOH基が付与されることで活性化を行なう。表面活性化の確認には、親水性の程度(濡れ性)を見ることで確認ができる。具体的には、ウェーハ表面に水をたらし、その接触角(コンタクトアングル)を測ることで簡便に測定ができる。
オゾン水で処理する場合には、オゾンを例えば10mg/L程度溶存した純水にウェーハを浸漬することで実現できる。
UVオゾンで処理する場合は、例えば、オゾンガス、もしくは大気より生成したオゾンガスにUV光(例えば、185nm)を照射することで行なうことが可能である。
イオンビームで処理する場合には、例えば、スパッタ法のように、高真空下でウェーハ表面をアルゴン等の不活性ガスのビームで処理することにより、表面の未結合手を露出させ、結合力を増すことが可能である。
プラズマ処理の場合には、例えば、チャンバ内に半導体基板及び/又はハンドル基板を載置し、プラズマ用ガスを減圧下で導入した後、例えば100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、半導体基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。ハンドル基板を処理する場合はいずれのガスでもよい。この処理により半導体基板及び/又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。
上記四つの処理は、半導体基板のイオン注入した表面、及びハンドル基板の貼り合わせ面の両方について行なうのがより好ましいが、いずれか一方だけ行なってもよい。
表面活性化処理は、原子間力顕微鏡(AFM)を用いてJIS B0601のRMS(二乗平均粗さ)で0.5nm以下となる表面粗さを得るように行われることが好ましい。この表面粗さでは、貼り合せが問題なく進行するためである。また、好ましい下限は、0.1〜0.2nm程度であり、これ以下の表面粗さの達成が困難だからである。
なお、この熱処理工程において、バッチ処理方式の熱処理炉を用いる場合、熱処理時間は、例えば0.5〜24時間程度であれば十分な効果が得られる。
研削及び/又はエッチング前の単結晶シリコンウェーハの厚さは、好ましくは250μmを超えるものであり、より好ましくは300〜900μm、さらに好ましくは400〜800μmである。なお、通常の単結晶シリコンウェーハの厚さは、直径150mmのものが625μm程度、直径200mmのものが725μm程度である。
単結晶シリコンウェーハ側を薄くすることで単結晶シリコンウェーハ側が曲がり易くなり、反りによる割れに対する耐性が増す。単結晶シリコンウェーハが薄くなりすぎると強度の問題が生じるため、150μmを超える厚さが好ましい。但し、後述する保護テープや保護チャックを用いれば、好ましくは10μm以上、より好ましくは50μm以上の厚さにも対処可能である。なお、単結晶シリコンウェーハの厚さは、水素注入層3の厚さを除いたものであるが、水素注入層3は非常に薄いため、水素注入層の厚さは無視してもよい。
研削は、市販の研削装置を用いることができ、例えば東京精密社のBG(バックグラインド)装置等を用いることができる。
エッチングは、エッチング液として、水酸化カリウム、水酸化ナトリウム、水酸化セシウム、アンモニア及び水酸化アンモニウムからなる群から選択される塩基を含むことが好ましい。また、EDP(エチレンジアミンピロカテコール水)、TMAH(水酸化テトラメチルアンモニウム)及びヒドラジンからなる群から選択される有機溶剤を含むエッチング溶液を用いることも可能である。双方の場合も、数百μmの厚さのシリコンウェーハの薄膜化を行うために、エッチング速度は100nm/min以上となるようにするのが望ましいが、限定されるものではない。
また、第2温度は、第1温度よりも高くなるが、その温度は、シリコン基板を薄膜化したとは言え、不必要の応力を貼り合せ基板に与えず、且つ強固な結合強度を得るという点から、好ましくは250〜350℃である。
研磨は、例えば、タッチポリッシュと呼ばれる研磨代が5〜400nmと極めて少ない研磨や、研磨装置を用いて行うことができ、東京精密社のBG装置(バックグラインド装置、裏面研削装置)等を用いることができる。鏡面となったかの判断は、目視により、蛍光灯下で研削の条痕が観察されなければよいものとする。
イオン注入層に衝撃を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、接合面の剥離等が発生するおそれがない。剥離は、一端部から他端部に向かうへき開によるものが好ましい。
イオン注入層に機械的衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを接合したウェーハの側面から連続的または断続的に吹き付けたり、剥離器具を用いてもよく、衝撃により機械的剥離が生じる方法であれば特に限定はされない。剥離器具は、機械的衝撃を第2温度で熱処理された接合ウェーハの水素イオン注入層の側面から付与できるものであり、好ましくは、水素イオン注入層の側面に当たる部分が尖り、イオン注入層に沿って移動可能なものであり、好ましくは、楔状の鋭角な道具や楔状の鋭角な刃を備える装置を用い、その材質としてはプラスチック(例えばポリエーテルエーテルケトン)やジルコニア、シリコン、ダイヤモンド等を用いることができ、汚染にこだわらないので金属等を用いることも出来る。楔状の鋭角な道具として、楔やハサミ等の刃を用いてもよい。
接合ウェーハの単結晶シリコンウェーハ側に補強材を配置して機械的衝撃を加えることが好ましい。上記補強材としては、好ましくは、保護テープ、静電チャック及び真空チャックからなる群から選択される。単結晶シリコンウェーハ側に割れ防止のために保護テープ5を単結晶シリコンウェーハ側に貼り付けて剥離を行う方法や、または静電チャック又は真空チャックに単結晶シリコンウェーハ側を密着させて剥離を行うことでより確実に剥離を行うことができる。
保護テープは、特に材質、厚さ等に限定されず、半導体製造工程で用いられるダイシングテープやBGテープ等が使用できる。静電チャックは、特に限定されず、炭化ケイ素や窒化アルミニウム等のセラミックス静電チャック等が挙げられる。真空チャックは、特に限定されず、多孔質ポリエチレン、アルミナ等の真空チャックが挙げられる。
絶縁性ウェーハが透明な場合には、透明絶縁性ウェーハの上にSOI層が形成されているものでなるから、液晶装置等の電気光学装置用基板の作製用に特に適する。
実験例1〜6及び比較例1
予め酸化膜を200nm成長させた直径150mmの単結晶シリコンウェーハ(厚さ625μm)及び京セラ社製サファイアウェーハ、双方の表面に、プラズマガスとして窒素を導入し、高周波プラズマで30秒間処理して活性化処理を行い貼り合わせた。熱酸化膜付き単結晶シリコンウェーハは、水素イオンを注入エネルギー50kev、注入線量8x1016/cm2の条件で注入され、表面から325nmの位置に200nmの厚さの水素イオン注入層を有していた。
この貼り合わせウェーハに200℃で48時間の熱処理加え、単結晶シリコンウェーハ側を研削しないもの(比較例1)、単結晶シリコンウェーハ側を東京精密社のBG装置を用いて研削して50μm(実験例1)、100μm(実験例2)、150μm(実験例3)、200μm(実験例4)、250μm(実験例5)、300μm(実験例6)としたものを得た。
研削後に300℃6時間の熱処理を加えた。研削を行わないもの(比較例1)と300μmに研削したもの(実験例6)は、熱処理中に単結晶シリコンウェーハ側が破損した。研削を行ったウェーハに加える機械的衝撃として、紙切りバサミの刃を接合ウェーハの側面に対角位置において数回楔を打ち込むことを行い、単結晶シリコンウェーハをイオン注入界面で剥離した。このとき、多孔質ポリエチレンでできたウェーハと同径の厚さ5mm程度の保護用の真空チャックを単結晶シリコンウェーハ側に吸着させたものと、保護用の真空チャックを使用しないものとで剥離を行った。結果を表1に示す。
1s 絶縁性ウェーハの表面
2 単結晶シリコンウェーハ
2s 単結晶シリコンウェーハの表面
2A 単結晶シリコンウェーハ
2B シリコン薄膜
3 水素イオン注入層
4 接合ウェーハ
4A 接合ウェーハ
5 保護テープ
Claims (17)
- 予め水素イオンを注入して水素イオン注入層を設けた単結晶シリコンウェーハの水素イオン注入面と、絶縁性ウェーハの表面との双方もしくは片方に表面活性化処理を施す工程と、
上記水素イオン注入面と上記表面とを接合して接合ウェーハを得る接合工程と、
上記接合ウェーハを第1の温度で熱処理する第1熱処理工程と、
上記熱処理された接合ウェーハの単結晶シリコンウェーハを薄くするために、該接合ウェーハの単結晶シリコンウェーハ側の面を研削及び/又はエッチングを行う工程と、
上記研削及び/又はエッチングされた接合ウェーハを上記第1の温度よりも高い第2の温度で熱処理する第2熱処理工程と、
上記第2温度で熱処理された接合ウェーハの上記水素イオン注入層に機械的衝撃を加えて該水素イオン注入層を剥離する剥離工程と
を含んでなる、シリコン薄膜転写絶縁性ウェーハの製造方法。 - 上記機械的衝撃が、剥離器具を用いて上記第2温度で熱処理された接合ウェーハの上記水素イオン注入層の側面から付与されるものである請求項1に記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記研削及び/又はエッチングを行う工程後で第2熱処理工程前に、上記研削及び/又はエッチングされた単結晶シリコンウェーハの面を研磨して鏡面とする鏡面仕上げ工程を含む請求項1又は請求項2に記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記剥離工程が、上記接合ウェーハの単結晶シリコンウェーハ側に補強材を配置して上記機械的衝撃を加えることを含む請求項1〜3のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記補強材が、保護テープ、静電チャック及び真空チャックからなる群から選択される請求項4に記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記絶縁性ウェーハが、サファイアウェーハ、アルミナウェーハ、窒化アルミニウムウェーハ、石英ウェーハ及びガラスウェーハからなる群から選択される請求項1〜5のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記単結晶シリコンウェーハの水素イオン注入面が、シリコン酸化膜を被覆されている請求項1〜6のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記第1の温度が、175℃以上225℃未満であり、上記第2の温度が225℃〜400℃である請求項1〜7のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記研削及び/又はエッチングを行う工程が、上記熱処理された接合ウェーハの単結晶シリコンウェーハの厚さを250μm以下とするものである請求項1〜8のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記表面活性化処理が、オゾン水処理、UVオゾン処理、イオンビーム処理及びプラズマ処理からなる群から選ばれる1以上の処理である請求項1〜9のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記研削及び/又はエッチングを行う工程が、水酸化カリウム、水酸化ナトリウム、水酸化セシウム、アンモニア及び水酸化アンモニウムからなる群から選択される塩基を含むエッチング溶液を用いるエッチング工程である請求項1〜10のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記研削及び/又はエッチングを行う工程が、上記エッチング溶液が、EDP(エチレンジアミンピロカテコール水)、TMAH(水酸化テトラメチルアンモニウム)及びヒドラジンからなる群から選択される有機溶剤を含むエッチング溶液を用いるエッチング工程である請求項1〜11のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記単結晶シリコンウェーハに注入された水素イオンが、2×1016〜1×1017(atoms/cm2)のドーズ量の水素イオン(H+)、又は1×1016〜5×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)である請求項1〜12のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- プラズマ表面活性化処理を施す工程が、RMSで0.5nm以下となる表面粗さを得るように行われる請求項1〜13のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記絶縁性ウェーハが、絶縁耐力が1×107V/m以上の絶縁耐力を有する請求項1〜14のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記絶縁性ウェーハが、室温において体積固体抵抗が1×108Ωcm以上の体積固体抵抗を有する請求項1〜15のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
- 上記絶縁性ウェーハと、上記単結晶シリコンウェーハとの膨張係数(室温)の差が2×10−6/K以上(絶対値)である請求項1〜16のいずれかに記載のシリコン薄膜転写絶縁性ウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009246252A JP5496598B2 (ja) | 2008-10-31 | 2009-10-27 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
US12/922,569 US8138064B2 (en) | 2008-10-31 | 2009-10-29 | Method for producing silicon film-transferred insulator wafer |
KR1020107020154A KR101575917B1 (ko) | 2008-10-31 | 2009-10-29 | 실리콘 박막 전사 절연성 웨이퍼의 제조 방법 |
CN200980116731.XA CN102017070B (zh) | 2008-10-31 | 2009-10-29 | 转印有硅薄膜的绝缘性晶片的制造方法 |
PCT/JP2009/068593 WO2010050556A1 (ja) | 2008-10-31 | 2009-10-29 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
EP09823666.4A EP2343729B1 (en) | 2008-10-31 | 2009-10-29 | Method for manufacturing silicon thin film transfer insulating wafer |
TW098136984A TWI452631B (zh) | 2008-10-31 | 2009-10-30 | Fabrication method of silicon film transfer insulating wafers |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008281105 | 2008-10-31 | ||
JP2008281105 | 2008-10-31 | ||
JP2009246252A JP5496598B2 (ja) | 2008-10-31 | 2009-10-27 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135764A true JP2010135764A (ja) | 2010-06-17 |
JP5496598B2 JP5496598B2 (ja) | 2014-05-21 |
Family
ID=42128915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009246252A Active JP5496598B2 (ja) | 2008-10-31 | 2009-10-27 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8138064B2 (ja) |
EP (1) | EP2343729B1 (ja) |
JP (1) | JP5496598B2 (ja) |
KR (1) | KR101575917B1 (ja) |
CN (1) | CN102017070B (ja) |
TW (1) | TWI452631B (ja) |
WO (1) | WO2010050556A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013089722A (ja) * | 2011-10-17 | 2013-05-13 | Shin Etsu Chem Co Ltd | 透明soiウェーハの製造方法 |
JP2014150193A (ja) * | 2013-02-01 | 2014-08-21 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法及びsoiウェーハ |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9305865B2 (en) * | 2013-10-31 | 2016-04-05 | Micron Technology, Inc. | Devices, systems and methods for manufacturing through-substrate vias and front-side structures |
US8524572B2 (en) * | 2011-10-06 | 2013-09-03 | Micron Technology, Inc. | Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions |
US8778737B2 (en) | 2011-10-31 | 2014-07-15 | International Business Machines Corporation | Flattened substrate surface for substrate bonding |
US20130134546A1 (en) * | 2011-11-30 | 2013-05-30 | International Business Machines Corporation | High density multi-electrode array |
CN103832970B (zh) * | 2012-11-27 | 2016-06-15 | 中国科学院微电子研究所 | 一种低温晶圆键合方法 |
US9543197B2 (en) * | 2012-12-19 | 2017-01-10 | Intel Corporation | Package with dielectric or anisotropic conductive (ACF) buildup layer |
CN103602081B (zh) * | 2013-11-07 | 2016-09-07 | 河北伦特石油化工有限公司 | 一种橡胶粉沥青及其制备方法 |
JP6201846B2 (ja) * | 2014-03-24 | 2017-09-27 | 豊田合成株式会社 | 発光素子およびその製造方法 |
WO2016088466A1 (ja) * | 2014-12-05 | 2016-06-09 | 信越化学工業株式会社 | 複合基板の製造方法及び複合基板 |
JP6396852B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6454606B2 (ja) * | 2015-06-02 | 2019-01-16 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
CN106608615B (zh) * | 2015-10-22 | 2019-03-08 | 上海先进半导体制造股份有限公司 | Mems器件的制造方法 |
US10037975B2 (en) * | 2016-08-31 | 2018-07-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and a method of manufacturing the same |
CN106847684A (zh) * | 2017-01-11 | 2017-06-13 | 北京航空航天大学 | 一种离子注入辅助的超薄膜材料剥离方法 |
KR101932757B1 (ko) * | 2017-04-19 | 2018-12-26 | 한국과학기술원 | 단결정 실리콘 박막, 이의 제조방법 및 이를 포함하는 전자소자 |
CN109671801A (zh) * | 2017-10-13 | 2019-04-23 | 济南晶正电子科技有限公司 | 超薄超平晶片基板及其制备方法 |
FR3076070B1 (fr) | 2017-12-22 | 2019-12-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile |
CN110400773B (zh) * | 2018-04-24 | 2022-06-07 | 沈阳硅基科技有限公司 | 一种采用快速热处理工艺制备soi硅片的方法 |
CN109599330A (zh) * | 2018-11-30 | 2019-04-09 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种半导体薄片背面加工工艺 |
CN110718486B (zh) * | 2019-10-17 | 2022-10-04 | 沈阳硅基科技有限公司 | 一种薄膜转移方法 |
CN113053737B (zh) * | 2019-12-26 | 2022-09-20 | 济南晶正电子科技有限公司 | 一种单晶薄膜剥离方法 |
US20210217670A1 (en) * | 2020-01-15 | 2021-07-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices |
CN116613069A (zh) * | 2023-06-20 | 2023-08-18 | 中国科学院上海微系统与信息技术研究所 | 一种场效晶体管的制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145438A (ja) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2001503568A (ja) * | 1996-11-05 | 2001-03-13 | コミッサリア タ レネルジー アトミーク | 基盤上に形成された薄層およびその製造方法 |
JP2004310051A (ja) * | 2003-03-24 | 2004-11-04 | Sony Corp | 超薄型電気光学表示装置の製造方法および製造装置 |
WO2007006803A1 (fr) * | 2005-07-13 | 2007-01-18 | S.O.I.Tec Silicon On Insulator Technologies | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
JP2007173354A (ja) * | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | Soi基板およびsoi基板の製造方法 |
JP2008263087A (ja) * | 2007-04-12 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2327421A1 (en) * | 1998-04-10 | 1999-10-21 | Jeffrey T. Borenstein | Silicon-germanium etch stop layer system |
US6352909B1 (en) * | 2000-01-06 | 2002-03-05 | Silicon Wafer Technologies, Inc. | Process for lift-off of a layer from a substrate |
JP4450126B2 (ja) * | 2000-01-21 | 2010-04-14 | 日新電機株式会社 | シリコン系結晶薄膜の形成方法 |
JP4977999B2 (ja) * | 2005-11-21 | 2012-07-18 | 株式会社Sumco | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 |
JP5019852B2 (ja) | 2006-11-10 | 2012-09-05 | 信越化学工業株式会社 | 歪シリコン基板の製造方法 |
JP5044195B2 (ja) * | 2006-11-10 | 2012-10-10 | 信越化学工業株式会社 | Soq基板の製造方法 |
JP2008263010A (ja) | 2007-04-11 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
JP5220335B2 (ja) * | 2007-04-11 | 2013-06-26 | 信越化学工業株式会社 | Soi基板の製造方法 |
JP2008263084A (ja) * | 2007-04-12 | 2008-10-30 | Shin Etsu Chem Co Ltd | 熱分解性窒化硼素複合基板の製造方法 |
-
2009
- 2009-10-27 JP JP2009246252A patent/JP5496598B2/ja active Active
- 2009-10-29 CN CN200980116731.XA patent/CN102017070B/zh active Active
- 2009-10-29 US US12/922,569 patent/US8138064B2/en active Active
- 2009-10-29 EP EP09823666.4A patent/EP2343729B1/en active Active
- 2009-10-29 WO PCT/JP2009/068593 patent/WO2010050556A1/ja active Application Filing
- 2009-10-29 KR KR1020107020154A patent/KR101575917B1/ko active IP Right Grant
- 2009-10-30 TW TW098136984A patent/TWI452631B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001503568A (ja) * | 1996-11-05 | 2001-03-13 | コミッサリア タ レネルジー アトミーク | 基盤上に形成された薄層およびその製造方法 |
JPH11145438A (ja) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2004310051A (ja) * | 2003-03-24 | 2004-11-04 | Sony Corp | 超薄型電気光学表示装置の製造方法および製造装置 |
WO2007006803A1 (fr) * | 2005-07-13 | 2007-01-18 | S.O.I.Tec Silicon On Insulator Technologies | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
JP2007173354A (ja) * | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | Soi基板およびsoi基板の製造方法 |
JP2008263087A (ja) * | 2007-04-12 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013089722A (ja) * | 2011-10-17 | 2013-05-13 | Shin Etsu Chem Co Ltd | 透明soiウェーハの製造方法 |
JP2014150193A (ja) * | 2013-02-01 | 2014-08-21 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法及びsoiウェーハ |
Also Published As
Publication number | Publication date |
---|---|
US8138064B2 (en) | 2012-03-20 |
TWI452631B (zh) | 2014-09-11 |
EP2343729A1 (en) | 2011-07-13 |
CN102017070B (zh) | 2013-10-16 |
TW201036066A (en) | 2010-10-01 |
KR101575917B1 (ko) | 2015-12-08 |
US20110014775A1 (en) | 2011-01-20 |
EP2343729A4 (en) | 2012-06-20 |
CN102017070A (zh) | 2011-04-13 |
WO2010050556A1 (ja) | 2010-05-06 |
JP5496598B2 (ja) | 2014-05-21 |
EP2343729B1 (en) | 2016-11-30 |
KR20110081771A (ko) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5496598B2 (ja) | シリコン薄膜転写絶縁性ウェーハの製造方法 | |
JP5064692B2 (ja) | Soi基板の製造方法 | |
KR101335713B1 (ko) | 접합 기판의 제조방법 및 접합 기판 | |
TWI595561B (zh) | Method of manufacturing hybrid substrate and hybrid substrate | |
JP5536465B2 (ja) | 高温貼り合わせ法による貼り合わせウェーハの製造方法 | |
JP2007184581A (ja) | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 | |
KR101541940B1 (ko) | Soi 기판의 제조 방법 | |
JP2006210898A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP2007227415A (ja) | 貼り合わせ基板の製造方法および貼り合わせ基板 | |
US20140235032A1 (en) | Method for producing transparent soi wafer | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
JP2006210899A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
WO2007074550A1 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
EP2757574B1 (en) | Method for manufacturing composite wafer | |
JP2008277501A (ja) | 貼り合わせウエーハの製造方法 | |
EP2426697A1 (en) | Method for manufacturing bonded wafer | |
JP4624812B2 (ja) | Soiウエーハの製造方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
JP2009224721A (ja) | Soi基板の製造方法 | |
JP2016508291A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
JP2010287817A (ja) | Ge膜付きSOI基板の製造方法及びGe膜付きSOI基板 | |
KR101567097B1 (ko) | 고온 첩합법에 의한 첩합 웨이퍼의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5496598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |