JP5220335B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP5220335B2
JP5220335B2 JP2007103579A JP2007103579A JP5220335B2 JP 5220335 B2 JP5220335 B2 JP 5220335B2 JP 2007103579 A JP2007103579 A JP 2007103579A JP 2007103579 A JP2007103579 A JP 2007103579A JP 5220335 B2 JP5220335 B2 JP 5220335B2
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon
manufacturing
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007103579A
Other languages
English (en)
Other versions
JP2008263009A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
信 川合
優二 飛坂
好一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007103579A priority Critical patent/JP5220335B2/ja
Priority to US12/076,923 priority patent/US7615456B2/en
Priority to EP08006093.2A priority patent/EP1981079B1/en
Priority to CN2008100886676A priority patent/CN101286442B/zh
Publication of JP2008263009A publication Critical patent/JP2008263009A/ja
Application granted granted Critical
Publication of JP5220335B2 publication Critical patent/JP5220335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

本発明は、絶縁性基板上にシリコン薄膜を有するSOI基板の製造方法に関する。
絶縁基板上にシリコン薄膜を有するSOI基板の製造方法として、従来、貼り合せ面側に水素イオンを注入したシリコン基板と支持基板とを貼り合わせた後に概ね500℃以上の熱処理を施して注入水素イオンの濃度が最も高い領域からシリコン薄膜を熱剥離させるというSmartCut法(例えば特許文献1や非特許文献1)や、貼り合せ面側に水素イオンを注入したシリコン基板とシリコン基板あるいは他の材料の基板とを貼り合わせる前にこれらの基板の貼り合せ面をプラズマ処理して表面を活性化させた状態で両基板を貼り合わせ低温(例えば、100〜300℃)で熱処理を施して接合強度を高めた後に常温で機械的に剥離してSOI基板を得るSiGen法(例えば、特許文献2〜4)が知られている。
このような手法に加え、近年では、貼り合わせSOI基板のシリコン層を薄膜化するための技術として、「エッチバック法」が提案されている(非特許文献2など参照)。この手法は、活性層となるシリコンウェーハ(ボンドウェーハ)の表層にボロン(B)をイオン注入もしくは拡散させ、例えばB濃度が1019/cm以上(概ね比抵抗が0.01Ωcm以下)の高濃度p層(p++層)を形成し、支持基板(ベースウェーハ)と貼り合わせを行った後に、ボンドウェーハを裏面から化学的にエッチングして薄膜化するというものである。
このエッチバック法は、シリコン結晶を化学的にエッチングするためのアルカリ溶液が、ボロン添加されていないシリコン結晶や一般的なボロン濃度のシリコン結晶に対しては比較的高いエッチング速度を有する一方、高濃度にボロン添加されたシリコン結晶に対しては極めて低いエッチング速度を有するという「エッチング選択性」を利用したものである。なお、この「エッチング選択性」(選択比)は、結晶中のボロン濃度比に依存するが、通常は、1から1000の範囲であり、ボロン濃度比が高くなるほど高い値となる。
特許第3048201号公報 米国特許第6263941号明細書 米国特許第6513564号明細書 米国特許第6582999号明細書 A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106). Q.-Y. Tong, U. Goesele et al., "Semiconductor Wafer Bonding" Wiley (1998) Chapter 6.
しかし、上述のエッチバック法で薄膜化されたシリコン層は極めて低抵抗(概ね比抵抗0.01Ωcm以下)であるため、一般的な半導体デバイスに適する抵抗率(比抵抗で0.1〜100Ωcm程度)から大きく外れることになり、応用範囲が狭いものとならざるを得ない。また、薄膜化されたシリコン層の抵抗率を一般的な半導体デバイスに適する抵抗率にするためにp層のボロン濃度を比抵抗で0.1〜100Ωcm程度となるようにしてしまうと、上述の「エッチング選択性」(選択比)が充分に得られず、所望の層厚を基板面内で均一に得ることが困難となる。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、エッチバック法で薄膜化されたシリコン層(SOI層)の基板面内での膜厚均一性と抵抗率均一性に優れたSOI基板の製造方法を提供することにある。
このような課題を解決するために、本発明のSOI基板の製造方法は、最表面に深さLの高濃度ボロン添加p層を有するシリコン基板と絶縁性基板の表面同士を貼り合わせる工程Aと、少なくとも化学的エッチングの工程を含む薄板化手法により前記貼り合わせ後のシリコン基板を裏面から薄板化して該シリコン基板の厚みをL以下とする工程Bと、上記L以下の厚みのシリコン層に水素含有雰囲気中で熱処理を施す工程Cとを備えている。
上記高濃度ボロン添加p層の比抵抗は例えば0.01Ωcm以下であり、高濃度ボロン添加p層のシリコン基板最表面からの深さLは例えば10μm以下である。
また、上記化学的エッチングに用いられるエッチャントは、例えば、KOH、NaOH、CsOH、NHOH、EDP(Ethylenediamine-pyrocatechol)、またはTMAH(Tetramethyl ammonium hydroxide)を含有するアルカリ溶液であり、上記水素含有雰囲気中での熱処理温度は、例えば、700℃乃至1250℃である。
本発明において、上記工程Aは、好ましくは、絶縁性基板とシリコン基板の少なくとも一方の表面に活性化処理を施す表面処理工程と、絶縁性基板とシリコン基板の表面同士を室温で接合する工程とを備えている。
また、上記活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方であることが好ましい。
本発明に用いられる絶縁性基板は、例えば、石英、サファイア、ホウ珪酸ガラス、結晶化ガラス、または炭化珪素などである。
本発明では、エッチバック法で薄膜化されたSOI層を水素含有雰囲気中で熱処理することとしたので、当該熱処理中に水素がSOI層のBの外方拡散を促進することとなる結果、最終的なSOI層の抵抗率を一般的な半導体デバイスに適する抵抗率の範囲とすることが可能になる。また、当該SOI層は基板面内での膜厚均一性と抵抗率均一性に優れており、高品質のSOI基板が得られる。
以下に、本発明のSOI基板の製造方法を実施例により説明する。本実施例では絶縁性基板を石英基板として説明するが、サファイア基板、ホウ珪酸ガラス基板、結晶化ガラス基板、或いは炭化珪素などでもよい。
図1は、本発明のSOI基板の製造方法のプロセス例を説明するための図である。なお、本実施例では、シリコン基板の表面には酸化膜が設けられていないが、表面に予め酸化膜を形成したシリコン基板を用いてもよい。
図1(A)に図示されたシリコン基板10はボンドウェーハであり、石英基板20は支持基板(ベースウェーハ)である。シリコン基板10は、CZ法(チョクラルスキ法)により育成された一般に市販されているBドープの単結晶Si基板であり、その比抵抗率は概ね10Ωcm(B濃度で1015/cm程度)である。なお、シリコン基板10の導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるSOI基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。
これらの単結晶Si基板10および石英基板20の直径は同一であり、後のデバイス形成プロセスの便宜のため、石英基板20にも単結晶Si基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておき、これらのOF同士を一致させて貼り合わせるようにすると好都合である。
先ず、単結晶Si基板10の表面にBイオンを注入する(図1(B))。このイオン注入面が後の接合面(貼り合せ面)となる。このBイオン注入により、単結晶Si基板10の最表面に深さLの高濃度ボロン添加p層11が形成される(図1(C))。
Bイオン注入時のドーズ量は、上述の「エッチング選択性」(選択比)が充分に高い値となるように選択される。本実施例では、高濃度ボロン添加p層11の比抵抗が0.01Ωcm程度となるように、当該層のB濃度を概ね1019/cmとした。
高濃度ボロン添加p層11の単結晶Si基板10の最表面からの深さLはイオン注入時の加速電圧により制御され、最終的にどの程度の厚さのSOI層を得るかにも依存するが、本実施例では約3μmとしている。なお、本発明の手法では5μm以上の深い(厚い)高濃度ボロン添加p層11とするようにしてもよいが、Lの値を大きくしすぎるとイオン注入ダメージが大きくなりすぎるため、10μm以下の深さとすることが好ましい。
なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。一般には、このB注入後に公知の手法でダメージ回復のための熱処理を施すが、後述する水素雰囲気中での熱処理温度が充分高い場合には、当該水素雰囲気中での熱処理にダメージ回復処理を兼ねさせることとし、この段階でのダメージ回復処理を省略してもよい。また、この高濃度ボロン添加p層11の形成を、イオン注入によらず、拡散法によることとしてもよい。
B注入後にダメージ回復処理を施した後、単結晶Si基板10の主面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図1(D))。このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものである。なお、このような表面処理は、単結晶Si基板10と石英基板20の少なくとも一方の主面に施せばよい。
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがある。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Si基板および/または石英基板の表面に5〜10秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、表面清浄な単結晶Si基板および/または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Si基板および/または石英基板の表面に所定の時間の処理が施される。
上述の表面処理が施された単結晶Si基板10と石英基板20の主面同士を、室温で密着させて貼り合わせる(図1(E))。上述したように、単結晶Si基板10と石英基板20の少なくとも一方の表面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着(貼り合せ)した状態でも後工程での化学的エッチング時のハンドリングや機械研磨にも十分耐え得るレベルの接合強度となっている。
なお、図1(E)の貼り合わせ工程に続いて、単結晶Si基板10と石英基板20とを貼り合わせた状態で比較的低温(100〜300℃)の温度で熱処理する工程を設けるようにしてもよい。この熱処理工程は、単結晶Si基板10と石英基板20との接合強度を高めるという効果を得ることを主な目的とするものである。
なお、上述の熱処理温度を300℃以下に設定されている主な理由は、単結晶シリコンと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶Si基板10ならびに石英基板20の厚みを考慮したことによる。
単結晶Si基板10と石英基板20の厚みが概ね同程度である場合、単結晶シリコンの熱膨張係数(2.33×10−6)と石英の熱膨張係数(0.6×10−6)の間に大きな差異があるために、300℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結晶シリコン基板や石英基板が割れてしまうということが生じ得る。このような観点から、熱処理温度の上限を300℃と選択している。
このような処理に続いて、貼り合わされた状態のシリコン基板に裏面から、少なくとも化学的エッチングの工程を含む薄板化を施して当該単結晶Si基板10の厚みをL以下とする。本実施例では、機械的な研磨で厚み30μm程度にまで薄板化した後、さらに、化学的エッチングにより仕上げの薄板化を行っている。後段の化学的エッチングは、KOH10%のアルカリ水溶液(液温80℃)中に貼り合わせ基板を浸漬させて実行した。このエッチング条件では、単結晶Si基板10のエッチング速度は0.6〜0.7μm/分であり、石英のエッチング速度は殆ど無視できる。
化学的エッチングで用いられるエッチャントは、KOHの他、NaOH、CsOH、NHOH、EDP(Ethylenediamine-pyrocatechol)、またはTMAH(Tetramethyl ammonium hydroxide)を含有するアルカリ溶液などがある。なお、機械的研磨を施す場合にはCMP(化学機械研磨処理)によることが好ましい。このような薄板化処理により、石英基板20上には、高濃度ボロン添加p層11のみがSOI層として残されることとなる(図1(F))。
このようにして得られたSOI層は、石英基板面内において均一な厚みを有しており、しかも、表面の10μm×10μmの領域を原子間力顕微鏡(AFM)で測定して得られたRMSの平均値は5nm以下と良好であった。
次に、得られたSOI基板に、水素含有雰囲気中で熱処理を施して、高濃度ボロン添加p層11からBを外方拡散させて、所望の抵抗値のボロン添加p層12を得る(図1(G))。この熱処理中に、シリコン結晶内部のBは熱処理雰囲気の水素と結び付いた状態(BHやBなど)で結晶外に拡散して、高濃度ボロン添加p層11内のB濃度は処理時間に応じて低下してゆくこととなる。本実施例での熱処理は、窒素と水素の混合ガスを雰囲気として、1000℃で8時間の処理とした。
なお、熱処理温度および時間は、外方拡散させるBの拡散長に依存するため、高濃度ボロン添加p層11の厚みと当該層内でのB濃度、およびSOI層内のB濃度を最終的にどの程度とするかに応じて適当な条件が選択されるが、本発明では、使用する絶縁性基板の軟化点の観点から熱処理温度の上限は1250℃とし、Bが拡散し得る温度の下限として700℃を選択している。
なお、単結晶Si(すなわち高濃度ボロン添加p層11)は既にμmレベルにまで薄膜化されているため、このような高温で熱処理を施しても、石英基板20との間で熱歪によるクラックや接合面における剥離などは生じない。
このようにして得られたSOI基板のボロン添加p層12の抵抗率を四短針法で測定したところ、0.5Ωcm程度(B濃度換算で3×1016/cm程度)の値が得られ、基板面内での抵抗率均一性も優れていた。
このように、本発明の手法によれば、エッチバック法における「エッチング選択性」(選択比)を高めるために、高濃度ボロン添加p層11と単結晶Si基板10のB濃度差を大きくすることが可能になる一方、SOI層の形成後において当該SOI層の抵抗値を所望の値に制御することが可能となる。
また、本発明においては、支持基板をシリコン以外の材料からなる絶縁性基板としたので、アルカリ溶液に浸漬してエッチバック処理する際の支持基板へのエッチングを事実上考慮する必要がないという利点もある。
更に、シリコン基板を支持基板とした場合には、水素含有雰囲気中での熱処理中に外方拡散したBが再びシリコン基板に拡散してしまい、その後の熱プロセスにおいて、SOI層の抵抗率を変動させてしまう原因ともなるが、本発明のように支持基板を絶縁性基板とした場合は、このような問題を回避することが可能である。特に、合成石英ガラスを基板とした場合には、B濃度は1ppb以下であるため、SOI層へのBの拡散源となる心配は皆無である。
本発明は、エッチバック法で薄膜化されたシリコン層(SOI層)の基板面内での膜厚均一性と抵抗率均一性に優れたSOI基板の製造方法を提供する。
本発明のSOI基板の製造方法のプロセス例を説明するための図である。
符号の説明
10 単結晶Si基板
11 高濃度ボロン添加p層
12 ボロン添加p層
20 石英基板

Claims (6)

  1. 最表面に深さLの高濃度ボロン添加p層を有するシリコン基板と絶縁性基板の表面同士を貼り合わせる工程Aと、少なくとも化学的エッチングの工程を含む薄板化手法により前記貼り合わせ後のシリコン基板を裏面から薄板化して該シリコン基板の厚みをL以下とする工程Bと、前記L以下の厚みのシリコン層に水素含有雰囲気中で熱処理を施す工程Cとを備え
    前記高濃度ボロン添加p層のシリコン基板最表面からの深さLは3μm以上10μm以下であり、該高濃度ボロン添加p層の比抵抗は0.01Ωcm以下である、
    ことを特徴とするSOI基板の製造方法。
  2. 前記化学的エッチングに用いられるエッチャントは、KOH、NaOH、CsOH、NH4OH、EDP(Ethylenediamine-pyrocatechol)、またはTMAH(Tetramethyl ammonium hydroxide)を含有するアルカリ溶液である請求項1に記載のSOI基板の製造方法。
  3. 前記水素含有雰囲気中での熱処理温度が700℃乃至1250℃である請求項1又は2に記載のSOI基板の製造方法。
  4. 前記工程Aは、前記絶縁性基板と前記シリコン基板の少なくとも一方の表面に活性化処理を施す表面処理工程と、前記絶縁性基板と前記シリコン基板の表面同士を室温で接合する工程とを備えている請求項1乃至3の何れか1項に記載のSOI基板の製造方法。
  5. 前記活性化処理がプラズマ処理又はオゾン処理の少なくとも一方である請求項4に記載のSOI基板の製造方法。
  6. 前記絶縁性基板は、石英、サファイア、ホウ珪酸ガラス、結晶化ガラス、または炭化珪素の何れかである請求項1乃至5の何れか1項に記載のSOI基板の製造方法。
JP2007103579A 2007-04-11 2007-04-11 Soi基板の製造方法 Active JP5220335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007103579A JP5220335B2 (ja) 2007-04-11 2007-04-11 Soi基板の製造方法
US12/076,923 US7615456B2 (en) 2007-04-11 2008-03-25 Method for manufacturing SOI substrate
EP08006093.2A EP1981079B1 (en) 2007-04-11 2008-03-28 Method for manufacturing an SOI substrate
CN2008100886676A CN101286442B (zh) 2007-04-11 2008-04-10 Soi基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007103579A JP5220335B2 (ja) 2007-04-11 2007-04-11 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008263009A JP2008263009A (ja) 2008-10-30
JP5220335B2 true JP5220335B2 (ja) 2013-06-26

Family

ID=39658042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007103579A Active JP5220335B2 (ja) 2007-04-11 2007-04-11 Soi基板の製造方法

Country Status (4)

Country Link
US (1) US7615456B2 (ja)
EP (1) EP1981079B1 (ja)
JP (1) JP5220335B2 (ja)
CN (1) CN101286442B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
KR101569567B1 (ko) 2010-05-04 2015-11-16 이 아이 듀폰 디 네모아 앤드 캄파니 납-텔루륨-붕소-산화물을 함유하는 후막 페이스트, 및 반도체 소자의 제조에서의 그의 용도
JP5585319B2 (ja) * 2010-09-03 2014-09-10 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
US8440544B2 (en) 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
CN104022018A (zh) * 2014-06-19 2014-09-03 无锡宏纳科技有限公司 一种干法刻蚀等离子损伤修复工艺
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735079B2 (ja) * 1989-03-30 1998-04-02 信越半導体 株式会社 ホウ素ドーピング方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
JPH06338604A (ja) * 1993-05-31 1994-12-06 Toshiba Corp 半導体基板の製造方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
JPH08139297A (ja) * 1994-09-14 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> Soi基板の製造方法
EP0706203A1 (en) 1994-09-14 1996-04-10 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
US5985728A (en) 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
US6582999B2 (en) * 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2006080314A (ja) 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2007073878A (ja) * 2005-09-09 2007-03-22 Shin Etsu Chem Co Ltd Soiウエーハおよびsoiウエーハの製造方法

Also Published As

Publication number Publication date
EP1981079A2 (en) 2008-10-15
CN101286442B (zh) 2012-01-04
EP1981079B1 (en) 2018-05-02
CN101286442A (zh) 2008-10-15
US20080254597A1 (en) 2008-10-16
EP1981079A3 (en) 2009-09-23
JP2008263009A (ja) 2008-10-30
US7615456B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Soiウエーハの製造方法
JP5284576B2 (ja) 半導体基板の製造方法
JP5220335B2 (ja) Soi基板の製造方法
JP5064692B2 (ja) Soi基板の製造方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
JP2008153411A (ja) Soi基板の製造方法
WO2006112995A2 (en) Glass-based semiconductor on insulator structures and methods of making same
JP2006324530A (ja) Soiウエーハの製造方法及びsoiウエーハ
KR101380514B1 (ko) 반도체 기판의 제조 방법
JP2009105315A (ja) 半導体基板の製造方法
JP5292810B2 (ja) Soi基板の製造方法
JP5064693B2 (ja) Soi基板の製造方法
JP5044195B2 (ja) Soq基板の製造方法
JP2006165061A (ja) Soiウェーハの製造方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
JP5096780B2 (ja) Soiウエーハの製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP2003179216A (ja) Soiウエーハ
JPH08279605A (ja) 張り合わせ基板の製造方法
JP2005302967A (ja) Soiウェーハの製造方法
JP2005197525A (ja) Soiウェーハの作製方法
JPH11163308A (ja) 貼り合わせ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5220335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150