CN101286442B - Soi基板的制造方法 - Google Patents

Soi基板的制造方法 Download PDF

Info

Publication number
CN101286442B
CN101286442B CN2008100886676A CN200810088667A CN101286442B CN 101286442 B CN101286442 B CN 101286442B CN 2008100886676 A CN2008100886676 A CN 2008100886676A CN 200810088667 A CN200810088667 A CN 200810088667A CN 101286442 B CN101286442 B CN 101286442B
Authority
CN
China
Prior art keywords
substrate
mentioned
layer
silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100886676A
Other languages
English (en)
Other versions
CN101286442A (zh
Inventor
秋山昌次
久保田芳宏
伊藤厚雄
川合信
飞坂优二
田中好一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN101286442A publication Critical patent/CN101286442A/zh
Application granted granted Critical
Publication of CN101286442B publication Critical patent/CN101286442B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供一种回蚀法薄膜化后的硅层的基板面内的膜厚均匀性和电阻率均匀性优异的SOI基板的制造方法。从单晶硅基板(10)的表面,注入硼离子,在最表面形成深度L的高浓度硼添加p层(11),使单晶硅基板(10)和石英基板(20)在室温下密接而贴合。从单晶硅基板(10)的背面,施行化学蚀刻,使其厚度为L以下。对所得到的SOI基板,在含氢气氛中施行热处理,使硼从高浓度硼添加p层(11)向外方扩散,得到期望电阻值的硼添加p层(12)。在此热处理中,硅结晶内部的硼,以与环境中的氢结合的状态,扩散至结晶外,高浓度硼添加p层(11)内的硼浓度,逐渐降低。此时的热处理温度,由绝缘性基板的软化点,设为700~1250℃。

Description

SOI基板的制造方法
技术领域
本发明涉及一种在绝缘性基板上具有硅薄膜的SOI基板的制造方法。 
背景技术
作为在绝缘性基板上具有硅薄膜的SOI(silicon on insulator)基板的制造方法,以往,已知有SmartCut法和SiGen法等;SmartCut法,是将在其贴合面侧已注入氢离子的硅基板和支持基板贴合后,施行大约500℃以上的热处理,而从注入氢离子浓度最高的区域,将硅薄膜热剥离的方法(例如专利文献1、或非专利文献2);SiGen法,是在贴合其贴合面侧已注入氢离子的硅基板和硅基板或是其它材料的基板之前,将这些基板的贴合面施行等离子体处理使其表面活化,在此状态下将两基板贴合,然后以低温(例如100~300℃)施行热处理来提高接合强度后,于常温下机械性地进行剥离,来得到SOI基板(例如专利文献2~4)。 
此种方法之外,近年来,有作为用来使贴合SOI基板的硅层薄膜化的技术,提出一种“回蚀法”(参照非专利文献2等)。此方法,是对成为活性层的硅晶片(接合晶片)的表层,离子注入或扩散硼(B),例如形成其硼浓度为1019/cm3以上(电阻率大约为0.01Ωcm以下)的高浓度p层(p++层),与支持基板(基底晶片)贴合后,从背面化学性地蚀刻接合晶片来实行薄膜化。 
此回蚀法,其用以化学性地蚀刻硅结晶的碱溶液,对于未添加硼的硅结晶或普通的硼浓度的硅结晶,具有比较高的蚀刻速度,另一方面,对于高浓度地添加硼后的硅结晶,则具有极低蚀刻速度,也即此方法是利用所谓的“蚀刻选择性”。另外,此“蚀刻选择性”(选择比),系取决于结晶中的硼浓度比,通常是在1~1000的范围内,硼浓度比越高则选择比越大。 
[专利文献1]日本特许第3048201号公报 
[专利文献2]美国专利第6263941号说明书 
[专利文献3]美国专利第6513564号说明书 
[专利文献4]美国专利第6582999号说明书 
[非专利文献1]A.J.Auberton-Herve et al.,“SMART CUT TECHNOLOGY:INDUSTERIAL STATUS of SOI WAFER PRODUCTION and NEWMATERIAL DEVELOPMENTS”(Electrochemical Society Proceedings Volume99-3(1999)p.93-106)。 
[非专利文献2]Q.-Y.Tong,U.Goesele et al.,“Semiconductor WaferBonding”Wiley(1998)Chapter 6. 
发明内容
但是,以上述回蚀法薄膜化后的硅层,由于电阻值极低(电阻率大约为0.01Ωcm以下),所以大幅地偏离一般半导体器件所适用的电阻率(电阻率大约为0.1~100Ωcm),而使得其应用范围狭窄。又,为了使薄膜化后的硅层的电阻率,作成适用于一般半导体器件的电阻率,则若要以电阻率成为0.1~100Ωcm程度的方式,来掺杂p层的硼浓度,则上述「蚀刻选择性」(选择比)并不充分,难以在基板面内均匀地得到所期望的厚度。 
本发明是鉴于如此的问题而开发出来的,其目的在于提供一种SOI基板的制造方法,在以回蚀法薄膜化后的硅层(SOI层)的基板面内,其膜厚均匀性和电阻率均匀性优异。 
为了解决此种问题,本发明的SOI基板的制造方法,具备:工序A,是贴合硅基板和绝缘性基板的表面彼此之间,该硅基板在其最表面具有深度L的高浓度硼添加p层;工序B,是通过至少包含化学性蚀刻的工序的薄板化手段,从背面将上述贴合后的硅基板薄板化,使该硅基板的厚度为L以下;以及工序C,是对上述厚度L以下的硅层,在含氢气氛中施行热处理。 
上述高浓度硼添加p层的电阻率为0.01Ωcm以下;高浓度硼添加p层,其从硅基板的最表面算起的深度L,例如为10μm以下。 
又,上述化学性蚀刻中所使用的蚀刻剂,例如是含有氢氧化钾(KOH)、氢氧化钠(NaOH)、氢氧化铯(CsOH)、氢氧化铵(NH4OH)、乙二胺-邻苯二酚(EDP;Ethylenediamine-pyrocatechol)或氢氧化四甲铵(TMAH;Tetramethylammonium hydroxide)的碱性水溶液;在上述含氢气氛中的热处理温度,例如是700℃至1250℃。 
在本发明中,上述工序A,优选为,具备:对绝缘性基板和硅基板的至 少其中一方的表面,施行活化处理的表面处理工序;及在室温下贴合绝缘性基板和硅基板的表面彼此之间的工序。 
又,上述活化处理,优选是等离子体处理或臭氧处理的至少一种。 
在本发明中所使用的绝缘性基板,例如是石英基板、蓝宝石基板、硼硅酸玻璃基板、结晶化玻璃基板或是碳化硅基板等。 
本发明,由于将已利用回蚀法薄膜化后的SOI层,在含氢气氛中进行热处理,所以在该热处理中,硅结晶内部的硼,氢有促进SOI层内的硼往外方扩散的效果,而可将最终的SOI层的电阻率,作成为在适合用于一般的半导体器件中的电阻率的范围内。又,该SOI层,在基板面内,其膜厚均匀性和电阻率均匀性优异,可以得到高质量的SOI基板。 
附图说明
图1是用来说明本发明的SOI基板的制造方法的工序的例子的图。 
其中,附图标记说明如下: 
10单晶硅基板 
11高浓度硼添加p层 
12硼添加p层 
20石英基板 
具体实施方式
以下,根据实施例,说明有关本发明的SOI基板的制造方法。在本实施例中,是以石英基板作为绝缘性基板,来进行说明,但是也可以是蓝宝石基板、硼硅酸玻璃基板、结晶化玻璃基板或是碳化硅基板等。 
实施例 
图1是用来说明本发明的SOI基板的制造方法的工序的例子的图。另外,在本实施例中,并没有在硅基板的表面设置氧化膜,但是也可以使用已在表面预先形成有氧化膜的硅基板。 
图1(A)所示的硅基板10是接合晶片,石英基板20是支持晶片(基底晶片)。硅基板10,是通过CZ法(切克劳斯基法)育成的一般市面上销售的掺杂 硼的单晶硅基板,其电阻率大约为10Ωcm(硼浓度为1015/cm3程度)。另外,硅基板10的导电型、电阻率等的电特性、结晶方位、结晶直径等,可以依据器件(device)的设计值、工序或是要被制造的装置的表示面积等(提供给要以本发明的方法进行制造的SOI基板),加以适当地选择。 
这些单晶硅基板10和石英基板20的直径是相同的,为了之后的器件形成工序的方便,在石英基板20上,也预先设置与设在单晶硅基板10上的定向平面(orientation flat(OF))同样的OF,最好是使这些OF彼此互相一致来进行贴合。 
首先,从单晶硅基板10的表面,注入硼离子(图1(B))。此离子注入面将成为之后的接合面(贴合面)。通过此硼离子注入,在单晶硅基板10的最表面,形成深度L的高浓度硼添加p层11(图1(C))。 
硼离子注入时的掺杂量,是使上述“蚀刻选择性”(选择比)可以成为充分高的值的方式,来加以选择。在本实施例中,该层的硼浓度设成大约为1019cm3,使得高浓度硼添加p层11的电阻率成为0.01Ωcm程度。 
高浓度硼添加p层11的从单晶硅基板10的最表面算起的深度L,是根据离子注入时的加速电压来控制;虽然最后是取决于想要得到何种程度的厚度的SOI层来决定,在本实施例中,作成大约3μm。另外,在本发明的方法中,虽然也可以作成5μm以上深度(厚度)的高浓度硼添加p层11,但是若L的值过大,则离子注入损伤也会变成太大,所以优选是作成10μm以下的深度。 
另外,在将离子注入Si结晶中的工序中,通常为了要抑制注入离子的隧道效应(channeling),也可以在单晶硅基板10的离子注入面,预先形成氧化膜等的绝缘膜,通过此绝缘膜来施行离子注入。一般而言,在注入硼之后,要实施用来回复损伤的热处理,但是当后述的氢气氛中的热处理温度充份高的情况,该氢气氛中的热处理也兼作为损伤回复处理,所以也可以省略在此阶段中的损伤回复处理。又,此高浓度硼添加p层11的形成,也可以不依据离子注入法,而是依据扩散法来形成。 
在硼注入后,并实施损伤回复处理后,在单晶硅基板10的主面,实施以表面洁净化、表面活化等作为目的的等离子体处理、臭氧处理等(图1(D))。进行此表面处理的目的,是为了要除去表面(接合面)的有机物、或是增加表 面上的OH基来谋求表面活化等。另外,如此的表面处理,只要对单晶硅基板10和石英基板20的至少其中一方的主面施行即可。 
在通过等离子体处理来实行此表面处理的情况,将已经预先施行RCA洗净等的表面洁净的单晶硅基板及/或石英基板,放置在真空室内的试样台上,并以成为规定的真空度的方式,将等离子体用气体导入该真空室内。另外,作为在此所使用的等离子体用气体种类,有氧气、氢气、氩气或是这些气体的混合气体,或是氢气和氦气的混合气体等。导入等离子体用气体后,使其产生100W程度的电力的高频等离子体,而对要被等离子体处理的单晶硅基板及/或石英基板的表面,施行5~10秒程度的处理,然后结束。 
在以臭氧处理来实行表面处理的情况,将表面洁净的单晶硅基板及/或石英基板,放置在含氧气氛的室(chamber)内的试样台上,并将氮气或氩气等的等离子体用气体导入该室内后,使其产生规定电力的高频等离子体,并通过该等离子体将环境中的氧变换成臭氧,而对要被处理的单晶硅基板及/或石英基板的表面,施行规定时间的处理。 
施行上述表面处理后的单晶硅基板10和石英基板20的表面,于室温下使其彼此之间密接而贴合(图1(E))。如上述,单晶硅基板10和石英基板20的至少一方的表面(接合面),由于通过等离子体处理或臭氧处理等,被施行表面处理而活化,所以即使是在室温下密接(贴合)的状态,也能够得到充分的接合强度,可耐住在后工序中的化学蚀刻时的处理(handling)或机械研磨等。 
并且,接着图1(E)的贴合工序,也可以在贴合单晶硅基板10和石英基板20的状态,设置以比较低的温度(100~300℃),来进行热处理的工序。此热处理工序,其主要目的是为了提高单晶硅基板10和石英基板20的接合强度这样的效果。 
另外,将上述热处理温度设为300℃以下的主要理由,是考虑以下的因素来决定:单晶硅和石英的热膨胀系数差异、起因于该热膨胀系数差异所导致的应变量、以及此应变量和单晶硅基板10与石英基板20的厚度。 
单晶硅基板10和石英基板20的厚度是大致相同程度的情况,单晶硅的热膨胀系数(2.33×10-6/K)和石英的热膨胀系数(0.6×10-6/K)之间有大的差异。因而,若以超过300℃的温度实施热处理时,起因于两基板之间的刚性 差异,因热应变会产生裂缝或在接合面剥离等,极端的情况时,单晶硅基板或石英基板也有可能产生破裂。由此观点,将热处理上限选择为300℃。 
接着此种处理,从背面,对贴合状态的硅基板,实施至少包含化学性蚀刻的工序,来将该单晶硅基板10的厚度作成L以下。在本实施例中,是利用机械研磨将厚度减少至大约30μm程度以后,进而通过化学性蚀刻,进行精加工的薄板化。后阶段的化学性蚀刻,是将贴合基板浸渍在10%氢氧化钾(KOH)的碱性水溶液(液温80℃)中来实行。在此种蚀刻条件下,单晶硅基板10的蚀刻速度为0.6~0.7μm/分钟,石英的蚀刻速度则几乎能够忽视。 
化学性蚀刻中所使用的蚀刻剂,除了氢氧化钾(KOH)以外,尚有含氢氧化钠(NaOH)、氢氧化铯(CsOH)、氢氧化铵(NH4OH)、乙二胺-邻苯二酚(EDP;Ethylenediamine-pyrocatechol)或氢氧化四甲铵(TMAH;Tetramethylammonium hydroxide)的碱性水溶液等。另外,实施机械研磨时,优选是根据CMP(化学机械研磨处理)来实行。通过此种薄板化处理,在石英基板20上,仅高浓度硼添加p层11残留而作为SOI层(图1(F))。 
以此种方式得到的SOI层,在石英基板面内,具有均匀的厚度,并且,以原子力显微镜(AFM)测量表面的10μm×10μm的区域,所得到的均方根(RMS)的平均值为5nm(纳米)以下的良好的值。 
接着,对所得到的SOI基板,在含氢气氛中施行热处理,使硼从高浓度硼添加p层11往外方扩散,而得到所期望电阻值的硼添加p层12(图1(G))。在此热处理中,硅结晶内部的硼,以与热处理气氛中的氢结合的状态(BH3、B2H6等),扩散至结晶外,于是高浓度硼添加p层11内的硼浓度,随着处理时间的经过而逐渐降低。在本实施例中的热处理,是将气氛设为氮气和氢气的混合气体,并以1000℃进行8小时的处理。 
另外,热处理温度与时间,由于是取决于往外方扩散的硼的扩散长度,所以是对应高浓度硼添加p层11的厚度、该层内的硼浓度、及SOI层内的硼浓度最后要作成何种程度,来选择适当的条件;在本发明中,根据所使用的绝缘性基板的软化点的观点,热处理温度的上限设为1250℃,而选择700℃来作为能使硼扩散的温度的下限。 
另外,单晶硅(也即高浓度硼添加p层11),由于已经被薄膜化至微米(μm)等级,所以即使以此种高温来施行热处理,与石英基板20之间,也不会 发生由于热应变而导致的裂纹或在接合面的剥离等。 
如此地得到的SOI基板的硼添加p层12的电阻率,当以四探针法来进行测量时,得到0.5Ωcm程度(以硼浓度换算为3×1016/cm3程度)的值,基板面内的电阻率均匀性也优异。 
如此,若根据本发明的手段,为了提高回蚀法中的“蚀刻选择性”(选择比),可以增大高浓度硼添加p层11和单晶硅基板10的硼浓度差异,另一方面,在SOI层形成后,可以将该SOI层的电阻值控制成所期望的值。 
又,在本发明中,由于将支持基板设为由硅以外的材料所构成的绝缘性基板,所以也具有当浸渍在碱性溶液中来进行回蚀处理时,事实上不用考虑对支持基板的蚀刻这样的优点。 
进而,将硅基板设为支持基板的情况,在含氢气氛中所进行的热处理中,已扩散至外方的硼会再度扩散至硅基板,在之后的热工序中,会成为SOI层的电阻率变动的原因,而在如本发明般地将支持基板设为绝缘性基板的情况,则可以避免此种问题。尤其是,将合成石英玻璃作为基板的情况,由于硼浓度为1ppb以下,所以完全不用担心其会成为往SOI层的硼扩散源。 
工业实用性 
本发明可以提供一种SOI基板的制造方法,在以回蚀法薄膜化后的硅层(SOI层)的基板面内,其膜厚均匀性和电阻率均匀性优异。 

Claims (6)

1.一种SOI基板的制造方法,其特征在于,包括:
工序A,是贴合硅基板和绝缘性基板的表面彼此之间,该硅基板在最表面具有深度L的电阻率为0.01Ωcm以下的高浓度硼添加p层,并且,该高浓度硼添加p层的从硅基板的最表面算起的深度L为10μm以下;
工序B,是通过至少包含化学性蚀刻的工序的薄板化方法,从背面将上述贴合后的硅基板薄板化,使该硅基板的厚度为L以下,在上述绝缘性基板上形成厚度为L以下的硅层;以及
工序C,是对上述厚度为L以下的硅层,在含氢气氛中施行热处理。
2.如权利要求1所述的SOI基板的制造方法,其中,上述化学性蚀刻中所使用的蚀刻剂,是含有氢氧化钾、氢氧化钠、氢氧化铯、氢氧化铵、乙二胺-邻苯二酚或氢氧化四甲铵的碱性水溶液。
3.如权利要求1所述的SOI基板的制造方法,其中,在上述含氢气氛中的热处理温度,是700℃~1250℃。
4.如权利要求1所述的SOI基板的制造方法,其中,上述工序A,包括:对上述绝缘性基板和上述硅基板的至少一方的表面,施行活化处理的表面处理工序;及在室温下贴合上述绝缘性基板和上述硅基板的表面彼此之间的工序。
5.如权利要求4所述的SOI基板的制造方法,其中,上述活化处理,是等离子体处理或臭氧处理中的一种。
6.如权利要求1~5中任一项所述的SOI基板的制造方法,其中,上述绝缘性基板,是石英基板、蓝宝石基板、硼硅酸玻璃基板、结晶玻璃基板或是碳化硅基板的任一种。 
CN2008100886676A 2007-04-11 2008-04-10 Soi基板的制造方法 Expired - Fee Related CN101286442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-103579 2007-04-11
JP2007103579A JP5220335B2 (ja) 2007-04-11 2007-04-11 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
CN101286442A CN101286442A (zh) 2008-10-15
CN101286442B true CN101286442B (zh) 2012-01-04

Family

ID=39658042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100886676A Expired - Fee Related CN101286442B (zh) 2007-04-11 2008-04-10 Soi基板的制造方法

Country Status (4)

Country Link
US (1) US7615456B2 (zh)
EP (1) EP1981079B1 (zh)
JP (1) JP5220335B2 (zh)
CN (1) CN101286442B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
CN109014180B (zh) 2010-05-04 2021-08-24 太阳帕斯特有限责任公司 包含铅氧化物和碲氧化物的厚膜糊料及其在半导体装置制造中的用途
JP5585319B2 (ja) * 2010-09-03 2014-09-10 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
US8440544B2 (en) 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
CN104022018A (zh) * 2014-06-19 2014-09-03 无锡宏纳科技有限公司 一种干法刻蚀等离子损伤修复工艺
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
EP0676796A2 (en) * 1994-04-08 1995-10-11 Canon Kabushiki Kaisha Semiconductor substrate and a method for manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735079B2 (ja) * 1989-03-30 1998-04-02 信越半導体 株式会社 ホウ素ドーピング方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JPH06338604A (ja) * 1993-05-31 1994-12-06 Toshiba Corp 半導体基板の製造方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
EP0706203A1 (en) 1994-09-14 1996-04-10 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JPH08139297A (ja) * 1994-09-14 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> Soi基板の製造方法
US5985728A (en) 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
US6582999B2 (en) * 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2006080314A (ja) 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2007073878A (ja) * 2005-09-09 2007-03-22 Shin Etsu Chem Co Ltd Soiウエーハおよびsoiウエーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
EP0676796A2 (en) * 1994-04-08 1995-10-11 Canon Kabushiki Kaisha Semiconductor substrate and a method for manufacturing the same

Also Published As

Publication number Publication date
JP2008263009A (ja) 2008-10-30
US20080254597A1 (en) 2008-10-16
CN101286442A (zh) 2008-10-15
EP1981079A3 (en) 2009-09-23
EP1981079A2 (en) 2008-10-15
US7615456B2 (en) 2009-11-10
EP1981079B1 (en) 2018-05-02
JP5220335B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN101286442B (zh) Soi基板的制造方法
CN101207009B (zh) Soi基板的制造方法
US7399680B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN101179014A (zh) 半导体衬底的制造方法
KR20050044643A (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조방법
CN103262231A (zh) 具有强化层的玻璃上半导体基材及其制备方法
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
CN101188190A (zh) Soq基板以及soq基板的制造方法
KR20090042138A (ko) 반도체 기판의 제조 방법
US7749861B2 (en) Method for manufacturing SOI substrate and SOI substrate
CN101179054B (zh) Soq基板及其制造方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
KR20070057044A (ko) 전기적 전도성을 위해 결합된 기판을 주입하는 방법 및구조
JPH02205007A (ja) 半導体基板とその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20180410