JPH08139297A

JPH08139297A - Ｓｏｉ基板の製造方法

Info

Publication number: JPH08139297A
Application number: JP7236596A
Authority: JP
Inventors: Hideyuki Unno; 秀之海野; Kazuo Imai; 和雄今井
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1994-09-14
Filing date: 1995-09-14
Publication date: 1996-05-31

Abstract

(57)【要約】【課題】ＳＯＩ基板のＳＯＩ層を、膜厚の均一性が良
好で、高品質の低濃度単結晶シリコンとすることを目的
とする。【解決手段】ＫＯＨ液あるいはＥＰＷ液等の濃度差エ
ッチング液で、活性層側ウェハ１５の低濃度シリコンウ
ェハ１０を、張り合わせ面から離れた面から選択エッチ
ングする（削っていく）。つぎに、還元性雰囲気のもと
で熱処理を行う。そうすると、熱処理中に、ｐ形高濃度
シリコン層１１中の不純物はｐ形高濃度シリコン層１１
の表面から大気中へ拡散する。その結果、ｐ形高濃度シ
リコン層１１中の不純物は減少し、ｐ形高濃度シリコン
層１１は低濃度シリコン層２１へと変わる

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、絶縁層上にシリ
コン膜が形成されたＳＯＩ基板の製造方法に関する。

【０００２】

【従来の技術】シリコンＬＳＩ技術の進歩はめざまし
く、素子寸法はどんどん微細化され、ＤＲＡＭで代表さ
れるようにＬＳＩ大規模化もとどまることをしらない。
そして、高速・低消費電力ＬＳＩへの要求はますます強
くなっている。このような状況で、これまでのバルクシ
リコンでは、これらの要求を実現するためにクリアしな
ければならない問題がだんだん大きくなっている。その
１つが素子間分離である。素子寸法が縮小化されても、
ラッチアップや素子間の相互干渉を防ぐために、素子間
分離幅を狭くしたり膜厚を薄くすることがむずかしい。
また、素子性能を決める上で接合容量が大きな比重を占
めるようになり、この容量が高速化の妨げになってきて
いる。

【０００３】これら問題を解決するのが、ＳＯＩ(Silic
on on Insulator)基板である。ＳＯＩ基板ならば、素子
は完全に絶縁膜で囲まれてしまうために、ラッチアップ
は起こらず、素子分離領域の膜厚もＳＯＩ基板上のシリ
コン膜厚分でよいため薄くでき、従来の素子間分離技術
でも微細化が可能である。また、素子の側面および底面
が絶縁膜で囲まれているので、接合容量も低減でき、高
速化が可能である。このような理由から、将来の大規模
・高性能ＬＳＩ用基板としてＳＯＩ基板が有望視されて
いる。

【０００４】このようなＳＯＩ基板の開発は、日本はも
とより海外のウェハメーカー、半導体デバイスメーカー
等で競って行われており、様々な提案がされている。そ
の中で酸素イオン注入を用いたＳＩＭＯＸ(Separation
by Implanted Oxygen)法はよく知られた技術であり、
世界中の研究機関で実用化に向けた開発が進められてい
る。しかし、これは、多量の酸素イオン注入を行うため
に、絶縁膜上のシリコン層の結晶性が悪くなるという問
題を抱えている。最近、イオン注入量、その後のアニー
ル条件を改善してシリコン層の結晶性を改善することが
報告されているが、希望する結晶性を持ったものは未だ
得られていない。

【０００５】ＳＯＩ基板の製造法としてはＳＩＭＯＸ法
以外に種々の方法が提案されているが、その中で、近
年、ウェハの張り合わせ技術が脚光を浴びている。図６
に張り合わせ法によるＳＯＩ基板製造方法を示す。ま
ず、図６（ａ）に示されるように、シリコン層（活性
層）１の周囲を熱酸化して、シリコン酸化膜２を形成し
た活性層側ウェハ５を用意する。次に、図６（ｂ）に示
されるように、この活性層側ウェハ５を支持ウェハ３と
なるシリコンウェハと貼り合わせる。

【０００６】この後、活性層となる活性層側ウェハ５の
上面を、研削研磨により薄く加工し、図６（ｃ）に示さ
れるように、所望の厚さを持ったシリコン層（活性層）
１の主面を露出させる。しかし、この張り合わせ法で
は、研削研磨によって形成できるシリコン層（活性層）
１の厚さは２μｍ程度までであり、それよりさらに薄く
することは現状の研磨技術では難しい。

【０００７】また、ＳＯＩ層を１μｍ以下の厚さにでき
る技術として、ＰＡＣＥ(PlasmaAssisted Chemical Etc
hing：プラズマによる化学的エッチング)技術が最近報
告されている。これは、先に述べた研削研磨技術により
ＳＯＩ層を２μｍ程度の厚さにしたＳＯＩ基板を、さら
にプラズマエッチングにより０．１μｍ程度までＳＯＩ
層を薄くする技術である。この技術については、今後さ
らに改良されていくことと思われるが、現状では生産
性、コスト等の面で実用化するには解決すべき多くの問
題が残っている。

【０００８】また、１μｍ以下の薄膜ＳＯＩ層を形成す
る技術として、上述した技術の他にエッチストップ法が
あり、図７に示されるダブルエッチストップ法が知られ
ている。以下、このダブルエッチストップ法の概略を説
明する。まず、活性層を形成する低濃度シリコンウェハ
１０上に、イオン注入あるいは拡散によりｐ形高濃度シ
リコン層１１を形成する（図７（ａ））。

【０００９】さらに、このｐ形高濃度シリコン層１１の
上に、図７（ｂ）に示されるように、エピタキシャル成
長により、活性層となる低濃度シリコン層（活性層）１
２を形成して活性層側ウェハ１５とする。その後、活性
層側ウェハ１５と支持ウェハ１３とを、図７（ｃ）に示
されるように張り合わせる。この場合、支持ウェハ１３
は、シリコンウェハ１６の表面をシリコン酸化膜１７で
覆った構造になっている。

【００１０】つぎに、ＫＯＨ（水酸化カリウム）液や、
ＥＰＷ（Ethlenediamine Pyrocatechol Water：エチレ
ンジアミンピロカテコール水）液等を用いてシリコンの
選択エッチングを行う。この選択エッチングに用いられ
るエッチング液は、シリコン中に含まれる不純物濃度に
よってエッチングに選択性が生じ、不純物濃度が高いほ
どエッチング速度は遅くなり、シリコン中の不純物濃度
が６×１０¹⁹／ｃｍ³ 以上ではシリコンはほとんどエッ
チングされない特性を持っている。

【００１１】この選択エッチングを行うとき、支持ウェ
ハ１３は、その表面がシリコン酸化膜（熱酸化膜）１７
で覆われているのでエッチングされることなく、活性層
側ウェハ１５のシリコンのみがエッチングされることに
なる。すなわち、低濃度シリコンウェハ１０のエッチン
グが進み、ｐ形高濃度シリコン層１１が露出したところ
でエッチングはストップする。この状態は、図７（ｄ）
に示される。

【００１２】次に、先に用いたＫＯＨやＥＰＷ液とは逆
の特性を持つエッチング液、つまり不純物濃度が高いほ
どエッチング速度が速くなるような１−３−８エッチン
グ液〔ＨＦ（フッ化水素）：ＨＮＯ₃ （硝酸）：ＣＨ₃
ＣＯＯＨ（酢酸）＝１：３：８の混酸〕を用いてｐ形高
濃度シリコン層１１をエッチングする。このようにエッ
チングすると、図７（ｅ）に示されるように、支持ウェ
ハ１３上、換言すれば、絶縁膜（シリコン酸化膜１７）
上に、低濃度シリコン層（活性層）１２を形成すること
ができる。しかし、このダブルエッチ法は、薄膜エピタ
キシャル技術という高度な技術が必要であり、また逆特
性の選択エッチングを２回も行うため、形成されたシリ
コン薄膜の均一性が悪くなるという欠点がある。

【００１３】また、シングルエッチストップ法を用いた
薄膜ＳＯＩ基板を製造する他の方法として、図８に示さ
れる方法がある。この方法は、まず、活性層を形成する
低濃度シリコンウェハ１０に、イオン注入法あるいは拡
散法により、ｐ形高濃度シリコン層１１を形成して、活
性層側ウェハ１５を形成する（図８（ａ））。つぎに、
この活性層側ウェハ１５のｐ形高濃度シリコン層１１
と、シリコンウェハ１６を熱酸化してシリコン酸化膜１
７をその表面に形成した支持ウェハ１３とを貼り合わせ
る（図８（ｂ））。

【００１４】つぎに、図８（ｃ）に示されるように、Ｋ
ＯＨ液あるいはＥＰＷ液で活性層側の低濃度シリコンウ
ェハ１０側を選択エッチングする。つぎに、ｐ形高濃度
シリコン層１１が、すべて酸化膜に変わらないように酸
化条件を制御しながら、ｐ形高濃度シリコン層１１の一
部を酸化する。すると、シリコンと酸化膜の偏析係数の
違いにより、高濃度ｐ形シリコン中のボロン（Ｂ）は、
形成されたシリコン酸化膜１８側へ吸い出される。そし
て、残ったｐ形高濃度シリコン層１１中の不純物濃度は
酸化前に比べ低下し、低・中濃度シリコン層１９が形成
される（図８（ｄ））。

【００１５】そして、シリコン酸化膜１８を除去する
と、図８（ｅ）に示されるように、支持ウェハ１３のシ
リコン酸化膜１７上に、低・中濃度シリコン層１９が形
成された薄膜ＳＯＩ基板が得られる。以下の表１に、酸
化条件と残ったシリコン膜１９の膜厚と、そのシリコン
膜中のボロン濃度の関係を示す(K.Imai:J.J.A.P.vol 3
0,No.6(1991),p.1154)。表１中のボロン濃度は、まず選
択エッチングによって高濃度ｐ形シリコン層の膜厚を
０．５μｍにし、つぎに、酸化雰囲気中で高濃度ｐ形シ
リコン層を酸化し、形成された酸化膜をＨＦ等によって
エッチング除去した時に、絶縁膜上に残ったシリコン膜
中のボロン濃度をＳＩＭＳ(secondary Ion Mass Spectr
oscopy)分析によって求めたものである。

【００１６】

【００１７】シリコン膜１９の厚さを０．０９μｍにま
で薄くしたときに、不純物濃度はおおよそ４×１０¹⁷／
ｃｍ³ にまで低下し、デバイス作製可能な値にまで不純
物濃度は低下する。しかし、シリコン膜１９の厚さが
０．２μｍでは、ボロン濃度は２×１０¹⁸／ｃｍ³ と高
く、この濃度ではシリコン膜１９中にデバイスの作製は
難しい。

【００１８】このエッチストップと酸化の組合せ方法に
よれば、選択エッチングは１回で済むため、ダブルエッ
チストップ法に比べてシリコン膜厚の均一性は向上す
る。そして、最終シリコン膜厚を選択エッチング後の酸
化反応により制御できるので膜厚の制御性が良く、０．
１μｍ以下のシリコン膜を用いたデバイスには適用可能
である。しかし、０．１μｍ以上の膜厚のシリコン層を
必要とするデバイスには適用できないなど、ＳＯＩ基板
の適用範囲が狭くなるという問題があった。

【００１９】

【発明が解決しようとする課題】上述したように、従来
の一般的な貼り合わせによるＳＯＩ基板の製造方法にお
いては、現状の研磨技術ではＳＯＩ層を１μｍ以下の膜
厚にはできないという問題があった。また、ダブルエッ
チストップ法を用いた貼り合わせによるＳＯＩ基板の製
造方法は、薄膜エピタキシャル技術という高度な技術が
必要であり、また逆特性の選択エッチングを２回も行う
必要があるため、形成されるシリコン薄膜の均一性が悪
くなるという問題があった。

【００２０】また、シングルエッチストップ法と酸化法
との組み合わせによるＳＯＩ基板の製造方法は、前述し
たように、選択エッチングが１回で済むので膜厚の均一
性は向上する。そして、最終のシリコン膜厚は、選択エ
ッチング後の酸化反応によって制御できるため膜厚の制
御性は良く、０．１μｍ以下のシリコン膜を用いたデバ
イスにも適用可能である。しかし、０．１μｍ以上の膜
厚のシリコン層を必要とするデバイスには適用できず、
ＳＯＩ基板の適用範囲が狭くなるという問題があった。

【００２１】この発明は、以上のような問題点を解消す
るためになされたものであり、ＳＯＩ基板のＳＯＩ層
を、膜厚の均一性が広い膜厚範囲において良好で、高品
質の低濃度単結晶シリコンとすることを目的とする。

【００２２】

【課題を解決するための手段】この発明のＳＯＩ基板の
製造方法では、まず、所望の導電形不純物を第１不純物
濃度で有する第１の半導体基板の一面に、第１不純物濃
度より高い第２不純物濃度で所望の導電形不純物を有す
る半導体層を形成する。ついで、第１の半導体基板の半
導体層の表面を、絶縁膜で覆われた第２の半導体基板に
接着する。次に、半導体層の形成されていない側の面か
ら第１の半導体基板を削っていって半導体層を露出す
る。そして、半導体層の接着された第２の半導体基板を
還元性雰囲気中，または，真空中で加熱して、半導体層
の不純物濃度を低減するようにした。このため、所望の
厚さとした半導体層が制御性良く形成され、不純物濃度
が低下されるので、素子を形成する活性層として用いる
ことができる。また、発明のＳＯＩ基板の製造方法で
は、半導体層の形成されていない側の面から第１の半導
体基板を削っていって半導体層を露出し、その半導体基
板の表面の自然酸化膜を除去した後、不活性ガス雰囲気
中で加熱することにより、半導体層の不純物濃度を低減
するようにした。このため、絶縁膜を昇華することな
く、所望の厚さとした半導体層が制御性良く形成され、
素子を形成する活性層として用いることができる。

【００２３】

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。なお、以下の説明において、これま
でに説明した従来のものと同じものについては、図中、
従来と同じ符号を用いて説明することにする。まず、図
１の実施の形態において、活性層を形成する１０¹⁵〜１
０¹⁶ｃｍ^-3程度の不純物濃度の低濃度シリコンウェハ１
０に、イオン注入法あるいは拡散法により５ｘ１０¹⁹程
度の不純物濃度としたｐ形高濃度シリコン層１１を形成
して活性層側ウェハ１５を得る。

【００２４】この場合、用いる基板の導電形は、ｎ形あ
るいはｐ形のいずれでも構わないが、ｐ形の不純物とし
てボロンを用いる場合には、ｐ形高濃度シリコン層１１
のボロン濃度は、５×１０¹⁹ｃｍ^-3以上が望ましい。た
とえば、選択エッチング時にＥＰＷ液を用いた場合、文
献（N. F. Raley, Y. Sugiyama, and T. Van Duzer, J.
Electrochem. Soc. vol. 131, No.1, p161.）によれ
ば、シリコン中のボロン濃度が２×１０¹⁹ｃｍ^-3以上に
なると、シリコンエッチングレートが低下し始める。そ
して、シリコン中のボロン濃度が５×１０¹⁹ｃｍ^-3にな
るとエッチングレートは約１／２５に低下し、７×１０
¹⁹ｃｍ^-3になるとエッチングレートは１／１００に低下
する。

【００２５】このことから、ｐ形高濃度シリコン層１１
のエッチレートが低い程エッチストップ効果が高く、エ
ッチング後に露出するｐ形高濃度シリコン層１１の膜厚
均一性は向上する。この高濃度にボロンを導入したｐ形
高濃度シリコン層１１が、最終的にデバイス形成層にな
るので、この膜厚が不均一だと、形成したＬＳＩ性能も
ばらつき、ＬＳＩ製造歩留まりの低下を招く。したがっ
て、ＥＰＷ液を用いる場合は、ｐ形高濃度シリコン層１
１のボロン濃度は５×１０¹⁹ｃｍ^-3以上であることが望
ましい。なお、今後、ボロン濃度がより低濃度でもエッ
チングの選択比が高くなるような新たなエッチング液が
見いだされたならば、当然ボロン濃度を下げることが可
能である。

【００２６】つぎに、図１（ｂ）に示すように、この活
性層側ウェハ１５と、シリコンウェハ１６の表面を熱酸
化することでシリコン酸化膜１７を形成した支持ウェハ
１３とを貼り合わせる。この場合のシリコン酸化膜１７
の厚さは、０．１〜１μｍである。この張り合わせの
後、接着強度を高めるために熱処理を行う。この熱処理
は、ｐ形高濃度層中の不純物の再拡散がおきないよう
に、９００〜１０００℃で行う。つぎに、ＫＯＨ液ある
いはＥＰＷ液等の濃度差エッチング液で、活性層側ウェ
ハ１５の低濃度シリコンウェハ１０を、張り合わせ面か
ら離れた面から選択エッチングする（削っていく）。

【００２７】この選択エッチングは、ｐ形高濃度シリコ
ン層１１までであり、このｐ形高濃度シリコン層１１に
達すると、このｐ形高濃度シリコン層１１はそれまでの
低濃度シリコンウェハ１０とはその組成（不純物濃度）
が異なるため、エッチングが止まる（図１（ｃ））。こ
のときのエッチング液の温度は、１００〜１１０℃で行
われる。このときの低濃度シリコンウェハ１０のエッチ
ングレートは０．６〜０．７μｍ／分である。ここで、
選択エッチング時間の短縮するために、あらかじめ活性
層側の低濃度シリコンウェハ１０を機械的に除去して厚
さを薄くしてから、選択エッチングを行ってもよい。こ
の、機械的に除去する方法としては、研削あるいは研磨
のような手法がある。

【００２８】つぎに、還元性雰囲気のもとで熱処理を行
う。そうすると、熱処理中に、ｐ形高濃度シリコン層１
１中の不純物は、ｐ形高濃度シリコン層１１の表面から
大気中へ拡散する。その結果、ｐ形高濃度シリコン層１
１中の不純物は減少し、ｐ形高濃度シリコン層１１は低
濃度シリコン層２１へと変わる（図１（ｄ））。

【００２９】ここで、還元性雰囲気中の熱処理効果を説
明する。まず、図２は、ＥＰＷ液によるエッチングスト
ップ後の、膜厚が０．５μｍのｐ形高濃度シリコン層１
１中のボロン濃度〔原子数／ｃｍ³ 〕と深さ〔μｍ〕の
関係を示すものである。ボロンの濃度は、２次イオン質
量（ＳＩＭＳ）分析により求めた。次に、そのｐ形高濃
度シリコン層１１を、水素雰囲気（還元雰囲気）中で１
１００℃、１時間、熱処理を行うと、図３に示すように
なる。図３もボロン濃度〔原子数／ｃｍ³ 〕と深さ〔μ
ｍ〕の関係を示している。図３からわかるように、水素
雰囲気中の熱処理によって、シリコン膜中のボロン濃度
は３．０×１０¹⁸／ｃｍ³ となり、図２に示す熱処理前
に比べ、ボロン濃度は約１／２０に減少している。

【００３０】そして、膜厚０．２μｍのｐ形高濃度シリ
コン層１１について、上記と同様に水素雰囲気中で１１
００℃、１時間の熱処理を行うと、図４に示すようにな
る。図４も、図２，３と同様に、ボロン濃度〔原子数／
ｃｍ³ 〕と深さ〔μｍ〕の関係を示している。図４から
明らかなように、ボロン濃度の低下はさらに顕著とな
り、シリコン膜１１中のボロン濃度は１．６×１０¹⁷／
ｃｍ³ に低減し、熱処理前に比べボロン濃度は約１／４
００に激減している。

【００３１】この実施の形態では、熱処理時間を１時間
としたが、熱処理時間をさらに長くすれば、ボロン濃度
の低減はさらに進むことは容易に推測できる。そして、
上記熱処理によりシリコン膜の結晶性、膜厚の均一性が
損なわれることはない。また、ここで用いられる還元性
雰囲気は、必ずしも還元性ガス１００％である必要はな
い。シリコン膜表面に形成される自然酸化膜が除去さ
れ、所期の目的が達成できる程度の濃度とした還元性ガ
スが不活性ガス中に含まれる、混合ガスを用いた雰囲気
でも良い。

【００３２】つぎに、不活性ガスのみで熱処理を行った
場合のボロン濃度〔原子数／ｃｍ³〕と深さ〔μｍ〕の
関係を図５に示す。ここでは、熱処理条件は窒素
（Ｎ₂）雰囲気中、１１００℃、１時間とした。図５に
示される特性から、熱処理によるボロン濃度の低減は１
０％程度にとどまっている。これは、以下に示す理由に
よる。すなわち、窒素１００％雰囲気にしても、熱処理
装置内に被熱処理材を装填する時に装置内に巻き込んだ
空気によって、熱処理のごく初期段階にシリコン表面に
酸化膜が形成される。そして、この酸化膜がシリコン膜
中のボロン（Ｂ）の大気中への拡散を妨げてしまい、上
述した図５に示すような結果となる。

【００３３】ここで、不活性ガスの中に還元性ガスが含
まれていることにより、シリコン膜上に形成されたシリ
コン酸化膜は還元反応によって除去され、シリコン面が
露出する。そして、そのシリコン膜表面からボロンの大
気拡散が進行する。すなわち、このことからも、熱処理
時の雰囲気中の還元性ガスが重要であることはいうまで
もない。このように、還元性雰囲気中で加熱処理するこ
とは、生産性の点からも効率の良い製造方法であり、簡
便な装置を用いて容易に行うことができ、量産性に優れ
た方法である。

【００３４】また、真空中での熱処理においても還元性
雰囲気中と同一の効果が得られる。加熱機構を備えた真
空装置の中に、図１（ｃ）までの工程で製造した基板を
入れ、十分に真空度が上がった後、基板を加熱する。す
ると、ｐ形高濃度シリコン層１１中のボロンは真空中へ
拡散し、ｐ形高濃度シリコン層１１中のボロン濃度は減
少し、ｐ形高濃度シリコン層１１は低濃度シリコン層２
１〔図１（ｄ）〕へと変化する。

【００３５】なお、真空装置の真空到達能力は高ければ
高いほどよい。低真空で試料加熱を行うと、真空排気を
しているといえども装置内の残留酸素や水分によって基
板表面が酸化されてボロンの真空中への拡散が妨げら
れ、ｐ形高濃度シリコン層１１中のボロン濃度は減少し
ない。この真空中で熱処理を行う方法は、前述したよう
に還元性雰囲気で熱処理を行う場合よりも生産性の点で
劣る。しかし、ＳＯＩ層に欠陥が生じた場合にはその影
響を小さく押さえることができる。

【００３６】たとえば、ＳＯＩ層に結晶欠陥があり、こ
の欠陥が埋め込み酸化層にまで到達している場合、還元
性雰囲気で熱処理を行うと、還元性雰囲気が結晶欠陥を
通って埋め込み酸化膜まで達し、還元反応によって酸化
膜が消失し、ＳＯＩ構造が破壊される。しかし、真空中
で熱処理した場合には、このＳＯＩ構造の破壊が抑制さ
れる。また、前述した還元性雰囲気で熱処理を行う場
合、還元反応が顕著なときには、結晶欠陥部分が目視で
穴があいたように見え、製品価値が低減する。これに対
して、真空中で熱処理を行う場合には、結晶欠陥が存在
しても薄膜ＳＯＩ構造に影響を与えることがなく、その
影響を僅少にすることができる。

【００３７】また、図１で示した実施の形態において、
以下に示すようにして、低濃度シリコン層２１を形成す
るようにしても良い。まず、図１（ｂ）に示されるよう
に、低濃度シリコンウェハ１０のｐ形高濃度シリコン層
１１と、絶縁膜１４で覆われた支持ウェハ１３を接着し
た後、ｐ形高濃度シリコン層１１の形成されていない側
の表面から低濃度シリコンウェハ１０をエッチングして
ｐ形高濃度シリコン層１１を露出する。この後、ｐ形高
濃度シリコン層１１の表面に付着した図示されない自然
酸化膜を、たとえば還元性雰囲気中で加熱することによ
り除去する。

【００３８】この後、処理雰囲気を還元性ガスから不活
性ガスへ切り換え、支持ウェハ１３を不活性ガス雰囲気
中で加熱することにより、図１（ｄ）に示されるように
ｐ形高濃度シリコン層１１の不純物濃度を低減して低濃
度シリコン層２１を形成する。このようにすれば、埋め
込み酸化膜の昇華（消失）を防ぐことができ、かつコス
ト低減も図れる。

【００３９】また、この実施の形態において、還元性ガ
ス雰囲気または不活性ガス雰囲気中での熱処理工程の後
に、酸化性雰囲気中でＳＯＩ層を酸化し、その酸化膜を
除去し、さらに低濃度シリコン層２１の不純物濃度の低
減を行うようにしてもよい。このようにすれば、熱処理
による外方拡散だけの作用により所定の不純物濃度に低
減するだけでなく、その後の酸化処理によるボロン等の
吸い出し効果も併用し、ＳＯＩ層の不純物濃度を一層低
減することができる。

【００４０】例えば、図４で説明した試料を１０００℃
で１時間酸化し、これによって形成された酸化膜を除去
すると、厚さ０．１μｍのＳＯＩ層が得られる。このＳ
ＯＩ層中の不純物濃度は、４ｘ１０¹⁶ｃｍ^-3となり、酸
化前の１／４に低減している。また、エッチストップ法
で形成したＳＯＩ層表面は荒れているので、この表面を
酸化して生成した酸化膜を除去することにより、ＳＯＩ
層の表面の平坦性を約１桁以上向上することが可能とな
る。

【００４１】

【発明の効果】以上説明したように、この発明によれ
ば、基板表面に形成した基板より高い濃度とした半導体
層の不純物濃度を、還元性雰囲気中または真空中で加熱
して低減するようにした。このため、不純物濃度の差を
利用した選択エッチングにより形成した高濃度シリコン
膜を利用して、結晶性，膜厚均一性が良好で、かつデバ
イス製造可能な低濃度薄膜シリコン膜を有するＳＯＩ構
造の基板を製造することができる。また、その半導体層
を露出させた後、不活性ガス中で加熱することで、その
不純物濃度を低減するようにしたので、絶縁膜を昇華さ
せることなく、低濃度薄膜シリコン膜を有するＳＯＩ構
造の基板を製造することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態で例示したＳＯＩ基板の
製造過程を示す工程図である。

【図２】本発明の実施の形態で例示した選択エッチン
グ後のシリコン膜中のボロン濃度と深さの関係を示すグ
ラフである。

【図３】本発明の実施の形態で例示した選択エッチン
グ後に還元性雰囲気中で熱処理を行った場合のボロン濃
度と深さの関係を示すグラフである。

【図４】本発明の実施の形態で例示した選択エッチン
グ後に還元性雰囲気中で熱処理を行った場合のボロン濃
度と深さの関係を示すグラフである。

【図５】本発明の実施の形態で例示した選択エッチン
グ後に窒素雰囲気中で熱処理を行った場合のボロン濃度
と深さの関係を示すグラフである。

【図６】従来の一般的な貼り合わせによるＳＯＩ基板
の製造過程を示す工程図である。

【図７】従来のダブルエッチストップ法を用いたＳＯ
Ｉ基板の製造過程を示す工程図である。

【図８】従来のシングルエッチストップ法と酸化法を
用いたＳＯＩ基板の製造過程を示す工程図である。

【符号の説明】

１０…低濃度シリコンウェハ、１１…ｐ形高濃度シリコ
ン層、１３…支持ウェハ、１５…活性層側ウェハ、１６
…シリコンウェハ、１７…シリコン酸化膜、２１…低濃
度シリコン層。

Claims

【特許請求の範囲】

【請求項１】所望の導電形不純物を第１不純物濃度で
有する第１の半導体基板の一面に、前記第１不純物濃度
より高い第２不純物濃度で前記所望の導電形不純物を有
する半導体層を形成する工程と、前記第１の半導体基板の前記半導体層の表面を、絶縁膜
で覆われた第２の半導体基板に接着する工程と、前記半導体層の形成されていない側の面から第１の半導
体基板を削っていって前記半導体層を露出する工程と、前記半導体層の接着された前記第２の半導体基板を還元
性雰囲気中で加熱して、前記半導体層の不純物濃度を低
減する熱処理工程とを少なくとも備えたことを特徴とす
るＳＯＩ基板の製造方法。
【請求項２】請求項１記載のＳＯＩ基板の製造方法に
おいて、前記熱処理工程の後に、酸化性雰囲気中で前記ＳＯＩ基
板を酸化して酸化膜を形成する工程と、この酸化膜を除去する工程と、前記半導体層の不純物濃度の低減を行う工程とを有する
ことを特徴とするＳＯＩ基板の製造方法。
【請求項３】請求項１または２記載のＳＯＩ基板の製
造方法において、前記半導体層を露出する工程は、前記第１の半導体基板
を研磨した後エッチングする工程であることを特徴とす
るＳＯＩ基板の製造方法。
【請求項４】請求項１〜３いずれか１項記載のＳＯＩ
基板の製造方法において、前記熱処理工程は、半導体基板を真空中で加熱すること
を特徴とするＳＯＩ基板の製造方法。
【請求項５】請求項１〜４いずれか１項記載のＳＯＩ
基板の製造方法において、前記所望の導電形不純物は、ｐ形不純物であることを特
徴とするＳＯＩ基板の製造方法。
【請求項６】請求項１〜５いずれか１項記載のＳＯＩ
基板の製造方法において、前記ｐ形不純物は、ボロンであることを特徴とするＳＯ
Ｉ基板の製造方法。
【請求項７】所望の導電形不純物を第１不純物濃度で
有する第１の半導体基板の一面に、前記第１不純物濃度
より高い第２不純物濃度で前記ｐ形不純物を有する半導
体層を形成する工程と、前記第１の半導体基板の前記半導体層の表面を、絶縁膜
で覆われた第２の半導体基板に接着する工程と、前記半導体層の形成されていない側の面から第１の半導
体基板を削っていって前記半導体層を露出する工程と、前記半導体基板の表面の自然酸化膜を除去する工程と、前記半導体基板を不活性ガス雰囲気中で加熱することに
より、前記半導体層の不純物濃度を低減する工程とを少
なくとも含むことを特徴とするＳＯＩ基板の製造方法。
【請求項８】請求項７記載のＳＯＩ基板の製造方法に
おいて、前記自然酸化膜を除去する工程は、還元性ガスを含む不
活性ガス雰囲気によって行われることを特徴とするＳＯ
Ｉ基板の製造方法。
【請求項９】請求項７または８記載のＳＯＩ基板の製
造方法において、前記不活性雰囲気中での熱処理工程の後に、酸化性雰囲
気中でＳＯＩ基板を酸化して酸化膜を形成する工程と、前記酸化膜を除去する工程と、前記半導体層の不純物濃度の低減を行う工程とを少なく
とも含むことを特徴とするＳＯＩ基板の製造方法。