JP2005311199A - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP2005311199A
JP2005311199A JP2004128803A JP2004128803A JP2005311199A JP 2005311199 A JP2005311199 A JP 2005311199A JP 2004128803 A JP2004128803 A JP 2004128803A JP 2004128803 A JP2004128803 A JP 2004128803A JP 2005311199 A JP2005311199 A JP 2005311199A
Authority
JP
Japan
Prior art keywords
substrate
layer
manufacturing
semiconductor substrate
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004128803A
Other languages
English (en)
Other versions
JP2005311199A5 (ja
Inventor
Shuji Torihashi
修治 鳥觜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004128803A priority Critical patent/JP2005311199A/ja
Priority to US11/110,666 priority patent/US20050239267A1/en
Publication of JP2005311199A publication Critical patent/JP2005311199A/ja
Publication of JP2005311199A5 publication Critical patent/JP2005311199A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

【課題】 基板に含まれる金属不純物を低減すること。
【解決手段】
基板の製造方法は、少なくとも表面に絶縁体2を有する第1の基板1に第2の基板3を結合した結合基板5を準備する工程と、結合基板5の表面に金属不純物を捕獲するためのゲッタリング層4を形成し複合基板5’を作製する工程と、複合基板5’を熱処理する工程と、複合基板5’からゲッタリング層4を除去する工程と、を含むことを特徴とする。
【選択図】 図1

Description

本発明は、基板の製造方法に関し、特に、絶縁層上に単結晶シリコン層を形成した基板の製造方法に関する。
以前から、SOI基板を作製するための研究が行われているが、近年においては、SIMOXと呼ばれる酸素イオン注入法と基板結合法とが、主なSOI半導体基板の作成法として知られている。
酸素イオン注入法は、シリコン単結晶基板中に酸素イオンをイオン注入することによって、酸化シリコン層を形成するために1300度以上の高温熱処理を行うことによりSOI構造を形成する方法である。イオン注入される酸素イオンは1×1018 ions/cm以上であり、その後、酸化シリコン層を形成するために1300度以上の高温熱処理を行うことが必要となる。
基板結合法は、半導体基板と絶縁体を有する半導体基板とを結合して結合基板を形成した後、この結合基板を熱処理することによって、SOI構造を形成する方法である。結合時の熱処理は300℃〜1000℃近辺もしくはそれ以上の温度域で行われる。さらに、デバイス形成領域を薄膜化するために、半導体基板を所望の厚さに加工する必要があり、そのためには、研磨、研削、選択エッチング、イオン注入層での分離又はウォータージェット法による薄膜化が必要となる。半導体基板を所望の厚さに加工した後、場合によっては、再度、300℃〜1200℃程度の熱処理が行われる。
また、薄膜化の際の加工により、半導体基板表面の表面粗さは、従来用いられている半導体基板のものと比較して大きくなりがちである。そのため、研磨又は特許文献1に記載されているような熱処理による平坦化が行われている。
特開平5−218053号公報 特開平8−116038号公報 特開平8−293589号公報 特開平6−163862号公報 特開平8−316442号公報
従来のSOI基板作製方法では、1回もしくは複数回の高温熱処理を行う必要がある。高温での熱処理では、使用する雰囲気ガス、熱処理炉の構成部材等からの金属汚染が問題となる。そのために、熱処理中の金属汚染を低減することは困難であり、また、金属汚染の低減が可能であったとしても、使用する雰囲気ガスを高純度に保つために、高価な精製装置を用いるか、或いは、高価な高純度石英材料若しくは高純度炭化珪素材料等を多く用いなければならず、半導体基板を安価に作製することが困難であるという問題がある。
通常、シリコン単結晶基板中の金属不純物を低減する方法として、基板中にゲッタリングサイトを形成して金属不純物を捕獲する方法が用いられる。ゲッタリングする手法として、そのゲッタリングする部位により、エクストリンシックゲッタリング(EG)法とイントリンシックゲッタリング(IG)法とに大別される。EG法は、シリコン単結晶基板の裏面に多結晶シリコン膜をCVD法等により形成したり、リン等の不純物の高濃度層をを拡散若しくはイオン注入によって形成したりすることにより、ゲッタリング層を作製する方法である。一方、IG法は、シリコン単結晶基板中に存在する酸素を、所定の温度で熱処理を行うことにより、シリコン単結晶基板中に酸素を析出させ、この析出に伴い酸素析出物もしくは積層欠陥等の微少欠陥を導入することにより、シリコン単結晶基板内部にゲッタリング層を作製する方法である。一般に、IG法はEG法に比べて、金属不純物のゲッタリング効果が高いと言われている。
また、SOI半導体基板においても、シリコン単結晶基板と同様にして、IG法及びEG法の適応例がある。EG法の一例としては、SOI半導体基板裏面に高濃度リン拡散層を形成する方法(特許文献2を参照)、IG法の一例としては、SOI半導体基板内部に酸素析出物と転位を導入する方法(特許文献3を参照)が挙げられる。また、SOI半導体基板に特有の金属不純物のゲッタリング法としては、SOI半導体基板の活性層と絶縁層との界面にゲッタリング層を形成する方法(特許文献4を参照)又は絶縁層と支持基板の界面にゲッタリング層を形成する方法(特許文献5を参照)等の方法が開示されている。
しかし、結合SOI半導体基板の製造工程において、金属不純物のゲッタリング層を形成すると、その製造過程での金属汚染がゲッタリング層にゲッタリングされたままの状態で、半導体デバイス製造工程へと持ち込まれることになる。また、半導体デバイス製造における熱処理工程において、その熱処理の温度によっては、ゲッタリング層にゲッタリングされた金属汚染が、再度SOI半導体基板中に拡散して、SOI半導体基板を逆汚染し、半導体デバイス製造歩留まりを低下させる原因となりうる。
本発明は、上記の問題点に鑑みてなされたものであり、基板に含まれる金属不純物を低減することを目的とする。
本発明の第1の側面は、基板の製造方法に係り、少なくとも表面に絶縁体を有する第1の基板に第2の基板を結合した結合基板を準備する工程と、前記結合基板の表面に金属不純物を捕獲するためのゲッタリング層を形成し複合基板を作製する工程と、前記複合基板を熱処理する工程と、前記複合基板から前記ゲッタリング層を除去する工程と、を含むことを特徴とする。
本発明の第2の側面は、基板の製造方法に係り、少なくとも表面に絶縁体を有する第1の基板と表面に金属不純物を捕獲するためのゲッタリング層が形成された第2の基板とを準備する工程と、その表面に前記ゲッタリング層が配置されるように前記第1の基板と前記第2の基板とを結合して複合基板を作製する工程と、前記複合基板を熱処理する工程と、前記複合基板から前記ゲッタリング層を除去する工程と、を含むことを特徴とする。
本発明によれば、基板に含まれる金属不純物を低減することができる。
[第1の実施形態]
図1は、本発明の好適な第1の実施形態に係る基板の製造方法を示す図である。
以下、本発明の好適な第1の実施形態に係る基板の製造方法として、SOI基板等の基板の製造方法を例示的に説明する。図1は、本発明の好適な実施の形態に係る基板の製造方法を説明する図である。
まず、図1(a)に示す工程では、第1の半導体基板(支持基板)1を準備する。第1の半導体基板1としては、Si、Ge、SiGe、SiC、C、GaAs、GaN、AlGaAs、InGaAs、InP及びInAsSi等を含む基板、これらの基板上に絶縁体を形成した基板、石英等の光透過性の基板並びにサファイヤ等が好適である。
次いで、図1(b)に示す工程では、第1の半導体基板(支持基板)1の上に絶縁層2を形成する。絶縁層2の絶縁体材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化イットリウム、酸化ガドリニウム、酸化ランタン、酸化ジルコニウム、及びこれらの混合物ガラス等が好適である。絶縁層2は、例えば、第1の半導体基板1の表面を酸化させたり、CVD法又はPVD法により絶縁体物質を堆積させたりすることにより形成され得る。なお、第1の半導体基板1又は第2の半導体基板3が表面に絶縁体を含む場合には、図1(b)に示す工程を省略してもよい。
次いで、図1(c)に示す工程では、第2の半導体基板3を準備する。第2の半導体基板3としては、Si、Ge、SiGe、SiC、C、GaAs、GaN、AlGaAs、InGaAs、InP及びInAs等を含む基板又はこれらの基板上に絶縁体を形成した基板が好適である。しかし、第2の半導体基板3は、貼り合わせ(結合)に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図1(d)に示す工程では、第1の半導体基板1と第2の半導体基板3とを、第2の半導体基板3と絶縁層2とが面するように室温で密着させて結合基板5を作成する。なお、絶縁層2は、上記のように第1の半導体基板1に形成しても良いし、第2の半導体基板3上に形成しても良く、両者に形成しても良く、結果として、第1の半導体基板1と第2の半導体基板3を密着させた際に、図1(d)に示す状態になれば良い。また、第1の半導体基板1と第2の半導体基板2とが完全に密着した後、両者の結合を強固にする処理を実施することが好ましい。この処理に加えて、或いは、この処理に代えて、陽極接合処理、加圧処理及び接着剤による接合処理の少なくとも1つを実施してもよい。
次いで、図1(e)に示す工程では、活性層となる第2の半導体基板3側の露出面に、その内部の金属不純物を捕獲するゲッタリングサイトを含むゲッタリング層4を形成し複合基板5’を作製する。ゲッタリング層4は、例えば、(1)半導体基板の表面に多結晶シリコン膜、非晶質シリコン膜、窒化シリコン膜又はこれらの組み合わせをCVD(化学気相成長)法等を用いて形成すること、(2)半導体基板内にP、B、As等の不純物を熱拡散させること、(3)半導体基板にP、B、As、C、Si、O、Ar等をイオン注入すること、(4)半導体基板の表面にレーザ照射を行うこと、等によって形成されうる。さらに、ゲッタリング層4を形成した複合基板5’に対して、結合を強固にする熱処理を行う。この熱処理温度は、300℃以上前記半導体基板の融点以下であればよい。また、この熱処理によって、複合基板5’中の金属不純物が拡散して、ゲッタリング層4のゲッタリングサイトに金属不純物が捕獲される。ゲッタリング層4に金属不純物が拡散させるために行われる熱処理は、好適には、上記の結合を強固にする熱処理と実質的に同一の工程で行われることが望ましく、更に好適には、この熱処理を同一装置で行うことが望ましい。
次いで、図1(f)に示す工程では、複合基板5’の第2の半導体基板3側の露出面に形成されたゲッタリング層4を除去し、更に活性層となる第2の半導体基板3を所望の厚さまで除去する。この除去工程としては、例えば、フッ酸を含む混酸若しくはアルカリ溶液によるウエットエッチング加工、ドライエッチング加工、遊離砥粒を用いたメカノケミカル研磨加工、固定砥粒を用いた研削加工、イオン注入により形成されたイオン注入層での分離加工若しくは特開平11−005064号に示されるウォータージェット法による分離加工等が挙げられる。これによって、図1(e)に示す工程において熱処理で使用される雰囲気ガスや熱処理炉の構成部材等から複合基板5’に付着した若しくは混入した金属不純物を取り除くことができる。その結果、この後の半導体デバイス製造工程における熱処理によって、ゲッタリング層に捕獲された金属不純物が、再度SOI半導体基板中に拡散し、SOI半導体基板を逆汚染することを防止することができる。
次いで、図1(g)に示す工程では、複合基板5’の表面を平滑化する。この平滑化は、例えば、還元性雰囲気、不活性ガス雰囲気又は両者の混合ガス雰囲気中で、高温熱処理を行うことによって実現される。このような雰囲気としては、例えば、還元性雰囲気としては水素ガスを含む雰囲気を、不活性ガス雰囲気としては水素ガス含む雰囲気を用いることができる。この高温熱処理の温度は、800℃〜1300℃の範囲内であることが望ましい。
なお、本実施形態では、結合基板5を形成した後にゲッタリング層4を形成したが、これに限定されず、結合基板5を形成する前にゲッタリング層4を形成してもよい。この場合、予め第2の半導体基板3にゲッタリング層を形成しておくことも可能である。
以上のように、本実施形態によれば、ゲッタリング層とその下層の半導体基板とを続けて除去することによって、本来の半導体基板の除去工程に新たな工程を付加することなく、結合工程及び結合基板の熱処理までに半導体基板に付着又は混入した金属不純物を効果的に除去することができる。
[第2の実施形態]
図2は、本発明の好適な第2の実施形態に係る基板の製造方法を示す図である。
以下、本発明の好適な第2の実施形態に係る基板の製造方法として、SOI基板等の基板の製造方法を例示的に説明する。図1は、本発明の好適な実施の形態に係る基板の製造方法を説明する図である。図2において、図1と同様の構成要素には、同じ参照番号を付している。
まず、図2(a)〜図2(d)に示す工程は、第1の実施形態に係る基板の製造方法における図1(a)〜図1(d)に示す工程と同様である。
次いで、図2(e)に示す工程では、支持基板である第1の半導体基板1側の露出面に、その内部の金属不純物を捕獲するゲッタリングサイトを有するゲッタリング層4を形成し複合基板5’’を作製する。本実施形態は、複合基板5’’の第1の半導体基板1側の露出面にゲッタリング層4を形成する点で、第2の半導体基板3側の露出面にゲッタリング層4を形成する第1の実施形態とは相違する。その他のゲッタリング層4の材料及び形成方法については、第1の実施形態で示したものと同様である。次いで、第1の実施形態と同様に、ゲッタリング層4を形成した複合基板5’’に対して、結合を強固とする熱処理を行う。この熱処理温度は、300℃以上前記半導体基板の融点以下であればよい。また、この熱処理によって、複合基板5’’中の金属不純物が拡散して、ゲッタリング層4のゲッタリングサイトに金属不純物が捕獲される。
次いで、図2(f)に示す工程では、活性層となる第2の半導体基板3を所望の厚さまで除去する。この除去工程については、図1(f)で示したものと同様にして実現され得る。
次いで、図2(g)に示す工程では、第1の半導体基板1側の露出面に形成されたゲッタリング層4を除去する。この除去工程については、図2(f)と同様にして実現され得る。
これによって、図2(e)に示す工程において熱処理で使用される雰囲気ガスや熱処理炉の構成部材等から複合基板5’’に付着した若しくは混入した金属不純物を取り除くことができる。したがって、この後の半導体デバイス製造工程における熱処理によって、ゲッタリング層に捕獲された金属不純物が、再度SOI半導体基板中に拡散し、SOI半導体基板を逆汚染することを防止することができる。
次いで、図2(h)に示す工程では、複合基板5’’の第1の半導体基板3側の表面を平滑化する。この平滑化については、図1(g)で示したものと同様にして実現され得る。
以上のように、本実施形態によれば、活性層となる第2の半導体基板を除去した後にゲッタリング層を除去することによって、第2の半導体基板の除去工程までに半導体基板に付着又は混入した金属不純物を効果的に除去することができる。
[第3の実施形態]
図3は、本発明の好適な第3の実施形態に係る基板の製造方法を示す図である。
以下、本発明の好適な第3の実施形態に係る基板の製造方法として、SOI基板等の基板の製造方法を例示的に説明する。図3は、本発明の好適な実施の形態に係る基板の製造方法を説明する図である。図3において、図1、図2と同様の構成要素には、同じ参照番号を付している。
まず、図3(a)〜図3(d)に示す工程は、第1の実施形態に係る基板の製造方法における図1(a)〜図1(d)に示す工程と同様である。
次いで、図3(e)に示す工程では、活性層となる第2の半導体基板3側の表面及び支持基板である第1の半導体基板1側の露出面に、その内部の金属不純物を捕獲するゲッタリングサイトを有するゲッタリング層4、4’をそれぞれ形成し複合基板5’’’を作製する。本実施形態は、第1の半導体基板1及び第2の半導体基板3の各々の表面にゲッタリング層4、4’を形成する点で、第2の半導体基板3側の露出面にゲッタリング層4を形成する第1の実施形態及び第1の半導体基板1側の露出面にゲッタリング層4を形成する第2の実施形態とは相違する。その他のゲッタリング層4、4’の材料及び形成方法は、第1、第2の実施形態と同様である。この後、第1、第2の実施形態と同様に、ゲッタリング層4、4’を形成した複合基板5’’’に対して、結合を強固とする熱処理を行う。この熱処理温度は、300℃以上前記半導体基板の融点以下であればよい。また、この熱処理によって、複合基板5’’’中の金属不純物が拡散して、ゲッタリング層4、4’のゲッタリングサイトに金属不純物が捕獲される。本実施形態では、複合基板5’’’の表面の両側にゲッタリング層4、4’が形成されているため、より多くの金属不純物を捕獲することができる。
次いで、図3(f)に示す工程では、複合基板5’’’の第2の半導体基板3側の露出面に形成されたゲッタリング層4を除去し、更に活性層となる第2の半導体基板3を所望の厚さまで除去する。この除去工程については、図1(f)で示したものと同様にして実現され得る。
次いで、図3(g)に示す工程では、上記ゲッタリング層4と同様にして、複合基板5’’’の第1の半導体基板1側の露出面に形成されたゲッタリング層4’を除去する。
このように図3(f)及び図3(g)に示す工程でゲッタリング層4、4’を除去することによって、図3(e)に示す工程において熱処理で使用される雰囲気ガスや熱処理炉の構成部材等から複合基板5’’’に付着した若しくは混入した金属不純物を取り除くことができる。したがって、この後の半導体デバイス製造工程における熱処理によって、ゲッタリング層に捕獲された金属不純物が、再度SOI半導体基板中に拡散し、SOI半導体基板を逆汚染することを防止することができる。また、本実施形態では、複合基板5’’’の表面の両側にゲッタリング層4、4’が形成されることによって、より多くの金属不純物がゲッタリング層4、4’で捕獲されているため、ゲッタリング層4、4’の両方を除去することによって、より多くの金属不純物を取り除くことができる。
次いで、図3(h)に示す工程では、複合基板5’’’の第1の半導体基板3側の表面を平滑化する。この平滑化については、図1(g)で示したものと同様にして実現され得る。
以上のように、本実施形態によれば、結合基板の両側の表面にゲッタリング層を形成することによって、金属不純物の除去能力を向上させることができる。
[第4の実施形態]
図4は、本発明の好適な第4の実施形態に係る基板の製造方法を示す図である。
以下、本発明の好適な第4の実施形態に係る基板の製造方法として、SOI基板等の基板の製造方法を例示的に説明する。図4は、本発明の好適な実施の形態に係る基板の製造方法を説明する図である。図4において、図1〜図3と同様の構成要素には、同じ参照番号を付している。
まず、図4(a)〜図4(d)に示す工程は、第1の実施形態に係る基板の製造方法における図1(a)〜図1(d)に示す工程と同様である。
次いで、図4(e)に示す工程では、結合基板5に対して、結合を強固とする熱処理を行う。この熱処理温度は、300℃以上前記半導体基板の融点以下であればよい。
次いで、図4(f)に示す工程では、活性層となる第2の半導体基板3を所望の厚さまで除去する。この除去工程については、図1(f)で示したものと同様にして実現され得る。
次いで、図4(g)に示す工程では、支持基板である第1の半導体基板1側の露出面に、その内部の金属不純物を捕獲するゲッタリングサイトを有するゲッタリング層4を形成し複合基板5’’’’を作製する。本実施形態は、第2の半導体基板3を所望の厚さまで除去した後にゲッタリング層4を形成する点で、第1〜第3の実施形態とは相違する。その他のゲッタリング層4の材料及び形成方法については、第1〜第3の実施形態と同様である。
次いで、図4(h)に示す工程では、複合基板5’’’’に熱処理を施す。この熱処理によって、複合基板5’’’’の第1の半導体基板3側の表面が平滑化される。この平滑化については、図1(g)で示したものと同様にして実現され得る。また、この熱処理によって、再度SOI半導体基板中の金属不純物が拡散し、ゲッタリング層4のゲッタリングサイトに金属不純物が捕獲される。
次いで、図4(i)に示す工程では、複合基板5’’’’の第1の半導体基板1側の露出面に形成されたゲッタリング層4を除去する。ゲッタリング層4の除去方法は、第1〜第3の実施形態に示したものと同様である。
これによって、図4(h)に示す工程において熱処理で使用される雰囲気ガスや熱処理炉の構成部材等から結合基板5に付着した若しくは混入した金属不純物を取り除くことができる。したがって、この後の半導体デバイス製造工程における熱処理によってゲッタリング層に捕獲された金属不純物が、再度SOI半導体基板中に拡散し、SOI半導体基板を逆汚染することを防止することができる。
以上のように、本実施形態によれば、支持基板となる第1の半導体基板の表面を平滑化した後にゲッタリング層を除去することによって、第1の半導体基板の表面を平滑化するまでに半導体基板に付着又は混入した金属不純物を効果的に除去することができる。
したがって、第1〜第4の実施形態によれば、高温での熱処理工程での雰囲気ガス及び熱処理炉の構成部材等からの金属汚染を低減することができる。その結果、使用する雰囲気ガスを高純度に保つために高価な精製装置、高価な高純度石英材料及び高純度炭化珪素材料等を多く用いることなく、半導体基板を安価に作製し、提供することができる。
[応用例]
次に、本発明の好適な第1〜第4の実施形態に係る基板製造方法を利用した結合SOI基板の製造プロセスを応用例として説明する。
図5は、本発明の好適な第1〜第4の実施形態に係る基板製造方法を利用した結合SOI基板の製造プロセスを示す図である。図5において、図1と同様の構成要素には、同じ参照番号を付している。
まず、図5(a)に示す工程では、第1の基板(seed wafer)10を形成するための単結晶Si基板11を用意して、上記の陽極化成装置を利用して、その主表面上に分離層としての多孔質Si層12を形成する。多孔質Si層12は、例えば、電解液(化成液)中で単結晶Si基板11に陽極化成処理(陽極処理)を施すことによって形成することができる。
ここで、電解液としては、例えば、弗化水素を含む溶液、弗化水素及びエタノールを含む溶液、弗化水素及びイソプロピルアルコールを含む溶液等が好適である。より具体的な例を挙げると、電解液としては、例えば、HF水溶液(HF濃度=49wt%)とエタノールを体積比2:1で混合した混合液が好適である。
また、多孔質Si層12を互いに多孔度の異なる2層以上の層からなる多層構造としてもよい。ここで、多層構造の多孔質Si層12は、表面側に第1の多孔度を有する第1の多孔質Si層、その下に、第1の多孔度より大きい第2の多孔度を有する第2の多孔質Si層を含むことが好ましい。このような多層構造を採用することにより、後の非多孔質層13の形成工程において、第1の多孔質Si層上に、欠陥等の少ない非多孔質層13を形成することができると共に、後の分離工程において、所望の位置で結合基板を分離することができる。ここで、第1の多孔度としては、10%〜30%が好ましく、15%〜25%が更に好ましい。また、第2の多孔度としては、35%〜70%が好ましく、40%〜60%が更に好ましい。
電解質溶液として上記の混合液(HF濃度が49wt%の弗化水素酸:エタノール=2:1)を利用する場合は、例えば、電流密度8mA/cm、処理時間5〜11minの条件で第1層(表面側)を生成し、次いで、電流密度23〜33mA/cm、処理時間80sec〜2minの条件で第2層(内部側)を生成することが好ましい。
次いで、図5(b)に示す工程の第1段階では、多孔質Si層12上に第1の非多孔質層13を形成する。第1の非多孔質層13としては、単結晶Si層、多結晶Si層、非晶質Si層等のSi層、Ge層、SiGe層、SiC層、C層、GaAs層、GaN層、AlGaAs層、InGaAs層、InP層、InAs層等が好適である。
次いで、図5(b)に示す工程の第2段階では、第1の非多孔質層13の上に第2の非多孔質層としてSiO層(絶縁層)14を形成する。これにより第1の基板10が得られる。SiO層14は、例えば、O/H雰囲気、1100℃、10〜33minの条件で生成され得る。
次いで、図5(c)に示す工程の第1段階では、第2の基板(handle wafer)20を準備し、第1の基板10と第2の基板20とを、第2の基板20と絶縁層14とが面するように室温で密着させて結合基板30を作成する。
なお、絶縁層14は、上記のように単結晶Si層13側に形成しても良いし、第2の基板20上に形成しても良く、両者に形成しても良く、結果として、第1の基板と第2の基板を密着させた際に、図5(c)に示す状態になれば良い。しかしながら、上記のように、絶縁層14を活性層となる第1の非多孔質層(例えば、単結晶Si層)13側に形成することにより、第1の基板10と第2の基板20との結合の界面を活性層から遠ざけることができるため、より高品位のSOI基板等の半導体基板を得ることができる。
第2の基板20としては、Si基板、Si基板上にSiO層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第2の基板20は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図5(c)に示す工程の第2段階では、結合基板30の第2の基板3側の露出面に、その内部の金属不純物を捕獲するゲッタリングサイトを有するゲッタリング層4’’’を形成し複合基板50を作製する。ゲッタリング層4’’’の形成工程については、図1(e)と同様にして実現され得る。
さらに、基板10、20が完全に密着した後、両者の結合を強固にする処理を実施することが好ましい。この熱処理温度は、300℃以上前記半導体基板の融点以下であればよい。この処理の一例としては、例えば、1)N雰囲気、1100℃、10minの条件で熱処理を実施し、2)O/H雰囲気、1100℃、50〜100minの条件で熱処理(酸化処理)を実施する処理が好適である。この処理に加えて、或いは、この処理に代えて、陽極接合処理及び/又は加圧処理を実施してもよい。この熱処理によって、結合基板30中の金属不純物が拡散して、ゲッタリング層4’’’のゲッタリングサイトに金属不純物が捕獲される。このゲッタリング層4’’’を形成する際に行われる熱処理は、好適には、基板10、20の結合を強固にする処理と実質的に同一の工程で行われることが望ましく、更に好適には、この熱処理を同一装置で行うことが望ましい。
次いで、図5(d)に示す工程の第1段階では、複合基板50を機械的強度が脆弱な多孔質層12の部分で分離する。この分離方法としては、各種の方法を採用しうるが、例えば、流体を多孔質層12に打ち込む方法、或いは、流体により多孔質層12に静圧を印加する方法など、流体を利用する方法が好ましい。
この分離工程により、第1の基板10の移設層(非多孔質層13、絶縁層14)が第2の基板20上に移設される。なお、第1の基板10の多孔質層12上に非多孔質層13のみを形成する場合の移設層は、非多孔質層13のみである。
次いで、図5(d)に示す工程の第2段階では、ゲッタリング層4’’’を除去する。この除去工程としては、例えば、フッ酸を含む混酸若しくはアルカリ溶液によるウエットエッチング加工、ドライエッチング加工、遊離砥粒を用いたメカノケミカル研磨加工、固定砥粒を用いた研削加工、イオン注入により形成されたイオン注入層での分離加工若しくは特開平11−005064号に示されるウォータージェット法による分離加工等が挙げられる。
これによって、図5(c)に示す工程において熱処理で使用される雰囲気ガスや熱処理炉の構成部材等から結合基板30又は複合基板50に付着した若しくは混入した金属不純物を取り除くことができる。したがって、この後の半導体デバイス製造工程における熱処理によって、ゲッタリング層に捕獲された金属不純物が、再度SOI半導体基板中に拡散し、SOI半導体基板を逆汚染することを防止することができる。
図5(e)に示す工程では、分離後の第2の基板20上の多孔質層12”をエッチング等により選択的に除去する。これにより、絶縁層14上に非多孔質層13を有する基板が得られる。例えば、非多孔質層13が半導体層である場合、このような半導体層は、SOI層(SemiconductorOn Insulator 又は Silicon On Insulator)と呼ばれ、また、このようなSOI層を有する基板は、SOI基板と呼ばれる。
更に、分離後の第1の基板10’の単結晶Si基板11上の多孔質層12’をエッチング等により選択的に除去する。このようにして得られる単結晶Si基板11は、再び第1の基板10を形成するための基板又は第2の基板20として利用され得る。
なお、本応用例では、ゲッタリング層4’’’を第2の基板20側に形成したが、これに限定されず、第1の基板10側に形成してもよいし、第1、第2の基板10、20の両方の表面に形成してもよい。また、ゲッタリング層4’’’を形成する工程及び除去する工程は、本応用例で示したものに限定されず、これらの工程の様々な変更や修正が可能である。
以下に本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
図1は、第1の実施例を示す図である。第1の半導体基板(支持基板)1として、直径8インチ、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハを準備し(図1(a)に対応)、1000℃の温度で45分の熱酸化をして、第1の半導体基板1の表面に200nmのSiO層2を形成した(図1(b)に対応)。次いで、第2の半導体基板3として、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハ3を準備し(図1(c)に対応)、第1の半導体基板1と結合して(図1(d)に対応)、結合用の熱処理炉に導入し、第2の半導体基板3の裏面に1×1020atoms/cmの濃度のリンをガス拡散させた後、1100℃の温度で1時間の熱処理を行うと同時にリン高濃度拡散層4を得た(図1(e)に対応)。その後、第2の半導体基板3の裏面側から、研削により、結合した2枚の半導体基板の厚さを730μmまで薄くし(図1(f)に対応)、さらに、水素ガスを含む雰囲気中において、1100℃の温度で、1時間の熱処理を行った(図1(g)に対応)。実施例1によれば、半導体基板中の金属不純物を効果的に除去することができた。
図2は第2の実施例を示す図である。第1の半導体基板(支持基板)1として、直径8インチ、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハ1を準備し(図2(a)に対応)、1000℃の温度で45分の熱酸化をして、第1の半導体基板1の表面に200nmのSiO層2を形成した(図2(b)に対応)。次いで、第2の半導体基板3として、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハ3を準備し(図2(c)に対応)、第1の半導体基板1と結合して(図2(d)に対応)、結合用の熱処理炉に導入し、第1の半導体基板1の裏面に1×1015atoms/cmの濃度のリンをイオン注入した後、1100℃の温度で1時間の熱処理を行うと同時にリン高濃度拡散層4を得た(図2(e)に対応)。その後、第2の半導体基板3の裏面側から、研削により、結合した2枚の半導体基板の厚さを730μmまで薄くし(図2(f)に対応)、第1の半導体基板1の裏面に形成したリン高濃度拡散層をKOH溶液を用いて除去し(図2(g)に対応)、さらに、水素ガスを含む雰囲気中において、1100℃の温度で、1時間の熱処理を行った(図2(h)に対応)。実施例2によれば、第2の半導体基板3の裏面側から研削するまでの半導体基板中の金属不純物を効果的に除去することができた。
図3は第3の実施例を示す図である。第1の半導体基板(支持基板)1として、直径8インチ、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハ1を準備し(図3(a)に対応)、1000℃の温度で45分の熱酸化をして、第1の半導体基板1の表面に200nmのSiO層2を形成した(図3(b)に対応)。次いで、第2の半導体基板3として、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハ3を準備し(図3(c)に対応)、第1の半導体基板1と結合して(図3(d)に対応)、結合用の熱処理炉に導入し、第1の半導体基板1及び第2の半導体基板3の裏面に1×1020atoms/cm3の濃度のリンをガス拡散させた後、1100℃の温度で1時間の熱処理を行うと同時にリン高濃度拡散層4、4’を得た(図2(e)に対応)。その後、第2の半導体基板3の裏面側から、研削により、結合した2枚の半導体基板の厚さを730μmまで薄くし(図2(f)に対応)、さらに、第1の半導体基板1の裏面に形成したリン高濃度拡散層4’をKOH溶液を用いて除去した(図2(g)に対応)。次いで、水素ガスを含む雰囲気中において、1100℃の温度で、1時間の熱処理を行った(図2(h)に対応)。実施例3によれば、基板の両側から金属不純物を更に効果的に除去することができた。
図4は第4の実施例を示す図である。第1の半導体基板(支持基板)1として、直径8インチ、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハ1を準備し(図4(a)に対応)、1000℃の温度で45分の熱酸化をして、第1の半導体基板1の表面に200nmのSiO層2を形成した(図4(b)に対応)。次いで、第2の半導体基板3として、結晶方位(100)、厚さ725μmの単結晶シリコンウェーハ3を準備し(図4(c)に対応)、第1の半導体基板1と結合して(図4(d)に対応)、結合用の熱処理炉に導入し、1100℃の温度で1時間の熱処理を行った(図4(e)に対応)。その後、第2の半導体基板3の裏面側から、研削により、結合した2枚の半導体基板の厚さを730μmまで薄くし(図4(f)に対応)、第1の半導体基板1の裏面に1×1015atoms/cmの濃度のリンをイオン注入し、1000℃の温度で1時間の熱処理を行ってリン高濃度拡散層4を得た(図4(g)に対応)。さらに、水素ガスを含む雰囲気中において、1100℃の温度で、1時間の熱処理を行った後(図4(h)に対応)、第1の半導体基板1の裏面に形成したリン高濃度拡散層をKOH溶液を用いて除去した(図4(i)に対応)。実施例4によれば、水素ガスを含む雰囲気中で熱処理を行うまでの半導体基中の金属不純物を効果的に除去することができた。
本発明の好適な第1の実施形態に係る基板の製造方法を示す図である。 本発明の好適な第2の実施形態に係る基板の製造方法を示す図である。 本発明の好適な第3の実施形態に係る基板の製造方法を示す図である。 本発明の好適な第4の実施形態に係る基板の製造方法を示す図である。 第1〜4の実施形態に係る基板の製造方法の応用例を示す図である。
符号の説明
1 第1の半導体基板
2 絶縁層
3 第2の半導体基板
4 ゲッタリング層
5 結合基板
5’ 複合基板

Claims (15)

  1. 少なくとも表面に絶縁体を有する第1の基板に第2の基板を結合した結合基板を準備する工程と、
    前記結合基板の表面に金属不純物を捕獲するためのゲッタリング層を形成し複合基板を作製する工程と、
    前記複合基板を熱処理する工程と、
    前記複合基板から前記ゲッタリング層を除去する工程と、
    を含むことを特徴とする基板の製造方法。
  2. 前記ゲッタリング層を形成する工程では、前記結合基板の前記第2の基板側の露出面に前記ゲッタリング層を形成することを特徴とする請求項1に記載の基板の製造方法。
  3. 前記ゲッタリング層を除去する工程の後に、前記第2の基板を所望の厚さまで除去する工程を更に含むことを特徴とする請求項2に記載の基板の製造方法。
  4. 前記ゲッタリング層を形成する工程では、前記結合基板の前記第1の基板側の露出面に前記ゲッタリング層を形成することを特徴とする請求項1に記載の基板の製造方法。
  5. 前記ゲッタリング層を形成する工程では、前記結合基板の前記第1、第2の基板側の露出面にそれぞれ前記ゲッタリング層を形成することを特徴とする請求項1に記載の基板の製造方法。
  6. 前記ゲッタリング層を除去する工程では、前記複合基板の前記第2の基板側の露出面に形成された前記ゲッタリング層を除去することを特徴とする請求項5に記載の基板の製造方法。
  7. 前記ゲッタリング層を除去する工程の後に、前記第2の基板を所望の厚さまで除去する工程を更に含むことを特徴とする請求項6に記載の基板の製造方法。
  8. 前記第2の基板を所望の厚さまで除去する工程の後に、前記複合基板の前記第1の基板側の露出面に形成された前記ゲッタリング層を除去する工程を更に含むことを特徴とする請求項7に記載の基板の製造方法。
  9. 前記ゲッタリング層を除去する工程の後に、さらに、還元性雰囲気、不活性ガス雰囲気又は両者の混合ガス雰囲気中で、前記複合基板に熱処理を施す工程を含むことを特徴とする請求項1乃至請求項8のいずれか1項に記載の基板の製造方法。
  10. 前記結合基板を準備する工程の後で且つ前記ゲッタリング層を形成する工程の前に、該結合基板に熱処理を施す工程を含むことを特徴とする請求項1に記載の基板の製造方法。
  11. 前記熱処理を施す工程の後で且つ前記ゲッタリング層を形成する工程の前に、さらに、前記結合基板に含まれる前記第2の基板の表面を所望の厚さまで除去する工程を含むことを特徴とする請求項10に記載の基板の製造方法。
  12. 前記ゲッタリング層を形成する工程の後で且つ前記前記ゲッタリング層を除去する工程の前に、還元性雰囲気、不活性ガス雰囲気又は両者の混合ガス雰囲気中で、前記複合基板に熱処理を施す工程を含むことを特徴とする請求項10又は請求項11に記載の基板の製造方法。
  13. 前記結合基板を準備する工程では、前記第1の基板に多孔質層を形成し、更に前記多孔質層の上に移設層を形成し、これにより第1の基板を作製し、該第1の基板と第2の基板とを結合して、結合基板を作製し、
    当該製造方法は、前記熱処理する工程の後に、さらに、前記複合基板を前記多孔質層の部分で分離する工程を含むことを特徴とする請求項1乃至請求項12のいずれか1項に記載の基板の製造方法。
  14. 少なくとも表面に絶縁体を有する第1の基板と表面に金属不純物を捕獲するためのゲッタリング層が形成された第2の基板とを準備する工程と、
    その表面に前記ゲッタリング層が配置されるように前記第1の基板と前記第2の基板とを結合して複合基板を作製する工程と、
    前記複合基板を熱処理する工程と、
    前記複合基板から前記ゲッタリング層を除去する工程と、
    を含むことを特徴とする基板の製造方法。
  15. 前記準備する工程では、前記第1の基板に多孔質層を形成し、更に前記多孔質層の上に移設層を形成し、これにより第1の基板を作製し、
    当該製造方法は、前記熱処理する工程の後に、さらに、前記複合基板を前記多孔質層の部分で分離する工程を含むことを特徴とする請求項14に記載の基板の製造方法。
JP2004128803A 2004-04-23 2004-04-23 基板の製造方法 Withdrawn JP2005311199A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004128803A JP2005311199A (ja) 2004-04-23 2004-04-23 基板の製造方法
US11/110,666 US20050239267A1 (en) 2004-04-23 2005-04-21 Substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004128803A JP2005311199A (ja) 2004-04-23 2004-04-23 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005311199A true JP2005311199A (ja) 2005-11-04
JP2005311199A5 JP2005311199A5 (ja) 2007-01-18

Family

ID=35137022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004128803A Withdrawn JP2005311199A (ja) 2004-04-23 2004-04-23 基板の製造方法

Country Status (2)

Country Link
US (1) US20050239267A1 (ja)
JP (1) JP2005311199A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007322298A (ja) * 2006-06-02 2007-12-13 Dainippon Printing Co Ltd 加速度センサおよびその製造方法
JP2008060220A (ja) * 2006-08-30 2008-03-13 Disco Abrasive Syst Ltd ゲッタリング層形成装置
JP2009033123A (ja) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Soi基板の作製方法および半導体装置の作製方法
JP2010018513A (ja) * 2008-07-09 2010-01-28 Commissariat A L'energie Atomique 結晶性シリコン基板の精製方法および太陽電池の製造プロセス
WO2012063774A1 (ja) * 2010-11-12 2012-05-18 住友電気工業株式会社 Iii族窒化物複合基板
KR20130069935A (ko) * 2011-12-19 2013-06-27 주식회사 엘지실트론 웨이퍼 제조 방법
KR20210156817A (ko) * 2018-11-30 2021-12-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무금속 soi 웨이퍼의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177828B2 (en) * 2011-02-10 2015-11-03 Micron Technology, Inc. External gettering method and device
CN100437899C (zh) * 2006-01-27 2008-11-26 台湾积体电路制造股份有限公司 减少制程环境内的杂质的装置及其方法
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
JP2010508676A (ja) * 2006-11-02 2010-03-18 アイメック 半導体デバイス層からの不純物の除去
US9281197B2 (en) * 2008-10-16 2016-03-08 Sumco Corporation Epitaxial substrate for solid-state imaging device with gettering sink, semiconductor device, back illuminated solid-state imaging device and manufacturing method thereof
DE102009051009A1 (de) * 2009-10-28 2011-05-05 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe aus einkristallinem Silizium
US8846500B2 (en) * 2010-12-13 2014-09-30 Semiconductor Components Industries, Llc Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith
JP2015032690A (ja) * 2013-08-02 2015-02-16 株式会社ディスコ 積層ウェーハの加工方法
WO2019052194A1 (zh) * 2017-09-13 2019-03-21 厦门三安光电有限公司 一种半导体元件的固晶方法及半导体元件
JP2022144977A (ja) * 2021-03-19 2022-10-03 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412255A (en) * 1981-02-23 1983-10-25 Optical Coating Laboratory, Inc. Transparent electromagnetic shield and method of manufacturing
US4910090A (en) * 1987-10-21 1990-03-20 Southwall Technologies, Inc. EMI/RFI shield for visual display terminals
EP0322720A3 (en) * 1987-12-25 1990-01-17 Asahi Glass Company Ltd. Electromagnetic wave shielding transparent body
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Soi基板構造及びその製造方法
JP2806277B2 (ja) * 1994-10-13 1998-09-30 日本電気株式会社 半導体装置及びその製造方法
US5827602A (en) * 1995-06-30 1998-10-27 Covalent Associates Incorporated Hydrophobic ionic liquids
JPH115064A (ja) * 1997-06-16 1999-01-12 Canon Inc 試料の分離装置及びその方法並びに基板の製造方法
US5897362A (en) * 1998-04-17 1999-04-27 Lucent Technologies Inc. Bonding silicon wafers
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6353220B1 (en) * 2000-02-01 2002-03-05 Raytheon Company Shielding of light transmitter/receiver against high-power radio-frequency radiation
US6376336B1 (en) * 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007322298A (ja) * 2006-06-02 2007-12-13 Dainippon Printing Co Ltd 加速度センサおよびその製造方法
JP2008060220A (ja) * 2006-08-30 2008-03-13 Disco Abrasive Syst Ltd ゲッタリング層形成装置
JP2009033123A (ja) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Soi基板の作製方法および半導体装置の作製方法
KR101478812B1 (ko) * 2007-06-27 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판의 제조방법 및 반도체장치의 제조방법
JP2010018513A (ja) * 2008-07-09 2010-01-28 Commissariat A L'energie Atomique 結晶性シリコン基板の精製方法および太陽電池の製造プロセス
WO2012063774A1 (ja) * 2010-11-12 2012-05-18 住友電気工業株式会社 Iii族窒化物複合基板
JP2012116741A (ja) * 2010-11-12 2012-06-21 Sumitomo Electric Ind Ltd Iii族窒化物複合基板
KR20130069935A (ko) * 2011-12-19 2013-06-27 주식회사 엘지실트론 웨이퍼 제조 방법
KR20210156817A (ko) * 2018-11-30 2021-12-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무금속 soi 웨이퍼의 제조 방법
KR102407399B1 (ko) 2018-11-30 2022-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무금속 soi 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
US20050239267A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
JP3352340B2 (ja) 半導体基体とその製造方法
US6294478B1 (en) Fabrication process for a semiconductor substrate
JP3214631B2 (ja) 半導体基体及びその作製方法
US20050239267A1 (en) Substrate manufacturing method
US6143628A (en) Semiconductor substrate and method of manufacturing the same
EP0843345B1 (en) Method of manufacturing a semiconductor article
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
EP1026729A2 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
US20030008477A1 (en) Smoothing method for cleaved films made using a release layer
JPH05275663A (ja) 半導体素子基体及びその作製方法
CA2220600C (en) Method of manufacturing semiconductor article
TW200411820A (en) Transfer of a thin layer from a wafer comprising a buffer layer
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2901031B2 (ja) 半導体基材及びその作製方法
JP2910001B2 (ja) 半導体基材及びその作製方法
JP2006173354A (ja) Soi基板の製造方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
JP3293767B2 (ja) 半導体部材の製造方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP3754818B2 (ja) 半導体基板の作製方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP2002118242A (ja) 半導体部材の製造方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061129

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080213