JP2007322298A - 加速度センサおよびその製造方法 - Google Patents
加速度センサおよびその製造方法 Download PDFInfo
- Publication number
- JP2007322298A JP2007322298A JP2006154226A JP2006154226A JP2007322298A JP 2007322298 A JP2007322298 A JP 2007322298A JP 2006154226 A JP2006154226 A JP 2006154226A JP 2006154226 A JP2006154226 A JP 2006154226A JP 2007322298 A JP2007322298 A JP 2007322298A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- acceleration sensor
- gettering
- opening
- sensor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】接合リーク電流の低減を図った加速度センサおよびその製造方法を提供する。
【解決手段】加速度センサが、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有し、かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、第２の半導体材料から構成され、ゲッタリング層を備え、かつ前記第１の構造体に積層して配置される第２の構造体と、前記接続部に配置されるピエゾ抵抗素子と、を具備する。
【選択図】図１
【解決手段】加速度センサが、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有し、かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、第２の半導体材料から構成され、ゲッタリング層を備え、かつ前記第１の構造体に積層して配置される第２の構造体と、前記接続部に配置されるピエゾ抵抗素子と、を具備する。
【選択図】図１
Description
本発明は、加速度を検出する加速度センサおよびその製造方法に関する。
半導体からなるトランスデューサ構造体を用い、ピエゾ抵抗素子で撓みを検出することで、加速度を測定する加速度センサの技術が開示されている（特許文献１参照）。
特開２００３−３２９７０２号公報
ここで、ピエゾ抵抗素子は、例えば、シリコン単結晶基板等の基板に、Ｐ型もしくはＮ型の不純物ドープ領域を形成することによって作製できる。
しかしながら、このＰＮ接合の界面付近に重金属等の金属不純物が取り込まれると、接合リーク電流が増大してしまい、加速度の正確な検出が困難となる可能性があることが判った。
上記に鑑み、本発明は接合リーク電流の低減を図った加速度センサおよびその製造方法を提供することを目的とする。
しかしながら、このＰＮ接合の界面付近に重金属等の金属不純物が取り込まれると、接合リーク電流が増大してしまい、加速度の正確な検出が困難となる可能性があることが判った。
上記に鑑み、本発明は接合リーク電流の低減を図った加速度センサおよびその製造方法を提供することを目的とする。
本発明の一態様に係る加速度センサは、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有し、かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、第２の半導体材料から構成され、ゲッタリング層を備え、かつ前記第１の構造体に積層して配置される第２の構造体と、前記接続部に配置されるピエゾ抵抗素子と、を具備することを特徴とする。
本発明の一態様に係る加速度センサの製造方法は、第１の半導体材料からなる第１の層、酸化物からなる第２の層、および第２の半導体材料からなり、かつ第１のゲッタリング層が形成されている第３の層が順に積層されてなる半導体基板の前記第１の層上に酸化膜を形成するステップと、前記酸化膜に前記第１の層が露出する第１の開口を形成するステップと、前記第１の開口により露出した第１の層の表面上に第２のゲッタリング層を形成するステップと、前記半導体基板を熱処理して前記第１及び第２のゲッタリング層内に金属不純物を捕捉するステップと、を有することを特徴とする。
本発明によれば、接合リーク電流の低減を図った加速度センサおよびその製造方法を提供できる。
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
図１は本発明の一実施形態に係る加速度センサ１００を表す斜視図である。また、図２は加速度センサ１００を分解した状態を表す分解斜視図である。図３は、加速度センサ１００の接続部（梁）上の配線を上面から見た状態を表す上面図である。図４は、加速度センサ１００を図３のＡ−Ａに沿って切断した状態を表す一部断面図である。なお、見やすさおよび図４との対応関係を考慮し、図１〜図３において配線の図示を限定している。
図１は本発明の一実施形態に係る加速度センサ１００を表す斜視図である。また、図２は加速度センサ１００を分解した状態を表す分解斜視図である。図３は、加速度センサ１００の接続部（梁）上の配線を上面から見た状態を表す上面図である。図４は、加速度センサ１００を図３のＡ−Ａに沿って切断した状態を表す一部断面図である。なお、見やすさおよび図４との対応関係を考慮し、図１〜図３において配線の図示を限定している。
加速度センサ１００は、互いに積層して配置される第１の構造体１１０、接合部１２０、第２の構造体１３０、および基体１４０を有する。なお、図２では、見やすさのために、接合部１２０の記載を省略している。
第１の構造体１１０、接合部１２０、第２の構造体１３０、基体１４０は、その外周が例えば、１ｍｍの辺の略正方形状であり、これらの高さはそれぞれ、例えば、３〜１２μｍ、０．５〜３μｍ、６００〜７２５μｍ、６００μｍである。
第１の構造体１１０、接合部１２０、第２の構造体１３０はそれぞれ、シリコン、酸化シリコン、第１のゲッタリング層１３５が形成されたシリコンから構成可能であり、シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ（Silicon On Insulator）基板を用いて製造可能である。また、基体１４０は、例えば、ガラス材料で構成できる。
第１の構造体１１０、接合部１２０、第２の構造体１３０、基体１４０は、その外周が例えば、１ｍｍの辺の略正方形状であり、これらの高さはそれぞれ、例えば、３〜１２μｍ、０．５〜３μｍ、６００〜７２５μｍ、６００μｍである。
第１の構造体１１０、接合部１２０、第２の構造体１３０はそれぞれ、シリコン、酸化シリコン、第１のゲッタリング層１３５が形成されたシリコンから構成可能であり、シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ（Silicon On Insulator）基板を用いて製造可能である。また、基体１４０は、例えば、ガラス材料で構成できる。
第１の構造体１１０は、外形が略正方形であり、固定部１１１、変位部１１２、接続部１１３から構成され、その上に配線構造１５０が配置される。第１の構造体１１０は、半導体材料の膜をエッチングして開口部１１５を形成することで、作成できる。
固定部１１１は、外周、内周（開口）が共に略正方形の枠形状の基板である。固定部１１１は、後述の台座１３１と形状が対応し、かつ接合部１２０によって台座１３１と接合される。
変位部１１２は、外周が略正方形の基板であり、固定部１１１の開口の中央近傍に配置される。
接続部（梁）１１３は略長方形の基板であり、固定部１１１と変位部１１２とを４方向（Ｘ正方向、Ｘ負方向、Ｙ正方向、Ｙ負方向）で接続する。
変位部１１２は、外周が略正方形の基板であり、固定部１１１の開口の中央近傍に配置される。
接続部（梁）１１３は略長方形の基板であり、固定部１１１と変位部１１２とを４方向（Ｘ正方向、Ｘ負方向、Ｙ正方向、Ｙ負方向）で接続する。
接続部１１３は、撓みが可能な梁として機能する。接続部１１３が撓むことで、変位部１１２が固定部１１１に対して変位可能である。具体的には、変位部１１２が固定部１１１に対して、Ｚ正方向、Ｚ負方向に直線的に変位する。また、変位部１１２は、固定部１１１に対してＸ軸およびＹ軸を回転軸とする正負の回転が可能である。即ち、ここでいう「変位」には、移動および回転（Ｚ軸方向での移動、Ｘ、Ｙ軸での回転）の双方を含めることができる。
変位部１１２の変位（移動および回転）を検知することで、Ｘ、Ｙ、Ｚの３軸方向の加速度を測定することができる。
接続部１１３上に、１２個のピエゾ抵抗素子Ｒ（Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４）が配置されている。このピエゾ抵抗素子Ｒは、抵抗の変化として接続部１１３の撓み（あるいは、歪み）、ひいては変位部１１２の変位を検出するためのものである。なお、この詳細は後述する。
接続部１１３上に、１２個のピエゾ抵抗素子Ｒ（Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４）が配置されている。このピエゾ抵抗素子Ｒは、抵抗の変化として接続部１１３の撓み（あるいは、歪み）、ひいては変位部１１２の変位を検出するためのものである。なお、この詳細は後述する。
第１の構造体１１０上に配線構造１５０が配置される。
配線構造１５０は、絶縁層１５１、配線層１５２、保護層１５３の層構造をなす。
絶縁層１５１は、第１の構造体１１０と配線層１５２とを分離するための層である。絶縁層１５１には、ピエゾ抵抗素子Ｒと配線層１５２とを電気的に接続するためのコンタクトホール（開口）１５４が形成される。このコンタクトホール１５４には、層間接続導体１５５が配置される。
配線構造１５０は、絶縁層１５１、配線層１５２、保護層１５３の層構造をなす。
絶縁層１５１は、第１の構造体１１０と配線層１５２とを分離するための層である。絶縁層１５１には、ピエゾ抵抗素子Ｒと配線層１５２とを電気的に接続するためのコンタクトホール（開口）１５４が形成される。このコンタクトホール１５４には、層間接続導体１５５が配置される。
配線層１５２には、配線１５６、およびボンディングパッド１５７のパターンが配置される。配線１５６は、層間接続導体１５５を介して、ピエゾ抵抗素子Ｒとボンディングパッド１５７とを電気的に接続する。
ボンディングパッド１５７は、加速度センサ１００と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
層間接続導体１５５、配線１５６、およびボンディングパッド１５７は、同一の材料、例えば、Ｎｄを含有するＡｌからなる。これらが同一の材料からなるのは、この材料を堆積してパターニングすることで、形成されるためである。
ボンディングパッド１５７は、加速度センサ１００と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
層間接続導体１５５、配線１５６、およびボンディングパッド１５７は、同一の材料、例えば、Ｎｄを含有するＡｌからなる。これらが同一の材料からなるのは、この材料を堆積してパターニングすることで、形成されるためである。
この材料をＮｄ含有Ａｌとしているのは、層間接続導体１５５、配線１５６にヒロックが発生することを防止するためである。後述のように、ピエゾ抵抗素子Ｒと層間接続導体１５５とをオーム性接触（オーミックコンタクト）させるため、層間接続導体１５５がアニール（加熱処理）される。このアニールによって層間接続導体１５５、配線１５６にヒロックが発生し、ピエゾ抵抗素子Ｒとボンディングパッド１５７間の電気的接続が不良となるおそれがある。第１、第２の構造体１１０、１３０の作成時に、配線１５６のヒロックが原因で配線１５６に断線等の欠陥が生じる可能性がある。
ＡｌにＮｄを含有させることで（１．５〜１０ａｔ％）、層間接続導体１５５、配線１５６へのヒロックの発生を防止し、接続信頼性を向上できる。
ＡｌにＮｄを含有させることで（１．５〜１０ａｔ％）、層間接続導体１５５、配線１５６へのヒロックの発生を防止し、接続信頼性を向上できる。
保護層１５３は、配線層１５２を外界から保護するための一種の絶縁層である。ボンディングパッド１５７と対応して、保護層１５３にパッド開口１５８が形成される。外部回路等とボンディングパッド１５７との接続のためである。
第２の構造体１３０は、外形が略正方形であり、台座１３１および重量部１３２（１３２a〜１３２ｅ）、突出部１３４から構成され、第１のゲッタリング層１３５を備えている。第２の構造体１３０は、半導体材料の基板をエッチングして開口部１３３を形成することで、作成可能である。なお、台座１３１と、重量部１３２とは、互いに高さがほぼ等しく、また開口部１３３によって分離され、相対的に移動可能である。
台座１３１は、外周、内周（開口部１３３）が共に略正方形の枠形状の基板である。台座１３１は固定部１１１と対応した形状を有し、接合部１２０によって固定部１１１に接続される。
重量部１３２は、質量を有し、加速度によって力を受ける重錘、あるいは作用体として機能する。即ち、加速度が印加されると、重量部１３２の重心に力が作用する。
重量部１３２は、略直方体形状の重量部１３２a〜１３２ｅに区分される。中心に配置された重量部１３２aに４方向から重量部１３２ｂ〜１３２ｅが接続され、全体として一体的に変位（移動、回転）が可能となっている。即ち、重量部１３２aは、重量部１３２ｂ〜１３２ｅを接続する接続部として機能する。
重量部１３２は、質量を有し、加速度によって力を受ける重錘、あるいは作用体として機能する。即ち、加速度が印加されると、重量部１３２の重心に力が作用する。
重量部１３２は、略直方体形状の重量部１３２a〜１３２ｅに区分される。中心に配置された重量部１３２aに４方向から重量部１３２ｂ〜１３２ｅが接続され、全体として一体的に変位（移動、回転）が可能となっている。即ち、重量部１３２aは、重量部１３２ｂ〜１３２ｅを接続する接続部として機能する。
重量部１３２ａは、変位部１１２と対応する略正方形の断面形状を有し、接合部１２０によって変位部１１２と接合される。この結果、重量部１３２に加わった加速度に応じて変位部１１２が変位し、その結果、加速度の測定が可能となる。
重量部１３２ｂ〜１３２ｅはそれぞれ、第１の構造体１１０の開口部１１５に対応して配置される。重量部１３２が変位したときに重量部１３２ｂ〜１３２ｅが接続部１１３に接触しないようにするためである（重量部１３２ｂ〜１３２ｅが接続部１１３に接触すると、加速度の検出が阻害される）。
重量部１３２ａ〜１３２ｅによって、重量部１３２を構成しているのは、加速度センサ１００の小型化と高感度化の両立を図るためである。加速度センサ１００を小型化（小容量化）すると、重量部１３２の容量も小さくなり、その質量が小さくなることから、加速度に対する感度も低下する。接続部１１３の撓みを阻害しないように重量部１３２ｂ〜１３２ｅを分散配置することで、重量部１３２の質量を確保している。この結果、加速度センサ１００の小型化と高感度化の両立が図られる。
突出部１３４は、重量部１３２と基体１４０との間に間隙（ギャップ）を確保し、重量部１３２の変位を可能にするためのものである。
突出部１３４は、台座１３１と一体的に構成され、外周、内周が共に略正方形の枠形状の基板である。突出部１３４の外周は、台座１３１の外周と一致し、突出部１３４の内周は、台座１３１の内周より大きい。
突出部１３４は、台座１３１と一体的に構成され、外周、内周が共に略正方形の枠形状の基板である。突出部１３４の外周は、台座１３１の外周と一致し、突出部１３４の内周は、台座１３１の内周より大きい。
第１のゲッタリング層１３５は、第２の構造体１３０に存在する重金属等の金属不純物を捕捉する層である。第１のゲッタリング層１３５は、第２の構造体１３０中の一部に形成されていても、第２の構造体１３０の全体に形成されていてもよいが、ゲッタリング能力の向上の観点から第２の構造体１３０の全体に形成されていることが好ましい。本実施の形態では、第１のゲッタリング層１３５は第２の構造体１３０の全体に形成されている。
ピエゾ抵抗素子Ｒと第一の構造体１１０を構成するシリコンとのＰＮ接合の界面付近にＦｅ、Ｃｕ等の不純物重金属が取り込まれると、接合リーク電流が増大してしまい、加速度の正確な検出が困難となる可能性がある。そのため、第１のゲッタリング層１３５は、主に加速度センサ１００の裏面からピエゾ抵抗素子Ｒの近傍への重金属汚染を防止し、リーク電流の低減を図ることができる。特に、Ｃｕは、高速拡散種であり、加速度センサ１００の裏面から接合部１２０等のＳｉＯ２層を通り抜けてピエゾ抵抗素子Ｒの近傍まで拡散することが十分可能なので、第１のゲッタリング層１３５による除去が有効である。
なお、後述する第２のゲッタリング層１５は、主に加速度センサ１００の表（おもて）面からピエゾ抵抗素子Ｒの近傍への重金属汚染を防止することができる。
なお、後述する第２のゲッタリング層１５は、主に加速度センサ１００の表（おもて）面からピエゾ抵抗素子Ｒの近傍への重金属汚染を防止することができる。
第１のゲッタリング層１３５としては、例えば、シリコンに不純物が含まれる不純物層、バルク微小欠陥（ＢＭＤ）層、第２の構造体１３０の裏面の機械的研磨によるダメージ層、第２の構造体１３０の裏面に形成される多結晶シリコン膜等が挙げられるが、不純物層、バルク微小欠陥（ＢＭＤ）層が好ましい。後述するように、第２の構造体１３０の裏面に位置する突出部１３４は、基体１４０と接合されるため、接合部分が平坦である必要があるからである。
第１のゲッタリング層１３５を構成する、シリコンに含まれる不純物としては、例えば、ボロン、リン等を挙げることができる。
不純物がボロンの場合には、第１のゲッタリング層１３５の抵抗率は、０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下が好ましく、０．００１Ω・ｃｍ以上０．０１Ω・ｃｍ以下がさらに好ましい。抵抗率が０．００１Ω・ｃｍ未満であると、ボロンの添加量が多くなり単結晶化が困難になるおそれがあり、抵抗率が０．１Ω・ｃｍを越えると、ゲッタリング能力が不十分になるおそれがある。本実施の形態では、第１のゲッタリング層１３５として、高濃度のボロンを含み、抵抗率が０．００１〜０．０１Ω・ｃｍのものを使用した。
不純物がボロンの場合には、第１のゲッタリング層１３５の抵抗率は、０．００１Ω・ｃｍ以上０．１Ω・ｃｍ以下が好ましく、０．００１Ω・ｃｍ以上０．０１Ω・ｃｍ以下がさらに好ましい。抵抗率が０．００１Ω・ｃｍ未満であると、ボロンの添加量が多くなり単結晶化が困難になるおそれがあり、抵抗率が０．１Ω・ｃｍを越えると、ゲッタリング能力が不十分になるおそれがある。本実施の形態では、第１のゲッタリング層１３５として、高濃度のボロンを含み、抵抗率が０．００１〜０．０１Ω・ｃｍのものを使用した。
バルク微小欠陥（ＢＭＤ：Ｂｕｌｋ Ｍｉｃｒｏｄｅｆｅｃｔ）は、シリコン単結晶中に含まれる格子間酸素が析出して、発生する欠陥であり、バルク微小欠陥（ＢＭＤ）層は、重金属等の金属不純物をゲッタリングするゲッタリング層として機能する。ＢＭＤ密度は、５×１０８ｃｍ−３以上５×１０１０ｃｍ−３以下であることが好ましい。ＢＭＤ密度が５×１０８ｃｍ−３未満であると、ゲッタリング能力が不十分になるおそれがあり、ＢＭＤ密度が５×１０１０ｃｍ−３を超えると、ＢＭＤの周辺での転位の成長が顕著となり、機械的強度が劣化するおそれがある。なお、ＢＭＤ層は、例えば、６５０〜７００℃の熱処理によって、酸素の析出核を形成した後に、１０００〜１１００℃で熱処理し、酸素を析出させることにより得ることができる。
本明細書中において、ゲッタリング層とは、重金属等の金属不純物を捕捉する層をいい、半導体ウェーハの活性領域（具体的にはピエゾ抵抗素子Ｒの近傍）が重金属等の不純物によって汚染されることを防止することができる。ゲッタリング層は、連続的に形成してもよく、離散的に形成してもよい。
また、Ｆｅ、Ｃｕ、Ｎｉ等の重金属等の金属不純物の汚染源としては、例えば、クリーンルーム内のダスト、化学薬品、レジスト、微細加工で発生する微粒子等が挙げられる。
また、Ｆｅ、Ｃｕ、Ｎｉ等の重金属等の金属不純物の汚染源としては、例えば、クリーンルーム内のダスト、化学薬品、レジスト、微細加工で発生する微粒子等が挙げられる。
接合部１２０は、既述のように、第１、第２の構造体１１０、１３０を接続するものである。接合部１２０は、固定部１１１と台座１３１を接続する接合部１２１と、変位部１１２と重量部１３２ａを接続する接合部１２２に区分される。接合部１２０は、これ以外の部分では、第１、第２の構造体１１０、１３０を接続していない。接続部１１３の撓み、および重量部１３２ｂ〜１３２ｅの変位を可能とするためである。
なお、接合部１２１、１２２は、シリコン酸化膜をエッチングすることで構成可能である。
なお、接合部１２１、１２２は、シリコン酸化膜をエッチングすることで構成可能である。
基体１４０は、第２の構造体１３０の突出部１３４と接合され、第１、第２の構造体１１０、１３０を支持するためのものであり、その上面に接合防止層１４１が配置される。
基体１４０は、例えば、ガラス材料からなり、略直方体の外形を有する。
基体１４０と突出部１３４は、例えば、陽極接合によって接続される。基体１４０と突出部１３４とを接触させて加熱した状態で、これらの間に電圧を印加することで，接合がなされる。
基体１４０は、例えば、ガラス材料からなり、略直方体の外形を有する。
基体１４０と突出部１３４は、例えば、陽極接合によって接続される。基体１４０と突出部１３４とを接触させて加熱した状態で、これらの間に電圧を印加することで，接合がなされる。
接合防止層１４１は、重量部１３２と基体１４０との接合を防止するためのものである。前述の陽極接合の際に、基体１４０に重量部１３２が接触することで、これらが接合され、加速度センサ１００が動作不良となる可能性がある。
突出部１３４の下面に対応する領域には、接合防止層１４１が配置されない。接合防止層１４１の構成材料として、例えば、Ｃｒを用いることができる。
突出部１３４の下面に対応する領域には、接合防止層１４１が配置されない。接合防止層１４１の構成材料として、例えば、Ｃｒを用いることができる。
（加速度センサ１００の動作）
加速度センサ１００による加速度の検出の原理を説明する。既述のように、接続部１１３には、合計１２個のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４が配置されている。
これら各ピエゾ抵抗素子は、シリコンからなる接続部１１３の上面付近に形成されたＰ型もしくはＮ型の不純物ドープ領域（拡散層１１６）によって構成できる。
加速度センサ１００による加速度の検出の原理を説明する。既述のように、接続部１１３には、合計１２個のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４が配置されている。
これら各ピエゾ抵抗素子は、シリコンからなる接続部１１３の上面付近に形成されたＰ型もしくはＮ型の不純物ドープ領域（拡散層１１６）によって構成できる。
３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４が、接続部１１３上のＸ軸方向、Ｙ軸方向、Ｘ軸方向に一直線に並ぶように配置される。
なお、ピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｚ１〜Ｒｚ４は、接続部１１３によって配置が異なる。これはピエゾ抵抗素子Ｒによる接続部１１３の撓みの検出をより高精度化するためである。
なお、ピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｚ１〜Ｒｚ４は、接続部１１３によって配置が異なる。これはピエゾ抵抗素子Ｒによる接続部１１３の撓みの検出をより高精度化するためである。
３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４はそれぞれ、重量部１３２のＸ、Ｙ、Ｚ軸方向成分の変位を検出するＸ、Ｙ、Ｚ軸方向成分変位検出部として機能する。なお、４つのピエゾ抵抗素子Ｒｚ１〜Ｒｚ４は、必ずしもＸ軸方向に配置する必要はなく、Ｙ軸方向に配置してもよい。
ピエゾ抵抗素子Ｒの伸び（＋）、縮み（−）の組み合わせと、その伸び縮みの量それぞれから、加速度の方向および量を検出することができる。ピエゾ抵抗素子Ｒの伸び、縮みは、ピエゾ抵抗素子Ｒの抵抗の変化として検出できる。
例えば、接続部１１３の構成材料の結晶面指数が｛１００｝で、ピエゾ抵抗素子Ｒの長手方向での結晶方向が＜１１０＞の場合を考える。ここで、各ピエゾ抵抗素子ＲがシリコンへのＰ型不純物ドープによって構成されているとする。このときには、ピエゾ抵抗素子Ｒの長手方向での抵抗値は、伸び方向の応力が作用したときには増加し、縮み方向の応力が作用した場合には減少する。
なお、ピエゾ抵抗素子ＲをシリコンへのＮ型不純物ドープによって構成した場合には、抵抗値の増減が逆になる。
例えば、接続部１１３の構成材料の結晶面指数が｛１００｝で、ピエゾ抵抗素子Ｒの長手方向での結晶方向が＜１１０＞の場合を考える。ここで、各ピエゾ抵抗素子ＲがシリコンへのＰ型不純物ドープによって構成されているとする。このときには、ピエゾ抵抗素子Ｒの長手方向での抵抗値は、伸び方向の応力が作用したときには増加し、縮み方向の応力が作用した場合には減少する。
なお、ピエゾ抵抗素子ＲをシリコンへのＮ型不純物ドープによって構成した場合には、抵抗値の増減が逆になる。
図５Ａ〜図５Ｃはそれぞれ、ピエゾ抵抗素子Ｒの抵抗からＸ、Ｙ、Ｚの軸方向それぞれでの加速度を検出するための検出回路の構成例を示す回路図である。この検出回路では、Ｘ、Ｙ、Ｚの軸方向の加速度成分をそれぞれを検出するために、４組のピエゾ抵抗素子からなるブリッジ回路を構成し、そのブリッジ電圧を検出している。
これらのブリッジ回路では入力電圧Ｖｉｎ（Ｖｘ_ｉｎ、Ｖｙ_ｉｎ、Ｖｚ_ｉｎ）それぞれに対する出力電圧Ｖｏｕｔ（Ｖｘ_ｏｕｔ、Ｖｙ_ｏｕｔ、Ｖｚ_ｏｕｔ）の関係は以下の式（１）〜（３）で表される。
Ｖｘ_ｏｕｔ／Ｖｘ_ｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］ ……式（１）
Ｖｙ_ｏｕｔ／Ｖｙ_ｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］ ……式（２）
Ｖｚ_ｏｕｔ／Ｖｚ_ｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］ ……式（３）
Ｖｘ_ｏｕｔ／Ｖｘ_ｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］ ……式（１）
Ｖｙ_ｏｕｔ／Ｖｙ_ｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］ ……式（２）
Ｖｚ_ｏｕｔ／Ｖｚ_ｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］ ……式（３）
加速度とピエゾ抵抗Ｒの伸び縮み量が比例し、さらにピエゾ抵抗素子Ｒの伸び縮の量と抵抗値Ｒの変化とが比例する。この結果、入力電圧に対する出力電圧の比（Ｖｘｏｕｔ／Ｖｘｉｎ、Ｖｙｏｕｔ／Ｖｙｉｎ、Ｖｚｏｕｔ／Ｖｚｉｎ）は加速度と比例し、Ｘ、Ｙ、Ｚ軸それぞれでの加速度を分離して測定することが可能となる。
（加速度センサ１００の作成）
加速度センサ１００の作成工程につき説明する。
図６は、加速度センサ１００の作成手順の一例を表すフロー図である。また、図７Ａ〜図７Ｐは、図４に対応し、図６の作成手順における加速度センサ１００の状態を表す断面図である。図８は、図６の作成手順のステップＳ１２における加速度センサ１００を上面から見た状態を表す上面図である。図９は、図８のＢ−Ｂに沿って切断した状態を表す一部断面図である。図１０は、図６の作成手順のステップＳ２１における加速度センサ１００を上面から見た状態を表す上面図である。図１１は、図１０のＣ−Ｃに沿って切断した状態を表す一部断面図である。
加速度センサ１００の作成工程につき説明する。
図６は、加速度センサ１００の作成手順の一例を表すフロー図である。また、図７Ａ〜図７Ｐは、図４に対応し、図６の作成手順における加速度センサ１００の状態を表す断面図である。図８は、図６の作成手順のステップＳ１２における加速度センサ１００を上面から見た状態を表す上面図である。図９は、図８のＢ−Ｂに沿って切断した状態を表す一部断面図である。図１０は、図６の作成手順のステップＳ２１における加速度センサ１００を上面から見た状態を表す上面図である。図１１は、図１０のＣ−Ｃに沿って切断した状態を表す一部断面図である。
（１）半導体基板Ｗの用意（ステップＳ１１、および図７Ａ）
図７Ａに示すように、第１、第２、第３の層１１、１２、１３の３層を積層してなる半導体基板Ｗを用意する。
図７Ａに示すように、第１、第２、第３の層１１、１２、１３の３層を積層してなる半導体基板Ｗを用意する。
第１、第２、第３の層１１、１２、１３はそれぞれ、第１の構造体１１０、接合部１２０、第２の構造体１３０を構成するための層であり、ここでは、シリコン、酸化シリコン、第１のゲッタリング層１３５が形成されたシリコンからなる層とする。
シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ基板は、例えば、以下の方法により製造可能である。ここでは、本実施の形態で使用した第１のゲッタリング層１３５、すなわち、第１のゲッタリング層１３５が、シリコンに高濃度のボロンが含まれる不純物層で構成され、第３の層１３全体に形成された場合を例に説明する。
シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ基板は、例えば、シリコンと、酸化シリコンと、第１のゲッタリング層１３５が形成されたシリコンとを貼り合わせることにより製造することができる。ここで、第１のゲッタリング層１３５が形成されたシリコンは、例えば、チョクラルスキー法によるシリコン単結晶の製造において、ボロンをドープすることにより製造することができる。
なお、第１のゲッタリング層１３５は、イオン注入や熱拡散等により、第３の層１３中の一部に形成されていてもよいが、ゲッタリング能力の向上の観点から、本実施形態のように第３の層１３の全体に形成されていることが好ましい。
シリコン／酸化シリコン／第１のゲッタリング層１３５が形成されたシリコンの３層構造をなすＳＯＩ基板は、例えば、シリコンと、酸化シリコンと、第１のゲッタリング層１３５が形成されたシリコンとを貼り合わせることにより製造することができる。ここで、第１のゲッタリング層１３５が形成されたシリコンは、例えば、チョクラルスキー法によるシリコン単結晶の製造において、ボロンをドープすることにより製造することができる。
なお、第１のゲッタリング層１３５は、イオン注入や熱拡散等により、第３の層１３中の一部に形成されていてもよいが、ゲッタリング能力の向上の観点から、本実施形態のように第３の層１３の全体に形成されていることが好ましい。
第２の層１２を第１、第３の層１１、１３とは異なる材料から構成しているのは、第１、第３の層１１、１３とエッチング特性を異ならせ、エッチングのストッパ層として利用するためである。第１の層１１に対する上面からのエッチング、および第３の層１３に対する下面からのエッチングの双方で、第２の層１２がエッチングのストッパ層として機能する。
なお、ここでは第１の層１１と第３の層１３とを同一材料（シリコン）によって構成するものとするが、第１、第２、第３の層１１、１２、１３のすべてを異なる材料によって構成してもよい。
なお、ここでは第１の層１１と第３の層１３とを同一材料（シリコン）によって構成するものとするが、第１、第２、第３の層１１、１２、１３のすべてを異なる材料によって構成してもよい。
（２）第２のゲッタリング層の形成（ステップ１２、および図７Ｂ、図８、図９）
マスク１４を用いて第２のゲッタリング層１５を形成する。この形成は、次のａ〜ｄのようにして行われる。
ａ．半導体基板Ｗを熱処理して、第１の層１１上及び第３の層１３上に、例えば、膜厚２００ｎｍの酸化膜を形成する。
ｂ．第１の層１１上の酸化膜に開口１６を形成し、第２のゲッタリング層１５を成膜するためのマスク１４を形成する。第１の層１１上に多結晶シリコンからなる第２のゲッタリング層１５を直接形成すると、第２のゲッタリング層１５の除去後に、第１の層１１の表面が荒れてしまい、後の工程での配線構造１５０の形成が困難になるからである。開口１６は、例えば、ＲＩＥ（Reactive Ion Etching）で形成する。また、開口１６は、後述するステップ２１で第１の層１１をエッチングすることにより形成される開口部１１５に対応する領域に形成される。
ｃ．マスク１４上に、多結晶シリコン層を形成する。例えば、低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によりマスク１４上に例えば、厚さ１．５μｍの多結晶シリコン層を形成する。
ｄ．多結晶シリコンをエッチングし、第２のゲッタリング層１５を形成する。第２のゲッタリング層は、開口１６（すなわちステップ２１での開口部１１５の形成領域に対応する領域）内の第１の層１１上に配置される。
マスク１４を用いて第２のゲッタリング層１５を形成する。この形成は、次のａ〜ｄのようにして行われる。
ａ．半導体基板Ｗを熱処理して、第１の層１１上及び第３の層１３上に、例えば、膜厚２００ｎｍの酸化膜を形成する。
ｂ．第１の層１１上の酸化膜に開口１６を形成し、第２のゲッタリング層１５を成膜するためのマスク１４を形成する。第１の層１１上に多結晶シリコンからなる第２のゲッタリング層１５を直接形成すると、第２のゲッタリング層１５の除去後に、第１の層１１の表面が荒れてしまい、後の工程での配線構造１５０の形成が困難になるからである。開口１６は、例えば、ＲＩＥ（Reactive Ion Etching）で形成する。また、開口１６は、後述するステップ２１で第１の層１１をエッチングすることにより形成される開口部１１５に対応する領域に形成される。
ｃ．マスク１４上に、多結晶シリコン層を形成する。例えば、低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によりマスク１４上に例えば、厚さ１．５μｍの多結晶シリコン層を形成する。
ｄ．多結晶シリコンをエッチングし、第２のゲッタリング層１５を形成する。第２のゲッタリング層は、開口１６（すなわちステップ２１での開口部１１５の形成領域に対応する領域）内の第１の層１１上に配置される。
加速度センサ１００の製造にはＳＯＩ基板を用いている。ＳＯＩ基板は、酸化膜からなる第２の層１２が重金属等の金属不純物の拡散を妨げるため、ゲッタリングされにくい構造となっている。しかし、本発明に係る加速度センサ１００の製造方法では、第３の層に形成された第１のゲッタリング層１３５が、半導体基板Ｗの主に裏面から侵入した重金属等の金属不純物を除去し、第１の層１１上に形成された第２のゲッタリング層１５が、半導体基板Ｗの主に表面から侵入した重金属等の金属不純物を除去することができるので、ＳＯＩ基板を用いた場合でも効果的なゲッタリングが可能である。
本発明では、第２のゲッタリング層１５をピエゾ抵抗素子Ｒの形成領域に近づけて配置している。重金属等の金属不純物を減少させるべき領域（具体的にはピエゾ抵抗素子Ｒの形成領域の近傍）から、ゲッタリング領域が離れていると、重金属等の拡散距離が長くなるため、除去に時間を要してしまうためである。第２のゲッタリング層を構成する多結晶シリコン膜は、その粒界の歪みに重金属等の金属不純物を捕捉する。
本発明では、第２のゲッタリング層１５をピエゾ抵抗素子Ｒの形成領域に近づけて配置している。重金属等の金属不純物を減少させるべき領域（具体的にはピエゾ抵抗素子Ｒの形成領域の近傍）から、ゲッタリング領域が離れていると、重金属等の拡散距離が長くなるため、除去に時間を要してしまうためである。第２のゲッタリング層を構成する多結晶シリコン膜は、その粒界の歪みに重金属等の金属不純物を捕捉する。
第３の層１３上に形成された酸化膜１７ａは、Ｆｅ等の重金属等の拡散を妨げるため、半導体基板Ｗの裏面からの重金属等の金属不純物の侵入を抑制することができる。また、酸化膜からなるマスク１４も、Ｆｅ等の重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することができる。
（３）拡散マスク１８の形成（ステップＳ１３、および図７Ｃ）
マスク１４上に拡散マスク１８を形成する。第１の層１１にピエゾ抵抗素子Ｒの拡散層１１６を形成するためである。
例えば、低圧ＣＶＤによって、マスク１４上にＳｉＮ膜を積層し、ＲＩＥ（Reactive Ion Etching）で開口を形成する。このようにして、第１の層１１上に開口１９を有する膜、即ち、拡散マスク１８が形成される。
なお、ＳｉＮ膜で構成される拡散マスク１８は、重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することもできる。
マスク１４上に拡散マスク１８を形成する。第１の層１１にピエゾ抵抗素子Ｒの拡散層１１６を形成するためである。
例えば、低圧ＣＶＤによって、マスク１４上にＳｉＮ膜を積層し、ＲＩＥ（Reactive Ion Etching）で開口を形成する。このようにして、第１の層１１上に開口１９を有する膜、即ち、拡散マスク１８が形成される。
なお、ＳｉＮ膜で構成される拡散マスク１８は、重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することもできる。
（４）拡散層１１６の形成（ステップＳ１４、および図７Ｄ）
拡散マスク１８を用いてピエゾ抵抗素子Ｒの拡散層１１６のパターンを形成する。この形成は次のａ〜ｃのようにして行われる。
ａ．拡散マスク１８上に不純物層、例えば、Ｂを含有する層を形成する。例えば、スピンコートによって、Ｂを含有する層を形成できる。
ｂ．熱処理によって、不純物層に含まれる不純物、例えば、Ｂを第１の層１１内に拡散させ、拡散層１１６を形成する。例えば、１０００℃の熱処理によって、Ｂが熱拡散される。
ｃ．拡散マスク１８上の不純物層を除去する。例えば、フッ酸を用いて、Ｂの不純物層をエッチングする。
ｄ．上記ａ〜ｃでは熱拡散を用いてピエゾ抵抗素子Ｒの拡散層１１６を形成している。これに対して、熱拡散以外の手段、例えば、イオン打ち込みによってピエゾ抵抗素子Ｒの拡散層１１６を形成しても差し支えない。
拡散マスク１８を用いてピエゾ抵抗素子Ｒの拡散層１１６のパターンを形成する。この形成は次のａ〜ｃのようにして行われる。
ａ．拡散マスク１８上に不純物層、例えば、Ｂを含有する層を形成する。例えば、スピンコートによって、Ｂを含有する層を形成できる。
ｂ．熱処理によって、不純物層に含まれる不純物、例えば、Ｂを第１の層１１内に拡散させ、拡散層１１６を形成する。例えば、１０００℃の熱処理によって、Ｂが熱拡散される。
ｃ．拡散マスク１８上の不純物層を除去する。例えば、フッ酸を用いて、Ｂの不純物層をエッチングする。
ｄ．上記ａ〜ｃでは熱拡散を用いてピエゾ抵抗素子Ｒの拡散層１１６を形成している。これに対して、熱拡散以外の手段、例えば、イオン打ち込みによってピエゾ抵抗素子Ｒの拡散層１１６を形成しても差し支えない。
上記の熱処理により、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。ステップ１４における熱処理温度が、加速度センサ１００の製造プロセス中において最も高いため、熱処理中の重金属の移動が大きく、第１のゲッタリング層１３５及び第２のゲッタリング層１５によるゲッタリング効果が大きい。そのため、ステップ１４における熱処理前に、第１のゲッタリング層１３５及び第２のゲッタリング層１５を形成している。
（５）拡散マスク１８の除去（ステップＳ１５、および図７Ｅ）
拡散マスク１８を除去する。拡散マスク１８の構成材料がＳｉＮの場合、熱リン酸によって、これをエッチング、除去できる。この結果、酸化膜からなるマスク１４が露出される。
拡散マスク１８を除去する。拡散マスク１８の構成材料がＳｉＮの場合、熱リン酸によって、これをエッチング、除去できる。この結果、酸化膜からなるマスク１４が露出される。
（６）絶縁層１５１の形成（ステップＳ１６、および図７Ｆ）
第１の層１１の拡散層１１６上に絶縁層１５１を形成する。例えば、熱酸化することで、第１の層１１の拡散層１１６上にＳｉＯ２の層を形成できる（なお、第３の層１３上の酸化膜を酸化膜１７ｂと称する）。
絶縁層１５１にコンタクトホール（開口）１５４を形成する。例えば、レジストをマスクとしたＲＩＥによって、絶縁層１５１にコンタクトホール（開口）１５４のパターンを形成できる。
第１の層１１の拡散層１１６上に絶縁層１５１を形成する。例えば、熱酸化することで、第１の層１１の拡散層１１６上にＳｉＯ２の層を形成できる（なお、第３の層１３上の酸化膜を酸化膜１７ｂと称する）。
絶縁層１５１にコンタクトホール（開口）１５４を形成する。例えば、レジストをマスクとしたＲＩＥによって、絶縁層１５１にコンタクトホール（開口）１５４のパターンを形成できる。
（７）配線１５６の形成（ステップＳ１７、および図７Ｇ）
絶縁層１５１上に配線１５６を形成する。この形成は次のａ、ｂのようにして行われる。
ａ．第１の層１１上に、例えば、Ｎｄを含むＡｌ層を形成する。例えば、スパッタリングによって、Ｎｄを含むＡｌを堆積できる。この堆積の結果、第１の層１１上に配線層１５２が、コンタクトホール１５４内に層間接続導体１５５が形成される。
絶縁層１５１上に配線１５６を形成する。この形成は次のａ、ｂのようにして行われる。
ａ．第１の層１１上に、例えば、Ｎｄを含むＡｌ層を形成する。例えば、スパッタリングによって、Ｎｄを含むＡｌを堆積できる。この堆積の結果、第１の層１１上に配線層１５２が、コンタクトホール１５４内に層間接続導体１５５が形成される。
ｂ．配線層１５２をパターニングして、配線１５６、およびボンディングパッド１５７のパターンのパターンを形成する。例えば、レジストをマスクとしてウェットエッチングすることで、配線１５６、およびボンディングパッド１５７のパターンのパターンを形成できる。
（８）保護層１５３の形成（ステップＳ１８、および図７Ｈ）
配線層１５２上に保護層１５３を形成する。例えば、ＬＰ−ＣＶＤにより、ＳｉＮ層を堆積する。このとき、例えば、３５０℃程度に配線層１５２が加熱され、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。なお、ＳｉＮ膜で構成される保護層１５３は、重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することもできる。
配線層１５２上に保護層１５３を形成する。例えば、ＬＰ−ＣＶＤにより、ＳｉＮ層を堆積する。このとき、例えば、３５０℃程度に配線層１５２が加熱され、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。なお、ＳｉＮ膜で構成される保護層１５３は、重金属等の拡散を妨げるため、半導体基板Ｗの表面からの重金属等の侵入を抑制することもできる。
（９）熱処理（ステップＳ１９、および図７Ｈ）
半導体基板Ｗを熱処理する。拡散層１１６と層間接続導体１５５間をオーム性接触（オーミックコンタクト）させるためである。このとき、例えば、４００℃程度に配線層１５２が加熱され、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。
半導体基板Ｗを熱処理する。拡散層１１６と層間接続導体１５５間をオーム性接触（オーミックコンタクト）させるためである。このとき、例えば、４００℃程度に配線層１５２が加熱され、半導体基板Ｗに存在する重金属等の金属不純物は熱拡散し、第１のゲッタリング層１３５及び第２のゲッタリング層１５によってゲッタリングされる。
（１０）パッド開口１５８の形成（ステップＳ２０、および図７Ｉ）
保護層１５３にパッド開口１５８を形成する。レジストをマスクとするＲＩＥによって、保護層１５３をエッチングしてパッド開口１５８を形成できる。
保護層１５３にパッド開口１５８を形成する。レジストをマスクとするＲＩＥによって、保護層１５３をエッチングしてパッド開口１５８を形成できる。
（１１）第１の構造体１１０の作成（第１の層１０のエッチング、ステップＳ２１、および図７Ｊ、図１０、図１１）
第２のゲッタリング層１５、第１の層１１をエッチングすることにより、開口部１１５を形成し、第１の構造体１１０を形成する。即ち、第１の層１１に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法を用いて、第１の層１１の所定領域（開口部１１５）に対して、第２の層１２の上面が露出するまで厚み方向にエッチングする。
図７Ｊ、図１０、図１１は、第１の層１１に対して、上述のようなエッチングを行い、第１の構造体１１０を形成した状態を示す。
第２のゲッタリング層１５、第１の層１１をエッチングすることにより、開口部１１５を形成し、第１の構造体１１０を形成する。即ち、第１の層１１に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法を用いて、第１の層１１の所定領域（開口部１１５）に対して、第２の層１２の上面が露出するまで厚み方向にエッチングする。
図７Ｊ、図１０、図１１は、第１の層１１に対して、上述のようなエッチングを行い、第１の構造体１１０を形成した状態を示す。
第２のゲッタリング層１５の上面に、第１の構造体１１０に対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直下方に浸食する。このエッチング工程では、第２の層１２に対する浸食は行われないので、第２のゲッタリング層１５及び第１の層１１の所定領域（開口部１１５）のみが除去される。
重金属等の金属不純物をゲッタリングした第２のゲッタリング層１５を除去するため、ゲッタリングされた重金属等の金属不純物をピエゾ抵抗素子Ｒの近傍から永久に除去することができる。
また、配線層１５２を形成しない領域であって、最終的に開口部１１５となる領域に、第２のゲッタリング層１５を形成している。そのため、第２のゲッタリング層１５のみに占有される領域を形成する必要がないので、スペースを有効活用することができ、加速度センサ１００の小型化を図ることができる。
重金属等の金属不純物をゲッタリングした第２のゲッタリング層１５を除去するため、ゲッタリングされた重金属等の金属不純物をピエゾ抵抗素子Ｒの近傍から永久に除去することができる。
また、配線層１５２を形成しない領域であって、最終的に開口部１１５となる領域に、第２のゲッタリング層１５を形成している。そのため、第２のゲッタリング層１５のみに占有される領域を形成する必要がないので、スペースを有効活用することができ、加速度センサ１００の小型化を図ることができる。
（１２）第２の構造体１３０の作成（第３の層１３のエッチング、ステップＳ２２、および図７Ｋ、図７Ｌ）
第２の構造体１３０は２段階に区分して作成される。
１）突出部１３４の形成（図７Ｋ）
第３の層１３の下面に、突出部１３４に対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果、第３の層１３の下面に窪み（凹部）２１が形成される。この窪み２１の外周が突出部１３４である。
第２の構造体１３０は２段階に区分して作成される。
１）突出部１３４の形成（図７Ｋ）
第３の層１３の下面に、突出部１３４に対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果、第３の層１３の下面に窪み（凹部）２１が形成される。この窪み２１の外周が突出部１３４である。
２）台座１３１および重量部１３２の形成（図７Ｌ）
第３の層１３の窪み２１をさらにエッチングすることにより、開口部１３３を形成し、第２の構造体１３０を形成する。即ち、第３の層１３に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法により、第３の層１３の所定領域（開口部１３３）に対して、第２の層１２の下面が露出するまで厚み方向へのエッチングを行う。
第３の層１３の窪み２１をさらにエッチングすることにより、開口部１３３を形成し、第２の構造体１３０を形成する。即ち、第３の層１３に対して浸食性を有し、第２の層１２に対して浸食性を有しないエッチング方法により、第３の層１３の所定領域（開口部１３３）に対して、第２の層１２の下面が露出するまで厚み方向へのエッチングを行う。
第３の層１３の下面に、第２の構造体１３０に対応するパターンをもったレジスト層を形成する。窪み２１内のレジスト層で覆われていない露出部分を垂直上方へと浸食させる。このエッチング工程では、第２の層１２に対する浸食は行われないので、第３の層１３の所定領域（開口部１３３）のみが除去される。
図７Ｌは、第３の層１３に対して、上述のようなエッチングを行い、第２の構造体１３０を形成した状態を示す。
なお、上述した第１の層１１に対するエッチング工程（ステップＳ２１）と、第３の層１３に対するエッチング工程（ステップＳ２２）の順序は入れ替えることができる。いずれのエッチング工程を先に行ってもかまわないし、同時に行っても差し支えない。
（１３）接合部１２０の作成（第２の層１２のエッチング、ステップＳ２３、および図７Ｍ）
第２の層１２をエッチングすることにより、接合部１２０を形成する。即ち、第２の層１２に対しては浸食性を有し、第１の層１１および第３の層１３に対しては浸食性を有しないエッチング方法により、第２の層１２に対して、その露出部分から厚み方向および層方向にエッチングする。
第２の層１２をエッチングすることにより、接合部１２０を形成する。即ち、第２の層１２に対しては浸食性を有し、第１の層１１および第３の層１３に対しては浸食性を有しないエッチング方法により、第２の層１２に対して、その露出部分から厚み方向および層方向にエッチングする。
以上の製造プロセスにおいて、第１の構造体１１０を形成する工程（ステップＳ２１）と、第２の構造体１３０を形成する工程（ステップＳ２２）では、次の２つの条件を満たすエッチング法を行う必要がある。
第１の条件は、各層の厚み方向への方向性を持つことである。第２の条件は、シリコン層に対しては浸食性を有するが、酸化シリコン層に対しては浸食性を有しないことである。第１の条件は、所定寸法をもった開口部や溝を形成するために必要な条件であり、第２の条件は、酸化シリコンからなる第２の層１２を、エッチングストッパ層として利用するために必要な条件である。
第１の条件は、各層の厚み方向への方向性を持つことである。第２の条件は、シリコン層に対しては浸食性を有するが、酸化シリコン層に対しては浸食性を有しないことである。第１の条件は、所定寸法をもった開口部や溝を形成するために必要な条件であり、第２の条件は、酸化シリコンからなる第２の層１２を、エッチングストッパ層として利用するために必要な条件である。
第１の条件を満たすエッチング方法として、誘導結合型プラズマエッチング法（ＩＣＰエッチング法：Inductively-Coupled Plasma Etching Method ）を挙げることができる。このエッチング法は、垂直方向に深い溝を掘る際に効果的な方法であり、一般に、ＤＲＩＥ（Deep Reactive Ion Etching ）と呼ばれているエッチング方法の一種である。
この方法では、材料層を厚み方向に浸食しながら掘り進むエッチング段階と、掘った穴の側面にポリマーの壁を形成するデポジション段階と、を交互に繰り返す。掘り進んだ穴の側面は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ浸食を進ませることが可能になる。
この方法では、材料層を厚み方向に浸食しながら掘り進むエッチング段階と、掘った穴の側面にポリマーの壁を形成するデポジション段階と、を交互に繰り返す。掘り進んだ穴の側面は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ浸食を進ませることが可能になる。
一方、第２の条件を満たすエッチングを行うには、酸化シリコンとシリコンとでエッチング選択性を有するエッチング材料を用いればよい。例えば、エッチング段階では、ＳＦ６ガス、およびＯ２ガスの混合ガスを、デポジション段階では、Ｃ４Ｆ８ガスを用いることが考えられる。
第２の層１２に対するエッチング工程（ステップＳ２３）では、次の２つの条件を満たすエッチング法を行う必要がある。第１の条件は、厚み方向とともに層方向への方向性をもつことであり、第２の条件は、酸化シリコン層に対しては浸食性を有するが、シリコン層に対しては浸食性を有しないことである。
第１の条件は、不要な部分に酸化シリコン層が残存して重量部１３２の変位の自由度を妨げることがないようにするために必要な条件である。第２の条件は、既に所定形状への加工が完了しているシリコンからなる第１の構造体１１０や第２の構造体１３０に浸食が及ばないようにするために必要な条件である。
第１の条件は、不要な部分に酸化シリコン層が残存して重量部１３２の変位の自由度を妨げることがないようにするために必要な条件である。第２の条件は、既に所定形状への加工が完了しているシリコンからなる第１の構造体１１０や第２の構造体１３０に浸食が及ばないようにするために必要な条件である。
第１、第２の条件を満たすエッチング方法として、バッファド弗酸（例えば、ＨＦ＝５．５ｗｔ％、ＮＨ４Ｆ＝２０ｗｔ％の混合水溶液）をエッチング液として用いるウェットエッチングを挙げることができる。
（１４）基体１４０の接合（ステップＳ２４、および図７Ｎ、図７Ｏ）
１）基体１４０への接合防止層１４１の形成（図７Ｎ）
基体１４０に接合防止層１４１を形成する。例えば、スパッタリングによって、基体１４０の上面にＣｒの層を形成する。さらに、レジストをマスクとするエッチングにより、突出部１３４の下面に対応するように、この層の外周を除去する。突出部１３４と基体１４０との接合を確保しつつ、重量部１３２と基体１４０との接合を防止するためである。
１）基体１４０への接合防止層１４１の形成（図７Ｎ）
基体１４０に接合防止層１４１を形成する。例えば、スパッタリングによって、基体１４０の上面にＣｒの層を形成する。さらに、レジストをマスクとするエッチングにより、突出部１３４の下面に対応するように、この層の外周を除去する。突出部１３４と基体１４０との接合を確保しつつ、重量部１３２と基体１４０との接合を防止するためである。
２）半導体基板Ｗと基体１４０の接合（図７Ｏ）
半導体基板Ｗと基体１４０とを接合する。基体１４０と突出部１３４それぞれの構成材料がガラスおよびＳｉの場合、陽極接合（静電接合ともいう）が可能となる。
基体１４０と突出部１３４とを接触させて加熱した状態で、これらの間に電圧を印加する。加熱によって基体１４０のガラスが軟化する。また、ガラス中に含まれる可動イオン（例えば、Ｎａイオン）の移動によって、基体１４０のガラスにナトリウム欠乏層が生成される。具体的には、可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し、ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果、基体１４０と突出部１３４間に電気的二重層が発生し、その静電引力によりこれらが接合される。
このとき、接合防止層１４１が、基体１４０と重量部１３２間でのイオンの移動を制限する。この結果、基体１４０と重量部１３２間での接合が防止される。
半導体基板Ｗと基体１４０とを接合する。基体１４０と突出部１３４それぞれの構成材料がガラスおよびＳｉの場合、陽極接合（静電接合ともいう）が可能となる。
基体１４０と突出部１３４とを接触させて加熱した状態で、これらの間に電圧を印加する。加熱によって基体１４０のガラスが軟化する。また、ガラス中に含まれる可動イオン（例えば、Ｎａイオン）の移動によって、基体１４０のガラスにナトリウム欠乏層が生成される。具体的には、可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し、ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果、基体１４０と突出部１３４間に電気的二重層が発生し、その静電引力によりこれらが接合される。
このとき、接合防止層１４１が、基体１４０と重量部１３２間でのイオンの移動を制限する。この結果、基体１４０と重量部１３２間での接合が防止される。
（１５）半導体基板Ｗのダイシング（ステップＳ２５および図７Ｐ）
互いに接合された半導体基板Ｗおよび基体１４０にダイシングソー等で切れ込みを入れて、個々の半導体センサ１００に分離する。
互いに接合された半導体基板Ｗおよび基体１４０にダイシングソー等で切れ込みを入れて、個々の半導体センサ１００に分離する。
（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
１００ 加速度センサ
１１０ 第１の構造体
１１１ 固定部
１１２ 変位部
１１３ 接続部
１１５ 開口部
１１６ 拡散層
１２０ 接合部
１２１ 接合部
１２２ 接合部
１３０ 第２の構造体
１３１ 台座
１３２（１３２a-１３３ｅ） 重量部
１３３ 開口部
１３４ 突出部
１３５ 第１のゲッタリング層
１４０ 基体
１４１ 接合防止層
１５０ 配線構造
１５１ 絶縁層
１５２ 配線層
１５３ 保護層
１５４ コンタクトホール
１５５ 層間接続導体
１５６ 配線
１５７ ボンディングパッド
１５８ パッド開口
Ｒｘ１-Ｒｘ４，Ｒｙ１-Ｒｙ４，Ｒｚ１-Ｒｚ４ ピエゾ抵抗素子
１４ マスク
１５ 第２のゲッタリング層
１６ 開口
１１０ 第１の構造体
１１１ 固定部
１１２ 変位部
１１３ 接続部
１１５ 開口部
１１６ 拡散層
１２０ 接合部
１２１ 接合部
１２２ 接合部
１３０ 第２の構造体
１３１ 台座
１３２（１３２a-１３３ｅ） 重量部
１３３ 開口部
１３４ 突出部
１３５ 第１のゲッタリング層
１４０ 基体
１４１ 接合防止層
１５０ 配線構造
１５１ 絶縁層
１５２ 配線層
１５３ 保護層
１５４ コンタクトホール
１５５ 層間接続導体
１５６ 配線
１５７ ボンディングパッド
１５８ パッド開口
Ｒｘ１-Ｒｘ４，Ｒｙ１-Ｒｙ４，Ｒｚ１-Ｒｚ４ ピエゾ抵抗素子
１４ マスク
１５ 第２のゲッタリング層
１６ 開口
Claims (14)
- 開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有し、かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と、
前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、第２の半導体材料から構成され、ゲッタリング層を備え、かつ前記第１の構造体に積層して配置される第２の構造体と、
前記接続部に配置されるピエゾ抵抗素子と、
を具備することを特徴とする加速度センサ。 - 前記ゲッタリング層が、前記第２の半導体材料に不純物が含まれる不純物層であることを特徴とする請求項１に記載の加速度センサ。
- 前記不純物がボロンであることを特徴とする請求項２に記載の加速度センサ。
- 前記ゲッタリング層が、バルク微小欠陥（ＢＭＤ）層であることを特徴とする請求項１乃至３のいずれか１項に記載の加速度センサ。
- 前記第１、第２の半導体材料がいずれもシリコンであることを特徴とする請求項１乃至４のいずれか１項に記載の加速度センサ。
- 第１の半導体材料からなる第１の層、酸化物からなる第２の層、および第２の半導体材料からなり、かつ第１のゲッタリング層が形成されている第３の層が順に積層されてなる半導体基板の前記第１の層上に酸化膜を形成するステップと、
前記酸化膜に前記第１の層が露出する第１の開口を形成するステップと、
前記第１の開口により露出した第１の層の表面上に第２のゲッタリング層を形成するステップと、
前記半導体基板を熱処理して前記第１及び第２のゲッタリング層内に金属不純物を捕捉するステップと、
を有することを特徴とする加速度センサの製造方法。 - 前記金属不純物を捕捉した前記第２のゲッタリング層を除去するステップをさらに有することを特徴とする請求項６に記載の加速度センサの製造方法。
- 前記第１の層をエッチングして、第２の開口を有する固定部と、この第２の開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有する第１の構造体を形成するステップと、
前記第３の層をエッチングして、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有する第２の構造体を形成するステップと、
をさらに有することを特徴とする請求項６又は７に記載の加速度センサの製造方法。 - 前記第２のゲッタリング層は、前記第１の層の表面上の前記第２の開口が形成される領域内に配置されることを特徴とする請求項８に記載の加速度センサの製造方法。
- 前記第２のゲッタリング層が、多結晶シリコンであることを特徴とする請求項６乃至９のいずれか１項に記載の加速度センサの製造方法。
- 前記第１のゲッタリング層が、前記第２の半導体材料に不純物が含まれる不純物層であることを特徴とする請求項６乃至１０のいずれか１項に記載の加速度センサの製造方法。
- 前記不純物がボロンであることを特徴とする請求項１１に記載の加速度センサの製造方法。
- 前記第１のゲッタリング層が、バルク微小欠陥（ＢＭＤ）層であることを特徴とする請求項６乃至１２のいずれか１項に記載の加速度センサの製造方法。
- 前記第１、第２の半導体材料がいずれもシリコンであることを特徴とする請求項６乃至１３のいずれか１項に記載の加速度センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006154226A JP4952069B2 (ja) | 2006-06-02 | 2006-06-02 | 加速度センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006154226A JP4952069B2 (ja) | 2006-06-02 | 2006-06-02 | 加速度センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007322298A true JP2007322298A (ja) | 2007-12-13 |
| JP4952069B2 JP4952069B2 (ja) | 2012-06-13 |
Family
ID=38855251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006154226A Expired - Fee Related JP4952069B2 (ja) | 2006-06-02 | 2006-06-02 | 加速度センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4952069B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009257869A (ja) * | 2008-04-15 | 2009-11-05 | Dainippon Printing Co Ltd | 物理量センサ及びその製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582525A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | Ｓｉｍｏｘ基板及びその製造方法 |
| JPH0845943A (ja) * | 1994-07-29 | 1996-02-16 | Sumitomo Sitix Corp | Ｓｏｉ半導体ウェーハのゲッタリング方法及びこれに用いられるｓｏｉ半導体ウェーハの製造方法 |
| JP2004119893A (ja) * | 2002-09-27 | 2004-04-15 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP2004177357A (ja) * | 2002-11-29 | 2004-06-24 | Hitachi Metals Ltd | 半導体加速度センサ |
| JP2004221435A (ja) * | 2003-01-16 | 2004-08-05 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの製造方法及び半導体ウエーハ |
| JP2005311199A (ja) * | 2004-04-23 | 2005-11-04 | Canon Inc | 基板の製造方法 |
| JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
| JP2006029827A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Media Device Kk | 慣性センサ |
-
2006
- 2006-06-02 JP JP2006154226A patent/JP4952069B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582525A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | Ｓｉｍｏｘ基板及びその製造方法 |
| JPH0845943A (ja) * | 1994-07-29 | 1996-02-16 | Sumitomo Sitix Corp | Ｓｏｉ半導体ウェーハのゲッタリング方法及びこれに用いられるｓｏｉ半導体ウェーハの製造方法 |
| JP2004119893A (ja) * | 2002-09-27 | 2004-04-15 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP2004177357A (ja) * | 2002-11-29 | 2004-06-24 | Hitachi Metals Ltd | 半導体加速度センサ |
| JP2004221435A (ja) * | 2003-01-16 | 2004-08-05 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの製造方法及び半導体ウエーハ |
| JP2005311199A (ja) * | 2004-04-23 | 2005-11-04 | Canon Inc | 基板の製造方法 |
| JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
| JP2006029827A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Media Device Kk | 慣性センサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009257869A (ja) * | 2008-04-15 | 2009-11-05 | Dainippon Printing Co Ltd | 物理量センサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4952069B2 (ja) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4688600B2 (ja) | 半導体センサの製造方法 | |
| US20100162823A1 (en) | Mems sensor and mems sensor manufacture method | |
| TWI634069B (zh) | 混合整合構件及其製造方法 | |
| US8573058B2 (en) | Acceleration sensor and electronic device | |
| US8106470B2 (en) | Triple-axis MEMS accelerometer having a bottom capacitor | |
| JP4897318B2 (ja) | ピエゾ抵抗素子及びその製造方法 | |
| US9550669B2 (en) | Vertical pressure sensitive structure | |
| JP4952069B2 (ja) | 加速度センサの製造方法 | |
| JP2007322299A (ja) | 加速度センサおよびその製造方法 | |
| JP3938199B1 (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
| TWI419317B (zh) | 感光結構之製造方法 | |
| JP2008241482A (ja) | センサ装置 | |
| JP5115416B2 (ja) | 加速度センサおよびその製造方法 | |
| JP2010032389A (ja) | 物理量センサ及びその製造方法 | |
| JP4073729B2 (ja) | 容量素子を用いた力センサおよび加速度センサならびにその製造方法 | |
| JP3551745B2 (ja) | 半導体加速度センサの製造方法 | |
| JP3938201B1 (ja) | センサ装置およびその製造方法 | |
| JP5023558B2 (ja) | 加速度センサおよびその製造方法 | |
| JP5109293B2 (ja) | 加速度センサの製造方法 | |
| JP5067295B2 (ja) | センサ及びその製造方法 | |
| JP3938203B1 (ja) | センサエレメントおよびウェハレベルパッケージ構造体 | |
| JP2009154215A (ja) | Ｍｅｍｓデバイスの製造方法 | |
| JP4807272B2 (ja) | 半導体ウェハへの貫通孔配線の形成方法 | |
| JPWO2003010828A1 (ja) | 薄膜構造体の製造方法 | |
| JP5309652B2 (ja) | 加速度センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4952069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |