JP2005340348A - Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 - Google Patents

Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 Download PDF

Info

Publication number
JP2005340348A
JP2005340348A JP2004154624A JP2004154624A JP2005340348A JP 2005340348 A JP2005340348 A JP 2005340348A JP 2004154624 A JP2004154624 A JP 2004154624A JP 2004154624 A JP2004154624 A JP 2004154624A JP 2005340348 A JP2005340348 A JP 2005340348A
Authority
JP
Japan
Prior art keywords
heat treatment
oxygen
wafer
treatment step
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004154624A
Other languages
English (en)
Inventor
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004154624A priority Critical patent/JP2005340348A/ja
Priority to CN200910208346XA priority patent/CN101847595B/zh
Priority to CNA2005800251136A priority patent/CN101010805A/zh
Priority to KR1020087030622A priority patent/KR20090006878A/ko
Priority to US11/597,798 priority patent/US20080044669A1/en
Priority to KR1020097023193A priority patent/KR20090130872A/ko
Priority to EP05741161.3A priority patent/EP1768185A4/en
Priority to PCT/JP2005/009166 priority patent/WO2005117122A1/ja
Priority to TW094116649A priority patent/TWI267144B/zh
Publication of JP2005340348A publication Critical patent/JP2005340348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】イオン注入や高温熱処理に起因する重金属汚染をバルク層内部に効率良く捕獲し得る。
【解決手段】ウェーハ１１内部に酸素イオンを注入する工程と、ウェーハを所定のガス雰囲気中、１３００〜１３９０℃で第１熱処理して埋込み酸化層１２を形成するとともにＳＯＩ層１３を形成する工程とを含み、酸素イオン注入前のウェーハが９×１０17〜１．８×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）の酸素濃度を有し、埋込み酸化層がウェーハ全面にわたって又は部分的に形成され、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間にウェーハ内部に酸素析出核１４ｂを形成するための第２熱処理工程とウェーハ内部に形成された酸素析出核１４ｂを酸素析出物１４ｃに成長させるための第３熱処理工程とを含むことを特徴とする。
【選択図】図１

Description

本発明は、シリコン単結晶本体に埋込み酸化層（Buried Oxide）を介して単結晶シリコン層（以下、ＳＯＩ層という。）が形成されたＳＯＩ（Silicon-On-Insulator）基板のうち、ＳＩＭＯＸ（Separation by Implanted Oxygen）技術によるＳＩＭＯＸ基板の製造方法及び該方法により得られるＳＩＭＯＸ基板に関するものである。更に詳しくは、イオン注入や高温熱処理に起因する重金属汚染を基板内部に効率良く捕獲し得るＳＩＭＯＸ基板の製造方法及び該方法により得られるＳＩＭＯＸ基板に関するものである。
ＳＯＩ基板は、(1)素子と基板間の寄生容量を低減できるのでデバイス動作の高速化が可能であり、(2)放射線耐圧に優れており、(3)誘電体分離が容易のため高集積化が可能である、更に(4)耐ラッチアップの特性を向上できる等の非常に優れた特徴を有する。現在ＳＯＩ基板の製造方法には、大きく２つに分類できる。一つの方法は、薄膜化される活性ウェーハと、支持ウェーハを貼合せて形成する貼合せ法であり、他の方法はウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化層を形成するＳＩＭＯＸ法である。特にＳＩＭＯＸ法は製造工程数が少ないため将来的に有効な手法として期待されている。
ＳＩＭＯＸ基板の製造方法としては、シリコン単結晶基板の一方の主面を鏡面加工した後に、この鏡面加工面から酸素イオンをインプランテーションにより基板中の所定深さに注入する酸素イオン注入工程と、酸素イオンを注入した基板に酸化雰囲気下、高温熱処理を施すことにより基板内部に埋込み酸化層を形成する高温熱処理工程から構成される。具体的には、シリコン単結晶基板を５００℃〜６５０℃の温度に保持し、基板表面から１０17〜１０18個／ｃｍ2程度の酸素原子イオン或いは酸素分子イオンを所定の深さに注入する。引続き酸素イオンを注入したシリコン基板を５００℃〜７００℃の温度に保持した熱処理炉内に投入し、スリップを発生させないように徐々に昇温を開始して１３００℃〜１３９０℃程度の温度で１０時間程度の熱処理を施す。この高温熱処理により基板内部に注入された酸素イオンがシリコンと反応して基板内部に埋込み酸化層が形成される。
一方、デバイス製造プロセスにおいて、デバイス特性に直接的悪影響を及ぼす金属を基板表面から除去するゲッタリング技術としては、基板裏面にサンドブラストで歪みをつける方法、基板裏面に多結晶シリコン膜を堆積する方法、基板裏面に高濃度のリンを注入する方法などの外部ゲッタリング法（External Gettering）があるが、シリコン基板内部に析出した酸素析出物に起因する結晶欠陥の歪場を利用する内部ゲッタリング法（Intrinsic Gettering）が量産性に優れ、かつクリーンなゲッタリング方法として一部では量産に用いられている。
しかしながら一般的にＳＩＭＯＸ基板は基板内部に埋込み酸化層を形成するために、酸素イオン注入後１３００℃前後の高温熱処理が必要とされているため、この高温熱処理によってバルク層中に内部ゲッタリングシンクである酸素析出物を形成することは困難であるといわれていた。具体的には、シリコン単結晶ウェーハには、点欠陥、即ちＳｉ原子が格子間に侵入した格子間型点欠陥と、格子を形成するＳｉ原子が欠除した空孔型点欠陥が存在し、この点欠陥は熱平衡的に存在するもので、例えば、１２００℃では、格子間型点欠陥：１×１０17個／ｃｍ3、空孔型点欠陥：１×１０15個／ｃｍ3、また６００℃では格子間型点欠陥：１×１０16個／ｃｍ3、空孔型点欠陥：１×１０5個／ｃｍ3存在することが開示されている（例えば、特許文献１参照。）。即ち、点欠陥は熱平衡的に存在し、１２００℃での点欠陥濃度は、６００℃での点欠陥濃度よりも高くなることが知られている。そのため、埋込み酸化層とＳＯＩ層を形成する高温熱処理の前に、この高温熱処理温度よりも低い所定の温度でバルク層内に酸素析出物を形成した後に、１３００℃前後の高温熱処理を施した場合、バルク層内に形成した酸素析出物はこの高温熱処理によって消失してしまうと考えられていた。
この上述した問題点を解決する方策として、シリコン単結晶基板に酸素イオンを注入したのち、基板を水素雰囲気又は酸素を少量含む窒素雰囲気中で、１２００〜１３００℃の温度で６〜１２時間熱処理を施して埋込み酸化層を形成した後、低温から高温で段階的又は連続的に温度を上昇させて熱処理を施す半導体基板の製造方法が提案されている（例えば、特許文献２参照。）。この特許文献２に示される具体的な熱処理の条件として、段階的な熱処理方法を５００℃から出発し、５０〜１００℃の段階で順次上昇させ、最終温度を８５０℃までとする方法、連続的な熱処理方法を５００℃から出発し、０．２〜１．０℃／分の勾配で、最終温度を８５０℃とする方法が記載されている。しかし、ＳＩＭＯＸ基板の埋込み酸化層を形成するために１３００℃程度の高温熱処理を施すことで結晶引上げ時に起因する酸素析出核の縮小及び消滅が起こっているため、上記特許文献２に示される熱処理条件では酸素析出物の成長が抑制されるため最終到達温度が８５０℃では十分なゲッタリング効果が得られていなかった。
また、部分的に埋込み酸化層が形成されない領域を有し、かつシリコン単結晶基板バルクもしくはシリコン単結晶基板裏面に、結晶欠陥もしくは結晶歪みによるゲッタリング手段が付与された構造を有するＳＩＭＯＸ基板及びその製造方法が提案されている（例えば、特許文献３参照。）。この特許文献３では、埋込み酸化層が断片的に表層近傍に形成されており、ゲッタリングするための熱処理条件が５００〜９００℃の範囲で酸素析出核を形成、密度は１０5個／ｃｍ3〜１０9個／ｃｍ3の範囲であり、第２の熱処理として１０００〜１１５０℃の範囲で上記析出核を成長させ析出物にしてもよいと記載されている。
しかし、実施例のなかに従来技術によるＳＩＭＯＸ、すなわちウェーハ全面に埋込み酸化膜が成長したＳＩＭＯＸを参照サンプルとして重金属の定量汚染による基板表面の結晶欠陥発生量を評価しているが、部分埋込み酸化膜の実施例では表面欠陥がほとんど観察されていないのに対して、従来ＳＩＭＯＸでは１０5〜１０6個／ｃｍ2のピット及び積層欠陥が観察されている。すなわち特許文献２でも完全なゲッタリング技術が確立していないことを意味している。
特公平３−９０７８号公報（２ページ第３欄６行目〜１３行目） 特開平７−１９３０７２号公報（請求項１〜３） 特開平５−８２５２５号公報（請求項１、２、４及び５、段落［００１９］〜段落［００２３］） J.Electrochem.Soc.,142,2059,(1995)
一方、ＳＩＭＯＸ基板を製造する際の特徴として埋込み酸化層の直下には厚さ２００ｎｍ程度の欠陥集合層が必然的に形成され、この欠陥集合層にはゲッタリング効果があることが開示されている（例えば、非特許文献１参照。）。即ち、非特許文献１に開示された内容を踏まえると、ＳＩＭＯＸ基板の製造工程において突発的に重金属汚染が発生したとき、上記特許文献２や上記特許文献３に示されるＳＩＭＯＸ基板の酸素析出物では十分なゲッタリング効果を得ることができない場合、埋込み酸化層直下の欠陥集合層にも重金属が捕獲されてしまうことが考えられる。
また、近年ＳＩＭＯＸ基板のＳＯＩ層における薄膜化が要望されていることから、埋込み酸化層直下の欠陥集合層に捕獲された重金属汚染領域がデバイス特性に影響を与える可能性があり、少なくともデバイス特性に影響を与えず、かつプロセス中での突発的な重金属汚染を効率良く捕獲できるゲッタリング源を有するＳＩＭＯＸ基板の設計が必要となっていた。
本発明の目的は、埋込み酸化層とＳＯＩ層を形成する高温熱処理前にバルク層内部にゲッタリングシンクを形成することで、イオン注入や高温熱処理に起因する重金属汚染をバルク層内部に効率良く捕獲し得る、ＳＩＭＯＸ基板の製造方法及び該方法により得られるＳＩＭＯＸ基板を提供することにある。
本発明の別の目的は、欠陥集合層の重金属捕獲濃度を低減させ、かつバルク層内部に重金属を効率良く捕獲し得る、ＳＩＭＯＸ基板の製造方法及び該方法により得られるＳＩＭＯＸ基板を提供することにある。
本発明者らは、従来、酸素析出物を形成するための熱処理を施した後に、基板内部に埋込み酸化層とその上にＳＯＩ層を形成する高温熱処理を施すと、形成した酸素析出物が消失してしまうと考えられてきた事象に関して鋭意検討した結果、形成した酸素析出物のサイズが大きい場合には、後に続く工程で高温熱処理を施したとしても、酸素析出物が消失してしまうことなく残存することを知見し、本発明に至ったものである。
請求項１に係る発明は、図１（ａ）〜図１（ｆ）又は図２（ａ）〜図２（ｆ）に示すように、シリコンウェーハ１１の内部に酸素イオンを注入する酸素イオン注入工程と、ウェーハ１１を酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃で第１熱処理することにより、ウェーハ１１表面から所定の深さの領域に埋込み酸化層１２を形成するとともに埋込み酸化層１２上のウェーハ表面にＳＯＩ層１３を形成する第１熱処理工程とを含むＳＩＭＯＸ基板の製造方法の改良である。
その特徴ある構成は、酸素イオン注入する前のシリコンウェーハ１１が９×１０17〜１．８×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）の酸素濃度を有し、埋込み酸化層１２がウェーハ全面にわたって又は部分的に形成され、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間にウェーハ１１内部に酸素析出核１４ｂを形成するための第２熱処理工程と、この第２熱処理工程に続くウェーハ１１内部に形成された酸素析出核１４ｂを酸素析出物１４ｃに成長させるための第３熱処理工程とを含むところにある。
請求項１に係る発明では、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間に酸素析出物を成長させる第２及び第３熱処理を施すことにより、イオン注入や高温熱処理に起因する重金属汚染を第２及び第３熱処理で形成した酸素析出物によりバルク層内部に効率良く捕獲することができる。上記各工程を経ることにより、欠陥集合層１４ａより下方のバルク層１４に酸素析出物１４ｃからなるゲッタリング源を有し、酸素析出物１４ｃの密度が１×１０8〜１×１０12個／ｃｍ3であり、酸素析出物１４ｃのサイズが５０ｎｍ以上であるＳＩＭＯＸ基板を得ることができる。
請求項２に係る発明は、請求項１に係る発明であって、第２熱処理工程における第２熱処理は、ウェーハを水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、５００〜９００℃の温度で１〜９６時間保持することにより行われ、第３熱処理工程における第３熱処理は、第２熱処理したウェーハを、水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、前記第２熱処理温度より高い９００〜１２５０℃の温度で１〜９６時間保持することにより行われる製造方法である。
請求項３に係る発明は、請求項１に係る発明であって、第１熱処理したウェーハを５００〜１２００℃で１〜９６時間保持する第４熱処理することにより、埋込み酸化層１２より下方のバルク層１４内部に形成された酸素析出物１４ｃを再成長させる第４熱処理工程を更に含む製造方法である。
請求項３に係る発明では、第４熱処理を施すことで、酸素析出物のサイズを再成長させることができる。
請求項４に係る発明は、請求項１又は２に係る発明であって、第２熱処理工程における第２熱処理は、５００℃から９００℃の一部範囲又は全ての範囲において０．１〜２０．０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われ、第３熱処理工程における第３熱処理は、９００℃から１２５０℃の一部範囲又は全ての範囲において０．１〜２０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われる製造方法である。
請求項５に係る発明は、図３（ａ）〜図３（ｇ）又は図４（ａ）〜図４（ｇ）に示すように、シリコンウェーハ１１の内部に酸素イオンを注入する酸素イオン注入工程と、ウェーハ１１を酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃で第１熱処理することにより、ウェーハ１１表面から所定の深さの領域に埋込み酸化層１２を形成するとともに埋込み酸化層１２上のウェーハ表面にＳＯＩ層１３を形成する第１熱処理工程とを含むＳＩＭＯＸ基板の製造方法の改良である。
その特徴ある構成は、酸素イオン注入する前のシリコンウェーハ１１が９×１０17〜１．８×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）の酸素濃度を有し、埋込み酸化層１２がウェーハ全面にわたって又は部分的に形成され、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間にウェーハ１１内部に空孔を注入するための急速熱処理工程と、この急速熱処理工程に続くウェーハ１１内部に酸素析出核１４ｂを形成するための第２熱処理工程と、この第２熱処理工程に続くウェーハ１１内部に形成された酸素析出核１４ｂを酸素析出物１４ｃに成長させるための第３熱処理工程とを含むところにある。
請求項５に係る発明では、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間にウェーハ１１内部に空孔を注入するための急速熱処理工程と、酸素析出物を成長させる第２及び第３熱処理を施すことにより、イオン注入や高温熱処理に起因する重金属汚染を第２及び第３熱処理で形成した酸素析出物によりバルク層内部に効率良く捕獲することができる。また急速熱処理工程を施すことで、ウェーハ面内の酸素析出物密度分布の面内均一性が確保され、低酸素濃度のシリコンウェーハであっても酸素析出物成長の確実性が向上する。上記各工程を経ることにより、欠陥集合層１４ａより下方のバルク層１４に酸素析出物１４ｃからなるゲッタリング源を有し、酸素析出物１４ｃの密度が１×１０8〜１×１０12個／ｃｍ3であり、酸素析出物１４ｃのサイズが５０ｎｍ以上であるＳＩＭＯＸ基板を得ることができる。
請求項６に係る発明は、請求項５に係る発明であって、急速熱処理工程における急速熱処理は、ウェーハを非酸化性ガスもしくはアンモニアガスとの混合ガス雰囲気下、１０５０〜１３５０℃で１〜９００秒間保持させた後、その後降温速度１０℃／秒以上で降温することにより行われ、第２熱処理工程における第２熱処理は、急速熱処理したウェーハを水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、５００〜１０００℃で１〜９６時間保持することにより行われ、第３熱処理工程における第３熱処理は、第２熱処理したウェーハを、水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、第２熱処理温度より高い９００〜１２５０℃で１〜９６時間保持することにより行われる製造方法である。
請求項７に係る発明は、請求項５に係る発明であって、第１熱処理したウェーハを５００〜１２００℃で１〜９６時間第４熱処理することにより、埋込み酸化層１２より下方のバルク層１４内部に形成された酸素析出物１４ｃを再成長させる工程を更に含む製造方法である。
請求項７に係る発明では、第４熱処理を施すことで、酸素析出物のサイズを再成長させることができる。
請求項８に係る発明は、請求項５又は６に係る発明であって、第２熱処理工程における第２熱処理は、５００℃から１０００℃の一部範囲又は全ての範囲において０．１〜２０．０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われ、第３熱処理工程における第３熱処理は、１０００℃から１２５０℃の一部範囲又は全ての範囲において０．１〜２０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われる製造方法である。
請求項９に係る発明は、請求項１ないし８いずれか１項に記載の方法から製造されたＳＩＭＯＸ基板であって、ウェーハ表面から所定の深さの領域に形成された埋込み酸化層１２と、埋込み酸化層上のウェーハ表面に形成されたＳＯＩ層１３と、埋込み酸化層１２の直下に形成された欠陥集合層１４ａと、埋込み酸化層１２の下方のバルク層１４とを備え、欠陥集合層１４ａより下方のバルク層１４に酸素析出物１４ｃからなるゲッタリング源を有し、酸素析出物１４ｃの密度が１×１０8〜１×１０12個／ｃｍ3であり、酸素析出物１４ｃのサイズが５０ｎｍ以上であることを特徴とするＳＩＭＯＸ基板である。
請求項９に係る発明では、欠陥集合層１４ａより下方のバルク層１４に酸素析出物１４ｃからなるゲッタリング源を有し、酸素析出物１４ｃの密度が１×１０8〜１×１０12個／ｃｍ3であり、酸素析出物１４ｃのサイズが５０ｎｍ以上であるので欠陥集合層１４ａよりも強いゲッタリング源となるため、従来欠陥集合層１４ａに捕獲されていた重金属汚染物のほとんどを欠陥集合層に捕獲させることなくバルク層１４の酸素析出物１４ｃにゲッタリングすることができる。
本発明のＳＩＭＯＸ基板の製造方法は、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間に第２熱処理工程及び第３熱処理工程を含むか、或いは急速熱処理工程、第２熱処理工程及び第３熱処理工程を含むことで、後に続くイオン注入や高温熱処理に起因する重金属汚染を第２及び第３熱処理で形成した酸素析出物によりバルク層内部に効率良く捕獲することができる。また、本発明のＳＩＭＯＸ基板では、欠陥集合層より下方のバルク層に酸素析出物からなるゲッタリング源を有し、酸素析出物の密度が１×１０8〜１×１０12個／ｃｍ3であり、酸素析出物のサイズが５０ｎｍ以上であるので欠陥集合層よりも強いゲッタリング源となるため、欠陥集合層の重金属捕獲濃度を低減させることができ、かつバルク層内部に重金属を効率良く捕獲することができる。
次に本発明を実施するための第１の最良の形態を図面に基づいて説明する。
本発明はシリコンウェーハ内部に酸素イオンを注入した後、酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃で第１熱処理することによりウェーハ表面から所定の深さの領域に埋込み酸化層が形成され、そのウェーハ表面にＳＯＩ層が形成されたＳＩＭＯＸ基板に関するものである。そして、図１に示すように、本発明におけるＳＩＭＯＸ基板の製造方法の特徴ある構成は、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間にウェーハ１１内部に酸素析出核１４ｂを形成するための第２熱処理工程と、この第２熱処理工程に続くウェーハ１１内部に形成された酸素析出核１４ｂを酸素析出物１４ｃに成長させるための第３熱処理工程とを含むところにある。本実施の形態では、酸素イオン注入前に第２熱処理工程と、この第２熱処理工程に続く第３熱処理工程をそれぞれこの順に施す方法について詳述する。
（１−１）第２熱処理工程
先ず図１（ａ）に示すように、シリコンウェーハ１１を準備する。準備したシリコンウェーハ１１は９×１０17〜１．８×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）の酸素濃度を有するものが準備される。この準備するシリコンウェーハはエピタキシャルウェーハもしくはアニールウェーハでも良い。
そして図１（ｂ）に示すように、準備されたこのようなシリコンウェーハ１１を第２熱処理する。この第２熱処理を行うことにより、ウェーハ１１内部に酸素析出核１４ｂが形成される。第２熱処理工程における第２熱処理は、ウェーハを水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、５００〜９００℃の温度で１〜９６時間保持することにより行われることが好ましい。この第２熱処理のガス雰囲気は、アルゴンもしくは微量酸素（窒素もしくはアルゴンガスベース）ガス雰囲気下で行われることがより好ましい。第２熱処理温度を５００〜９００℃の範囲内に規定したのは、下限値未満では核形成温度が低すぎで長時間の熱処理が必要となり、上限値を越えると酸素析出核形成が生じないためである。また第２熱処理時間を１〜９６時間の範囲内に規定したのは、下限値未満では酸素析出核を形成するのに時間が短すぎであり、上限値を越えると生産性が低下する不具合を生じるためである。この第２熱処理は５００〜８００℃の温度で４〜３５時間行われることが更に好ましい。また第２熱処理は５００℃から９００℃の一部範囲又は全ての範囲において０．１〜２０．０℃／分の速度、好ましくは０．１〜５．０℃／分で昇温することにより１〜９６時間、好ましくは４〜３５時間の範囲内で行なっても良い。
（１−２）第３熱処理工程
次に図１（ｃ）に示すように、第２熱処理したウェーハ１１を第３熱処理する。この第３熱処理を行うことにより、ウェーハ１１内部に形成された酸素析出核１４ｂを酸素析出物１４ｃに成長させることができる。第３熱処理工程における第３熱処理は、第２熱処理したウェーハを、水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、前記第２熱処理温度より高い９００〜１２５０℃の温度で１〜９６時間保持することにより行われることが好ましい。この第３熱処理のガス雰囲気は、アルゴンもしくは微量酸素（窒素もしくはアルゴンガスベース）ガス雰囲気下で行われることがより好ましい。第３熱処理温度を９００〜１２５０℃の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分に起こりにくく、上限値を越えるとスリップ発生などによる不具合が生じるためである。また第３熱処理時間を１〜９６時間の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分でなく、上限値を越えると生産性が低下する不具合を生じるためである。また、第３熱処理は１０００〜１２００℃で８〜２４時間で行われることが好ましい。更に、第３熱処理は９００℃から１２５０℃の一部範囲又は全ての範囲において０．１〜２０℃／分の速度、好ましくは１〜５℃／分で昇温することにより１〜９６時間、好ましくは８〜２４時間の範囲内で行なっても良い。
（１−３）酸素イオン注入工程
次に、図１（ｄ）に示すように、第３熱処理したウェーハ１１の内部に酸素イオンを注入する。この酸素イオンの注入は従来から行われている手段と同一の手段により行われる。そして、最終的に得られたＳＩＭＯＸ基板におけるＳＯＩ層１３の厚さが１０〜２００ｎｍ、好ましくは２０〜１００ｎｍになるように、ウェーハ１１表面から所定の深さの領域１１ａに酸素イオンが注入される。ＳＯＩ層１３の厚さが１０ｎｍ未満であるとＳＯＩ層１３の厚さを制御することが困難であり、ＳＯＩ層１３の厚さが２００ｎｍを越えると酸素イオン注入機の加速電圧上困難である。
また、シリコンウェーハ１１表面の所望の位置に部分的にマスク等を形成してからシリコンウェーハ１１の内部に酸素イオンを注入することで、マスクを形成しない箇所の下方にはウェーハ内部に酸素イオンが注入され、マスクを形成した箇所の下方にはウェーハ内部に酸素イオンが注入されないので、後に続く第１熱処理を施すことにより、マスクを形成しない箇所の下方のみに埋込み酸化層１２が部分的に形成される。
なお、イオン注入工程に起因する重金属汚染が発生したとしても、前述した第２熱処理工程及び第３熱処理工程を施すことで形成された酸素析出物により、汚染物である重金属をバルク層内部に効率良く捕獲することができる。
（１−４）第１熱処理工程
次に図１（ｅ）に示すように、酸素イオンが注入されたウェーハ１１を酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃の温度で第１熱処理する。不活性ガスとしてはアルゴンガスや窒素ガスが挙げられる。従って、この第１熱処理のガス雰囲気は、酸素とアルゴンの混合ガス、又は酸素と窒素の混合ガスであることが好ましい。そして、この第１熱処理の熱処理時間は１〜２０時間、好ましくは１０〜２０時間であることが好ましい。
この第１熱処理により、ウェーハ１１表面及び裏面には酸化膜１１ｂ，１１ｃが形成され、ウェーハ１１表面から所定の深さの領域１１ａには埋込み酸化層１２がウェーハ全面にわたって又は部分的に形成される。更に、表側の酸化膜１１ｂと埋込み酸化層１２との間にはＳＯＩ層１３が形成される。また埋込み酸化層１２直下には欠陥集合層１４ａが必然的に形成される。また、表層付近の酸素析出物は第１熱処理により溶解することにより酸素析出物が存在しないＤＺ層（Denuded Zone）となる。また、埋込み酸化層１２直下の欠陥集合層１４ａ及びその下方に位置するバルク層１４に存在していた酸素析出物１４ｃは、この第１熱処理工程序盤の昇温によって更に成長してその酸素析出物サイズが大きくなり、中盤の１３００〜１３９０℃の温度保持により溶解が始まり、一定の大きさにまでサイズが小さくなるが、第１熱処理工程終盤の降温によって再度成長を始めるため、第１熱処理工程を施したとしても、事前に形成していた酸素析出物１４ｃはバルク中に残存するものと推察している。
なお、この第１熱処理工程に起因する重金属汚染が発生したとしても、前述した第２熱処理工程及び第３熱処理工程を施すことで形成された酸素析出物により、汚染物である重金属をバルク層内部に効率良く捕獲することができる。
なお、図示しないが、この第１熱処理に続いて第１熱処理したウェーハを５００〜１２００℃で１〜９６時間保持する第４熱処理を施しても良い。この第４熱処理を施すことで、埋込み酸化層１２より下方のバルク層１４内部に形成された酸素析出物１４ｃを再成長させることができる。この第４熱処理のガス雰囲気は、アルゴンもしくは微量酸素（窒素もしくはアルゴンガスベース）ガス雰囲気下で行われることが好ましい。第４熱処理温度を５００〜１２００℃の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分に起こりにくく、上限値を越えるとスリップ発生などの不具合を生じるためである。また第４熱処理時間を１〜９６時間の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分でなく、上限値を越えると生産性が低下する不具合を生じるためである。また、第４熱処理は１０００〜１２００℃で８〜２４時間で行われることが好ましい。
（１−５）酸化膜１１ｂ，１１ｃ除去工程
最後の図１（ｆ）に示すように、第１熱処理したウェーハ１１表面及び裏面の酸化膜１１ｂ，１１ｃをフッ酸等により除去する。これにより、ウェーハ表面から所定の深さの領域に形成された埋込み酸化層１２と、埋込み酸化層上のウェーハ表面に形成されたＳＯＩ層１３と、埋込み酸化層１２の直下に形成された欠陥集合層１４ａと、埋込み酸化層１２の下方のバルク層１４とを備え、欠陥集合層１４ａより下方のバルク層１４に酸素析出物１４ｃからなるゲッタリング源を有し、酸素析出物１４ｃの密度が１×１０8〜１×１０12個／ｃｍ3であり、酸素析出物１４ｃのサイズが５０ｎｍ以上であることを特徴とするＳＩＭＯＸ基板が得られる。
このＳＩＭＯＸ基板では、欠陥集合層１４ａより下方のバルク層１４に密度が１×１０8〜１×１０12個／ｃｍ3、サイズが５０ｎｍ以上の酸素析出物１４ｃを有しているため、デバイスプロセス中での突発的な重金属汚染をこの酸化析出物１４ｃにより効率良く捕獲できる。また、この酸化析出物１４ｃは欠陥集合層１４ａよりも強いゲッタリング源となるため、従来欠陥集合層１４ａに捕獲されていた重金属汚染物をバルク層１４の酸素析出物１４ｃにゲッタリングすることができる。この結果、例えば、重金属濃度が１×１０11〜１×１０12個／ｃｍ2で基板になるように重金属で強制汚染したとき、欠陥集合層１４ａの捕獲される重金属濃度を５×１０9個／ｃｍ2以下の水準にまで低減することができる。言うまでもないが、埋込み酸化層が部分的に形成されたＳＩＭＯＸ基板においても適用できる。
なお、本実施の形態では図１に示すように、酸素イオン注入工程前に第２熱処理工程及び第３熱処理工程を施したが、図２（ａ）〜図２（ｆ）にそれぞれ示すように、酸素イオン注入工程と第１熱処理工程の間に第２熱処理工程及び第３熱処理工程を施しても図１に示すＳＩＭＯＸ基板と同様のＳＩＭＯＸ基板が得られる。
次に本発明を実施するための第２の最良の形態を図面に基づいて説明する。
本発明はシリコンウェーハ内部に酸素イオンを注入した後、酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃で第１熱処理することによりウェーハ表面から所定の深さの領域に埋込み酸化層が形成され、そのウェーハ表面にＳＯＩ層が形成されたＳＩＭＯＸ基板に関するものである。そして、図３に示すように、本発明におけるＳＩＭＯＸ基板の製造方法の特徴ある構成は、酸素イオン注入工程前又は酸素イオン注入工程と第１熱処理工程との間にウェーハ１１内部に空孔を注入するための急速熱処理工程と、この急速熱処理工程に続くウェーハ１１内部に酸素析出核１４ｂを形成するための第２熱処理工程と、この第２熱処理工程に続くウェーハ１１内部に形成された酸素析出核１４ｂを酸素析出物１４ｃに成長させるための第３熱処理工程とを含むところにある。本実施の形態では、酸素イオン注入前に急速熱処理工程と、この急速熱処理工程に続く第２熱処理工程と、この第２熱処理工程に続く第３熱処理工程をそれぞれこの順に施す方法について詳述する。
（２−１）急速熱処理工程
先ず図３（ａ）に示すように、シリコンウェーハ１１を準備する。準備したシリコンウェーハ１１は８×１０17〜１．８×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）の酸素濃度を有するものが準備される。この準備するシリコンウェーハはエピタキシャルウェーハもしくはアニールウェーハでも良い。
そして図３（ｂ）に示すように、準備されたこのようなシリコンウェーハ１１を急速熱処理する。この急速熱処理を行うことにより、ウェーハ１１内部に空孔１５が注入される。この急速熱処理により、ウェーハ面内の酸素析出物密度分布の面内均一性が確保され、低酸素濃度のシリコンウェーハであっても酸素析出物成長の確実性が向上する。なお、この急速熱処理を施さない場合、後に続く工程を施したとしてもウェーハ面内の酸素析出物密度分布が均一にできないおそれがある。急速熱処理工程における急速熱処理は、ウェーハを非酸化性ガスもしくはアンモニアガスとの混合ガス雰囲気下、１０５０〜１３５０℃で１〜９００秒間保持させた後、その後降温速度１０℃／秒以上で降温することにより行われることが好ましい。急速熱処理温度を１０５０℃〜１３５０℃の範囲内に規定したのは、下限値未満では酸素析出核の形成を促進させるのに十分な空孔量をウェーハ内に注入することができず、上限値を越えると、熱処理時にウェーハにスリップ転位が発生し、デバイス作製時に支障をきたすことになり好ましくないためである。好ましい熱処理温度は１１００〜１３００℃である。また保持時間を１秒〜９００秒間としたのは、下限値未満ではウェーハの面内及び深さ方向において、所望とする熱処理到達温度までに要する時間が異なり、品質のバラツキを生み出す原因となることが懸念されるためである。また上限値を規定したのは、スリップ低減及び生産性を考慮したためである。好ましい保持時間は１０〜６０秒間である。上記急速熱処理温度で所定時間保持することにより、ウェーハ内部に空孔が注入されるが、注入された空孔をウェーハ内部に留めておくには、ウェーハを降温する際の冷却速度が重要な役割を果たすこととなる。注入された空孔はウェーハ表面に達すると消失し、最表面近くでは濃度が低下して、それによって生じる濃度差により内部から表面へ向けて空孔の外方拡散が起こると考えられる。このため、冷却速度が遅いと降温に滞在する時間が長くなり、その分、外方拡散が進行してしまい、いったん、高温のＲＴＡ熱処理によって注入された空孔が減少し、酸素析出核形成に十分なだけの量を確保することができなくなると考えられる。
そのため、所定の保持を行った後、降温速度１０℃／秒以上で降温する。降温速度を１０℃／秒以上に規定したのは、下限値未満であると空孔消失の抑制効果が得られないためである。上限値を設定しなかった理由は、１０℃／秒を越えれば、その効果はほとんど変わらないためである。しかし、降温速度を高く設定しすぎると冷却中にウェーハ面内温度均一性が悪くなりスリップが発生するため、降温速度は生産性を考慮して１０〜１００℃／秒に制御することが望ましい。より好ましい降温速度は１５〜５０℃／秒である。
（２−２）第２熱処理工程
次に、図３（ｃ）に示すように、急速熱処理したウェーハ１１を第２熱処理する。この第２熱処理を行うことにより、ウェーハ１１内部に酸素析出核１４ｂが形成される。第２熱処理工程における第２熱処理は、急速熱処理したウェーハを水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、５００〜１０００℃で１〜９６時間保持することにより行われることが好ましい。この第２熱処理のガス雰囲気は、アルゴンもしくは微量酸素（窒素もしくはアルゴンガスベース）ガス雰囲気下で行われることがより好ましい。第２熱処理温度を５００〜１０００℃の範囲内に規定したのは、下限値未満では核形成温度が低すぎで長時間の熱処理が必要となり、上限値を越えると酸素析出核形成が生じないためである。また第２熱処理時間を１〜９６時間の範囲内に規定したのは、下限値未満では酸素析出核を形成するのに時間が短すぎであり、上限値を越えると生産性が低下する不具合を生じるためである。この第２熱処理は５００〜８００℃の温度で４〜３５時間行われることが更に好ましい。また第２熱処理は５００℃から１０００℃の一部範囲又は全ての範囲において０．１〜２０．０℃／分の速度、好ましくは０．１〜５．０℃／分で昇温することにより１〜９６時間、好ましくは４〜３５時間の範囲内で行なっても良い。
（２−３）第３熱処理工程
次に図３（ｄ）に示すように、第２熱処理したウェーハ１１を第３熱処理する。この第３熱処理を行うことにより、ウェーハ１１内部に形成された酸素析出核１４ｂを酸素析出物１４ｃに成長させることができる。第３熱処理工程における第３熱処理は、第２熱処理したウェーハを、水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、第２熱処理温度より高い９００〜１２５０℃で１〜９６時間保持することにより行われることが好ましい。この第３熱処理のガス雰囲気は、アルゴンもしくは微量酸素（窒素もしくはアルゴンガスベース）ガス雰囲気下で行われることが好ましい。第３熱処理温度を９００〜１２５０℃の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分に起こりにくく、上限値を越えるとスリップ発生などの不具合を生じるためである。また第３熱処理時間を１〜９６時間の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分でなく、上限値を越えると生産性が低下する不具合を生じるためである。また、第３熱処理は１０００〜１２００℃で８〜２４時間で行われることが好ましい。更に、第３熱処理は９００℃から１２５０℃の一部範囲又は全ての範囲において０．１〜２０℃／分の速度、好ましくは１〜５℃／分で昇温することにより１〜９６時間、好ましくは８〜２４時間の範囲内で行なっても良い。
（２−４）酸素イオン注入工程
次に、図３（ｅ）に示すように、第３熱処理したウェーハ１１の内部に酸素イオンを注入する。この酸素イオンの注入は従来から行われている手段と同一の手段により行われる。そして、最終的に得られたＳＩＭＯＸ基板におけるＳＯＩ層１３の厚さが１０〜２００ｎｍ、好ましくは２０〜１００ｎｍになるように、ウェーハ１１表面から所定の深さの領域１１ａに酸素イオンが注入される。ＳＯＩ層１３の厚さが１０ｎｍ未満であるとＳＯＩ層１３の厚さを制御することが困難であり、ＳＯＩ層１３の厚さが２００ｎｍを越えると酸素イオン注入機の加速電圧上困難である。
また、シリコンウェーハ１１表面の所望の位置に部分的にマスク等を形成してからシリコンウェーハ１１の内部に酸素イオンを注入することで、マスクを形成しない箇所の下方にはウェーハ内部に酸素イオンが注入され、マスクを形成した箇所の下方にはウェーハ内部に酸素イオンが注入されないので、後に続く第１熱処理を施すことにより、マスクを形成しない箇所の下方のみに埋込み酸化層１２が部分的に形成される。
なお、イオン注入工程に起因する重金属汚染が発生したとしても、前述した第２熱処理工程及び第３熱処理工程を施すことで形成された酸素析出物により、汚染物である重金属をバルク層内部に効率良く捕獲することができる。
（２−５）第１熱処理工程
次に図３（ｆ）に示すように、酸素イオンが注入されたウェーハ１１を不活性ガスもしくは酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃の温度で第１熱処理する。不活性ガスとしてはアルゴンガスや窒素ガスが挙げられる。従って、この第１熱処理のガス雰囲気は、アルゴン単独、酸素とアルゴンの混合ガス、又は酸素と窒素の混合ガスであることが好ましい。そして、この第１熱処理の熱処理時間は１〜２０時間、好ましくは１０〜２０時間であることが好ましい。
この第１熱処理により、ウェーハ１１表面及び裏面には酸化膜１１ｂ，１１ｃが形成され、ウェーハ１１表面から所定の深さの領域１１ａには埋込み酸化層１２がウェーハ全面にわたって形成される。また、マスク等によりウェーハ１１表面から所定の深さの領域に酸素イオンを部分的に注入した場合、部分的に埋込み酸化層１２が形成される。更に、表側の酸化膜１１ｂと埋込み酸化層１２との間にはＳＯＩ層１３が形成される。また埋込み酸化層１２直下には欠陥集合層１４ａが必然的に形成される。また、表層近傍の酸素析出物は第１熱処理により溶解することでＤＺ層が形成される。また、埋込み酸化層１２直下の欠陥集合層１４ａ及びその下方に位置するバルク層１４に存在していた酸素析出物１４ｃは、この第１熱処理工程序盤の昇温によって更に成長してその酸素析出物サイズが大きくなり、中盤の１３００〜１３９０℃の温度保持により溶解が始まり、一定の大きさにまでサイズが小さくなるが、第１熱処理工程終盤の降温によって再度成長を始めるため、第１熱処理工程を施したとしても、事前に形成していた酸素析出物１４ｃはバルク中に残存する。
なお、この第１熱処理工程に起因する重金属汚染が発生したとしても、前述した第２熱処理工程及び第３熱処理工程を施すことで形成された酸素析出物により、汚染物である重金属をバルク層内部に効率良く捕獲することができる。
なお、図示しないが、この第１熱処理に続いて第１熱処理したウェーハを５００〜１２００℃で１〜９６時間保持する第４熱処理を施しても良い。この第４熱処理を施すことで、埋込み酸化層１２より下方のバルク層１４内部に形成された酸素析出物１４ｃを再成長させることができる。この第４熱処理のガス雰囲気は、アルゴンもしくは微量酸素（窒素もしくはアルゴンガスベース）ガス雰囲気下で行われることが好ましい。第４熱処理温度を５００〜１２００℃の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分に起こりにくく、上限値を越えるとスリップ発生などの問題が生じるためである。また第４熱処理時間を１〜９６時間の範囲内に規定したのは、下限値未満では酸素析出物の成長が十分でなく、上限値を越えると生産性が低下する不具合を生じるためである。また、第４熱処理は１０００〜１２００℃で８〜２４時間で行われることが好ましい。
（２−６）酸化膜１１ｂ，１１ｃ除去工程
最後の図３（ｇ）に示すように、第３熱処理したウェーハ１１表面及び裏面の酸化膜１１ｂ，１１ｃをフッ酸等により除去する。これにより、ウェーハ表面から所定の深さの領域に形成された埋込み酸化層１２と、埋込み酸化層上のウェーハ表面に形成されたＳＯＩ層１３と、埋込み酸化層１２の直下に形成された欠陥集合層１４ａと、埋込み酸化層１２の下方のバルク層１４とを備え、欠陥集合層１４ａより下方のバルク層１４に酸素析出物１４ｃからなるゲッタリング源を有し、酸素析出物１４ｃの密度が１×１０8〜１×１０12個／ｃｍ3であり、酸素析出物１４ｃのサイズが５０ｎｍ以上であることを特徴とするＳＩＭＯＸ基板が得られる。
このＳＩＭＯＸ基板では、欠陥集合層１４ａより下方のバルク層１４に密度が１×１０8〜１×１０12個／ｃｍ3、サイズが５０ｎｍ以上の酸素析出物１４ｃを有しているため、デバイスプロセス中での突発的な重金属汚染をこの酸化析出物１４ｃにより効率良く捕獲できる。また、この酸化析出物１４ｃは欠陥集合層１４ａよりも強いゲッタリング源となるため、従来欠陥集合層１４ａに捕獲されていた重金属汚染物をバルク層１４の酸素析出物１４ｃにゲッタリングすることができる。この結果、例えば、重金属濃度が１×１０11〜１×１０12個／ｃｍ2で基板になるように重金属で強制汚染したとき、欠陥集合層１４ａの捕獲される重金属濃度を５×１０9個／ｃｍ2以下の水準にまで低減することができる。
なお、本実施の形態では図３に示すように、酸素イオン注入工程前に急速熱処理工程、第２熱処理工程及び第３熱処理工程を施したが、図４（ａ）〜図４（ｇ）にそれぞれ示すように、酸素イオン注入工程と第１熱処理工程の間に急速熱処理工程、第２熱処理工程及び第３熱処理工程を施しても図３に示すＳＩＭＯＸ基板と同様のＳＩＭＯＸ基板が得られる。
次に本発明の実施例を比較例とともに詳しく説明する。
＜実施例１＞
先ず、図３（ａ）に示すように、ＣＺ法により育成した酸素濃度１．２×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）及び比抵抗２０Ω・ｃｍのシリコンインゴットから所定の厚さに切り出したＣＺシリコンウェーハを用意した。次いで、図３（ｂ）に示すように、このウェーハをアンモニアガス雰囲気下、５００℃から１１５０℃まで２５℃／秒で連続昇温した後に、１１５０℃で１５秒保持し、その後、２５℃／秒の降温速度で５００℃まで降温させる急速熱処理を行った。次に、図３（ｃ）に示すように、この急速熱処理したウェーハ１１を、窒素雰囲気下、８００℃で４時間保持する第２熱処理を行った。次に、図３（ｄ）に示すように、この第２熱処理したウェーハを３％酸素ガス（窒素ガスベース）雰囲気下、１０００℃で１６時間保持する第３熱処理を行った。次に、図３（ｅ）に示すように、このウェーハを５５０℃以下の温度に加熱し、この状態でシリコンウェーハの所定の領域（例えば、基板表面から約０．４μｍの領域）に次の条件で酸素イオンを注入した。
加速電圧： １８０ｋｅＶ
ビーム電流： ５０ｍＡ
ドーズ量： ４×１０17個／ｃｍ2
イオン注入後に、ウェーハ表面にＳＣ−１及びＳＣ−２洗浄を行った。続いて図３（ｆ）に示すように、ウェーハ１１を熱処理炉内に入れて酸素分圧０．５％のＡｒガス雰囲気下、１３５０℃の一定温度で４時間保持した後、引続き炉内雰囲気の酸素分圧を７０％まで増加させ更に４時間保持する第１熱処理を行った。この第１熱処理を終えたウェーハ表面及び裏面の酸化膜１１ｂ，１１ｃをＨＦ溶液で除去して図３（ｇ）に示すＳＩＭＯＸ基板を得た。このＳＩＭＯＸ基板を実施例１とした。
＜実施例２＞
先ず、図４（ａ）に示すように、ＣＺ法により育成した酸素濃度１．２×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）及び比抵抗２０Ω・ｃｍのシリコンインゴットから所定の厚さに切り出したＣＺシリコンウェーハを用意した。次いで、図４（ｂ）に示すように、このウェーハを５５０℃以下の温度に加熱し、この状態でシリコンウェーハの所定の領域（例えば、基板表面から約０．４μｍの領域）に上記実施例１と同様の条件で酸素イオンを注入した。
イオン注入後に、ウェーハ表面にＳＣ−１及びＳＣ−２洗浄を行った。続いてこのウェーハを図４（ｃ）に示すように、アンモニアガス雰囲気下、５００℃から１１５０℃まで２５℃／秒で連続昇温した後に、１１５０℃で１５秒保持し、その後、２５℃／秒の降温速度で５００℃まで降温させる急速熱処理を行った。次に、図４（ｄ）に示すように、この急速熱処理したウェーハ１１を、アルゴン雰囲気下、８００℃で４時間保持する第２熱処理を行った。次に、図４（ｅ）に示すように、この第２熱処理したウェーハを０．５％酸素ガス（アルゴンガスベース）雰囲気下、１０００℃で１６時間保持する第３熱処理を行った。次に、図４（ｆ）に示すように、ウェーハ１１を熱処理炉内に入れて酸素分圧０．５％のＡｒガス雰囲気下、１３５０℃の一定温度で４時間保持した後、引続き炉内雰囲気の酸素分圧を７０％まで増加させ更に４時間保持する第１熱処理を行った。この第１熱処理を終えたウェーハ表面及び裏面の酸化膜１１ｂ，１１ｃをＨＦ溶液で除去して図４（ｇ）に示すＳＩＭＯＸ基板を得た。このＳＩＭＯＸ基板を実施例２とした。
＜実施例３＞
先ず、図１（ａ）に示すように、ＣＺ法により育成した酸素濃度１．３×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）、炭素濃度５×１０16ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）及び比抵抗２０Ω・ｃｍのシリコンインゴットから所定の厚さに切り出したＣＺシリコンウェーハを用意した。次いで、図１（ｂ）に示すように、このウェーハ１１を、３％酸素ガス（アルゴンガスベース）雰囲気下、８００℃で４時間保持する第２熱処理を行った。次に、図１（ｃ）に示すように、この第２熱処理したウェーハを３％酸素ガス（アルゴンガスベース）雰囲気下、１０００℃で８時間保持する第３熱処理を行った。次に、図１（ｄ）に示すように、このウェーハを５５０℃以下の温度に加熱し、この状態でシリコンウェーハの所定の領域（例えば、基板表面から約０．４μｍの領域）に上記実施例１と同様の条件で酸素イオンを注入した。
イオン注入後に、ウェーハ表面にＳＣ−１及びＳＣ−２洗浄を行った。続いて図１（ｅ）に示すように、ウェーハ１１を熱処理炉内に入れて酸素分圧０．５％のＡｒガス雰囲気下、１３５０℃の一定温度で４時間保持した後、引続き炉内雰囲気の酸素分圧を７０％まで増加させ更に４時間保持する第１熱処理を行った。この第１熱処理を終えたウェーハ表面及び裏面の酸化膜１１ｂ，１１ｃをＨＦ溶液で除去して図１（ｆ）に示すＳＩＭＯＸ基板を得た。このＳＩＭＯＸ基板を実施例３とした。
＜実施例４＞
先ず、図１（ａ）に示すように、ＣＺ法により育成した酸素濃度１．３５×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）及び比抵抗２０Ω・ｃｍのシリコンインゴットから所定の厚さに切り出したＣＺシリコンウェーハを用意した。次いで、図１（ｂ）に示すように、このウェーハをアルゴン雰囲気下、５００℃から８５０℃まで０．５℃／分で連続昇温した後に、８５０℃で１時間保持する第２熱処理を行った。次に、図１（ｃ）に示すように、この第２熱処理したウェーハ１１を、アルゴン雰囲気下、８５０℃から３．０℃／分の昇温速度で１１００℃まで昇温した後に、１１００℃で１６時間保持する第３熱処理を行った。次に、図１（ｄ）に示すように、このウェーハを５５０℃以下の温度に加熱し、この状態でシリコンウェーハの所定の領域（例えば、基板表面から約０．４μｍの領域）に上記実施例１と同様の条件で酸素イオンを注入した。
イオン注入後に、ウェーハ表面にＳＣ−１及びＳＣ−２洗浄を行った。続いて図１（ｅ）に示すように、ウェーハ１１を熱処理炉内に入れて酸素分圧０．５％のＡｒガス雰囲気下、１３５０℃の一定温度で４時間保持した後、引続き炉内雰囲気の酸素分圧を７０％まで増加させ更に４時間保持する第１熱処理を行った。この第１熱処理を終えたウェーハ表面及び裏面の酸化膜１１ｂ，１１ｃをＨＦ溶液で除去して図１（ｆ）に示すＳＩＭＯＸ基板を得た。このＳＩＭＯＸ基板を実施例４とした。
＜実施例５〜８＞
実施例１〜４の第１熱処理を終えたウェーハを０．５％酸素ガス（アルゴンガスベース）雰囲気下、１０００℃で１６時間保持する第４熱処理を行った。この第４熱処理を終えたウェーハ表面及び裏面の酸化膜をＨＦ溶液で除去してＳＩＭＯＸ基板を得た。このＳＩＭＯＸ基板を実施例５〜８とした。
＜比較例１＞
先ず、ＣＺ法により育成した酸素濃度１．３×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）及び比抵抗２０Ω・ｃｍのシリコンインゴットから所定の厚さに切り出したＣＺシリコンウェーハを用意した。次いで、このウェーハを５５０℃以下の温度に加熱し、この状態でシリコンウェーハの所定の領域（例えば、基板表面から約０．４μｍの領域）に上記実施例１と同様の条件で酸素イオンを注入した。
イオン注入後に、ウェーハ表面にＳＣ−１及びＳＣ−２洗浄を行った。続いてウェーハを熱処理炉内に入れて酸素分圧０．５％のＡｒガス雰囲気下、１３５０℃の一定温度で４時間保持した後、引続き炉内雰囲気の酸素分圧を７０％まで増加させ更に４時間保持する第１熱処理を行った。この第１熱処理を終えたウェーハ表面及び裏面の酸化膜をＨＦ溶液で除去してＳＩＭＯＸ基板を得た。このＳＩＭＯＸ基板を比較例１とした。
＜比較例２＞
比較例１の第１熱処理を終えたウェーハを３％酸素ガス（アルゴンガスベース）雰囲気下、１０００℃で１６時間保持する第４熱処理を行った。この第４熱処理を終えたウェーハ表面及び裏面の酸化膜をＨＦ溶液で除去してＳＩＭＯＸ基板を得た。このＳＩＭＯＸ基板を比較例２とした。
＜比較試験１＞
実施例１〜５及び比較例１，２の各ＳＩＭＯＸ基板１０の表面酸化膜１１ｂ，１１ｃを除去した後、各ＳＩＭＯＸ基板のＳＯＩ層１３、埋込み酸化層１２及び埋込み酸化層直下の欠陥集合層１４ａをフッ酸硝酸水溶液でそれぞれ溶解回収し、これら回収した溶解液にＩＣＰ−ＭＳ測定を行い、溶解液中に含まれるニッケル濃度を測定した。また、実施例１〜５及び比較例１，２のバルク層１４を、裏面から１μｍを除くバルク層と裏面から１μｍの領域とにそれぞれ分別して全溶解し、全溶解した各溶解液中のニッケル濃度を測定した。
実施例１〜５のＳＩＭＯＸ基板には、裏面から１μｍを除くバルク領域にはニッケルが検出されたが、その他の領域にはニッケルは検出されなかった。一方、比較例１及び２のＳＩＭＯＸ基板では埋込み酸化層直下の欠陥集合層１４ａにニッケルが検出された。即ち、デバイス領域に影響を与える可能性のある埋め込み酸化層直下には、本発明の製造方法により得られたＳＩＭＯＸ基板にはニッケル汚染が検出されないことが判明した。
＜比較試験２＞
実施例５及び比較例２におけるＳＩＭＯＸ基板をそれぞれ２分割に劈開した。この劈開した基板をライト（Wright）エッチング液で選択エッチングを行った。劈開した実施例５及び比較例２の基板を光学顕微鏡によりそれぞれ観察した。実施例５では基板劈開面表面から深さ２μｍにおいて酸素析出物が基板内部に高密度で成長していることが観察された。一方、比較例２では酸素析出物がほとんど成長していなかった。即ち、１３００℃以上を必要とする埋込み酸化膜形成熱処理工程を施したとしても、その熱処理前に十分に酸素析出物成長させておけば、この酸素析出物は消失しないことを証明しており、これら酸素析出物がＳＩＭＯＸ製造工程でゲッタリング効果を有することが判明した。
本発明の第１の実施形態におけるＳＩＭＯＸ基板の製造方法を示す工程図。 本発明の第１の実施形態におけるＳＩＭＯＸ基板の別の製造方法を示す工程図。 本発明の第２の実施形態におけるＳＩＭＯＸ基板の製造方法を示す工程図。 本発明の第２の実施形態におけるＳＩＭＯＸ基板の別の製造方法を示す工程図。
符号の説明
１０ ＳＩＭＯＸ基板
１１ シリコンウェーハ
１２ 埋込み酸化層
１３ ＳＯＩ層
１４ バルク層
１４ａ 欠陥集合層
１４ｂ 酸素析出核
１４ｃ 酸素析出物
１５ 空孔

Claims (9)

  1. シリコンウェーハ(11)の内部に酸素イオンを注入する酸素イオン注入工程と、
    前記ウェーハ(11)を酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃で第１熱処理することにより、前記ウェーハ(11)表面から所定の深さの領域に埋込み酸化層(12)を形成するとともに前記埋込み酸化層(12)上のウェーハ表面にＳＯＩ層(13)を形成する第１熱処理工程と
    を含むＳＩＭＯＸ基板の製造方法において、
    前記酸素イオン注入する前のシリコンウェーハ(11)が９×１０17〜１．８×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）の酸素濃度を有し、前記埋込み酸化層(12)がウェーハ全面にわたって又は部分的に形成され、
    前記酸素イオン注入工程前又は前記酸素イオン注入工程と前記第１熱処理工程との間に前記ウェーハ(11)内部に酸素析出核(14b)を形成するための第２熱処理工程と、この第２熱処理工程に続く前記ウェーハ(11)内部に形成された酸素析出核(14b)を酸素析出物(14c)に成長させるための第３熱処理工程とを含むことを特徴とするＳＩＭＯＸ基板の製造方法。
  2. 第２熱処理工程における第２熱処理は、ウェーハを水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、５００〜９００℃の温度で１〜９６時間保持することにより行われ、第３熱処理工程における第３熱処理は、前記第２熱処理したウェーハを、水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、前記第２熱処理温度より高い９００〜１２５０℃の温度で１〜９６時間保持することにより行われる請求項１記載の製造方法。
  3. 第１熱処理したウェーハを５００〜１２００℃で１〜９６時間保持する第４熱処理することにより、埋込み酸化層(12)より下方のバルク層(14)内部に形成された酸素析出物(14c)を再成長させる第４熱処理工程を更に含む請求項１記載の製造方法。
  4. 第２熱処理工程における第２熱処理は、５００℃から９００℃の一部範囲又は全ての範囲において０．１〜２０．０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われ、第３熱処理工程における第３熱処理は、９００℃から１２５０℃の一部範囲又は全ての範囲において０．１〜２０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われる請求項１又は２記載の製造方法。
  5. シリコンウェーハ(11)の内部に酸素イオンを注入する酸素イオン注入工程と、
    前記ウェーハ(11)を酸素と不活性ガスとの混合ガス雰囲気中、１３００〜１３９０℃で第１熱処理することにより、前記ウェーハ(11)表面から所定の深さの領域に埋込み酸化層(12)を形成するとともに前記埋込み酸化層(12)上のウェーハ表面にＳＯＩ層(13)を形成する第１熱処理工程と
    を含むＳＩＭＯＸ基板の製造方法において、
    前記酸素イオン注入する前のシリコンウェーハ(11)が９×１０17〜１．８×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）の酸素濃度を有し、前記埋込み酸化層(12)がウェーハ全面にわたって又は部分的に形成され、
    前記酸素イオン注入工程前又は前記酸素イオン注入工程と前記第１熱処理工程との間に前記ウェーハ(11)内部に空孔を注入するための急速熱処理工程と、この急速熱処理工程に続く前記ウェーハ(11)内部に酸素析出核(14b)を形成するための第２熱処理工程と、この第２熱処理工程に続く前記ウェーハ(11)内部に形成された酸素析出核(14b)を酸素析出物(14c)に成長させるための第３熱処理工程と
    を含むことを特徴とするＳＩＭＯＸ基板の製造方法。
  6. 急速熱処理工程における急速熱処理は、ウェーハを非酸化性ガスもしくはアンモニアガスとの混合ガス雰囲気下、１０５０〜１３５０℃で１〜９００秒間保持させた後、その後降温速度１０℃／秒以上で降温することにより行われ、第２熱処理工程における第２熱処理は、前記急速熱処理したウェーハを水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、５００〜１０００℃で１〜９６時間保持することにより行われ、第３熱処理工程における第３熱処理は、前記第２熱処理したウェーハを、水素、アルゴン、窒素、酸素ガスもしくはそれら混合ガス雰囲気下、前記第２熱処理温度より高い９００〜１２５０℃で１〜９６時間保持することにより行われる請求項５記載の製造方法。
  7. 第１熱処理したウェーハを５００〜１２００℃で１〜９６時間第４熱処理することにより、埋込み酸化層(12)より下方のバルク層(14)内部に形成された酸素析出物(14c)を再成長させる工程を更に含む請求項５記載の製造方法。
  8. 第２熱処理工程における第２熱処理は、５００℃から１０００℃の一部範囲又は全ての範囲において０．１〜２０．０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われ、第３熱処理工程における第３熱処理は、１０００℃から１２５０℃の一部範囲又は全ての範囲において０．１〜２０℃／分の速度で昇温することにより１〜９６時間の範囲内で行われる請求項５又は６記載の製造方法。
  9. 請求項１ないし８いずれか１項に記載の方法から製造されたＳＩＭＯＸ基板であって、ウェーハ表面から所定の深さの領域に形成された埋込み酸化層(12)と、前記埋込み酸化層上のウェーハ表面に形成されたＳＯＩ層(13)と、前記埋込み酸化層(12)の直下に形成された欠陥集合層(14a)と、前記埋込み酸化層(12)の下方のバルク層(14)とを備え、
    前記欠陥集合層(14a)より下方の前記バルク層(14)に酸素析出物(14c)からなるゲッタリング源を有し、前記酸素析出物(14c)の密度が１×１０8〜１×１０12個／ｃｍ3であり、前記酸素析出物(14c)のサイズが５０ｎｍ以上であることを特徴とするＳＩＭＯＸ基板。
JP2004154624A 2004-05-25 2004-05-25 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 Pending JP2005340348A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004154624A JP2005340348A (ja) 2004-05-25 2004-05-25 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
CN200910208346XA CN101847595B (zh) 2004-05-25 2005-05-19 Simox基板的制造方法以及由该方法得到的simox基板
CNA2005800251136A CN101010805A (zh) 2004-05-25 2005-05-19 Simox基板的制造方法以及由该方法得到的simox基板
KR1020087030622A KR20090006878A (ko) 2004-05-25 2005-05-19 Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
US11/597,798 US20080044669A1 (en) 2004-05-25 2005-05-19 Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method
KR1020097023193A KR20090130872A (ko) 2004-05-25 2005-05-19 Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
EP05741161.3A EP1768185A4 (en) 2004-05-25 2005-05-19 PROCESS FOR THE MANUFACTURE OF A SIMOX SUBSTRATE AND SIMOX SUBSTRATE MANUFACTURED BY THE PROCESS
PCT/JP2005/009166 WO2005117122A1 (ja) 2004-05-25 2005-05-19 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
TW094116649A TWI267144B (en) 2004-05-25 2005-05-23 Method of producing SIMOX substrate and the substrate produced thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004154624A JP2005340348A (ja) 2004-05-25 2004-05-25 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Publications (1)

Publication Number Publication Date
JP2005340348A true JP2005340348A (ja) 2005-12-08

Family

ID=35451155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004154624A Pending JP2005340348A (ja) 2004-05-25 2004-05-25 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Country Status (7)

Country Link
US (1) US20080044669A1 (ja)
EP (1) EP1768185A4 (ja)
JP (1) JP2005340348A (ja)
KR (2) KR20090006878A (ja)
CN (2) CN101847595B (ja)
TW (1) TWI267144B (ja)
WO (1) WO2005117122A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2007322298A (ja) * 2006-06-02 2007-12-13 Dainippon Printing Co Ltd 加速度センサおよびその製造方法
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
KR100741856B1 (ko) * 2006-04-24 2007-07-24 삼성전자주식회사 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
CN104155302B (zh) * 2014-07-03 2017-02-15 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP7263319B2 (ja) * 2018-03-28 2023-04-24 住友精密工業株式会社 Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス及びそれを用いたシャッタ装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144761A (ja) * 1991-03-27 1993-06-11 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH08102448A (ja) * 1994-09-30 1996-04-16 Nippon Steel Corp 半導体基板の製造方法
JP2002134724A (ja) * 2000-10-24 2002-05-10 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP2002353225A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
WO2003001583A2 (en) * 2001-06-22 2003-01-03 Memc Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
EP2037009B1 (en) * 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144761A (ja) * 1991-03-27 1993-06-11 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH08102448A (ja) * 1994-09-30 1996-04-16 Nippon Steel Corp 半導体基板の製造方法
JP2002134724A (ja) * 2000-10-24 2002-05-10 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP2002353225A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
WO2003001583A2 (en) * 2001-06-22 2003-01-03 Memc Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2007322298A (ja) * 2006-06-02 2007-12-13 Dainippon Printing Co Ltd 加速度センサおよびその製造方法
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20080044669A1 (en) 2008-02-21
KR20090006878A (ko) 2009-01-15
TWI267144B (en) 2006-11-21
KR20090130872A (ko) 2009-12-24
EP1768185A1 (en) 2007-03-28
TW200607021A (en) 2006-02-16
CN101010805A (zh) 2007-08-01
CN101847595B (zh) 2013-02-13
EP1768185A4 (en) 2013-06-19
WO2005117122A1 (ja) 2005-12-08
CN101847595A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
US20080044669A1 (en) Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method
US7763541B2 (en) Process for regenerating layer transferred wafer
JP7110204B2 (ja) イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
US7582540B2 (en) Method for manufacturing SOI wafer
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
JP2006261632A (ja) シリコンウェーハの熱処理方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
TWI549192B (zh) Method of manufacturing wafers
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP2010062291A (ja) 半導体基板及びその製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4655557B2 (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
KR20070022285A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는ｓｉｍｏｘ 기판
TWI333257B (en) Method of producing simox substrate
JP2006245316A (ja) 半導体基板の製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2010003764A (ja) シリコンウェーハの製造方法
JP2004356456A (ja) 酸素注入シリコンウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214